IT201600088220A1 - Circuito di fusibile elettronico, dispositivo e procedimento corrispondenti - Google Patents
Circuito di fusibile elettronico, dispositivo e procedimento corrispondentiInfo
- Publication number
- IT201600088220A1 IT201600088220A1 IT102016000088220A IT201600088220A IT201600088220A1 IT 201600088220 A1 IT201600088220 A1 IT 201600088220A1 IT 102016000088220 A IT102016000088220 A IT 102016000088220A IT 201600088220 A IT201600088220 A IT 201600088220A IT 201600088220 A1 IT201600088220 A1 IT 201600088220A1
- Authority
- IT
- Italy
- Prior art keywords
- comparators
- ctrl
- vref
- output
- electronic fuse
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 7
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 claims description 4
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000013403 standard screening design Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/38—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to both voltage and current; responsive to phase angle between voltage and current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H1/00—Details of emergency protective circuit arrangements
- H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/02—Details
- H02H3/021—Details concerning the disconnection itself, e.g. at a particular instant, particularly at zero value of current, disconnection in a predetermined order
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/043—Protection of over-voltage protection device by short-circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Fuses (AREA)
Description
“Circuito di fusibile elettronico, dispositivo e procedimento corrispondenti”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai circuiti di fusibile elettronico (e-fuse, “electronic fuse”).
Una o più forme di attuazione possono essere applicate in dispositivi di fusibile elettronico integrati, per es. per monitorare le correnti di uscita e/o le tensioni di ingresso di vari dispositivi elettronici, per es. per la protezione delle linee di alimentazione nei dispositivi di memorizzazione di dati (HDD e SSD) e nei server di rete.
Sfondo tecnologico
Un circuito di e-fuse è un fusibile elettronico (integrato) “universale” che può essere usato per monitorare le correnti di uscita e/o le tensioni di ingresso, per es. su linee di alimentazione in continua.
Per esempio, quando connesso in serie a una linea (“rail”) di alimentazione principale, un e-fuse può rilevare e reagire a condizioni di sovra-corrente e di sovra-tensione.
Quando si verifica una condizione di sovraccarico, un e-fuse può limitare una corrente di uscita a un valore sicuro definito dall’utente. Se persiste una condizione anomala di sovraccarico, un e-fuse può effettuare una transizione a uno stato aperto, per es. disconnettendo un carico da un’alimentazione.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di contribuire a perfezionare ulteriormente i circuiti di efuse.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un corrispondente dispositivo e/o a un corrispondente procedimento.
Le rivendicazioni sono parte integrante della descrizione di una o più forme di attuazione come qui fornita.
Una o più forme di attuazione possono fornire un’architettura circuitale suscettibile di controllare un circuito di e-fuse in base a un approccio switching, al posto di un controllo lineare.
Una o più forme di attuazione possono comportare un controllo switching effettuato con pochi comparatori, che possono avere un’area più piccola rispetto ad un amplificatore operazionale usato per regolare una corrente e una tensione di uscita.
Una o più forme di attuazione possono permettere risparmi di area di silicio e semplificare il circuito del dispositivo di pilotaggio (“driver”) per es. di un transistore MOS di potenza in uno stadio di uscita associato.
Una o più forme di attuazione possono fornire un’architettura di e-fuse basata su un controllo nonlineare nel caso di condizioni di limitazione della corrente e di livellamento (“clamp”) della tensione.
Una tale architettura può comprendere comparatori atti a rilevare le condizioni di controllo e ad azionare il gate di un transistore MOS di potenza.
Una o più forme di attuazione possono offrire uno o più dei seguenti vantaggi:
- riduzione di area
- facile riutilizzo dei blocchi di controllo
- velocità di controllo migliorata
- condizioni di stress ridotto del MOS di potenza.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è uno schema a blocchi di un dispositivo e-fuse;
- la Figura 2 è uno schema a blocchi di forme di attuazione;
- la Figura 3, comprendente due parti indicate rispettivamente con a) e b), è un esempio di comparatori che possono essere compresi in forme di attuazione;
- la Figura 4 è uno schema esemplificativo di un possibile funzionamento di forme di attuazione;
- la Figura 5 è uno schema a blocchi di un blocco di un dispositivo di pilotaggio di gate che può essere compreso in forme di attuazione; e
- la Figura 6 è uno schema esemplificativo del possibile funzionamento di forme di attuazione.
Descrizione dettagliata
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione della descrizione che segue. Le forme di attuazione possono essere ottenute con uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, e così via. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, caratteristica descritta con riferimento alla forma di attuazione è conforme ad almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” o “in una (o più) forme di attuazione” che possono essere presenti in uno o più punti nella presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche come esemplificato con riferimento ad una qualsiasi delle figure possono essere combinate in un altro modo qualsiasi del tutto adeguato in una o più forme di attuazione, come eventualmente esemplificato in altre figure.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
La Figura 1 è uno schema a blocchi di un dispositivo e-fuse tradizionale, dove i blocchi rappresentati sono i seguenti:
- 100: controllo di dV/dt, per es. accoppiato capacitivamente a massa;
- 102: controllo di tensione (lineare);
- 104: controllo di corrente di gate (lineare);
- 106: UnderVoltage Lock Out (UVLO);
- 108: protezione termica;
- 110: abilitazione, controllata da un ingresso di guasto di abilitazione EF (“Enable Fault”);
- 112: oscillatore;
- 114: pompa di carica;
- 116: connessione del terminale di gate dello stadio di potenza;
- 118: stadio di potenza (per es. transistori MOS di potenza) che fornisce una tensione di uscita controllata VOUT(tensione) a partire da una sorgente VCC, un segnale di retroazione di corrente I-LIMIT e una linea di connessione 118a al blocco di protezione termica 108.
Il prodotto e-fuse disponibile dalla Richiedente con la designazione commerciale STEF12 (per es. secondo il datasheet disponibile all'indirizzo:
http://www.st.com/content/ccc/resource/technical/docum ent/datasheet/cd/e2/ca/46/81/e2/4a/6b/DM00034392.pdf/files/ DM00034392.pdf/jcr:content/translations/en.DM00034392.pdf è esemplificativo di un tale dispositivo.
In un dispositivo e-fuse come rappresentato nella Figura 1, i blocchi di controllo di tensione e di controllo di corrente 102, 104 possono comprendere sistemi lineari utilizzanti amplificatori operazionali.
Un tale dispositivo può essere completamente programmabile: per esempio il livello di UVLO, il livello di livellamento di sovratensione e il tempo di avviamento possono essere impostati per mezzo di componenti esterni.
Il circuito di dV/dt 100 interno può controllare lo slew rate della tensione di uscita all’accensione. Il dispositivo può prevedere un pin di dispositivo di pilotaggio di gate che può essere usato per spegnere un transistore MOS di potenza esterno, per es. implementando un circuito di bloccaggio della corrente inversa. L’intervento del blocco di protezione termica 108 può essere segnalato, per es. ai circuiti di monitoraggio della scheda, attraverso un corrispondente segnale su un pin di Guasto (“Fault”).
Una o più forme di attuazione possono prevedere uno schema di controllo per un circuito di fusibile elettronico (e-fuse) che comporta un confronto con isteresi di segnali di retroazione di corrente e di tensione di uscita.
Un layout di base di un circuito di e-fuse 10 secondo forme di attuazione è rappresentato nella Figura 2.
In una o più forme di attuazione, il circuito 10 può comprendere un blocco controllore 12 configurato in modo da implementare una strategia di controllo che, in contrasto con il controllo lineare dei dispositivi e-fuse correnti, può comprendere moduli di limitazione della corrente e di livellamento (clamp) della tensione nei quali gli amplificatori operazionali possono essere sostituiti da comparatori.
In una o più forme di attuazione, il controllore 12 può essere accoppiato con una pompa di carica 14 (segnale CP) e un modulo (opzionale) di soft start-up 16 (segnale di ingresso dV/dt), che può fornire un segnale di riferimento di (tensione) VREF_Val controllore 12. Il modulo di soft start-up 16 può essere accoppiato capacitivamente (CSTARTUP) a massa attraverso un terminale di massa GND.
In una o più forme di attuazione, il controllore 12 può generare un segnale di pilotaggio, per es. VGATE, verso uno stadio di potenza (per es. transistori MOS di potenza) 18, che può essere accoppiato con una tensione di alimentazione VINper fornire la tensione di uscita VOUT.
In una o più forme di attuazione, il circuito 10 può fornire la tensione di uscita VOUTcontrollata e il segnale di retroazione di corrente di uscita VILHa rispettivi terminali indicati nella figure con designazioni corrispondenti.
In una o più forme di attuazione, il controllore 12 può regolare il segnale VGATE, che pilota lo stadio di potenza, caricando e scaricando la capacità di gate-source CGSparassita del transistore (dei transistori) MOS di potenza nello stadio 18.
La Figura 2 rappresenta anche un resistore di sense RSENSEesterno accoppiato attraverso i terminali VOUTe VILHche può permettere a un utente di impostare un valore limite per la corrente di uscita. Inoltre, si può assumere che un condensatore CLOADsia accoppiato al carico, qui rappresentato genericamente come una linea di corrente ILOAD. Si può assumere che questi ultimi elementi citati siano distinti rispetto alle forme di attuazione.
La rappresentazione di esempio della Figura 2 mostra l’ingresso VILHper fornire al controllore 12 una retroazione sulla corrente di uscita dall’omologo terminale di uscita così come un ingresso VREF_Ial controllore 12. Inoltre, la rappresentazione di esempio della Figura 2 mostra il segnale VOUTe il relativo riferimento VREF_Vfornito dal blocco di soft start-up che sarà spiegato in seguito.
Come indicato in precedenza, in una o più forme di attuazione, il controllore 12 può comprendere quattro comparatori, per es.:
- un primo insieme 121 di due comparatori di tensione di uscita VCMP1 e VCMP2; si veda la parte a) della Figura 3,
- un secondo insieme 122 di due comparatori di corrente di uscita ICMP1 e ICMP2; si veda la parte b) della Figura 3.
In una o più forme di attuazione, questi comparatori possono produrre quattro segnali di controllo di uscita digitale CTRL_CLAMP, CTRL_V, CTRL_SHORT, CTRL_I, che possono essere elaborati come discusso nel seguito con riferimento alla Figura 5 al fine di attuare la funzione di controllo di pilotaggio di gate del blocco di potenza 18 al fine di facilitare l’ottenimento sia di un controllo veloce della corrente/tensione di uscita (segnali CTRL_CLAMP, CTRL_SHORT) sia un controllo accurato della corrente/tensione di uscita (segnali CTRL_V, CTRL_I).
In una o più forme di attuazione, i comparatori VCMP1, VCMP2 e ICMP1, ICMP2 possono comprendere comparatori che funzionano con isteresi.
In una o più forme di attuazione, ai due comparatori VCMP1 e VCMP2 della parte a) della Figura 3 possono essere alimentati con una tensione di alimentazione VDD, e possono essere disposti per ricevere:
- ai loro ingressi non invertenti, un segnale di retroazione di tensione da un divisore di tensione R1, R2 accoppiato con il segnale VOUT(linea 20 nella Figura 2);
- ai loro ingressi invertenti, il segnale di riferimento VREF_V.
In una o più forme di attuazione, il primo comparatore VCMP1 (che fornisce il segnale di uscita CTRL_V) può avere una isteresi più piccola del secondo comparatore VCMP2 (che fornisce il segnale di uscita CTRL_CLAMP).
In una o più forme di attuazione, ai due comparatori ICMP1 e ICMP2 della parte b) della Figura 3 possono essere alimenti con la tensione di alimentazione della pompa di carica VCP, e possono essere disposti per ricevere:
- ai loro ingressi non invertenti, il segnale di (retroazione) VILHrelativo alla corrente di uscita;
- ai loro ingressi invertenti, il segnale di riferimento VREF_I.
In una o più forme di attuazione, il primo comparatore ICMP1 (che fornisce il segnale di uscita CTRL_I) può avere una isteresi più piccola del secondo comparatore ICMP2 (che fornisce il segnale di uscita CTRL_SHORT).
In una o più forme di attuazione, il primo comparatore della coppia (VCMP1 o ICMP1), con isteresi più piccola, può essere atto a controllare i segnali di retroazione (per es., VFBo VILH) intorno a valori desiderati come rappresentato rispettivamente da VREF_Ve VREF_I.
In una o più forme di attuazione, il secondo comparatore nella coppia (VCMP2 o ICMP2), con isteresi più grande, può essere sensibile a variazioni più grandi e veloci dei segnali di retroazione.
Questo comportamento nel corso del tempo è esemplificato nel diagramma della Figura 4 (scala t in ascissa). Nella Figura 4, l’ordinata V (tensione) può riferirsi all’una o all’altra di VFBe VILHche sono confrontate rispettivamente con un riferimento VREF, vale a dire VREF_Vo VREF_I.
Analogamente, nel diagramma della Figura 4, CMP1 Hyst. è un esempio del possibile comportamento di isteresi di VCMP1 o di ICMP1, mentre CMP2 Hyst. è un esempio del possibile comportamento di isteresi di VCMP2 o di ICMP2.
In una o più forme di attuazione, i segnali digitali CTRL_CLAMP, CTRL_V, CTRL_SHORT, CTRL_I generati dagli insiemi di comparatori 121, 122 possono essere elaborati per produrre il segnale di pilotaggio VGATE(controllo di switch logico) per il blocco di potenza 18.
In una o più forme di attuazione, questo può avvenire in un blocco di pilotaggio di gate 123 al quale può essere associato un blocco di pull-up 124 come esemplificato nella Figura 5.
Nella Figura 5, i riferimenti 125a e 125b indicano due porte logiche OR che ricevono come loro ingressi:
- il segnale CRTL_SHORT (dall’insieme di comparatori 122) e il segnale CRTL_CLAMP (dall’insieme di comparatori 121), quest’ultimo traslato di livello in un traslatore di livello (“level shifter”) 126a;
- il segnale CRTL_I (dall’insieme di comparatori 122) e il segnale CRTL_V (dall’insieme di comparatori 121), quest’ultimo traslato di livello in un traslatore di livello 126b.
In una o più forme di attuazione, come esemplificate nella Figura 5, le porte logiche OR 125a e 125b producono rispettive uscite GATE_SHORT e GATE_CTRL.
In una o più forme di attuazione, le uscite GATE_SHORT e GATE_CTRL possono essere fornite agli ingressi di una ulteriore porta logica OR 127, la cui uscita PULLUP_EN – negata – controlla uno switch 128 (per es., uno switch elettronico quale un transistore MOSFET); lo switch 128 può accoppiare selettivamente con la linea di VGATE(che ha la capacità parassita CGS– si veda anche la Figura 2) l’uscita (per es., una corrente IPullup) dal blocco di pullup 124.
In una o più forme di attuazione, l’uscita GATE_SHORT può controllare uno switch 129 (per es., uno switch elettronico quale un transistore MOSFET) che può accoppiare selettivamente le linee VGATEe VOUT(che hanno la capacità parassita CGSaccoppiata tra loro).
In una o più forme di attuazione, l’uscita GATE_CTRL può controllare uno switch 130 (per es., uno switch elettronico quale un transistore MOSFET) che può far sì selettivamente che una corrente IPulldownscorra tra le linee VGATEe VOUTdalla capacità parassita CGS. In una o più forme di attuazione, il funzionamento del circuito discusso in precedenza può essere come segue.
Quando i segnali di uscita (CTRL_SHORT, CTRL_CLAMP, CTRL_I, CTRL_V) dai comparatori sono bassi, lo switch 128 controllato da PULLUP_EN può essere chiuso e gli switch 129, 130 controllati rispettivamente da GATE_SHORT e GATE_CTRL possono essere aperti. Come risultato, la corrente di pull-up IPulluppuò scorrere attraverso il gate del MOS di potenza al fine di caricare lentamente la capacità di gate-source CGSparassita. Quando il segnale di uscita (CTRL_SHORT o CTRL_CLAMP) da uno dei comparatori VCMP2, ICMP2 va alto, lo switch 129 controllato da GATE_SHORT può essere chiuso e la capacità CGSpuò essere scaricata rapidamente mettendo in corto i terminali di gate e di source nello stadio di potenza (per es., il transistore MOS) 18.
Questo facilita una reazione molto rapida a una condizione veloce e pericolosa, quale un cortocircuito a massa del terminale di uscita.
I comparatori ICMP1 e VCMP1 possono attivare i segnali CTRL_I e CTRL_V che possono controllare adeguatamente lo switch di pull-up 128 e lo switch di pull-down 130 connessi con le due sorgenti di correnti fisse IPulldowne IPullup. Queste correnti possono caricare e scaricare (leggermente) la capacità CGSal fine di controllare in modo regolare la tensione di gate intorno a un valore obiettivo (“target”) che dipende dalle condizioni di carico del circuito.
In una o più forme di attuazione, durante il funzionamento di limitazione della tensione, il segnale di tensione VOUTpuò presentare un ripple (direttamente) collegato all’isteresi del comparatore, con il segnale di retroazione di corrente di uscita VILHche presenta eventualmente uno stesso comportamento nel caso di una limitazione della corrente.
La Figura 6 è un diagramma esemplificativo delle caratteristiche di uscita di I/V (corrente = ordinata; tensione = ascissa) di un circuito di e-fuse come discusso precedentemente.
Nella Figura 6, WA indica l’area di lavoro che, in una forma di attuazione, può essere delimitata:
- in termini di tensione, da valori di riferimento e di picco VOUT_CLAMP (ref)e VOUT_CLAMP (peak), oltre i quali può intervenire il funzionamento di livellamento (clamp) della tensione VC;
- in termini di corrente, da valori di riferimento e di picco IOUT_LIMIT (ref)e IOUT_LIMIT (peak), oltre i quali può intervenire un funzionamento di limitazione della corrente CL.
In una o più forme di attuazione, gli insiemi di comparatori 121 e 122 (Figura 3) possono comprendere un comparatore ciascuno, per un totale di due comparatori, eventualmente in combinazione con due (ad es. piccoli) amplificatori operazionali lineari.
Tali forme di attuazione con soltanto due comparatori (per es., VCMP2 e ICMP2, uno per il controllo di retroazione di tensione e uno per il controllo di retroazione di corrente) possono agevolare un'ulteriore riduzione di area effettuando un controllo switching puro, per es. con lo stadio di potenza 18 pilotato in ON e in OFF cortocircuitando i terminali di gate e di source, grazie al fatto che lo switch 129 tra i terminali VGATEe VOUTè chiuso (vale a dire, è reso conduttivo). In tal caso, i ripple di corrente e di tensione di uscita possono essere più elevati rispetto al caso di quelle forme di attuazione che usano quattro comparatori come esemplificato per es. nella Figura 3.
Come indicato, una o più forme di attuazione possono adottare un approccio misto che comporta due comparatori (per es., VCMP2 e ICMP2) in associazione a due (piccoli) amplificatori operazionali, facilitando un controllo accurato della corrente/tensione intorno ai valori di riferimento.
Queste forme di attuazione possono essere più rapide degli approcci tradizionali, teoricamente senza ripple sulla corrente/tensione di uscita, con un’occupazione più grande che in quelle forme di attuazione che comprendono quattro comparatori come esemplificato in precedenza. Inoltre, il “riutilizzo” del blocco di controllo può essere limitato dalla riprogettazione degli amplificatori operazionali.
In una o più forme di attuazione che comprendono quattro comparatori come discusso precedentemente, un blocco di pilotaggio di gate di transistore MOS di potenza come esemplificato nella Figura 5 può comprendere uno switch 130 suddiviso in due switch separati che permettono una scarica del gate a partire da due differenti sorgenti di corrente di pull-down (per es., con la sorgente IPulldowncorrispondentemente suddivisa in due) con i corrispondenti switch che saranno azionati rispettivamente dai segnali CTRL_I e CTRL_V (e non dalla loro combinazione in OR come previsto in 125b). Una tale forma di attuazione può facilitare un controllo più accurato del gate del transistore MOS di potenza (dei gate dei transistori MOS di potenza) quando sono attivati sia il controllo di corrente sia quello di tensione.
Una o più forme di attuazione come qui esemplificato possono essere implementate usando tecnologie BCD.
Dopo essere stato abilitato, il circuito può subire un ramp-up di soft start-up della tensione di uscita. Quando il soft start-up termina, il circuito può entrare nella condizione di lavoro (WA), per es. con VOUT= VIN.
Una condizione di livellamento (clamp) della tensione VC(si veda, per es., la Figura 6) può essere attivata, per esempio, facendo variare rapidamente VINda 12 V a 18 V se per VOUT_CLAMP (REF)è preso un valore come 15 V.
In modo analogo, una condizione di limitazione della corrente di cortocircuito CL(si veda, per es., la Figura 6) può essere attivata quando la richiesta di ILOADsupera il riferimento IOUT_LIMIT (REF), per es. quando il terminale di uscita è cortocircuitato verso massa e la corrente di uscita è limitata al riferimento IOUT_LIMIT (REF)≈ 3 A.
Il valore di riferimento del limite di corrente IOUT_LIMIT (REF)può essere impostato usando una resistenza di sensing RSENSEesterna (Figura 2) come selezionata eventualmente dall’utente. Come rilevato, il ripple della corrente di uscita può essere ridotto facendo ricorso a una soluzione di controllo con quattro comparatori.
Una volta rimosso il cortocircuito, il circuito può ritornare alla condizione di lavoro con una rampa di tensione (lenta) grazie alla ricarica della capacità CGS.
Una o più forme di attuazione possono così fornire un circuito di fusibile elettronico comprendente un controllore (per es. 12) e uno stadio di potenza (per es.
18) pilotato da detto controllore, in cui il controllore comprende:
- un primo insieme di comparatori (per es. 121) e un secondo insieme di comparatori (per es. 122) rispettivamente per il controllo della tensione di uscita (per es. VOUT) e della corrente di uscita (per es. VILH), in cui ciascun detto insieme di comparatori comprende almeno un comparatore (per es. VCMP1, ICMP1; VCMP2, ICMP2) detto primo insieme di comparatori e detto secondo insieme di comparatori avendo un ingresso di riferimento (per es. VREF_V, VREF_I), un ingresso di retroazione (per es. VFB, VILH) e almeno una uscita (per es. CTRL_V, CTRL_I; CTRL_CLAMP, CTRL_SHORT),
- un blocco di pilotaggio (per es. 123) avente terminali di uscita (per es. VGATE, VOUT) per pilotare detto stadio di potenza (per es. 18), in cui il blocco di pilotaggio comprende uno switch (per es. 129) attivabile da detta almeno una uscita (per es. CTRL_CLAMP, CTRL_SHORT) da detto primo insieme di comparatori e detto secondo insieme di comparatori per livellare la tensione attraverso i terminali di uscita (VGATE, VOUT) del blocco di pilotaggio come risultato del fatto che l’ingresso di retroazione all’uno o all’altro (per es. 125a) tra detto primo insieme di comparatori e detto secondo insieme di comparatori ha superato il rispettivo ingresso di riferimento.
In una o più forme di attuazione, detto primo insieme di comparatori e detto secondo insieme di comparatori possono comprendere comparatori con isteresi (per es. CMP1 Hyst., CMP2 Hyst.).
In una o più forme di attuazione, detto stadio di potenza può avere una capacità di ingresso accoppiata attraverso i terminali di uscita del blocco di pilotaggio, e:
- detto primo insieme di comparatori e detto secondo insieme di comparatori possono comprendere un primo comparatore nell’insieme (per es. VCMP1, ICMP1) e un secondo comparatore nell’insieme (per es. VCMP2, ICMP2) che hanno un ingresso di riferimento comune (per es. VREF_V, VREF_I), un ingresso di retroazione comune (per es. VFB, VILH) e uscite distinte (per es. CTRL_V, CTRL_CLAMP; CTRL_I, CTRL_SHORT) con detto switch nel blocco di pilotaggio attivabile dalle uscite (per es. CTRL_CLAMP, CTRL_SHORT) dai secondi comparatori (per es. VCMP2, ICMP2) in detti primo e secondo insieme di comparatori,
- il blocco di pilotaggio può comprendere almeno un secondo switch (per es. 130) attivabile dall’uscita (per es. CTRL_V, CTRL_I) dai primi comparatori (per es. VCMP1, ICMP1) in detti primo e secondo insieme di comparatori per scaricare detta capacità accoppiata attraverso i terminali di uscita del blocco di dispositivo di pilotaggio come risultato del fatto che l’ingresso di retroazione nell’uno o nell’altro (per es. 125b) tra detto primo insieme di comparatori e detto secondo insieme di comparatori ha superato un rispettivo ingresso di riferimento.
In una o più forme di attuazione, detto primo insieme di comparatori e detto secondo insieme di comparatori possono comprendere un primo comparatore (per es. VCMP1, ICMP1) nell’insieme che ha un’isteresi minore dell’isteresi del secondo comparatore (per es. VCMP2, ICMP2) nell’insieme.
In una o più forme di attuazione, il blocco di dispositivo di pilotaggio può comprendere uno switch di pull-up (per es. 128) attivabile in funzione delle uscite (per es. CTRL_SHORT, CTRL_CLAMP) dai primi comparatori e dai secondi comparatori (VCMP2, ICMP2) in detto primo (121) e detto secondo insieme di comparatori (121, 122) per scaricare detta capacità (CGS) accoppiata attraverso i terminali di uscita (VGATE, VOUT) del blocco di dispositivo di pilotaggio (123).
In una o più forme di attuazione, detto almeno un secondo switch (per es. 130) nel blocco di dispositivo di pilotaggio può comprendere due rami di switch attivabili distintamente dalle uscite (CTRL_V, CTRL_I) dai primi comparatori (VCMP1, ICMP1) in detto primo (121) e detto secondo insieme di comparatori (121, 122) per scaricare detta capacità (CGS) accoppiata attraverso i terminali di uscita del blocco di dispositivo di pilotaggio come risultato del fatto che il segnale di retroazione nell’uno o nell’altro (125b) tra detto primo insieme di comparatori e detto secondo insieme di comparatori ha superato un rispettivo ingresso di riferimento.
In una o più forme di attuazione, un dispositivo (per es. 10) può comprendere:
- un circuito di fusibile elettronico secondo una o più forme di attuazione e almeno uno tra:
- un resistore di sense (per es. RSENSE) accoppiato all’uscita di detto stadio di potenza, in cui il valore di resistenza di detto resistore di sense imposta un valore di riferimento (IOUT_LIMIT (REF)) per detto secondo insieme di comparatori; e/o
- un blocco di soft start-up (per es. 16) per fornire un ramp-up di soft start-up della tensione di uscita dal dispositivo.
In una o più forme di attuazione, un procedimento per pilotare un carico (per es. ILOAD) attraverso un circuito di fusibile elettronico può comprendere:
- provvedere un circuito di fusibile elettronico (10) secondo una o più forme di attuazione,
- accoppiare detto carico allo stadio di potenza di detto circuito di fusibile elettronico, e
- livellare (clamp) la tensione ai capi dei terminali di uscita del blocco di dispositivo di pilotaggio di detto circuito di fusibile elettronico (10) come risultato del fatto che l’ingresso di retroazione nell’uno o nell’altro tra detto primo insieme di comparatori e detto secondo insieme di comparatori (122) ha superato il rispettivo ingresso di riferimento.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto in precedenza, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.
Claims (8)
- RIVENDICAZIONI 1. Circuito di fusibile elettronico comprendente un controllore (12) e uno stadio di potenza (18) pilotato da detto controllore (12), in cui il controllore (12) comprende: - un primo insieme di comparatori (121) e un secondo insieme di comparatori (122) per controllare rispettivamente la tensione di uscita (VOUT) e la corrente di uscita (VILH), in cui ciascun detto insieme di comparatori comprende almeno un comparatore (VCMP1, ICMP1; VCMP2, ICMP2), detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) avendo un ingresso di riferimento (VREF_V, VREF_I), un ingresso di retroazione (VFB, VILH) e almeno una uscita (CTRL_V, CTRL_I; CTRL_CLAMP, CTRL_SHORT), - un blocco di pilotaggio (123) avente terminali di uscita (VGATE, VOUT) per pilotare detto stadio di potenza (18), in cui il blocco di pilotaggio (123) comprende uno switch (129) attivabile da detta almeno una uscita (CTRL_CLAMP, CTRL_SHORT) di detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) per livellare la tensione attraverso i terminali di uscita (VGATE, VOUT) del blocco di pilotaggio (123) come risultato del fatto che l’ingresso di retroazione (VFB, VILH) nell’uno o nell’altro (125a) tra detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) ha superato il rispettivo ingresso di riferimento (VREF_V, VREF_I).
- 2. Circuito di fusibile elettronico secondo la rivendicazione 1, in cui detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) comprendono comparatori (VCMP1, ICMP1; VCMP2, ICMP2) con isteresi (CMP1 Hyst., CMP2 Hyst.).
- 3. Circuito di fusibile elettronico (10) secondo la rivendicazione 1 o la rivendicazione 2, in cui, con detto stadio di potenza (18) che ha una capacità di ingresso (CGS) accoppiata attraverso i terminali di uscita (VGATE, VOUT) del blocco di pilotaggio (123): - detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) comprendono un primo comparatore nell’insieme (VCMP1, ICMP1) e un secondo comparatore nell’insieme (VCMP2, ICMP2) che hanno un ingresso di riferimento comune (VREF_V, VREF_I), un ingresso di retroazione comune (VFB, VILH) e uscite distinte (CTRL_V, CTRL_CLAMP; CTRL_I, CTRL_SHORT) con detto switch (129) nel blocco di pilotaggio (123) attivabile dalle uscite (CTRL_CLAMP, CTRL_SHORT) dai secondi comparatori (VCMP2, ICMP2) in detto primo (121) e detto secondo insieme di comparatori (121, 122), - il blocco di pilotaggio (123) comprende almeno un secondo switch (130) attivabile dall’uscita (CTRL_V, CTRL_I) dai primi comparatori (VCMP1, ICMP1) in detto primo (121) e detto secondo insieme di comparatori (121, 122) per scaricare detta capacità (CGS) accoppiata attraverso i terminali di uscita (VGATE, VOUT) del blocco di pilotaggio (123) come risultato del fatto che l’ingresso di retroazione (VFB, VILH) nell’uno o nell’altro (125b) tra detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) ha superato un rispettivo ingresso di riferimento (VREF_V, VREF_I).
- 4. Circuito di fusibile elettronico secondo la rivendicazione 2 e la rivendicazione 3, in cui detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) comprendono un primo comparatore (VCMP1, ICMP1) nell’insieme che ha un isteresi (CMP1 Hyst.) che è più piccola dell’isteresi (CMP2 Hyst.) del secondo comparatore (VCMP2, ICMP2) nell’insieme.
- 5. Circuito di fusibile elettronico secondo la rivendicazione 3 o la rivendicazione 4 in cui il blocco di pilotaggio (123) comprende uno switch di pull-up (128) attivabile in funzione delle uscite (CTRL_V, CTRL_I) dei primi comparatori (VCMP1, ICMP1) e dei secondi comparatori (VCMP2, ICMP2) in detto primo (121) e detto secondo insieme di comparatori (121, 122) per caricare detta capacità (CGS) accoppiata attraverso i terminali di uscita (VGATE, VOUT) del blocco di pilotaggio (123).
- 6. Circuito di fusibile elettronico secondo una qualsiasi delle rivendicazioni da 3 a 5, in cui detto almeno un secondo switch (130) nel blocco di pilotaggio (123) comprende due rami di switch attivabili distintamente dalle uscite (CTRL_V, CTRL_I) dai primi comparatori (VCMP1, ICMP1) in detto primo (121) e detto secondo insieme di comparatori (121, 122) per scaricare detta capacità (CGS) accoppiata attraverso i terminali di uscita (VGATE, VOUT) del blocco di pilotaggio (123) come risultato del fatto che l’ingresso di retroazione (VFB, VILH) nell’uno o nell’altro (125b) tra detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) ha superato un rispettivo ingresso di riferimento (VREF_V, VREF_I).
- 7. Dispositivo (10) comprendente: - un circuito di fusibile elettronico secondo una qualsiasi delle rivendicazioni da 1 a 6 e almeno uno tra: - un resistore di sense (RSENSE) accoppiato all’uscita di detto stadio di potenza (18), in cui il valore di resistenza di detto resistore di sense (RSENSE) imposta un valore di riferimento (IOUT_LIMIT (REF)) per detto secondo insieme di comparatori (122); e/o - un blocco di soft start-up (16) per fornire un rampup di soft start-up della tensione di uscita dal dispositivo.
- 8. Procedimento per pilotare un carico (ILOAD) attraverso un circuito di fusibile elettronico (10), il procedimento comprendendo: - fornire un circuito di fusibile elettronico (10) secondo una qualsiasi delle rivendicazioni da 1 a 6, - accoppiare detto carico (ILOAD) allo stadio di potenza (18) di detto circuito di fusibile elettronico (10), e - livellare (clamp) la tensione attraverso i terminali di uscita (VGATE, VOUT) del blocco di pilotaggio (123) di detto circuito di fusibile elettronico (10) come risultato del fatto che l’ingresso di retroazione (VFB, VILH) nell’uno o nell’altro (125a) tra detto primo insieme di comparatori (121) e detto secondo insieme di comparatori (122) ha superato il rispettivo ingresso di riferimento (VREF_V, VREF_I) .
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102016000088220A IT201600088220A1 (it) | 2016-08-30 | 2016-08-30 | Circuito di fusibile elettronico, dispositivo e procedimento corrispondenti |
| US15/452,944 US10666039B2 (en) | 2016-08-30 | 2017-03-08 | Electronic fuse circuit, corresponding device and method |
| US16/882,618 US11171478B2 (en) | 2016-08-30 | 2020-05-25 | Electronic fuse circuit, corresponding device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102016000088220A IT201600088220A1 (it) | 2016-08-30 | 2016-08-30 | Circuito di fusibile elettronico, dispositivo e procedimento corrispondenti |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201600088220A1 true IT201600088220A1 (it) | 2018-03-02 |
Family
ID=58159297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102016000088220A IT201600088220A1 (it) | 2016-08-30 | 2016-08-30 | Circuito di fusibile elettronico, dispositivo e procedimento corrispondenti |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10666039B2 (it) |
| IT (1) | IT201600088220A1 (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11165417B2 (en) * | 2019-09-19 | 2021-11-02 | Infineon Technologies Ag | Efficient high-voltage digital I/O protection |
| KR102505491B1 (ko) | 2020-10-21 | 2023-03-06 | 주식회사 뉴로메카 | 스마트 액추에이터 구동용 직류단 과전류 차단기 및 이를 이용한 직류단 과전류 차단 방법 |
| US11853088B2 (en) | 2021-09-08 | 2023-12-26 | International Business Machines Corporation | Linking separate eFuse and ORING controllers for output overvoltage protection in redundant power converters |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160109212A1 (en) * | 2014-10-20 | 2016-04-21 | Infineon Technologies Ag | Electronic fuse |
| US20160172844A1 (en) * | 2014-12-16 | 2016-06-16 | Nxp B.V. | Inrush Current Limiter |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5039934A (en) * | 1990-05-22 | 1991-08-13 | Keithley Instruments, Inc. | Control for voltage/current source with current/voltage limiting |
| FR2754955B1 (fr) * | 1996-10-22 | 1998-12-24 | Sgs Thomson Microelectronics | Dispositif de limitation de variations transitoires d'une tension d'alimentation |
| US6717785B2 (en) * | 2000-03-31 | 2004-04-06 | Denso Corporation | Semiconductor switching element driving circuit |
| US6600239B2 (en) * | 2001-03-22 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Active circuit protection for switched power supply system |
| JP4223331B2 (ja) * | 2003-06-13 | 2009-02-12 | 株式会社日立製作所 | 電力制御用半導体素子の保護装置及びそれを備えた電力変換装置 |
| US7394223B2 (en) * | 2004-06-03 | 2008-07-01 | Intersil Americas Inc. | Over voltage and over current protection integrated circuit |
| US8098089B2 (en) * | 2006-07-28 | 2012-01-17 | Stmicroelectronics S.R.L. | Voltage booster |
| JP5370090B2 (ja) * | 2009-11-12 | 2013-12-18 | アンデン株式会社 | 過電流検出機能を有したスイッチ回路 |
| US20120063045A1 (en) * | 2010-09-10 | 2012-03-15 | Intersil Americas Inc. | Detecting and selectively ignoring power supply transients |
| JP5621446B2 (ja) * | 2010-09-16 | 2014-11-12 | 株式会社リコー | 電圧切り替え回路、該電圧切り替え回路を備える充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、および該バッテリーパックを用いた電子機器 |
| KR101717565B1 (ko) * | 2010-12-23 | 2017-03-17 | 삼성전자 주식회사 | 디스플레이장치 및 그 제어방법 |
| US9036314B2 (en) * | 2012-04-27 | 2015-05-19 | Netapp, Inc. | Systems and methods providing current protection to an electronic system |
| EP2750276A1 (en) * | 2012-12-28 | 2014-07-02 | Dialog Semiconductor GmbH | Phase lock loop controlled current mode buck converter |
| TWI523575B (zh) * | 2013-03-21 | 2016-02-21 | 立錡科技股份有限公司 | 發光元件驅動電路及其控制電路與方法 |
| US10003190B2 (en) * | 2013-07-12 | 2018-06-19 | Linear Technology Corporation | Inrush control with multiple switches |
| US9973085B2 (en) * | 2016-07-25 | 2018-05-15 | Stmicroelectronics S.R.L. | Output voltage control in overcurrent conditions for switching converters |
-
2016
- 2016-08-30 IT IT102016000088220A patent/IT201600088220A1/it unknown
-
2017
- 2017-03-08 US US15/452,944 patent/US10666039B2/en active Active
-
2020
- 2020-05-25 US US16/882,618 patent/US11171478B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160109212A1 (en) * | 2014-10-20 | 2016-04-21 | Infineon Technologies Ag | Electronic fuse |
| US20160172844A1 (en) * | 2014-12-16 | 2016-06-16 | Nxp B.V. | Inrush Current Limiter |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200287374A1 (en) | 2020-09-10 |
| US20180062376A1 (en) | 2018-03-01 |
| US11171478B2 (en) | 2021-11-09 |
| US10666039B2 (en) | 2020-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8742834B2 (en) | Negative-voltage charge pump circuit | |
| US11171478B2 (en) | Electronic fuse circuit, corresponding device and method | |
| KR100809688B1 (ko) | 과전압 방지 제어 회로 및 과전압 방지 제어 방법 | |
| US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
| US9627962B2 (en) | Fast blocking switch | |
| CN106100008B (zh) | 电池装置以及电池装置的制造方法 | |
| WO2018150737A1 (ja) | 絶縁ゲート型半導体デバイス駆動回路 | |
| JP5811108B2 (ja) | 電子装置 | |
| KR100744593B1 (ko) | 전원 공급 장치 | |
| US20170038788A1 (en) | Voltage source | |
| JP2004336972A (ja) | 電源装置及び電源制御デバイス | |
| CN104698264B (zh) | 具有用于分流测量的可调整箝位的无源输入滤波器 | |
| WO2016203691A1 (ja) | スイッチング素子の駆動装置 | |
| US8520353B2 (en) | Electronic device with surge suppression circuit | |
| US9484801B2 (en) | Start-up regulator for high-input-voltage power converters | |
| JP4293197B2 (ja) | 直流電源保持回路 | |
| EP3229355B1 (en) | Load driving device and in-vehicle control device using same | |
| WO2013161483A1 (ja) | 出力ドライバ回路 | |
| JP2015149714A (ja) | Ｍｏｓｆｅｔスイッチング回路及びｍｏｓｆｅｔスイッチのスイッチング高速化方法 | |
| JP2015139321A (ja) | 基準電圧出力回路および電源装置 | |
| JP2012049664A (ja) | 過電流検出装置 | |
| WO2020121727A1 (ja) | ゲート駆動回路 | |
| SE516083C2 (sv) | Anordning för styrning av spännings-laddningsstyrda krafthalvledarelement | |
| JP2009112156A (ja) | 定電力放電回路、および該定電力放電回路を備えた電力変換装置 | |
| JP2009268244A (ja) | 突入電流低減回路及びこれを備えた電源装置 |