JPH1014122A - バツテリパツク及びその制御方法 - Google Patents
バツテリパツク及びその制御方法Info
- Publication number
- JPH1014122A JPH1014122A JP8181386A JP18138696A JPH1014122A JP H1014122 A JPH1014122 A JP H1014122A JP 8181386 A JP8181386 A JP 8181386A JP 18138696 A JP18138696 A JP 18138696A JP H1014122 A JPH1014122 A JP H1014122A
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- battery
- voltage
- terminal
- terminal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Battery Mounting, Suspending (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Abstract
(57)【要約】
【課題】バツテリセルの誤制御を未然にかつ精度良く防
止し得るバツテリパツク及びその制御方法を実現し難か
つた。 【解決手段】バツテリ部の端子電圧値又はその所定比率
による分圧電圧値を検出する第２の電圧検出回路を設
け、第１の電圧検出回路により検出された各バツテリセ
ルの端子電圧値を順次加算することにより得られる計算
上のバツテリ部の端子電圧値又はその所定比率による分
圧電圧値でなる第１の電圧値と、第２の電圧検出回路に
より検出された測定上のバツテリ部の端子電圧値又はそ
の所定比率による分圧電圧値でなる第２の電圧値とに基
づいてバツテリセルの過充放電を防止する所定の処理を
行うようにしたことにより、バツテリセルの誤制御を未
然にかつ精度良く防止し得るバツテリパツク及びその制
御方法を実現できる。
止し得るバツテリパツク及びその制御方法を実現し難か
つた。 【解決手段】バツテリ部の端子電圧値又はその所定比率
による分圧電圧値を検出する第２の電圧検出回路を設
け、第１の電圧検出回路により検出された各バツテリセ
ルの端子電圧値を順次加算することにより得られる計算
上のバツテリ部の端子電圧値又はその所定比率による分
圧電圧値でなる第１の電圧値と、第２の電圧検出回路に
より検出された測定上のバツテリ部の端子電圧値又はそ
の所定比率による分圧電圧値でなる第２の電圧値とに基
づいてバツテリセルの過充放電を防止する所定の処理を
行うようにしたことにより、バツテリセルの誤制御を未
然にかつ精度良く防止し得るバツテリパツク及びその制
御方法を実現できる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１及び図２） 発明の実施の形態 （１）実施例によるバツテリパツクの構成（図１及び図
２） （２）実施例の動作及び効果（図１及び図２） （３）他の実施例（図１及び図２） 発明の効果
２） （２）実施例の動作及び効果（図１及び図２） （３）他の実施例（図１及び図２） 発明の効果
【０００２】
【発明の属する技術分野】本発明はバツテリパツク及び
その制御方法に関し、例えばリチウムイオン電池等の２
次電池を収容したバツテリパツク及びその制御方法に適
用して好適なものである。
その制御方法に関し、例えばリチウムイオン電池等の２
次電池を収容したバツテリパツク及びその制御方法に適
用して好適なものである。
【０００３】
【従来の技術】従来、この種のバツテリパツクにおいて
は、複数の２次電池（以下、これらをバツテリセルと呼
ぶ）からなるバツテリ部と、電圧検出回路、電流検出回
路、温度センサ、スイツチ回路及び充放電制御回路等の
保護回路が設けられた保護基板とがそれぞれ収納ケース
内部の所定位置に収納されている。
は、複数の２次電池（以下、これらをバツテリセルと呼
ぶ）からなるバツテリ部と、電圧検出回路、電流検出回
路、温度センサ、スイツチ回路及び充放電制御回路等の
保護回路が設けられた保護基板とがそれぞれ収納ケース
内部の所定位置に収納されている。
【０００４】この場合保護基板の充放電制御回路は、電
圧検出回路等によつて検出される収納ケースの内部状態
（各バツテリセルの端子電圧値や、充放電電流値及び温
度等）に基づいて必要に応じて外部機器との間の充放電
を停止させるようになされており、これにより過充放電
に起因するバツテリセルの性能劣化や損傷等を未然に防
止し得るようになされている。
圧検出回路等によつて検出される収納ケースの内部状態
（各バツテリセルの端子電圧値や、充放電電流値及び温
度等）に基づいて必要に応じて外部機器との間の充放電
を停止させるようになされており、これにより過充放電
に起因するバツテリセルの性能劣化や損傷等を未然に防
止し得るようになされている。
【０００５】またこの種のバツテリパツクでは、収納ケ
ースの表面に、バツテリ部の各端子と接続された充放電
用のプラス端子及びマイナス端子に加えて、所定位置に
通信用の端子（以下、これを通信用端子と呼ぶ）が設け
られており、かくして当該通信用端子を介して充放電制
御回路が当該バツテリパツクに接続された外部機器の制
御回路との間において必要な情報（例えばバツテリ部の
残存容量等）の通信を行い得るようになされている。
ースの表面に、バツテリ部の各端子と接続された充放電
用のプラス端子及びマイナス端子に加えて、所定位置に
通信用の端子（以下、これを通信用端子と呼ぶ）が設け
られており、かくして当該通信用端子を介して充放電制
御回路が当該バツテリパツクに接続された外部機器の制
御回路との間において必要な情報（例えばバツテリ部の
残存容量等）の通信を行い得るようになされている。
【０００６】
【発明が解決しようとする課題】ところでかかる構成の
バツテリパツクにおいて、充放電制御回路は、上述のよ
うに電圧検出回路から供給される各バツテリセルの端子
電圧値等に基づいてバツテリ部の状態を認識し、当該認
識結果に基づいて充放電を停止させるなどの所定の制御
を行うようになされている。
バツテリパツクにおいて、充放電制御回路は、上述のよ
うに電圧検出回路から供給される各バツテリセルの端子
電圧値等に基づいてバツテリ部の状態を認識し、当該認
識結果に基づいて充放電を停止させるなどの所定の制御
を行うようになされている。
【０００７】ところがこのように構成された従来のバツ
テリパツクでは、例えば電圧検出回路が故障するなどし
た場合に、充放電制御回路が各バツテリセルの正確な端
子電圧値を得られず、この結果充放電制御回路が充電又
は放電を停止させるべき状態においても充放電を停止さ
せないなど、誤つた制御をするおそれがある。例えばリ
チウムイオン電池においては、その性能を維持するため
に端子電圧を2.5 〜4.2 〔Ｖ〕程度の範囲に留める必要
があり、誤制御を防ぐ何らかの手段が必要である。
テリパツクでは、例えば電圧検出回路が故障するなどし
た場合に、充放電制御回路が各バツテリセルの正確な端
子電圧値を得られず、この結果充放電制御回路が充電又
は放電を停止させるべき状態においても充放電を停止さ
せないなど、誤つた制御をするおそれがある。例えばリ
チウムイオン電池においては、その性能を維持するため
に端子電圧を2.5 〜4.2 〔Ｖ〕程度の範囲に留める必要
があり、誤制御を防ぐ何らかの手段が必要である。
【０００８】本発明は以上の点を考慮してなされたもの
で、保護回路の故障に起因するバツテリセルの誤制御を
未然にかつ精度良く防止し得るバツテリパツク及びその
制御方法を提案しようとするものである。
で、保護回路の故障に起因するバツテリセルの誤制御を
未然にかつ精度良く防止し得るバツテリパツク及びその
制御方法を提案しようとするものである。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、バツテリパツクにおいて、バ
ツテリ部の各バツテリセルの端子電圧値をそれぞれ検出
する第１の電圧検出回路と、バツテリ部の端子電圧値又
は当該端子電圧値の所定比率による分圧電圧値を検出す
る第２の電圧検出回路と、第１の電圧検出回路により検
出される各バツテリセルの端子電圧値を順次加算するこ
とにより得られるバツテリ部の端子電圧値又は当該端子
電圧値の所定比率による分圧電圧値でなる計算上の第１
の電圧値と、第２の電圧検出回路により検出されたバツ
テリ部の端子電圧値又は当該端子電圧値の所定比率によ
る分圧電圧値でなる測定上の第２の電圧値とを比較し、
第１及び第２の電圧値の差が所定の閾値を越えた場合に
バツテリセルの過充放電を防止する所定の処理を行う制
御手段とを設けるようにした。
め第１の発明においては、バツテリパツクにおいて、バ
ツテリ部の各バツテリセルの端子電圧値をそれぞれ検出
する第１の電圧検出回路と、バツテリ部の端子電圧値又
は当該端子電圧値の所定比率による分圧電圧値を検出す
る第２の電圧検出回路と、第１の電圧検出回路により検
出される各バツテリセルの端子電圧値を順次加算するこ
とにより得られるバツテリ部の端子電圧値又は当該端子
電圧値の所定比率による分圧電圧値でなる計算上の第１
の電圧値と、第２の電圧検出回路により検出されたバツ
テリ部の端子電圧値又は当該端子電圧値の所定比率によ
る分圧電圧値でなる測定上の第２の電圧値とを比較し、
第１及び第２の電圧値の差が所定の閾値を越えた場合に
バツテリセルの過充放電を防止する所定の処理を行う制
御手段とを設けるようにした。
【００１０】また第２の発明においては、バツテリパツ
クの制御方法において、バツテリ部の各バツテリセルの
端子電圧値をそれぞれ検出すると共に、バツテリ部の端
子電圧値又は当該端子電圧値の所定比率による分圧電圧
値を検出する第１のステツプと、検出された各バツテリ
セルの端子電圧値を順次加算することにより得られるバ
ツテリ部の端子電圧値又は当該端子電圧値の所定比率に
よる分圧電圧値でなる計算上の第１の電圧値と、検出さ
れたバツテリ部の端子電圧値又は当該端子電圧値の所定
比率による分圧電圧値でなる測定上の第２の電圧値とを
比較し、第１及び第２の電圧値の差が所定の閾値を越え
た場合にバツテリセルの過充放電を防止する所定の処理
を行う第２のステツプとを設けるようにした。
クの制御方法において、バツテリ部の各バツテリセルの
端子電圧値をそれぞれ検出すると共に、バツテリ部の端
子電圧値又は当該端子電圧値の所定比率による分圧電圧
値を検出する第１のステツプと、検出された各バツテリ
セルの端子電圧値を順次加算することにより得られるバ
ツテリ部の端子電圧値又は当該端子電圧値の所定比率に
よる分圧電圧値でなる計算上の第１の電圧値と、検出さ
れたバツテリ部の端子電圧値又は当該端子電圧値の所定
比率による分圧電圧値でなる測定上の第２の電圧値とを
比較し、第１及び第２の電圧値の差が所定の閾値を越え
た場合にバツテリセルの過充放電を防止する所定の処理
を行う第２のステツプとを設けるようにした。
【００１１】この結果第１の発明では、第１の電圧検出
回路が故障するなどして制御手段に各バツテリセルの正
確な端子電圧値が供給されない場合においても、制御手
段の誤制御を確実に回避することができ、かくして第１
の電圧検出回路の故障に起因するバツテリセルの過充放
電を防止することができる。
回路が故障するなどして制御手段に各バツテリセルの正
確な端子電圧値が供給されない場合においても、制御手
段の誤制御を確実に回避することができ、かくして第１
の電圧検出回路の故障に起因するバツテリセルの過充放
電を防止することができる。
【００１２】また第２の発明では、各バツテリセルの端
子電圧値を確実に検出し得ない場合においても、バツテ
リセルの過充放電を防止することができる。
子電圧値を確実に検出し得ない場合においても、バツテ
リセルの過充放電を防止することができる。
【００１３】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００１４】（１）実施例によるバツテリパツクの構成 図１において、１は全体として実施例によるバツテリパ
ツクを示し、直列接続された複数のリチウムイオンバツ
テリセル（以下、これを単にバツテリセルと呼ぶ）２Ａ
〜２Ｄからなるバツテリ部３と、第１及び第２のスイツ
チ回路４、５、電流検出回路６、温度センサ７、第１の
電圧検出回路８並びに充放電制御回路９等の保護回路が
形成された保護基板１０とがそれぞれ収納ケース１１内
の所定位置に収納されている。
ツクを示し、直列接続された複数のリチウムイオンバツ
テリセル（以下、これを単にバツテリセルと呼ぶ）２Ａ
〜２Ｄからなるバツテリ部３と、第１及び第２のスイツ
チ回路４、５、電流検出回路６、温度センサ７、第１の
電圧検出回路８並びに充放電制御回路９等の保護回路が
形成された保護基板１０とがそれぞれ収納ケース１１内
の所定位置に収納されている。
【００１５】この場合バツテリ部３のマイナス端子は、
保護基板１０の配線パターンを介して収納ケース１１の
マイナス端子１１Ｂと接続されると共に、バツテリ部３
のプラス端子は、保護基板１０の電流検出回路６並びに
第２及び第１のスイツチ回路５、４とを順次介して収納
ケース１１のプラス端子１１Ａと接続されている。これ
によりバツテリパツク１においては、バツテリ部３がこ
れら収納ケース１１のプラス端子１１Ａ及びマイナス端
子１１Ｂを介して外部機器１２との間で充放電を行い得
るようになされている。
保護基板１０の配線パターンを介して収納ケース１１の
マイナス端子１１Ｂと接続されると共に、バツテリ部３
のプラス端子は、保護基板１０の電流検出回路６並びに
第２及び第１のスイツチ回路５、４とを順次介して収納
ケース１１のプラス端子１１Ａと接続されている。これ
によりバツテリパツク１においては、バツテリ部３がこ
れら収納ケース１１のプラス端子１１Ａ及びマイナス端
子１１Ｂを介して外部機器１２との間で充放電を行い得
るようになされている。
【００１６】一方保護基板１０において、第１及び第２
のスイツチ回路４、５は、それぞれダイオード２０Ａ、
２０Ｂ及びＦＥＴ（電界効果トランジスタ）２１Ａ、２
１Ｂを並列接続することにより形成されている。この場
合第１のスイツチ回路４のダイオード２１Ａは充電時に
流れる電流が順方向となるようにＦＥＴ２０Ａに並列接
続されると共に、第２のスイツチ回路５のダイオード２
１Ｂは放電時に流れる電流が順方向となるようにＦＥＴ
２０Ｂに並列接続されており、かくして第１のスイツチ
回路４のＦＥＴ２０Ａをオフ動作させることにより外部
機器１２からバツテリ部３に対する充電を停止させ得る
一方、第２のスイツチ回路５のＦＥＴ２０Ｂをオフ動作
させることによりバツテリ部３から外部機器１２への放
電を停止させ得るようになされている。
のスイツチ回路４、５は、それぞれダイオード２０Ａ、
２０Ｂ及びＦＥＴ（電界効果トランジスタ）２１Ａ、２
１Ｂを並列接続することにより形成されている。この場
合第１のスイツチ回路４のダイオード２１Ａは充電時に
流れる電流が順方向となるようにＦＥＴ２０Ａに並列接
続されると共に、第２のスイツチ回路５のダイオード２
１Ｂは放電時に流れる電流が順方向となるようにＦＥＴ
２０Ｂに並列接続されており、かくして第１のスイツチ
回路４のＦＥＴ２０Ａをオフ動作させることにより外部
機器１２からバツテリ部３に対する充電を停止させ得る
一方、第２のスイツチ回路５のＦＥＴ２０Ｂをオフ動作
させることによりバツテリ部３から外部機器１２への放
電を停止させ得るようになされている。
【００１７】また電流検出回路６は、第２のスイツチ回
路５及び第１の電圧検出回路８間を流れる電流の電流値
（バツテリ部３の充放電電流の電流値）を検出し、検出
結果を電流検出信号Ｓ１として充放電制御回路９に送出
すると共に、温度センサ７は、収納ケース１１内の温度
を検出し、検出結果を温度検出信号Ｓ２として充放電制
御回路９に送出するようになされている。さらに第１の
電圧検出回路８は、バツテリ部３の各バツテリセル２Ａ
〜２Ｄの端子電圧値をそれぞれ順次時分割的に検出し、
検出結果を第１の電圧検出信号Ｓ３として充放電制御回
路９の第１の電圧入力端９Ａに送出する。
路５及び第１の電圧検出回路８間を流れる電流の電流値
（バツテリ部３の充放電電流の電流値）を検出し、検出
結果を電流検出信号Ｓ１として充放電制御回路９に送出
すると共に、温度センサ７は、収納ケース１１内の温度
を検出し、検出結果を温度検出信号Ｓ２として充放電制
御回路９に送出するようになされている。さらに第１の
電圧検出回路８は、バツテリ部３の各バツテリセル２Ａ
〜２Ｄの端子電圧値をそれぞれ順次時分割的に検出し、
検出結果を第１の電圧検出信号Ｓ３として充放電制御回
路９の第１の電圧入力端９Ａに送出する。
【００１８】充放電制御回路９においては、供給される
電流検出信号Ｓ１及び第１の電圧検出信号Ｓ３に基づい
てバツテリ部３の残存容量等を算出し、これを収納ケー
ス１１に設けられた通信用端子１１Ｃを介して外部機器
１２に送出する一方、電流検出信号Ｓ１、第１の電圧検
出信号Ｓ３及び温度検出信号Ｓ２に基づき必要に応じて
第１又は第２のスイツチ回路４、５のＦＥＴ２０Ａ、２
０Ｂのゲートに所定電圧の制御信号Ｓ４Ａ、Ｓ４Ｂを送
出することにより第１又は第２のスイツチ回路４、５の
ＦＥＴ２０Ａ、２０Ｂをオフ動作させて外部機器１２と
の間の充放電を停止させるようになされている。
電流検出信号Ｓ１及び第１の電圧検出信号Ｓ３に基づい
てバツテリ部３の残存容量等を算出し、これを収納ケー
ス１１に設けられた通信用端子１１Ｃを介して外部機器
１２に送出する一方、電流検出信号Ｓ１、第１の電圧検
出信号Ｓ３及び温度検出信号Ｓ２に基づき必要に応じて
第１又は第２のスイツチ回路４、５のＦＥＴ２０Ａ、２
０Ｂのゲートに所定電圧の制御信号Ｓ４Ａ、Ｓ４Ｂを送
出することにより第１又は第２のスイツチ回路４、５の
ＦＥＴ２０Ａ、２０Ｂをオフ動作させて外部機器１２と
の間の充放電を停止させるようになされている。
【００１９】これによりこのバツテリパツク１において
は、過充放電に伴うバツテリ部３の各バツテリパツク２
Ａ〜２Ｄの性能劣化を防止し得るようになされている。
は、過充放電に伴うバツテリ部３の各バツテリパツク２
Ａ〜２Ｄの性能劣化を防止し得るようになされている。
【００２０】かかる構成に加えこの実施例のバツテリパ
ツク１の場合、バツテリ部３のプラス端子及びマイナス
端子間には、直列接続された第１及び第２の抵抗Ｒ1 、
Ｒ2からなる第２の電圧検出回路３０がバツテリ部３と
並列に接続されている。この場合第１及び第２の抵抗Ｒ
1 、Ｒ2 の接続中点Ｐ1 は充放電制御回路９の第２の電
圧入力端９Ｂと接続されている。これにより第２の電圧
検出回路３０においては、バツテリ部３の端子電圧Ｅ
（図２）を第１及び第２の抵抗Ｒ1 、Ｒ2により当該第
１及び第２の抵抗の抵抗比に応じて分圧した電圧値を充
放電制御回路９の第２の電圧入力端９Ｂに供給し得るよ
うになされている。
ツク１の場合、バツテリ部３のプラス端子及びマイナス
端子間には、直列接続された第１及び第２の抵抗Ｒ1 、
Ｒ2からなる第２の電圧検出回路３０がバツテリ部３と
並列に接続されている。この場合第１及び第２の抵抗Ｒ
1 、Ｒ2 の接続中点Ｐ1 は充放電制御回路９の第２の電
圧入力端９Ｂと接続されている。これにより第２の電圧
検出回路３０においては、バツテリ部３の端子電圧Ｅ
（図２）を第１及び第２の抵抗Ｒ1 、Ｒ2により当該第
１及び第２の抵抗の抵抗比に応じて分圧した電圧値を充
放電制御回路９の第２の電圧入力端９Ｂに供給し得るよ
うになされている。
【００２１】一方充放電制御回路９は、第１の電圧検出
信号Ｓ３に基づき得られる各バツテリセル２Ａ〜２Ｄの
端子電圧値Ｂ1 〜Ｂ4 （図２）を順次加算することによ
り次式
信号Ｓ３に基づき得られる各バツテリセル２Ａ〜２Ｄの
端子電圧値Ｂ1 〜Ｂ4 （図２）を順次加算することによ
り次式
【数１】 で与えられるバツテリ部３の端子電圧値Ｅの推定値ＢＴ
を算出すると共に、当該推定値ＢＴに、第２の電圧検出
回路３０の第１及び第２の抵抗Ｒ1 、Ｒ2 の抵抗値をそ
れぞれＲA 、ＲB として次式
を算出すると共に、当該推定値ＢＴに、第２の電圧検出
回路３０の第１及び第２の抵抗Ｒ1 、Ｒ2 の抵抗値をそ
れぞれＲA 、ＲB として次式
【数２】 で与えられる第１及び第２の抵抗Ｒ1 、Ｒ2 による分圧
比率Ｋを乗算することにより、次式
比率Ｋを乗算することにより、次式
【数３】 で与えられる第２の電圧入力端９Ｂに印加されるべき計
算上の電圧値（以下、これを第１の電圧値と呼ぶ）Ｖ1
を算出する。
算上の電圧値（以下、これを第１の電圧値と呼ぶ）Ｖ1
を算出する。
【００２２】また充放電制御回路９は、かくして得られ
た第１の電圧値Ｖ1 と、第２の電圧検出回路３０から第
２の電圧入力端９Ｂに供給される実際の電圧値（以下、
これを第２の電圧値と呼ぶ）Ｖ2 とを比較し、比較結果
に基づいて第１及び第２の電圧値Ｖ1 、Ｖ2 の誤差が所
定範囲（例えば第２の電圧値Ｖ2 の数パーセント程度）
を超過した場合には、第１の電圧検出回路８（及び又は
充放電制御回路９）が故障であると判断して、第１又は
第２のスイツチ回路４、５のＦＥＴ２０Ａ、２０Ｂのゲ
ートに制御信号Ｓ４Ａ、Ｓ４Ｂを送出して当該ＦＥＴ２
０Ａ、２０Ｂをオフ動作させることにより、外部機器１
２との間の充放電を停止させるようになされている。
た第１の電圧値Ｖ1 と、第２の電圧検出回路３０から第
２の電圧入力端９Ｂに供給される実際の電圧値（以下、
これを第２の電圧値と呼ぶ）Ｖ2 とを比較し、比較結果
に基づいて第１及び第２の電圧値Ｖ1 、Ｖ2 の誤差が所
定範囲（例えば第２の電圧値Ｖ2 の数パーセント程度）
を超過した場合には、第１の電圧検出回路８（及び又は
充放電制御回路９）が故障であると判断して、第１又は
第２のスイツチ回路４、５のＦＥＴ２０Ａ、２０Ｂのゲ
ートに制御信号Ｓ４Ａ、Ｓ４Ｂを送出して当該ＦＥＴ２
０Ａ、２０Ｂをオフ動作させることにより、外部機器１
２との間の充放電を停止させるようになされている。
【００２３】これによりこのバツテリパツク１において
は、第１の電圧検出回路８の故障等に起因する、例えば
充放電制御回路９が充放電を停止させるべき状態あるに
もかかわらず充放電を停止させないなどの充放電制御回
路９の誤制御を回避し得、かくしてバツテリ部３の過充
放電を未然に防止し得るようになされている。
は、第１の電圧検出回路８の故障等に起因する、例えば
充放電制御回路９が充放電を停止させるべき状態あるに
もかかわらず充放電を停止させないなどの充放電制御回
路９の誤制御を回避し得、かくしてバツテリ部３の過充
放電を未然に防止し得るようになされている。
【００２４】この実施例の場合、第１及び第２の電圧検
出回路８、３０は異なる半導体チツプ（ＩＣチツプ）内
に形成されている。これによりこのバツテリパツク１に
おいては、第１及び第２の電圧検出回路８、３０が同時
に故障するおそれを低減させ得、かくしてこれら第１及
び第２の電圧検出回路８、３０が同じ半導体チツプに形
成されている場合に比べてより確実に第１の電圧検出回
路８の故障等に起因するバツテリ部３の過充放電を防止
し得るようになされている。
出回路８、３０は異なる半導体チツプ（ＩＣチツプ）内
に形成されている。これによりこのバツテリパツク１に
おいては、第１及び第２の電圧検出回路８、３０が同時
に故障するおそれを低減させ得、かくしてこれら第１及
び第２の電圧検出回路８、３０が同じ半導体チツプに形
成されている場合に比べてより確実に第１の電圧検出回
路８の故障等に起因するバツテリ部３の過充放電を防止
し得るようになされている。
【００２５】またこの実施例の場合、第１の電圧検出回
路８は、図２に示すように、ラインセレクタ４０及びオ
ペアンプ４１等から形成されている。この場合ラインセ
レクタ４０は、バツテリ部３０の各バツテリセルＢ1 〜
Ｂ4のプラス端子及びマイナス端子の各電位を検出し、
これらを順次第１及び第２の出力端から時分割に出力す
るようになされている。このときラインセレクタ４０の
第１の出力端子は抵抗Ｒ3 を介してオペアンプ４１のプ
ラス入力端と接続されると共に、抵抗Ｒ3 及びオペアン
プ４１のプラス入力端の接続中点Ｐ2 は抵抗Ｒ4 を介し
てオペアンプ４１の出力端と接続されている。
路８は、図２に示すように、ラインセレクタ４０及びオ
ペアンプ４１等から形成されている。この場合ラインセ
レクタ４０は、バツテリ部３０の各バツテリセルＢ1 〜
Ｂ4のプラス端子及びマイナス端子の各電位を検出し、
これらを順次第１及び第２の出力端から時分割に出力す
るようになされている。このときラインセレクタ４０の
第１の出力端子は抵抗Ｒ3 を介してオペアンプ４１のプ
ラス入力端と接続されると共に、抵抗Ｒ3 及びオペアン
プ４１のプラス入力端の接続中点Ｐ2 は抵抗Ｒ4 を介し
てオペアンプ４１の出力端と接続されている。
【００２６】またラインセレクタ４０の第２の出力端は
抵抗Ｒ5 を介してオペアンプ４１のマイナス入力端と接
続されると共に、抵抗Ｒ4 及びオペアンプ４１のマイナ
ス入力端の接続中点Ｐ3 は抵抗Ｒ6 を介してアース接地
されている。さらに各抵抗Ｒ3 〜Ｒ6 は、抵抗値がいず
れも同じ値に選定されている。これにより第１の電圧検
出回路８においては、同一グランドレベルにシフトした
各バツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1 〜Ｂ4 をオ
ペアンプ４１の出力端から時分割的に順次出力し得るよ
うになされ、かくしてこれを充放電制御回路９の第１の
電圧入力端９Ａに供給し得るようになされている。
抵抗Ｒ5 を介してオペアンプ４１のマイナス入力端と接
続されると共に、抵抗Ｒ4 及びオペアンプ４１のマイナ
ス入力端の接続中点Ｐ3 は抵抗Ｒ6 を介してアース接地
されている。さらに各抵抗Ｒ3 〜Ｒ6 は、抵抗値がいず
れも同じ値に選定されている。これにより第１の電圧検
出回路８においては、同一グランドレベルにシフトした
各バツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1 〜Ｂ4 をオ
ペアンプ４１の出力端から時分割的に順次出力し得るよ
うになされ、かくしてこれを充放電制御回路９の第１の
電圧入力端９Ａに供給し得るようになされている。
【００２７】このため充放電制御回路９においては、第
１の電圧検出回路８のオペアンプ４１の性能や、各抵抗
Ｒ3 〜Ｒ6 の抵抗誤差等を考慮して、予め精度良くバツ
テリ部３の各バツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1
〜Ｂ4 を検出し得るように校正されている。これにより
このバツテリパツク１では、充放電制御回路９の第１又
は第２の電圧入力端９Ａ、９Ｂに供給される第１及び第
２の電圧値Ｖ1 、Ｖ2 の誤差が第２の電圧検出回路３０
の第１及び第２の抵抗Ｒ1 、Ｒ2 の抵抗誤差だけに依存
する分、充放電制御回路９がより精度良く第１及び第２
の電圧値Ｖ1 、Ｖ2 の誤差を検出し得、その分充放電制
御回路９がより精度良く制御を行い得るようになされて
いる。
１の電圧検出回路８のオペアンプ４１の性能や、各抵抗
Ｒ3 〜Ｒ6 の抵抗誤差等を考慮して、予め精度良くバツ
テリ部３の各バツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1
〜Ｂ4 を検出し得るように校正されている。これにより
このバツテリパツク１では、充放電制御回路９の第１又
は第２の電圧入力端９Ａ、９Ｂに供給される第１及び第
２の電圧値Ｖ1 、Ｖ2 の誤差が第２の電圧検出回路３０
の第１及び第２の抵抗Ｒ1 、Ｒ2 の抵抗誤差だけに依存
する分、充放電制御回路９がより精度良く第１及び第２
の電圧値Ｖ1 、Ｖ2 の誤差を検出し得、その分充放電制
御回路９がより精度良く制御を行い得るようになされて
いる。
【００２８】（２）実施例の動作及び効果 以上の構成において、このバツテリパツク１では、第１
の電圧検出回路８により検出されたバツテリ部３の各バ
ツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1 〜Ｂ4と、第２
の電圧検出回路３０の第１及び第２の抵抗Ｒ1 、Ｒ2 に
より分圧されたバツテリ部３の端子電圧Ｅの分圧電圧値
（第２の電圧値Ｖ2 ）とがそれぞれ保護基板１０の充放
電制御回路９に供給される。
の電圧検出回路８により検出されたバツテリ部３の各バ
ツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1 〜Ｂ4と、第２
の電圧検出回路３０の第１及び第２の抵抗Ｒ1 、Ｒ2 に
より分圧されたバツテリ部３の端子電圧Ｅの分圧電圧値
（第２の電圧値Ｖ2 ）とがそれぞれ保護基板１０の充放
電制御回路９に供給される。
【００２９】かくして充放電制御回路９は、第１の電圧
検出回路８から供給される各バツテリセル２Ａ〜２Ｄの
端子電圧値Ｂ1 〜Ｂ4 に基づいて第２の電圧入力端９Ｂ
に印加されるべき計算上の第１の電圧値Ｖ1 を算出する
と共に、この第１の電圧値Ｖ1 と、第２の電圧入力端９
Ｂに実際に印加される測定上の第２の電圧値Ｖ2 とを比
較する。
検出回路８から供給される各バツテリセル２Ａ〜２Ｄの
端子電圧値Ｂ1 〜Ｂ4 に基づいて第２の電圧入力端９Ｂ
に印加されるべき計算上の第１の電圧値Ｖ1 を算出する
と共に、この第１の電圧値Ｖ1 と、第２の電圧入力端９
Ｂに実際に印加される測定上の第２の電圧値Ｖ2 とを比
較する。
【００３０】このとき例えば充放電制御回路９に第１の
電圧検出回路８から各バツテリセル２Ａ〜２Ｄの正確な
端子電圧値Ｂ1 〜Ｂ4 が供給されている場合には、
（３）式で与えられる計算上の第１の電圧値Ｖ1 と、実
際に充放電制御回路９の第２の電圧入力端９Ｂに印加さ
れる測定上の第２の電圧値Ｖ2 との間にほとんど誤差が
生じない。かくしてこのとき充放電制御回路９は、第１
又は第２のスイツチ回路４、５のＦＥＴ２０Ａ、２０Ｂ
にオン動作状態を維持させることにより、外部機器１２
との間における充放電を継続させる。
電圧検出回路８から各バツテリセル２Ａ〜２Ｄの正確な
端子電圧値Ｂ1 〜Ｂ4 が供給されている場合には、
（３）式で与えられる計算上の第１の電圧値Ｖ1 と、実
際に充放電制御回路９の第２の電圧入力端９Ｂに印加さ
れる測定上の第２の電圧値Ｖ2 との間にほとんど誤差が
生じない。かくしてこのとき充放電制御回路９は、第１
又は第２のスイツチ回路４、５のＦＥＴ２０Ａ、２０Ｂ
にオン動作状態を維持させることにより、外部機器１２
との間における充放電を継続させる。
【００３１】これに対して第１の電圧検出回路８が故障
するなどして充放電制御回路９に第１の電圧検出回路８
から各バツテリセル２Ａ〜２Ｄの正確な端子電圧値Ｂ1
〜Ｂ4 が供給されていない場合には、（３）式で与えら
れる計算上の第１の電圧値Ｖ1 と、実際に充放電制御回
路９の第２の電圧入力端９Ｂに印加される第２の電圧値
Ｖ2 との間に誤差が生じる。かくして充放電制御回路９
は、この誤差が所定範囲を越える場合に第１又は第２の
スイツチ回路４、５のＦＥＴ２０Ａ、２０Ｂに制御信号
Ｓ４Ａ、Ｓ４Ｂを送出してこれをオフ動作させることに
より、外部機器１２との間における充放電を停止させ
る。
するなどして充放電制御回路９に第１の電圧検出回路８
から各バツテリセル２Ａ〜２Ｄの正確な端子電圧値Ｂ1
〜Ｂ4 が供給されていない場合には、（３）式で与えら
れる計算上の第１の電圧値Ｖ1 と、実際に充放電制御回
路９の第２の電圧入力端９Ｂに印加される第２の電圧値
Ｖ2 との間に誤差が生じる。かくして充放電制御回路９
は、この誤差が所定範囲を越える場合に第１又は第２の
スイツチ回路４、５のＦＥＴ２０Ａ、２０Ｂに制御信号
Ｓ４Ａ、Ｓ４Ｂを送出してこれをオフ動作させることに
より、外部機器１２との間における充放電を停止させ
る。
【００３２】従つてこのバツテリパツク１では、第１の
電圧検出回路８が故障したときの充放電制御回路９の誤
制御に起因するバツテリセル２Ａ〜２Ｄの過充放電を未
然に回避することができ、この結果バツテリセル２Ａ〜
２Ｄの性能劣化等の発生のおそれを確実に防止すること
ができる。
電圧検出回路８が故障したときの充放電制御回路９の誤
制御に起因するバツテリセル２Ａ〜２Ｄの過充放電を未
然に回避することができ、この結果バツテリセル２Ａ〜
２Ｄの性能劣化等の発生のおそれを確実に防止すること
ができる。
【００３３】以上の構成によれば、充放電制御回路９が
第１の電圧検出回路８から供給される各バツテリセル２
Ａ〜２Ｄの端子電圧Ｂ1 〜Ｂ4 に基づいて第２の電圧入
力端９Ｂに印加されるべき計算上の第１の電圧値Ｖ1 を
算出すると共に、当該第１の電圧値Ｖ1 と、実際に第２
の電圧入力端９Ｂに供給される第２の電圧値Ｖ2 とを比
較し、第１及び第２の電圧値Ｖ1 、Ｖ2 の誤差が所定の
範囲を越えるときに、充放電を停止させるようにしたこ
とにより、第１の電圧検出回路８の故障等に起因するバ
ツテリセル２Ａ〜２Ｄの過充放電を回避することがで
き、かくして保護回路の故障に起因するバツテリセル２
Ａ〜２Ｄの誤制御を確実に防止し得るバツテリパツク及
びその制御方法を実現できる。
第１の電圧検出回路８から供給される各バツテリセル２
Ａ〜２Ｄの端子電圧Ｂ1 〜Ｂ4 に基づいて第２の電圧入
力端９Ｂに印加されるべき計算上の第１の電圧値Ｖ1 を
算出すると共に、当該第１の電圧値Ｖ1 と、実際に第２
の電圧入力端９Ｂに供給される第２の電圧値Ｖ2 とを比
較し、第１及び第２の電圧値Ｖ1 、Ｖ2 の誤差が所定の
範囲を越えるときに、充放電を停止させるようにしたこ
とにより、第１の電圧検出回路８の故障等に起因するバ
ツテリセル２Ａ〜２Ｄの過充放電を回避することがで
き、かくして保護回路の故障に起因するバツテリセル２
Ａ〜２Ｄの誤制御を確実に防止し得るバツテリパツク及
びその制御方法を実現できる。
【００３４】（３）他の実施例 なお上述の実施例においては、本発明をリチウムイオン
バツテリセル２Ａ〜２Ｄを内蔵するバツテリパツク１に
適用するようにした場合について述べたが、本発明はこ
れに限らず、充放電制御が必要なこの他種々のバツテリ
セルを内蔵するバツテリパツクに適用して好適なもので
ある。
バツテリセル２Ａ〜２Ｄを内蔵するバツテリパツク１に
適用するようにした場合について述べたが、本発明はこ
れに限らず、充放電制御が必要なこの他種々のバツテリ
セルを内蔵するバツテリパツクに適用して好適なもので
ある。
【００３５】また上述の実施例においては、第２の電圧
検出回路３０が、充放電制御回路９の第２の電圧入力端
９Ｂにバツテリ部３の端子電圧を第１及び第２の抵抗Ｒ
1 、Ｒ2 により分圧した分圧電圧を印加するようにした
場合について述べたが、本発明はこれに限らず、第２の
電圧検出回路がバツテリ部３の端子電圧Ｅを検出し、こ
れを充放電制御回路９の第２の電圧入力端９Ｂに供給す
るようにしても良い。
検出回路３０が、充放電制御回路９の第２の電圧入力端
９Ｂにバツテリ部３の端子電圧を第１及び第２の抵抗Ｒ
1 、Ｒ2 により分圧した分圧電圧を印加するようにした
場合について述べたが、本発明はこれに限らず、第２の
電圧検出回路がバツテリ部３の端子電圧Ｅを検出し、こ
れを充放電制御回路９の第２の電圧入力端９Ｂに供給す
るようにしても良い。
【００３６】さらに上述の実施例においては、第２の電
圧検出回路３０を第１及び第２の抵抗Ｒ1 、Ｒ2 で構成
するようにした場合について述べたが、本発明はこれに
限らず、第２の電圧検出回路３０を３個以上の抵抗を用
いて形成するようにしても良く、要は、バツテリ部３の
端子電圧値又は当該端子電圧値の所定比率による分圧電
圧値を検出することができるのであれば、第２の電圧検
出回路３０の構成としては、この他種々の構成を適用で
きる。
圧検出回路３０を第１及び第２の抵抗Ｒ1 、Ｒ2 で構成
するようにした場合について述べたが、本発明はこれに
限らず、第２の電圧検出回路３０を３個以上の抵抗を用
いて形成するようにしても良く、要は、バツテリ部３の
端子電圧値又は当該端子電圧値の所定比率による分圧電
圧値を検出することができるのであれば、第２の電圧検
出回路３０の構成としては、この他種々の構成を適用で
きる。
【００３７】さらに上述の実施例においては、第１の電
圧検出回路８を図２のように構成するようにした場合に
ついて述べたが、本発明はこれに限らず、要は、バツテ
リ部３の各バツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1 〜
Ｂ4 をそれぞれ検出することができるのであれば、第１
の電圧検出回路８の構成としては、この他種々の構成を
適用できる。
圧検出回路８を図２のように構成するようにした場合に
ついて述べたが、本発明はこれに限らず、要は、バツテ
リ部３の各バツテリセル２Ａ〜２Ｄの端子電圧値Ｂ1 〜
Ｂ4 をそれぞれ検出することができるのであれば、第１
の電圧検出回路８の構成としては、この他種々の構成を
適用できる。
【００３８】さらに上述の実施例においては、第１及び
第２の電圧値Ｖ1 、Ｖ2 が所定の範囲を越えたときに充
放電制御回路９が第１及び第２のスイツチ回路４、５に
制御信号Ｓ４Ａ、Ｓ４Ｂを送出してオフ動作させること
により、外部機器１２との間の充放電を停止させるよう
にした場合について述べたが、本発明はこれに限らず、
第１及び第２の電圧値Ｖ1 、Ｖ2 が所定の範囲を越えた
ときに充放電制御回路９が例えば警告信号を外部機器１
２の制御回路に送出することにより外部機器１２側にお
いて充放電動作を停止させるようにしても良く、要は、
充放電制御回路９がバツテリ部３のバツテリセル２Ａ〜
２Ｄの過充放電を防止するような所定の処理を行うよう
にするのであれば、その処理内容としてはこの他種々の
処理を適用できる。
第２の電圧値Ｖ1 、Ｖ2 が所定の範囲を越えたときに充
放電制御回路９が第１及び第２のスイツチ回路４、５に
制御信号Ｓ４Ａ、Ｓ４Ｂを送出してオフ動作させること
により、外部機器１２との間の充放電を停止させるよう
にした場合について述べたが、本発明はこれに限らず、
第１及び第２の電圧値Ｖ1 、Ｖ2 が所定の範囲を越えた
ときに充放電制御回路９が例えば警告信号を外部機器１
２の制御回路に送出することにより外部機器１２側にお
いて充放電動作を停止させるようにしても良く、要は、
充放電制御回路９がバツテリ部３のバツテリセル２Ａ〜
２Ｄの過充放電を防止するような所定の処理を行うよう
にするのであれば、その処理内容としてはこの他種々の
処理を適用できる。
【００３９】さらに上述の実施例においては、第１及び
第２の電圧値Ｖ1 、Ｖ2 が所定の範囲を越えたときに第
１及び第２のスイツチ回路４、５に制御信号Ｓ４Ａ、Ｓ
４Ｂを送出してオフ動作させる制御手段として、制御及
び通信用に従来から設けられている充放電制御回路を併
用するようにした場合について述べたが、本発明はこれ
に限らず、第１及び第２の電圧値Ｖ1 、Ｖ2 が所定の範
囲を越えたときに第１及び第２のスイツチ回路４、５に
制御信号Ｓ４Ａ、Ｓ４Ｂを送出してオフ動作させる制御
手段を、従来から制御及び通信用に設けられている充放
電制御回路とは別体に形成するようにしても良い。
第２の電圧値Ｖ1 、Ｖ2 が所定の範囲を越えたときに第
１及び第２のスイツチ回路４、５に制御信号Ｓ４Ａ、Ｓ
４Ｂを送出してオフ動作させる制御手段として、制御及
び通信用に従来から設けられている充放電制御回路を併
用するようにした場合について述べたが、本発明はこれ
に限らず、第１及び第２の電圧値Ｖ1 、Ｖ2 が所定の範
囲を越えたときに第１及び第２のスイツチ回路４、５に
制御信号Ｓ４Ａ、Ｓ４Ｂを送出してオフ動作させる制御
手段を、従来から制御及び通信用に設けられている充放
電制御回路とは別体に形成するようにしても良い。
【００４０】
【発明の効果】上述のように第１の発明によれば、バツ
テリパツクにおいて、バツテリ部の端子電圧値又は当該
端子電圧値の所定比率による分圧電圧値を検出する第２
の電圧検出回路を設け、制御手段が、第１の電圧検出回
路により検出された各バツテリセルの端子電圧値を順次
加算することにより得られるバツテリ部の端子電圧値又
は当該端子電圧値の所定比率による分圧電圧値でなる計
算上の第１の電圧値と、第２の電圧検出回路により検出
されたバツテリ部の端子電圧値又は当該端子電圧値の所
定比率による分圧電圧値でなる測定上の第２の電圧値と
を比較し、第１及び第２の電圧値の差が所定の閾値を越
えた場合にバツテリセルの過充放電を防止する所定の処
理を行うようにしたことにより、第１の電圧検出回路の
故障に起因するバツテリセルの過充放電を防止すること
ができ、かくしてバツテリセルの誤制御を未然にかつ精
度良く防止し得るバツテリパツクを実現できる。
テリパツクにおいて、バツテリ部の端子電圧値又は当該
端子電圧値の所定比率による分圧電圧値を検出する第２
の電圧検出回路を設け、制御手段が、第１の電圧検出回
路により検出された各バツテリセルの端子電圧値を順次
加算することにより得られるバツテリ部の端子電圧値又
は当該端子電圧値の所定比率による分圧電圧値でなる計
算上の第１の電圧値と、第２の電圧検出回路により検出
されたバツテリ部の端子電圧値又は当該端子電圧値の所
定比率による分圧電圧値でなる測定上の第２の電圧値と
を比較し、第１及び第２の電圧値の差が所定の閾値を越
えた場合にバツテリセルの過充放電を防止する所定の処
理を行うようにしたことにより、第１の電圧検出回路の
故障に起因するバツテリセルの過充放電を防止すること
ができ、かくしてバツテリセルの誤制御を未然にかつ精
度良く防止し得るバツテリパツクを実現できる。
【００４１】また第２の発明によれば、バツテリパツク
の制御方法において、バツテリ部の各バツテリセルの端
子電圧値をそれぞれ検出すると共に、バツテリ部の端子
電圧値又は当該端子電圧値の所定比率による分圧電圧値
を検出する第１のステツプと、検出された各バツテリセ
ルの端子電圧値を順次加算することにより得られるバツ
テリ部の端子電圧値又は当該端子電圧値の所定比率によ
る分圧電圧値でなる計算上の第１の電圧値と、検出され
たバツテリ部の端子電圧値又は当該端子電圧値の所定比
率による分圧電圧値でなる測定上の第２の電圧値とを比
較し、第１及び第２の電圧値の差が所定の閾値を越えた
場合にバツテリセルの過充放電を防止する所定の処理を
行う第２のステツプとを設けるようにしたことにより、
バツテリセルの過充放電を防止することができ、かくし
てバツテリセルの誤制御を未然にかつ精度良く防止し得
るバツテリパツクの制御方法を実現できる。
の制御方法において、バツテリ部の各バツテリセルの端
子電圧値をそれぞれ検出すると共に、バツテリ部の端子
電圧値又は当該端子電圧値の所定比率による分圧電圧値
を検出する第１のステツプと、検出された各バツテリセ
ルの端子電圧値を順次加算することにより得られるバツ
テリ部の端子電圧値又は当該端子電圧値の所定比率によ
る分圧電圧値でなる計算上の第１の電圧値と、検出され
たバツテリ部の端子電圧値又は当該端子電圧値の所定比
率による分圧電圧値でなる測定上の第２の電圧値とを比
較し、第１及び第２の電圧値の差が所定の閾値を越えた
場合にバツテリセルの過充放電を防止する所定の処理を
行う第２のステツプとを設けるようにしたことにより、
バツテリセルの過充放電を防止することができ、かくし
てバツテリセルの誤制御を未然にかつ精度良く防止し得
るバツテリパツクの制御方法を実現できる。
【図１】実施例によるバツテリパツクの構成を示すブロ
ツク図である。
ツク図である。
【図２】第１の電圧検出回路の構成を示す略線図であ
る。
る。
１……バツテリパツク、２Ａ〜２Ｄ……バツテリセル、
３……バツテリ部、４、５……スイツチ回路、８、３０
……電圧検出回路、９……充放電制御回路、９Ａ、９Ｂ
……電圧入力端、１１……収納ケース、１１Ａ〜１１Ｃ
……端子、１２……外部機器、Ｒ1 、Ｒ2 ……抵抗、Ｂ
1 〜Ｂ4 、Ｅ……端子電圧、Ｖ1 、Ｖ2……電圧値。
３……バツテリ部、４、５……スイツチ回路、８、３０
……電圧検出回路、９……充放電制御回路、９Ａ、９Ｂ
……電圧入力端、１１……収納ケース、１１Ａ〜１１Ｃ
……端子、１２……外部機器、Ｒ1 、Ｒ2 ……抵抗、Ｂ
1 〜Ｂ4 、Ｅ……端子電圧、Ｖ1 、Ｖ2……電圧値。
Claims (3)
- 【請求項１】複数のバツテリセルからなるバツテリ部
と、 上記バツテリ部の各上記バツテリセルの端子電圧値をそ
れぞれ検出する第１の電圧検出回路と、 上記バツテリ部の端子電圧値又は当該端子電圧値の所定
比率による分圧電圧値を検出する第２の電圧検出回路
と、 上記第１の電圧検出回路により検出された各上記バツテ
リセルの端子電圧値を順次加算することにより得られる
上記バツテリ部の端子電圧値又は当該端子電圧値の上記
所定比率による分圧電圧値でなる計算上の第１の電圧値
と、上記第２の電圧検出回路により検出された上記バツ
テリ部の端子電圧値又は当該端子電圧値の上記所定比率
による分圧電圧値でなる測定上の第２の電圧値とを比較
し、上記第１及び第２の電圧値の差が所定の閾値を越え
た場合に上記バツテリセルの過充放電を防止する所定の
処理を行う制御手段とを具えることを特徴とするバツテ
リパツク。 - 【請求項２】上記第１及び第２の電圧検出回路は、異な
る半導体チツプに形成されたことを特徴とする請求項１
に記載のバツテリパツク。 - 【請求項３】複数のバツテリセルからなるバツテリ部の
各上記バツテリセルの端子電圧値をそれぞれ検出すると
共に、上記バツテリ部の端子電圧値又は当該端子電圧値
の所定比率の分圧電圧値を検出する第１のステツプと、 検出された各上記バツテリセルの端子電圧値を順次加算
することにより得られる上記バツテリ部の端子電圧値又
は当該端子電圧の上記所定比率による分圧電圧値でなる
計算上の第１の電圧値と、検出された上記バツテリ部の
端子電圧値又は当該端子電圧値の上記所定比率による分
圧電圧値でなる測定上の第２の電圧値とを比較し、上記
第１及び第２の電圧値の差が所定の閾値を越えた場合に
上記バツテリセルの過充放電を防止する所定の処理を行
う第２のステツプとを具えることを特徴とするバツテリ
パツクの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181386A JPH1014122A (ja) | 1996-06-21 | 1996-06-21 | バツテリパツク及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181386A JPH1014122A (ja) | 1996-06-21 | 1996-06-21 | バツテリパツク及びその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1014122A true JPH1014122A (ja) | 1998-01-16 |
Family
ID=16099836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8181386A Pending JPH1014122A (ja) | 1996-06-21 | 1996-06-21 | バツテリパツク及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1014122A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11346442A (ja) * | 1998-06-03 | 1999-12-14 | Seiko Instruments Inc | バッテリー状態監視回路及びバッテリー装置 |
| JP2000014027A (ja) * | 1998-06-23 | 2000-01-14 | Hitachi Ltd | 蓄電器制御装置 |
| WO2000055954A1 (fr) * | 1999-03-16 | 2000-09-21 | Matsushita Electric Industrial Co., Ltd. | Circuit de commande de batterie rechargeable |
| US6486635B1 (en) | 2000-03-02 | 2002-11-26 | Fujitsu Limited | Monitor signal output circuit, battery pack, battery voltage monitor circuit, battery system, apparatus, battery voltage monitor method, and battery voltage monitor program storage medium |
| US6950323B2 (en) | 2001-03-09 | 2005-09-27 | Fronius International Gmbh | Method for regulating an inverter system |
| JP2006344611A (ja) * | 2001-11-22 | 2006-12-21 | Hitachi Koki Co Ltd | 電池パック |
| JP2009145139A (ja) * | 2007-12-12 | 2009-07-02 | Sanyo Electric Co Ltd | パック電池 |
| JP2010011678A (ja) * | 2008-06-30 | 2010-01-14 | Noritz Corp | 機器制御装置およびコジェネシステム |
-
1996
- 1996-06-21 JP JP8181386A patent/JPH1014122A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11346442A (ja) * | 1998-06-03 | 1999-12-14 | Seiko Instruments Inc | バッテリー状態監視回路及びバッテリー装置 |
| JP2000014027A (ja) * | 1998-06-23 | 2000-01-14 | Hitachi Ltd | 蓄電器制御装置 |
| WO2000055954A1 (fr) * | 1999-03-16 | 2000-09-21 | Matsushita Electric Industrial Co., Ltd. | Circuit de commande de batterie rechargeable |
| US6714882B1 (en) | 1999-03-16 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Second battery control circuit |
| US6486635B1 (en) | 2000-03-02 | 2002-11-26 | Fujitsu Limited | Monitor signal output circuit, battery pack, battery voltage monitor circuit, battery system, apparatus, battery voltage monitor method, and battery voltage monitor program storage medium |
| US6950323B2 (en) | 2001-03-09 | 2005-09-27 | Fronius International Gmbh | Method for regulating an inverter system |
| JP2006344611A (ja) * | 2001-11-22 | 2006-12-21 | Hitachi Koki Co Ltd | 電池パック |
| JP2009145139A (ja) * | 2007-12-12 | 2009-07-02 | Sanyo Electric Co Ltd | パック電池 |
| US8574735B2 (en) | 2007-12-12 | 2013-11-05 | Sanyo Electric Co., Ltd. | Battery pack |
| JP2010011678A (ja) * | 2008-06-30 | 2010-01-14 | Noritz Corp | 機器制御装置およびコジェネシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7777453B2 (en) | Car power source apparatus having an over-charge and over-discharge protection circuit with automatic self-test function | |
| US6624614B2 (en) | Charge and discharge controller | |
| US8803481B2 (en) | Battery pack and method of controlling the same | |
| KR101093888B1 (ko) | 배터리 팩 및 이의 단선 검출 방법 | |
| CN111670368B (zh) | 开关诊断设备和方法、含该设备的电池管理系统和电池组 | |
| US6639387B2 (en) | Battery pack and inspection device therefor | |
| US11802918B2 (en) | Thermal runaway detecting device, battery system, and thermal runaway detecting method of battery system | |
| US20060139004A1 (en) | Capacity adjustment apparatus and capacity adjustment method for battery pack | |
| EP3396774A1 (en) | Method and system for effective battery cell balancing through duty control | |
| GB2308026A (en) | Rechargeable battery pack | |
| US5764028A (en) | Battery pack with single charge-inhibit/regulator transistor | |
| US5886502A (en) | Cell balance circuit having rechargeable cells | |
| JP3398304B2 (ja) | 二次電池の電圧測定回路およびこれを用いた保護回路 | |
| JPH1014122A (ja) | バツテリパツク及びその制御方法 | |
| KR19990071504A (ko) | 전지보호회로 | |
| JP2009133676A (ja) | 電池パックおよび充放電方法 | |
| US11513139B2 (en) | Battery pack diagnosis apparatus | |
| US6066939A (en) | Secondary battery pack | |
| KR100881817B1 (ko) | 충전식 리튬전지의 동작 신뢰도 감시 방법 | |
| JPH11234910A (ja) | 電池パック故障診断方法及び装置 | |
| US20210011085A1 (en) | Switch Control Apparatus and Method | |
| CN117795812A (zh) | 蓄电装置以及蓄电装置的异常放电检测方法 | |
| JPH11187586A (ja) | 二次電池の充電方法および充電システム | |
| KR20210039267A (ko) | 배터리 시스템 및 배터리 시스템 제어 방법 | |
| US20230083169A1 (en) | Energy Storage Apparatus and Method for Checking Function of Energy Storage Apparatus |