JP2000013112A - 集中定数型アイソレータ - Google Patents

Abstract

(57)【要約】 【課題】 小型で、構造の簡単な集中定数型アイソレー
タを提供する。 【解決手段】 中心導体６１は、ストリップライン６１
１、６１２、６１３を含む。ストリップライン６１１、
６１２、６１３は略１２０度の角度で交差する。並列共
振容量を構成する容量電極６４１〜６４３のそれぞれ
は、ストリップライン６１１、６１２、６１３のそれぞ
れに個別に接続されている。容量電極６４１〜６４３の
内、容量電極６４３は、その損失による抵抗成分６４６
を持ち、抵抗成分６４６が終端抵抗を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯域等
で用いられる無線機器、例えば携帯電話のごとき移動体
無線機器等に使用される集中定数型アイソレータに関す
る。

【０００２】

【従来の技術】この種の集中定数型アイソレータは、例
えば、特開平２ー５５４０３号公報等に開示されている
ように、フェライトコアと、フェライトコアに直流磁場
を印加する永久磁石と、フェライトコア及び永久磁石の
間に配置される中心導体と、並列共振容量のための容量
基板と、フェライトコアに対する直流磁場の効率を上げ
るためのヨーク等を含んでいる。

【０００３】アイソレータは、更に、無反射にするため
の終端抵抗を含む。従来のアイソレータでは、終端抵抗
は、例えば、上述した先行技術文献に記載されているよ
うに、並列共振容量を形成した容量基板に、単独部品で
ある抵抗体を搭載して構成してあった。終端抵抗体は、
一端が容量基板の上に形成された容量電極に接続され、
他端がグランド接続電極に接続されていた。

【０００４】

【発明が解決しようとする課題】ところで、近年の移動
体通信機器の小型化に伴い、それに使用されるアイソレ
ータの小型化、低価格化の要求が強くなっている。

【０００５】ところが、従来の従来の集中定数型アイソ
レータは、終端抵抗を構成する抵抗体の一端を、並列共
振容量の容量電極に接続し、他端をグランド接続電極に
接続していた。この構造では、アイソレータの構造が複
雑になる。しかも、容量基板に終端抵抗を構成する抵抗
体を搭載するためのスペース、及び、グランド接続電極
のためのスペースが必要になるので、容量基板の平面積
が大きくなる。このため、アイソレータの小型化及び低
価格化に限界を生じていた。

【０００６】本発明の課題は、小型で、構造の簡単な集
中定数型アイソレータを提供することである。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るアイソレータは、中心導体と、並列
共振容量とを含む。前記中心導体は、３つのストリップ
ラインを含む。前記３つのストリップラインは略１２０
度の角度で交差している。

【０００８】前記並列共振容量は、少なくとも３つ備え
られ、それぞれは前記３つのストリップラインのそれぞ
れに個別に接続されている。前記並列共振容量の内の１
つの並列共振容量は、その損失による抵抗成分を持ち、
前記抵抗成分が終端抵抗を構成する。

【０００９】本発明に係るアイソレータにおいて、中心
導体は、３つのストリップラインを含み、３つのストリ
ップラインは略１２０度の角度で交差する。この構造
は、集中定数型アイソレータの基本を与える。

【００１０】本発明に係るアイソレータは、 並列共振
容量を含む。並列共振容量は、少なくとも３つ備えら
れ、それぞれは、３つのストリップラインのそれぞれに
個別に接続されている。従って、中心導体を構成する各
個のストリップラインのそれぞれに、並列共振回路を付
加した集中定数型アイソレータが得られる。

【００１１】本発明に係るアイソレータにおいて、並列
共振容量の内の１つの並列共振容量は、その損失による
抵抗成分を持ち、前記抵抗成分が終端抵抗を構成する。
従って、アイソレーション端子を、１つの並列共振容量
に接続するだけでよく、終端抵抗を接続するグランド接
続電極は不要である。このため、小型で、構造の簡単な
集中定数型アイソレータが得られる。

【００１２】一つの態様として、前記１つの並列共振容
量は、抵抗成分を含む容量電極を有する。前記終端抵抗
は、前記容量電極に含まれる前記抵抗成分によって与え
られる。

【００１３】別の態様として、前記容量電極は、少なく
とも一部に、他の部分よりは高い抵抗値を示す抵抗部分
を含むこともある。この場合、前記終端抵抗は、実質的
に、前記抵抗部分の抵抗値によって与えられる。

【００１４】更に別の態様として、前記容量電極は、前
記抵抗成分を生じさせる組成分を、電極面に分布させて
あってもよい。この場合、前記終端抵抗は、前記容量電
極の全体の抵抗値で与えられる。

【００１５】本発明の他の目的、構成及び利点について
は、添付図面を参照し、更に詳しく説明する。添付図面
は、単なる例に過ぎない。

【００１６】

【発明の実施の形態】図１は本発明に係る集中定数型ア
イソレータにおける全体構成及び組立順序を概略的に示
す分解斜視図、図２は図１に示した集中定数型アイソレ
ータの組立状態を示す斜視図、図３は図２の３ー３線に
沿った部分断面図である。

【００１７】これらの図を参照すると、実施例に示され
た集中定数型アイソレータは、中心導体６１と、フェラ
イトコア６２と、永久磁石６６と、容量基板６４と、ヨ
ーク６７、６８とを含んでいる。永久磁石６６はフェラ
イトコア６２に直流磁場を印加する。中心導体６１はフ
ェライトコア６２及び永久磁石６６の間に配置される。
実施例において、中心導体６１はフェライトコア６２の
外面に配置されている。ヨーク６７、６８は永久磁石６
６からフェライトコア６２に印加される直流磁場の効率
を上げるために備えられている。

【００１８】中心導体６１はフェライトコア６２に組み
付けられ、組立体６３を構成する。中心導体６１の構
成、及び、中心導体６１とフェライトコア６２の組み合
わせ構造については、図４及び図５に拡大して示してあ
る。中心導体６１は、グランド導体（シールド板）６１
０と、３つのストリップライン６１１、６１２及び６１
３を含んでいる。３つのストリップライン６１１、６１
２及び６１３は、グランド導体６１０から放射方向に突
出させてある。このような中心導体６１は、例えば、銅
箔の打ち抜き加工によって得ることができる。ストリッ
プライン６１１及び６１２は先端部が入出力端となり、
ストリップライン６１３は先端部が終端されている。

【００１９】グランド導体６１０は、この上に載置する
円板状フェライトコア６２とほぼ同じ寸法の円板形状と
なっている。グランド導体６１０の上に円板状フェライ
トコア６２を載置した後、円板状フェライトコア６２の
外周縁に沿って、入出力端を持つストリップライン６１
１及び６１２のうちの一方を折り曲げ、次に他方を折り
曲げ、最後に終端抵抗接続端を持つストリップライン６
１３を折り曲げる。これにより、図５に示すように、円
板状フェライトコア６２の上面に３つのストリップライ
ン６１１、６１２及び６１３を折り重ね、互いに略１２
０度の角度で交差させた組立体６３が得られる。

【００２０】図示されていないが、各ストリップライン
６１１、６１２及び６１３を円板状フェライトコア６２
に折り重ねる際に、ストリッブライン６１１、６１２及
び６１３の相互間の絶縁をとるために、例えばポリイミ
ド系の絶縁シートが互いの間に挟み込まれている。

【００２１】容量基板６４は、無機または有機系の誘電
体材料でなり、ほぼ中央部に組立体６３を取り付けるた
めの抜き穴６４０を有している。容量基板６４の上面に
は、ストリップライン６１１、６１２及び６１３の先端
部が載置され、接続される所定形状の容量電極６４１、
６４２及び６４３が備えられている。ストリップライン
６１１、６１２及び６１３の先端部は、ハンダ付け等の
手段によって、容量電極６４１、６４２及び６４３にそ
れぞれ接続されている。容量基板６４の下面にはグラン
ド電極６４５（図３参照）が形成されている。

【００２２】さらに、容量電極６４３には、酸化ルテニ
ウム等でなる抵抗体６４６の一端が接続されている。抵
抗体６４６の他端は、容量電極６４３と間隔を隔てて配
置された容量電極６４４に接続される。容量電極６４
３、抵抗体６４６及び容量電極６４４が一体となり、並
列共振容量を形成している。この並列共振容量６４３
は、抵抗体６４６を含んでいるため、非常に損失分の大
きい容量となる。この損失分が終端抵抗と等価の働きを
するため、容量電極６４４を従来のようにグランドに接
続しなくても、終端が形成できることになる。そのた
め、アイソレータの構造を簡単にすることができ、小型
化、低価格化が可能になる。次に、この点について、図
６〜図１０を参照して説明する。

【００２３】図６は中心導体６１のストリップライン６
１１、６１２及び６１３と容量電極６４１、６４２及び
６４３とを接続した回路構成を示している。図６は使用
状態における回路構成を想定し、既に接地された回路構
成となっている。

【００２４】Ｌ１〜Ｌ３はストリップライン６１１、６
１２及び６１３によるインダクタンス、Ｃ１〜Ｃ３は容
量電極６４１、６４２、６４３、６４４、及び、抵抗体
６４６と、グランド電極６４５との間で得られる並列共
振容量を示している。並列共振容量Ｃ１〜Ｃ３の一端は
ストリップライン６１１、６１２及び６１３によって構
成されるインダクタンスＬ１〜Ｌ３の一端に接続され
る。並列共振容量Ｃ１〜Ｃ３の他端は接地される。スト
リップライン６１１によって構成されるインダクタンス
Ｌ１の一端は出力端子ＯＵＴとして用いられ、ストリッ
プライン６１２によって構成されるインダクタンスＬ２
の一端は入力端子ＩＮとして用いられる。ストリップラ
イン６１３によって構成されるインダクタンスＬ３の一
端は、アイソレーション端子として用いられ、容量電極
６４３、６４４、抵抗体６４６による並列共振容量Ｃ
３、及び、並列共振容量Ｃ３に含まれる抵抗体６４６に
よる抵抗Ｒを介して、接地される。インダクタンスＬ１
〜Ｌ３の他端は接地される。

【００２５】図７は従来の集中定数型アイソレータにお
いて、アイソレーション端子となるストリップラインに
よるインダクタンスＬと、並列共振容量Ｃ０１と、終端
抵抗Ｒ０１との関係を示す回路図である。図７に示すよ
うに、従来の集中定数型アイソレータは、アイソレーシ
ョン端子となるストリップラインを終端するために、終
端抵抗Ｒ０１の一端を、並列共振容量Ｃ０１の一端に接
続し、更に終端抵抗Ｒ０１の他端を接地する必要があっ
た。このため、終端抵抗Ｒ０１の他端を接続するための
グランド接続電極を設ける必要があり、それが原因で、
構造が複雑になると共に、小型化及び低コスト化に限界
を生じていた。

【００２６】図８は図６に示した本発明に係る集中定数
型アイソレータにおいて、ストリップライン６１３と、
並列共振容量Ｃ３との関係を抜き出して示す回路図であ
る。既に述べたように、並列共振容量Ｃ３は、容量電極
６４３、抵抗体６４６及び容量電極６４４が一体となっ
て構成されている。一般に、導体の抵抗を含んだ容量の
等価回路は、容量と抵抗の直列回路で表すことができ
る。従って、並列共振容量Ｃ３は、図８に示すように、
抵抗体６４６の抵抗Ｒと、容量電極６４３及び容量電極
６４４による容量値（Ｃ３）の直列回路として表現でき
る。

【００２７】図８に示す回路において、抵抗Ｒを含んだ
並列共振容量Ｃ３と、インダクタンスＬ３との並列共振
回路を考えると、図８に示した抵抗Ｒ及び容量値（Ｃ
３）の直列回路は、図９に示すように、抵抗Ｒ０１とコ
ンデンサＣ０１との並列回路として書き換えることがで
きる。図９の回路を図６に示した回路と対比すると明ら
かなように、図９の抵抗Ｒ０１、容量Ｃ０１及びインダ
クタンスＬ３による並列共振回路は、図６の回路と等価
である。即ち、抵抗Ｒ及び容量値（Ｃ３）に適当な定数
を選ぶことにより、必要な終端抵抗Ｒ０１を、並列共振
容量Ｃ３の損失分で形成できることになる。

【００２８】容量電極６４３、容量電極６４４及び抵抗
体６４６の形状は、図１の形状に限定されるものではな
く、調整の容易さ等を考慮し種々の構成が考えられる。

【００２９】更に、この構成では、容量電極６４３と容
量電極６４４との面積の比を変えることにより、実効的
に、Ｒ０１の値を変化させることができる。従来、抵抗
値の調整は、抵抗体そのものをトリミングにより調整し
ていた。この場合、抵抗値を上げる調整はできるが、抵
抗値を下げる調整はできなかった。本発明によれば、抵
抗体をトリミングすることなく、容量電極６４３、６４
４の面積を調整することにより、実効的な容量値の調整
が可能となる。さらに、従来は不可能であった実効的な
容量値を下げる調整も可能になる。

【００３０】実施例に示された集中定数型アイソレータ
は、更に、樹脂ケース６５と、面装着用の端子基板６９
を備えている。樹脂ケース６５は、方形枠状であり、２
つのストリップライン６１１、６１２のそれらの先端に
対応する位置に２つの接続電極６５１、６５２を有す
る。また、樹脂ケース６５の下側には、組立体６３を取
り付けたカバー６８が組み付けられて、接続電極６５
１、６５２のケース内側端部に、ストリップライン６１
１、６１２の先端部並びに容量電極６４１、６４２が半
田付等の手段によってそれぞれ接続される。

【００３１】鉄等の軟磁性金属によるヨーク６７の内側
には、永久磁石６６が固定されている。この永久磁石６
６を内蔵するヨーク６７が樹脂ケース６５の上側に組み
付けられ、ヨーク６７及びヨーク６８が相互にカシメら
れて一体化されている。その結果、ヨーク６７及びヨー
ク６８で構成される磁気ヨークの内側に、永久磁石６６
と、ストリップライン６１１、６１２及び６１３を上側
に設けたフェライトコア６２とが配置されることとな
る。これらは磁気ヨークによって囲まれている。

【００３２】端子基板６９は、入出力端を持つ２つのス
トリップライン６１１及び６１２の先端部に対応する位
置に、２つの端子電極６９１及び６９２をその下面に有
すると共に、グランド電極６９４をその下面に有する。
さらに、その上面に、図示されていないビアホールを介
して端子電極６９１及び６９２に接続される電極６９５
及び６９６と、図示されていないビアホールを介してグ
ランド電極６９４に接続される電極６９７とを有してい
る。端子電極６９１及び６９２は外部回路に接続する際
の面実装端子として用いられる。

【００３３】端子基板６９は、ヨーク６８の下面に装着
され、樹脂ケース６５の接続電極６５１及び６５２のケ
ース外側端部が、電極６９５及び６９６にそれぞれハン
ダ付けで接続され、ヨーク６８の下面が電極６９７にハ
ンダ付けで接続される。このようにして、入出力端とな
る２つのストリッブライン６１１及び６１２の先端部
が、端子基板６９の端子電極６９１及び６９２に引き出
され、集中定数型アイソレータが組み立てられる。

【００３４】図１０は本発明に係る集中定数型アイソレ
ータの別の実施例における全体構成を示す分解斜視図で
ある。図において、図１〜図３に示された構成部分と同
一の構成部分については、同一の参照符号を付してあ
る。容量基板６４は、中央部に、組立体６３を取り付け
るための抜き穴６４０を有している。容量基板６４の上
面には、所定形状の容量電極６４１、６４２及び６４３
が形成されている。容量電極６４１、６４２及び６４３
には、ストリッブライン６１１、６１２及び６１３の先
端部が載置され接続される。

【００３５】容量電極６４１、６４２及び６４３のう
ち、容量電極６４３は酸化ルテニウム等で形成される。
従って、容量電極６４３は、抵抗成分を生じさせる組成
分を、電極面に分布させた構成となる。容量電極６４３
は適度な抵抗値を持ち、損失の大きな並列共振容量を形
成することができる。この損失分が終端抵抗と等価の働
きをするため、容量電極６４３を従来のようにグランド
に接続しなくても、終端が形成できることになる。その
ため、アイソレータの構造を簡単にすることができ、小
型化、低価格化が可能になるのである。容量電極の形状
は、図の形状に限定されるものではなく、調整の容易さ
等を考慮し種々の構成が考えられる。その他の構成は、
図１等に示した実施例と同様でよい。

【００３６】図１１は本発明に係る集中定数型アイソレ
ータの更に別の実施例を概略的に示す分解斜視図であ
る。図において、図１〜図３に示された構成部分と同一
の構成部分については、同一の参照符号を付してある。
この実施例では、３つのコンデンサ７１〜７３を有す
る。コンデンサ７１、７２の上面にストリップライン６
１１、６１２の先端部が載置され、接続される。コンデ
ンサ７３の上面には、ストリップライン６１３の先端部
が接続される。この単板コンデンサ７３の上面の電極７
３１は、酸化ルテニウム等で形成される。この電極７３
１は適度な抵抗値を持ち、損失の大きな並列共振容量を
形成することになる。この損失分が終端抵抗と等価の働
きをする。従来技術では、並列共振容量と、グランドの
間に、チップ抵抗等の抵抗体を形成していたが、本実施
例によれば、抵抗体を形成すること、抵抗体をグランド
に接続すること等が不要になる。そのため、アイソレー
タの構造を簡単にすることができ、小型化、低価格化が
可能になるのである。

【００３７】図１２は本発明に係る集中定数型アイソレ
ータの更に別の実施例を示す分解斜視図である。図にお
いて、図１〜図３に示された構成部分と同一の構成部分
については、同一の参照符号を付してある。この実施例
に示されたアイソレータは、磁気回転子８を含んでい
る。磁気回転子８の側方には、磁気回転子８を取り囲む
ように配置された容量基板６４が備えられている。ま
た、磁気回転子８の上に永久磁石６６が配置されてい
る。参照符号６７はヨークである。

【００３８】図１３は容量基板６４の平面図、図１４は
図１３の１４ー１４線に沿った断面図である。図示され
た容量基板６４は、単層の誘電体基板であり、その上面
には、入力端子に接続される容量電極６４１、及び、出
力端子に接続される容量電極６４２が形成されている。
更に、容量基板６４の上面には、アイソレーション端子
を形成する容量電極６４３、抵抗体６４６及び容量電極
６４４が形成されている。容量基板６４の下面にはグラ
ンド電極６４５（図１４参照）が形成されている。容量
電極６４１、６４２、６４３、６４４、及び、抵抗体６
４６と、グランド電極６４５との間で共振容量が得られ
る。この容量基板６４には、中央部に磁気回転子８が嵌
合されるぺく、開口形状が磁気回転子８の平面外側形状
にほぼ等しい穴６４０が設けられている。従来技術のア
イソレータでは、容量電極６４４とグランド電極６４５
が、容量基板６４の側面を介して接続されていた。

【００３９】これに対して、本発明によれば、容量電極
６４４とグランド電極６４５を接続する必要がないた
め、アイソレータの構造を簡単にすることができ、小型
化、低価格化が可能になるのである。磁気回転子８及び
容量基板６４をそれぞれ別個に製造し、磁気回転子８を
容量基板６４の穴６４０に嵌合させた後、磁気回転子８
の入力端子、出力端子及びグランド電極を、容量基板６
４の入力端子６４１、出力端子６４２及びグランド電極
６４５にそれぞれ電気的に接続することによって、アイ
ソレータが組立られる。

【００４０】図１５は磁気回転子８の内部に備えられた
中心導体６１の構成を示す図、図１６は図１５の１６ー
１６線に沿った断面図である。磁気回転素子８は、焼結
体でなる絶縁性磁性体８０の内部に、中心導体６１を構
成するストリップライン６１１、６１２及び６１３を埋
設した構造となっている。絶縁性磁性体８０の側面には
ストリップライン６１１、６１２から導かれた入出力端
子、及び、ストリップライン６１３から導かれたグラン
ド電極が備えられている。絶縁性磁性体８０の上下面に
はグランド電極８１がそれぞれ形成されている。

【００４１】次に、図１２に示した集中定数型アイソレ
ータの具体的な製造工程を説明する。

【００４２】＜磁気回転子８の製造工程＞まず、磁気回
転子８のための磁性体グリーンシートを作成する。酸化
イットリウム(Y₂0₃)と、酸化鉄(Fe₂O₃)とを、モル比
で、３：５の割合で混合する。得られた混合粉を、１２
００℃で仮焼きする。仮焼きされた混合粉を、ボールミ
ルにて粉砕する。粉砕された混合粉に、有機バインダ及
び溶剤等を添加して、磁性体スラリーを調製する。

【００４３】次に、得られた磁性体スラリーを用いて、
例えば、ドクターブレード法等を適用し、グリーンシー
トを成形する。

【００４４】次に、グリーンシートに厚膜印刷法で中心
導体６１１、６１２、６１３のパターンを形成する。導
体材料としては、例えばパラジウムペーストを使用す
る。

【００４５】このようにして形成したグリーンシートを
重ねて熱圧着し、積層体を得る。その後、この積層体を
所定の大きさの所定の形状に切断し、１４８０℃で焼成
する。次いで、焼成体の上下面、側面に銀へ一ストを焼
き付けることによってグランド電極、入力端子、出力端
子を、銀へ一ストを焼き付けることにより形成する。こ
れにより磁性体及び中心導体が一体化して焼成された磁
気回転子８が得られる。

【００４６】＜組立工程＞上記工程を通して得られた磁
気回転子８を、容量基板６４の穴６４０の内部に嵌合さ
せ、電気的接続を行った後、永久磁石６６及びヨーク６
７を組み付けることにより、アイソレータを得ることが
できる。

【００４７】

【発明の効果】以上述べたように、本発明によれば、小
型で、構造の簡単な集中定数型アイソレータを提供する
ことができる。

【図面の簡単な説明】

【図１】本発明に係る集中定数型アイソレータにおける
全体構成を概略的に示す分解斜視図である。

【図２】図１に示した集中定数型アイソレータの組立状
態を示す斜視図である。

【図３】図２の３ー３線に沿った断面図である。

【図４】図１〜図３に図示された集中定数型アイソレー
タに用いられている中心導体を、展開して示した図であ
る。

【図５】図４に示された中心導体とフェライトコアとの
組み合わせになる組立体の平面図である。

【図６】図１〜図３に示した集中定数型アイソレータに
おいて、中心導体のストリップラインと容量電極との電
気的接続を示す回路図である。

【図７】従来の集中定数型アイソレータにおいて、アイ
ソレーション端子となるストリップラインによるインダ
クタンスと、並列共振容量と、終端抵抗との関係を示す
回路図である。

【図８】図６に示した本発明に係る集中定数型アイソレ
ータにおいて、アイソレーション端子となるストリップ
ラインと、並列共振容量との関係を抜き出して示す回路
図である。

【図９】図８に示した回路の等価回路図である。

【図１０】本発明に係る集中定数型アイソレータの別の
実施例における全体構成を示す分解斜視図である。

【図１１】本発明に係る集中定数型アイソレータの更に
別の実施例における全体構成を示す分解斜視図である。

【図１２】本発明に係る集中定数型アイソレータの更に
別の実施例における全体構成示す分解斜視図である。

【図１３】図１２に示した集中定数型アイソレータに用
いられている容量基板の平面図である。

【図１４】図１３の１４ー１４に沿った線断面図であ
る。

【図１５】図１２に示した集中定数型アイソレータに用
いられている磁気回転子の断面図である。

【図１６】図１５の１６ー１６線に沿った平面断面図で
ある。

【符号の説明】

６１ 中心導体 ６１１、６１２、６１３ ストリップライン ６４ 容量基板 ６４１、６４２ 容量電極 ６４３、６４４ 容量電極 ６４５ 接地電極 ６４６ 抵抗 ７１〜７３ コンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 明人 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 大波多 秀典 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5J013 EA01 FA07

Claims (5)

【特許請求の範囲】
1. 【請求項１】 中心導体と、並列共振容量とを含むアイ
   ソレータであって、 前記中心導体は、３つのストリップラインを含み、前記
   ３つのストリップラインは略１２０度の角度で交差して
   おり、 前記並列共振容量は、少なくとも３つ備えられ、それぞ
   れは前記３つのストリップラインのそれぞれに個別に接
   続されており、 前記並列共振容量の内の１つの並列共振容量は、その損
   失による抵抗成分を持ち、前記抵抗成分が終端抵抗を構
   成するアイソレータ。
2. 【請求項２】 請求項１に記載されたアイソレータであ
   って、 前記１つの並列共振容量は、前記抵抗成分を含む容量電
   極を有するアイソレータ。
3. 【請求項３】 請求項２に記載されたアイソレータであ
   って、 前記容量電極は、少なくとも一部に、他の部分よりは高
   い抵抗値を示す抵抗部分を含むアイソレータ。
4. 【請求項４】 請求項２に記載されたアイソレータであ
   って、 前記容量電極は、前記抵抗成分を生じさせる組成分を、
   電極面に分布させてあるアイソレータ。
5. 【請求項５】 請求項１乃至４の何れかに記載されたア
   イソレータであって、 更に、永久磁石と、フェライトコアとを含んでおり、 前記永久磁石は、前記フェライトコアに直流磁場を印加
   し、 前記中心導体は、前記永久磁石と前記フェライトコアと
   の間に配置されているアイソレータ。