JP2000003740A - 電子ユニットの配索構造 - Google Patents

電子ユニットの配索構造

Info

Publication number
JP2000003740A
JP2000003740A JP10168393A JP16839398A JP2000003740A JP 2000003740 A JP2000003740 A JP 2000003740A JP 10168393 A JP10168393 A JP 10168393A JP 16839398 A JP16839398 A JP 16839398A JP 2000003740 A JP2000003740 A JP 2000003740A
Authority
JP
Japan
Prior art keywords
printed circuit
insulating substrate
bus bar
electronic unit
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10168393A
Other languages
English (en)
Other versions
JP3521115B2 (ja
Inventor
Yoshinobu Seki
芳伸 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP16839398A priority Critical patent/JP3521115B2/ja
Publication of JP2000003740A publication Critical patent/JP2000003740A/ja
Application granted granted Critical
Publication of JP3521115B2 publication Critical patent/JP3521115B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 プリント回路の板幅を大きくすることなく大
電流に対応することができる電子ユニットの配索構造を
提供する。 【解決手段】 ユニット本体２内に絶縁基板３を載置
し、絶縁基板に設けられたプリント回路の一端部にＬ字
状のブスバー６を、且つ他端部に複数の半導体リレー４
をそれぞれ電気的に接続した電子ユニットの配索構造に
おいて、絶縁基板に対して垂直なブスバーの垂直部１１
に連結板１２を、半導体リレーの配列方向（Ｐ方向）と
平行に延設し、プリント回路を分割して半導体リレーと
同数のサブプリント回路５を形成し、サブプリント回路
に接続する接続部を連結板に半導体リレーと同数有し、
絶縁基板及びプリント回路の面積を小さくした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子ユニットの配
索構造に関するものである。
【０００２】
【従来の技術】従来、図５のような配線基板が提案され
ている（実開平８−８９号公報）。この配線基板８０
は、基板本体８１に導電ペースト（図示せず）を注入す
るための溝８２を形成すると共に、基板本体８１の上面
８１ａにプリント回路８３を配索したものである。これ
により、基板本体８１に占めるプリント回路８３の実装
密度を高めることができる。しかしながら、電源回路か
らの大電流には上述のプリント回路８３では対応するこ
とができない欠点があった。
【０００３】そこで、図６に示すような電子ユニット８
５の配索構造が提案されている。この配索構造は、絶縁
基板８６にプリント回路８７を配索し、電源回路からの
大電流を流すブスバー８８をプリント回路８７の一端部
８７ａに接続し、プリント回路８７の他端部８７ｂに半
導体リレー８９を接続する構造である。ブスバー８８
は、図７のように、Ｌ字状に形成され、プリント回路８
７に接続するためのピン状の接続部８８ｂを垂直部８８
ａの自由端に有している。
【０００４】しかしながら、大電流に対応するにはプリ
ント回路８７の板厚を増しても自ずと限界があるため、
板幅方向で断面積を大きくする必要があった。そのため
プリント回路８７の板幅が大きくなると共に、絶縁基板
８６自身も巨大化する恐れがあった。
【０００５】
【発明が解決しようとする課題】本発明は上記した点に
鑑み、プリント回路の板幅を大きくすることなく大電流
に対応することができる電子ユニットの配索構造を提供
することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ユニット本体内に絶縁基板を載置し、該
絶縁基板に設けられたプリント回路の一端部にＬ字状の
ブスバーを、且つ他端部に複数の半導体リレーをそれぞ
れ電気的に接続した電子ユニットの配索構造において、
前記絶縁基板に対して垂直な前記ブスバーの垂直部に連
結板を、前記半導体リレーの配列方向と平行に延設し、
前記プリント回路を分割して該半導体リレーと同数のサ
ブプリント回路を形成し、該サブプリント回路に接続す
る接続部を該連結板に該半導体リレーと同数有し、該絶
縁基板及びプリント回路の面積を小さくした電子ユニッ
トの配索構造を特徴とする（請求項１）。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態の具体
例を、図面を参照して説明する。図１〜図４は本発明に
係る電子ユニットの配索構造の一実施例を示すものであ
る。図１において、この電子ユニット１の配索構造は、
箱形のユニット本体２内に絶縁基板３を載置し、絶縁基
板３上に七つの半導体リレー４及びサブプリント回路５
と、一つの連結ブスバー６（請求項１のブスバーに相
当）とをそれぞれ電気的に接続する構造である。
【０００８】図１及び図２に示すように、連結ブスバー
６はＬ字状の本体１０と、絶縁基板３に対して垂直な本
体１０の垂直部１１に延設された連結板１２と、連結板
１２から突出した複数の接続部１３とから成る。即ち、
連結ブスバー６は丁度熊手のような形状をしている。連
結板１２は垂直部１１の左右側から、絶縁基板３に配設
された複数の半導体リレー４の配列方向（図のＰ方向）
と平行になるように設けれられている。接続部１３はピ
ン状に形成され、連結板１２の下部に配置されている。
接続部１３の個数は半導体リレー４と同じ七つである。
また、絶縁基板３に対して水平な本体１１の水平部１４
は、ユニット本体２の外部に設けられたコネクタ挿着部
７内へ延びている。
【０００９】図１及び図３の如くに、サブプリント回路
５の一端部５ａには接続部１３が半田付けされ、そして
サブプリント回路５の他端部５ｂには半導体リレー４の
第二接続子４ｂが半田付けされている。一方、第一及び
第三接続子４ａ，４ｃがそれぞれ絶縁基板３に半田付け
されている。サブプリント回路５の個数は半導体リレー
４と同じ七つである。これにより、サブプリント回路５
を介して連結ブスバー６と半導体リレー４とが電気的に
接続される。
【００１０】上述の連結ブスバー６を半導体リレー４の
近くに配置することにより、絶縁基板３上のサブプリン
ト回路５の面積を小さくできる。そのため、連結板１２
が、図６のプリント回路８７の板幅Ｖと図１のサブプリ
ント回路の板幅Ｕとの差（Ｖ−Ｕ）の役割を果たしてい
る。これにより、絶縁基板３自身の面積も小さくでき
る。特に、図６の絶縁基板８６の板幅Ｙを図１の絶縁基
板３の板幅Ｘまで小さく（短く）できる。従って、ユニ
ット本体２自身のサイズを小型化できる。
【００１１】図３及び図４のように、ユニット本体２に
絶縁基板３、サブプリント回路５、半導体リレー４及び
連結ブスバー６を配索した後に、ユニット本体２の上部
及び下部にそれぞれ上蓋８及び下蓋９を冠着し、コネク
タ挿着部７に外部コネクタ（図示せず）を嵌合する。こ
れにより、電子ユニット１が形成される。
【００１２】また図３及び図４に示す如くに、絶縁基板
３の略中央に一列状態で複数の半導体リレー４が配列さ
れ、半導体リレー４の裏面４ｄ側には矩形状の放熱板２
０が配置されている。放熱板２０は下蓋９の上面９ａか
ら絶縁基板３を介してユニット本体２内に突出してい
る。半導体リレー４と放熱板２０とはそれぞれ一対一に
対応している。半導体リレー４の裏面４ｄと放熱板２０
の前面２０ａとは弾性のクリップ部材２１により相互に
密着している。下蓋９の下面９ｂには櫛状の放熱フィン
２３が設けられている。また、絶縁基板３の下面３ｂと
下蓋９の上面９ａとの間には熱を下蓋９から逃がすため
の空間２４が形成されている。
【００１３】なお、本実施例では、絶縁基板３の面積を
小さくすることでユニット本体２を小型化するための一
手段として連結ブスバー６やサブプリント回路５を利用
しているので、本実施例での手段に限定されるものでは
ない。
【００１４】
【発明の効果】以上の如くに、本発明によれば、絶縁基
板に対して垂直なブスバーの垂直部に連結板が、複数の
半導体リレーの配列方向と平行に延設されている。プリ
ント回路が分割されて半導体リレーと同数のサブプリン
ト回路が形成されている。連結板にサブプリント回路に
接続する接続部が半導体リレーと同数設けられている。
これにより、サブプリント回路の面積を従来に比べて小
さくできる。それに伴ってサブプリント回路を配置する
絶縁基板の面積も小さくできる。そのため、ユニット本
体自身のサイズも小さくできる。
【００１５】また、サブプリント回路の面積を小さくで
きるから、ブスバーと半導体リレーとの間の距離を従来
よりも短くできる。これにより、例えば、ブスバーに通
電すべき電流値に対して最適なプリント回路のサイズを
各々選択することができる。そのため、従来のような一
つの大きなプリント回路を使用した配索パターンが不要
になる。
【図面の簡単な説明】
【図１】本発明に係る電子ユニットの配索構造の一実施
例を示す平面図である。
【図２】図１の連結ブスバーを拡大した斜視図である。
【図３】図１のＡ−Ａ線の断面図である。
【図４】図１の矢視Ｂ方向から見た一部断面を含む正面
図である。
【図５】従来例を示す斜視図である。
【図６】他の従来例を示す平面図である。
【図７】図６のブスバーを拡大した斜視図である。
【符号の説明】
２ ユニット本体 ３ 絶縁基板 ４ 半導体リレー ５ サブプリント回路 ６ 連結ブスバー（ブスバー） １１ 垂直部 １２ 連結板 １３ 接続部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ユニット本体内に絶縁基板を載置し、該
    絶縁基板に設けられたプリント回路の一端部にＬ字状の
    ブスバーを、且つ他端部に複数の半導体リレーをそれぞ
    れ電気的に接続した電子ユニットの配索構造において、 前記絶縁基板に対して垂直な前記ブスバーの垂直部に連
    結板を、前記半導体リレーの配列方向と平行に延設し、
    前記プリント回路を分割して該半導体リレーと同数のサ
    ブプリント回路を形成し、該サブプリント回路に接続す
    る接続部を該連結板に該半導体リレーと同数有し、該絶
    縁基板及びプリント回路の面積を小さくしたことを特徴
    とする電子ユニットの配索構造。
JP16839398A 1998-06-16 1998-06-16 電子ユニットの配索構造 Expired - Fee Related JP3521115B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16839398A JP3521115B2 (ja) 1998-06-16 1998-06-16 電子ユニットの配索構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16839398A JP3521115B2 (ja) 1998-06-16 1998-06-16 電子ユニットの配索構造

Publications (2)

Publication Number Publication Date
JP2000003740A true JP2000003740A (ja) 2000-01-07
JP3521115B2 JP3521115B2 (ja) 2004-04-19

Family

ID=15867292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16839398A Expired - Fee Related JP3521115B2 (ja) 1998-06-16 1998-06-16 電子ユニットの配索構造

Country Status (1)

Country Link
JP (1) JP3521115B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003189621A (ja) * 2001-12-11 2003-07-04 Denso Corp 車両用電力用回路装置
WO2018207621A1 (ja) * 2017-05-11 2018-11-15 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003189621A (ja) * 2001-12-11 2003-07-04 Denso Corp 車両用電力用回路装置
WO2018207621A1 (ja) * 2017-05-11 2018-11-15 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
JP2018190914A (ja) * 2017-05-11 2018-11-29 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
US10893611B2 (en) 2017-05-11 2021-01-12 Autonetworks Technologies, Ltd. Circuit assembly and electrical junction box

Also Published As

Publication number Publication date
JP3521115B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
US7518882B2 (en) Circuit module
JP4885693B2 (ja) 電気接続箱
JP2001160632A (ja) 熱電モジュール
JPH0453195A (ja) 電子回路モジュール
JP3876563B2 (ja) 電気接続箱
JP3929781B2 (ja) 回路構成体
JP2006033941A (ja) 電気接続箱
JP3521115B2 (ja) 電子ユニットの配索構造
JP2005210804A (ja) リレーの配置構造
JP2007242567A (ja) 回路基板構造及び電気接続箱
JPH05299785A (ja) 両面プリント基板
JP4292958B2 (ja) 回路構成体及び配電ユニット
JP3167262B2 (ja) ライン型サーマルプリントヘッド
JP4822050B2 (ja) 回路構成体及びその製造方法
JP2007124862A (ja) バスバー付き回路基板
JPH0574526A (ja) プリント基板とコネクタおよびその接続方法
JPH0514665Y2 (ja)
JP4286772B2 (ja) ジャンクションブロック
US6939147B2 (en) Junction box and soldering method for printed circuit board of the junction box
JP2563312Y2 (ja) 電気接続箱
JPH04237154A (ja) 半導体パッケージ
JP3702766B2 (ja) 電気接続箱
JP2007209145A (ja) 自動車用の電気接続箱
JP2000077121A (ja) プリント基板用コネクタ
KR200154508Y1 (ko) 반도체 패키지 모듈용 소켓

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20040130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees