ITMI992372A1

ITMI992372A1 - Architettura per la gestione delle tensioni interne in una memoria non volatile in particolare di tipo flash dual-work a singola tensione di

Info

Publication number: ITMI992372A1
Application number: IT1999MI002372A
Authority: IT
Inventors: Lorenzo Bedarida; Simone Bartoli; Mauro Sali; Antonio Russo
Original assignee: St Microelectronics Srl
Priority date: 1999-11-12
Filing date: 1999-11-12
Publication date: 2001-05-12
Also published as: IT1313873B1; ITMI992372A0; US6385107B1

Description

Titolo: "Architettura per la gestione delle tensioni interne in una memoria non volatile, in particolare di tipo FLASH dual-work a singola tensione di alimentazione"

DESCRIZIONE

Campo di applicazione

La presente invenzione fa riferimento ad una architettura per la gestione delle tensioni interne in una memoria non volatile.

Più specificatamente l'invenzione si riferisce ad una architettura per la gestione di tensioni interne in una matrice di memoria non volatile, ripartita in almeno un primo ed in un secondo banco indipendenti fra loro.

L'invenzione riguarda in particolare, ma non esclusivamente, una architettura per la gestione delle tensioni interne in una memoria non volatile, in particolare di tipo FLASH dual-work a singola tensione di alimentazione e la descrizione che segue è fatta con riferimento a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.

Arte nota

Come è ben noto, nonostante le memorie non volatili abbiano raggiunto velocità di lettura di gran lunga superiori a quelle di qualche anno fa, ben poco è stato ottenuto nel campo delle velocità di modifica, vale a dire nel campo dello operazioni di programmazione e cancellazione delle celle di memoria.

Infatti, tali operazioni di modifica sono legate alla fisica che regge il funzionamento delle celle di memoria non volatili.

In particolare, l'operazione di cancellazione richiede tempi delordine delle centinaia di millisecondi, durante i quali la memoria non può rispondere ad eventuali richieste di lettura da parte di un microprocessore che ne governa il funzionamento.

Per ovviare a questo problema di velocità di funzionamento, è nata una nuova generazione di dispositivi di memoria, vale a dire i dispositivi di memoria FLASH dual-work. Tali dispositivi sono ripartiti internamente in due banchi indipendenti ed è possibile effettuare la lettura di un banco mentre si effettua la cancellazione dell'altro.

Le esigenze attuali di mercato richiedono che i dispositivi di memoria non volatili funzionino con una singola tensione di alimentazione: si parla di dispositivi single- voltage. Inoltre, il valore della tensione di funzionamento dei dispositivi si è spostata dai 5V ai l.,8V, facendo così nascere l'esigenza di generare, gestire e regolare le tensioni utilizzate durante le operazioni di modifica delle celle di memoria all'interno del dispositivo di memoria stesso, mediante opportuni circuiti a pompa di carica.

In particolare, valori normali per le tensioni da applicare al terminale di gate di una cella di memoria durante operazioni di modifica sono i seguenti:

10V: in programmazione; e

-9V: in cancellazione.

Nel caso di memorie Flash dual-work, in cui è prevista la suddivisione interna di una matrice di memoria in due banchi, indipendenti fra loro, la gestione delle tensioni generate internamente per le operazioni di modifica delle celle risulta complicata, dal momento che deve essere possibile modificare un banco e leggere contemporaneamente l'altro.

Il problema tecnico che sta alla base della presente invenzione è quello di escogitare un metodo di gestione delle tensioni interne ad una memoria non volatile, avente caratteristiche strutturali e funzionali tali da consentirne l'applicazione a dispositivi di memoria dual-work, in particolare a singola tensione di alimentazione.

Sommario deH’invenzione

L'idea di soluzione che sta alla base della presente invenzione è quella di duplicare i circuiti a pompa di carica che generano le tensioni interne necessarie al funzionamento della memoria e di introdurre un sistema di controllo del funzionamento di tali circuiti per assicurare il corretto funzionamento della memoria nel suo complesso.

Sulla base di tale idea di soluzione il problema tecnico è risolto da una architettura del tipo precedentemente indicato e definito dalla parte caratterizzante della rivendicazione 1.

Le caratteristiche ed i vantaggi dell'architettura secondo l’invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.

Breve descrizione dei disegni

In tali disegni:

la Figura 1: mostra schematicamente una matrice di memoria dual-work;

la Figura 2: mostra schematicamente una architettura di generazione e gestione delle tensioni interne secondo l'invenzione.

Descrizione dettagliata

Con riferimento a tali figure, ed in particolare alla Figura 1 con 1 è complessivamente indicata una matrice di memoria di tipo dualwork, vale a dire ripartita in un primo 2 ed in un secondo banco 3 indipendenti fra loro. Il primo banco 2 è interessato in un suo settore 4 da una operazione di modifica (programmazione/cancellazione), mentre avviene la lettura di un settore 5 del secondo banco 3.

Le tensioni interne alla memoria che vengono generate mediante opportuni circuiti a pompa di carica sono le seguenti:

una prima tensione Vpcx, applicata ai terminali di gate delle celle della matrice di memoria 1 durante le operazioni di lettura e programmazione;

una seconda tensione Vneg, applicata ai terminali di gate delle celle della matrice di memoria 1 durante le operazioni di cancellazione;

- una terza tensione Vpd, applicata ai terminali di drain delle cella della matrice di memoria 1 durante le operazioni di programmazione ;

una quarta tensione Vsource, applicata ai terminali di source delle celle della matrice di memoria 1 durante le operazioni dì cancellazione;

una quinta tensione di decodifica di colonna Vpcy; e una sesta tensione di controllo della decodifica di riga Vdep.

In Figura 2 è schematicamente illustrato una architettura 6 di generazione e gestione delle tensioni interne per una matrice di memoria 1 di tipo dual-work, comprendente un primo banco 2 ed un secondo banco 3.

Vantaggiosamente secondo l'invenzione, l'architettura 6 presenta un duplicazione dei generatori a pompa di carica relativi a detti banchi 2 e 3, ad eccezione del generatore 7 della tensione di drain Vpd. Infatti, detto generatore 7 della tensione Vpd deve fornire una corrente elevata e comprende pompe di carica aventi dimensioni maggiori rispetto alle pompe di carica dei generatori delle tensioni Vpcx, Vpcy e Vdep, per i quali possono invece essere utilizzate in condizioni di stand-by pompe a basso consumo in grado di sostenere le correnti di perdita [leakage].

In particolare, si considera che l'architettura 6 comprenda un primo generatore a pompa di carica 8 che fornisce le tensioni Vpcx, Vpcy e Vdep al primo banco 2, nonché un secondo generatore a pompa di carica 9 che fornisce le tensioni Vpcx, Vpcy e Vdep al secondo banco 3.

Inoltre l'architettura 6 comprende un controllore 10 delle pompe di carica, collegato ai generatori 7, 8 e 9, nonché una logica 11 di controllo P/E (dall'inglese program /erase, programmazione/ cancellazione), collegata ai generatori 8 e 9, nonché al controllore 10. In particolare, il controllore 10 e la logica 11 di controllo gestiscono l'attivazione corretta dei diversi circuiti a pompa di carica durante le diverse condizioni di funzionamento della matrice di memoria 1.

Infine, vantaggiosamente secondo l'invenzione, il primo 2 ed il secondo banco 3 sono dotati di circuiti di decodifica dei program-load separati, indicati rispettivamente con 12 e 13.

In tal modo, essendo i program-load sostanzialmente degli interruttori che collegano il generatore 7 di tensione Vpd con un nodo a valle della decodifica di colonna della matrice di memoria 1 connesso alla bit-line selezionata, è possibile utilizzare un unico circuito a pompa di carica per generare la tensione Vpd, i circuiti di decodifica 12 e 13 disaccoppiando i terminali di drain delle celle di memoria del banco in lettura durante la programmazione delle celle di memoria dell'altro banco.

Vantaggiosamente secondo l'invenzione il controllore 10 riceve un segnale di controllo BANK corrispondente al banco interessato all'operazione da eseguire. La logica 11 di controllo riceve, oltre al segnale BANK, un segnale MODIFY che identifica la richiesta di operazione di modifica (P/E) della parte di matrice abilitata dal segnale di controllo BANK.

Nonostante l'architettura 6 secondo l'invenzione occupi una area di memoria maggiore rispetto alle soluzioni note, essa presenta una notevole modularità che consente un'ampia libertà sulle dimensioni del taglio della matrice di memoria 1 in modo rapido ed efficace.

Claims

RIVENDICAZIONI 1. Architettura (6) per la gestione di tensioni interne (Vcpx, Vpcy, Vdep, Vpd) in una matrice di memoria non volatile (1), ripartita in almeno un primo (2) ed in un secondo banco (3) indipendenti fra loro, caratterizzata dal fatto di comprendere almeno una prima (8) ed una seconda pluralità di generatori (9) di almeno una di dette tensioni interne (Vcpx, Vpcy, Vdep, Vpd) distinte tra loro e collegate rispettivamente a detto primo (2) e secondo banco (3) della matrice di memoria non volatile (1), nonché un sistema di controllo (10, 11) collegato a dette pluralità di generatori (8, 9) per gestire l'attivazione corretta dei diversi generatori durante le diverse condizioni di funzionamento della matrice di memoria (1).
2. Architettura (6) secondo la rivendicazione 1 caratterizzata dal fatto di comprendere almeno un generatore (7) di una tensione interna atto fornire una corrente elevata alla memoria (1) comune a detti primo e secondo banco (2, 3).
3. Architettura (6) secondo la rivendicazione 2, caratterizzata dal fatto che detti primo (2) e secondo banco (3) sono dotati di circuiti di decodifica separati (12, 13) collegati a detto generatore comune (7) in modo da disaccoppiare terminali di celle di memoria di un banco (2) a terminali corrispondenti di celle dell’altro banco (3).
4. Architettura (6) secondo la rivendicazione 1, caratterizzata dal fatto che detto sistema di controllo (10, 11) riceve almeno un segnale di controllo (BANK) corrispondente al banco interessato all'operazione da eseguire ed un segnale (MODIFY) che identifica la richiesta di operazione di modifica (P/E) della parte di matrice abilitata da detto segnale di controllo (BANK).
5. Architettura (6) secondo la rivendicazione 1, caratterizzata dal fatto che detta prima (8) e seconda pluralità di generatori (9) comprende pompe di carica aventi dimensioni adatte a limitare il consumo di potenza dell'architettura nel suo complesso in condizioni di stand- by.
6. Architettura (6) secondo la rivendicazione 2 e 5, caratterizzata dal fatto che detto generatore comune (7) comprende pompe di carico aventi dimensioni maggiori rispetto alle pompe di carica di dette pluralità di generatori (8; 9).