ITMI971333A1 - Circuito convertitore da logica bipolare a logica cmos a elevata velocita' - Google Patents

Description

DESCRIZIONE

Il presente trovato riguarda un circuito convertitore da logi lare a logica CMOS ad elevata velocità. Più in particolare, il tro guarda un circuito convertitore che permette la connessione tra u zione di circuito realizzata in logica bipolare ed un’altra porzi circuito realizzata in logica CMOS.

Come è noto, molti circuiti integrati impiegati ad esempio ne delle comunicazioni digitali utilizzano elaborazione di segnali ad una elevata frequenza di clock.

Solitamente, un approccio tipico per la realizzazione di tali ti è quello di suddividere la sezione digitale del circuito in du di cui una è realizzata in tecnologia bipolare (ECL) e l'altra in gia CMOS. In molti sistemi di elaborazione digitale di segnali quelli che funzionano ad una frequenza di clock molto elevata, vi parte importante del sistema che lavora con segnali di clock mod quindi può essere implementata utilizzando tecniche CMOS con r adeguati alle esigenze.

La possibilità di implementare il circuito di elaborazione le due tecnologie sopra descritte permette di soddisfare la neces avere livelli di integrazione e frequenze di

digitali realizzati in tecnologia CMOS, ossia circuiti logici ECL cuiti logici CMOS, sorgono due principali inconvenienti.

In primo luogo gli stati logici ECL non sono compatibili con ti logici CMOS e in secondo luogo, a causa della necessità di stab temperatura, la massa di riferimento di un circuito bipolare è sol differente da quella di un circuito CMOS come è illustrato nella che illustra una tipica architettura di un sistema digitale bipola In tale figura una linea di alimentazione principale Vccl ali regolatore di tensione che fornisce una tensione (ossia Vcc1-VEE) con la temperatura per il circuito bipolare 2. In modo similare, u latore di tensione 3 fornisce una tensione stabile VCC2 al circui 4 . Al fine di collegare correttamente fra loro il circuito bipolar circuito CMOS 4 è necessaria la presenza di un circuito converti logica bipolare a logica CMOS, indicato dal numero di riferimento In molti casi accade che la tensione Vcc1 sia non regolata e diverse centinaia di millivolt o persino più di 1 volt. In questo corre fornire un circuito traslatore di livello dinamico al fine pensare questa variazione, con l'effetto di rendere più critico e cato il progetto del circuito convertitore 5 impiegato come int tra la porzione digitale bipolare e la porzione digitale CMOS del La Fig. 2 illustra una soluzione circuitale comunemente adott un circuito convertitore da logica bipolare a logica CMOS.

In tale figura è evidenziato un generato

piato, e da una coppia di transistori bipolari di tipo PNP coll specchio di corrente. Questo circuito fornisce intrinsecamente il tore di livello richiesto. Tuttavia, la soluzione circuitale sopr sta risente del fatto che i transistori di tipo PNP hanno prestazi denti e, in particolare, i transistori PNP impiegati in circuiti plicazioni in radiofrequenza sono transistori di tipo laterale frequenza di taglio molto bassa (ft<100 MHz).

Dato che la corrente di uscita nel circuito della Fig. 2 è c dai transistori PNP 8 e 9, la velocità massima del circuito non pu rare alcuni megahertz.

Una seconda soluzione circuitale di tipo noto è illustrata ne 3 in cui viene sempre impiegato uno stadio ad emettitore accoppiat transistori 6 e 7 di tipo NPN, analoghi al quelli della Fig. 1), m invece usato un traslatore di livello 10 di tipo fisso. In questo inconvenienti sono dovuti al fatto che vi è uno scarso controll corrente di pilotaggio della base del transistore di uscita 11 dov variazione della tensione Vccl e alla saturazione del transistore do l'uscita OUT è nello stato basso. Questi inconvenienti portano consumo di potenza elevato e ad una bassa frequenza di lavoro.

Compito precipuo del presente trovato è quindi quello di re un circuito di conversione da logica bipolare a logica CMOS che ab velocità di conversione elevata.

Nell'ambito di questo compito, uno scopo

Un altro scopo del presente trovato è quello di realizzare u to di conversione da logica bipolare a logica CMOS che abbia un c potenza inferiore a quello di soluzioni circuitali di tipo noto.

Un ulteriore scopo del presente trovato è quello di reali circuito di conversione da logica bipolare a logica CMOS che sia Non ultimo scopo del presente trovato è quello di realizzare cuito di conversione da logica bipolare a logica CMOS che sia di affidabilità, di relativamente facile realizzazione a costi compe Questo compito, nonché questi e altri scopi che meglio ap in seguito sono raggiunti da un circuito convertitore da logica b logica CMOS ad elevata velocità, comprendente uno stadio di ingr stituito da un amplificatore differenziale destinato ad essere ad una porzione circuitale di logica bipolare e alimentato dalla di alimentazione della porzione di logica bipolare, e uno stadio alimentato dalla tensione di una porzione circuitale di logica C ratterizzato dal fatto che tra detto stadio di ingresso e detto s uscita è interposto un circuito traslatore di livello dinamico, d dio di uscita essendo collegato alla porzione circuitale di logic Ulteriori caratteristiche e vantaggi del trovato risultera giormente dalla descrizione di una forma di realizzazione prefe non esclusiva, del circuito secondo il trovato, illustrata a tito cativo e non limitativo negli uniti disegni, in cui:

la Fig. 1 è uno schema a blocchi illustr

gica bipolare a logica CMOS impiegante transistori di tipo PNP, una prima forma di realizzazione di tipo noto;

la Fig. 3 è uno schema circuitale di un circuito convertitore gica bipolare a logica CMOS impiegante un traslatore di livello fisso, in conformità con una seconda forma di realizzazione di tip la Fig. 4 è uno schema circuitale semplificato del circuito c tore da logica bipolare a logica CMOS secondo il presente trovato;

la Fig. 5 è uno schema circuitale dettagliato del circuito c tore da logica bipolare a logica CMOS, secondo il presente trovato la Fig. 6 è un grafico dei segnali di ingresso e uscita del convertitore da logica bipolare a logica CMOS secondo il presente Si noti che in tutte le figure a numeri di riferimento uguali spondono elementi uguali.

Con riferimento alle figure citate, il circuito convertitore il presente trovato, illustrato nelle figure 4 e 5 comprende un pr dio 12 costituito da transistori 13, 14, 15 (primo, secondo e terz sistore), di tipo NPN, da un primo resistore 16 e da un primo ge di corrente 17, ed è similare ad una porta ECL tranne per il fa l'uscita non è qui differenziale.

I transistori 13 e 14 sono collegati a emettitore accoppiat transistore 13 ha il suo collettore collegato alla tensione di a zione Vcc1 così come il transistore 14 il quale però ha interposto sistore 16.

nelle Figg. 4 e 5.

Un circuito traslatore di livello di tipo dinamico, 18, è c all'emettitore del transistore 15.

Collegato in serie al traslatore di livello 18 vi è un second store RA il quale è collegato alla base di un quarto transistore 1 emettitore è collegato a massa.

Il resistore RA imposta la corrente di base del transistore 1 stato basso.

Il quarto transistore 11 e un terzo resistore, RL, costituis ramo di uscita che è alimentato alla tensione di alimentazione <V>cc Un quinto transistore 21, di retroazione, di tipo NPN ha il c re collegato al traslatore di livello 18, l'emettitore collegato lettore del transistore 11 e la base collegata alla tensione di ri to vR.

Il transistore 21 chiude l'anello di retroazione che include slatore di livello 18, il resistore e il transistore 11.

Nella Fig. 5 è illustrato in dettaglio il circuito secondo il con il traslatore dinamico di livello 18 esplicitato.

Il circuito traslatore di livello 18 comprende tre rami ci collegati ciascuno tra la linea di alimentazione Vccl e la linea d il primo ramo comprende un sesto transistore 22 ed un generatore rente 29, il secondo ramo comprende settimo ed ottavo transistore ed un quarto resistore RE, mentre il terzo r

In dettaglio, il transistore 22 e il transistore 23 hanno il le di base in comune e il transistore 22 ha il collettore collega base e alla linea di alimentazione Vccl con un generatore di corre il suo emettitore è invece collegato alla tensione VEE·

Il transistore 23 ha invece l'emettitore collegato alla linea sa tramite un quinto resistore RE, e il suo collettore collegato lettore del transistore 24 il quale ha base e collettore collegati mune; l'emettitore del transistore 24 è invece collegato alla l alimentazione Vcc,i.

La base del transistore 24 è anche collegata alla base del tr re 25 il cui emettitore è collegato alla linea di alimentazione Vc cui collettore è collegato al collettore del transistore 26; il co del transistore 26 è collegato alla base del medesimo transistore e emettitore è invece collegato alla linea di massa.

La base del transistore 26 è collegata alla base del transist il cui emettitore è collegato a massa; il collettore del transistor invece collegato all'emettitore del transistore 15 con l'interposiz un quinto resistore RLS·

Un ulteriore resistore R1 è collegato tra la base del transist e la linea di massa e un secondo generatore di corrente 32 è colleg la linea di massa e l'emettitore del transistore 15.

Il resistore R1 ha la funzione di permettere una scarica veloc base del transistore 11 nella transizione da s

Un ulteriore transistore 34 è collegato con il collettore all di alimentazione VCC2, con l'emettitore ad un capo del resistore R la base al collettore del transistore 27.

Un condensatore di carico 35 è infine collegato in parallelo store RL.

Il terminale di uscita OUT costituisce il terminale di gate porta CMOS mentre i terminali IN-n e IN-p sono i terminali di usci circuito bipolare.

Con riferimento alle sopra citate figure, il funzionamento d cuito secondo il trovato è come segue.

Quando l'ingresso (terminali IN-p e IN-n) è basso, la tens corrispondenza del nodo A diventa bassa e la sua variazione attrav resistore 15 e il circuito traslatore di livello è replicata in co denza del nodo B. Se la tensione del nodo B diventa quindi bassa la tensione del nodo A e raggiunge un valore sufficientemente ba transistore 11 si spegne e la tensione di uscita sul ramo di usc del circuito assume lo stato alto che è uguale a Vcc2 (tensione di tazione della porzione a logica C-MOS).

Nello stato alto il transistore 21 che chiude l'anello di ret sul circuito traslatore di livello è spento.

Quando invece l'ingresso è alto, le tensioni in corrisponde nodi A e B sono pure alte e l’uscita OUT del circuito, contrariam caso precedente, diventa bassa.

base alla seguente equazione

(1)

dove VBE2 è la tensione tra base ed emettitore del transisto Quando la tensione di uscita raggiunge il valore VOMIN, il tr re 21 si accende (entra in conduzione) e la corrente sul resis raggiunge il valore massimo, ÌQMAX' <c>^<e >® dato dalla seguente rela

(2)

La tensione VOMIN è impostata al valore massimo ammissibile stato basso di una porta CMOS.

La corrente di collettore IC11 del transistore 11 è data da

dove VB è la tensione in corrispondenza del nodo B e VBE1 è sione tra base ed emettitore del transistore 11.

Il valore della corrente IC11 è impostato dall'anello di ret che agendo sul circuito traslatore di livello 18 riduce la tensio porta il transistore 11 nella regione attiva.

In questo modo è pure ridotta la quantit

Inoltre, il controllo della corrente nel transistore 11 cons ridurre il consumo di potenza evitando che questo raggiunga un val cessivo

Considerando ora la Fig. 5 in cui è illustrato in dettaglio cuito traslatore di livello 18, la corrente, ILS, che passa nel r e la tensione VLg ai suoi capi sono rispettivamente date, nell alto (con IC21=O) da

(4a)

(4b)

Dato che la tensione CC1 EE è fissata da un regolatore di t la variazione di Vccl influenza VEE e quindi VLS, mantenendo in qu do costante la tensione di base del transistore 34.

La corrente di pilotaggio del transistore 11 e la prestazio l'intero circuito non dipendono quindi dalla variazione della tens In particolare, una caratteristica peculiare del trovato è qu controllo di corrente realizzabile con il circuito sopra menzionat Infatti, velocità, stabilità e consumo di potenza dipendono f te dalla corrente di collettore IC11 del transistore 11 e dalla di collettore IC21 del transistore 21 nello stato basso.

La corrente IC11 e la corrente IC21 sono

determinata solamente dalla corrente ILS. Nello stato basso invece sione VLS e quindi la tensione di base del transistore 34 sono det da entrambe le correnti ILS e IC21 (IC21 produce una caduta di addizionale sul resistore RLS)· Dato che la corrente in è im dall’equazione (2) (IONAX = IRL)secondo i requisiti del circuito, rente lC2i può essere facilmente calcolata come:

dove la tensione VQ è:

(6)

con VBE15 rappresentante la tensione tra base ed emettitore del tr re 15.

Nello stato basso l'anello di retroazione è attivo e deve esse rantito un comportamento stabile del circuito. Inoltre, si deve im una frequenza di guadagno unitario opportuna per il guadagno di ane stabilità e la velocità possono essere definite utilizzando la fun trasferimento T(S) del guadagno di anello e quindi si ha che

Il polo dominante è dovuto alla resistenza di ingresso e dall cità del transistore 11 mentre il secondo polo è determinat transconduttanza gm21 del transistore 21 e dalla condensatore di 35. Allo scopo di garantire il margine di fase richiesto, si devon stare correttamente la transconduttanza gm21 e la corrente IC21.

La frequenza di guadagno unitario del guadagno di anello è da

A causa della corrente elevata che scorre nel transistore 1 stato basso, si può assumere uguale al condensatore di diffu la frequenza di guadagno unitaria è data da

(9)

dove TF è il tempo di transizione del transistore 11.

La figura 6 è un grafico che illustra il comportamento del secondo il trovato e in particolare la porzione inferiore della fi lustra un segnale di ingresso proveniente da una porzione di circ logica bipolare con un'alimentazione VCC1, mentre la porzione s della medesima figura mostra la tensione di

ottenute rispettivamente con due differenti valori della tensione mentazione

Come si può notare dal grafico, le curve a e b sono praticame vrapposte ad indicare che il valore della tensione di uscita del è sostanzialmente invariante con il variare della tensione di alim ne della porzione di logica bipolare a monte del circuito secondo vato.

Si è in pratica constatato come il circuito convertitore da bipolare a logica CMOS secondo il trovato assolva pienamente il prefissato in guanto consente di realizzare un convertitore la cui sia indipendente dalla variazione della tensione di alimentazio della porzione di logica bipolare a cui è interfacciato a monte il Inoltre, la frequenza operativa e il consumo di potenza del secondo il trovato, rispetto a soluzioni note, sono migliorati.

Il circuito convertitore cosi concepito è suscettibile di modifiche e varianti, tutte rientranti nell'ambito del concetto in inoltre tutti i dettagli potranno essere sostituiti da altri eleme nicamente equivalenti.

In pratica, i materiali impiegati, purché compatibili con l'u cifico, nonché le dimensioni, potranno essere qualsiasi secondo le ze e lo stato della tecnica.

Laddove le caratteristiche tecniche nelle rivendicazioni sono da riferimenti numerici e/o sigle, detti rif

cono alcun effetto sull'ambito di ciascun elemento identificato so tolo indicativo da detti riferimenti numerici e/o sigle.

Claims (4)

1. velocità, comprendente uno stadio di ingresso costituito da un am tore differenziale destinato ad essere collegato ad una porzione c le di logica bipolare e alimentato dalla tensione di alimentazion porzione di logica bipolare, e uno stadio di uscita alimentato dal sione di una porzione circuitale di logica CMOS, caratterizzato da che tra detto stadio di ingresso e detto stadio di uscita e interp circuito traslatore di livello dinamico, detto stadio di uscita collegato alla porzione circuitale di logica CMOS.
2. 2. Circuito secondo la rivendicazione 1, caratterizzato dal f detto stadio di ingresso è costituito da un primo ed un secondo tr re collegati ad emettitore accoppiato, ed un terzo transistore c con la sua base al collettore di detto primo transistore, dett transistore essendo collegato con il suo emettitore a detto circui slatore di livello dinamico, detto primo, secondo e terzo transist sendo collegati con i loro collettori a detta prima tensione di a zione.
3. 3. Circuito secondo la rivendicazione 2, caratterizzato dal f alle basi di detto primo e secondo transistore è applicato un seg ingresso proveniente da detta porzione circuitale di logica bipola emettitori di detto primo e secondo transistore essendo collegato generatore di corrente.
4. 4. Circuito secondo la rivendicazione 2, caratterizzato dal f un primo resistore è interposto tra il collet comprendere un secondo resistore interposto tra detto circuito tr di livello dinamico e detto stadio di uscita. 6. Circuito secondo la rivendicazione 5, caratterizzato dal f detto stadio di uscita comprende un quarto transistore e un terzo re collegati in serie. 7. Circuito secondo la rivendicazione 6, caratterizzato dal f comprendere un quinto transistore collegato ad un regolatore di te costituente, con detto quarto transistore, detto secondo resistore circuito traslatore di livello dinamico, un anello di retroazion tensione di uscita di detto circuito convertitore. 8. Circuito secondo la rivendicazione 7, caratterizzato dal f detto quinto transistore ha l'emettitore collegato al collettore d quarto transistore e il collettore collegato a detto circuito tr di livello dinamico. 9. Circuito secondo la rivendicazione 8, caratterizzato dal f detto circuito traslatore di livello dinamico comprende un sesto store interposto tra detta prima tensione di alimentazione e dett generatore di corrente, un settimo ed un ottavo transistore coll collettore accoppiato e interposti tra detta prima linea di alime e un quarto resistore collegato a massa, un nono ed un decimo tra collegati a collettore comune ed interposti tra detta prima tens alimentazione e massa, e un undicesimo transistore collegato in s un quinto resistore il quale è a sua volta che la base di detto ottavo transistore è collegata al collettore desimo transistore e alla base di detto nono transistore. 11. Circuito secondo la rivendicazione 9, caratterizzato da che la base di detto decimo transistore è collegata alla base di d dicesimo transistore il cui emettitore è collegato a massa tramite sistere. 12. Circuito secondo la rivendicazione 9, caratterizzato da che un ulteriore transistore è collegato con il collettore a dett tensione di alimentazione, con l'emettitore a detto secondo resi con la base al collettore di detto undicesimo transistore. 13. Circuito secondo la rivendicazione 9, caratterizzato da che un secondo generatore di corrente è collegato tra massa e l'em di detto terzo transistore. 14. circuito secondo la rivendicazione 6, caratterizzato dal comprendere inoltre un ulteriore resistore collegato tra la base d quarto transistore e massa. 15. Circuito secondo la rivendicazione 9, caratterizzato da che il collettore di detto quinto transistore è collegato al colle detto undicesimo transistore. 16. Circuito secondo la rivendicazione 9, caratterizzato da che la base e il collettore di detto sesto transistore sono colle comune. 17. Circuito secondo la rivendicazione 18. Circuito secondo una o più delle rivendicazioni preceden ratterizzato dal fatto di comprendere una o più delle caratteristi scritte e/o illustrate.