ITMI970985A1 - Stadio di uscita a cmos esente da fenomeni di deriva - Google Patents

Description

DESCRIZIONE

Il presente trovato riguarda uno stadio di uscita a CMOS, particolarmente adatto per impiego in circuiti analogici, dispositivi audio e per applicazione in genere ad ogni tipo di amplificatore operazionale.

Come è noto, in circuiti analogici che impiegano transistori MOS si è riscontrato un inconveniente per quanto riguarda i transistori MOS a canale P i quali hanno la loro tensione di soglia che subisce una deriva nel tempo modificando il proprio valore.

Questo fenomeno è dovuto all' intrappolamento di elettroni caldi nell'ossido di gate ed è particolarmente evidente per transistori che lavorano con alte densità di corrente ed alte tensioni, quali i transistori di potenza impiegati negli amplificatori operazionali.

Sono noti stadi di uscita a CMOS in cui viene utilizzato un transistore MOS in configurazione a diodo come riferimento per la tensione di gate da applicare al transistore MOS di potenza in condizione di riposo (ossia assènza di segnale in uscita). Dato che il riferimento non deriva in quanto sia la densità di corrente che lo percorre che la tensione ai suoi capi sono basse, la soglia del transistore MOS di potenza, soggetto a sopportare alte correnti ed alte tensioni, deriva, causando variazioni indesiderate della corrente di riposo.

Considerando la Fig. 1 che illustra uno stadio di uscita'a CMOS di tipo noto, oggetto di un brevetto a nome della stessa richiedente della presente domanda, è evidenziato come sia usato un transistore MOS collegato a diodo ed un generatore di corrente di riferimento per ogni transistore MOS di potenza al fine di impostarne la corrente di riposo.

In particolare, per il transistore MOS di potenza a canale P, indicato dal numero di riferimento 10, sono presenti un transistore MOS a canale P, di riferimento, collegato a diodo, con un relativo generatore di corrente di riferimento 14, ed uno stadio differenziale 16 costituito da una coppia di transistori MOS a canale P e da una coppia di transistori MOS a canale N.

Analogamente, per il transistore MOS di potenza a canale N, indicato con 18, sono impiegati elementi circuitali speculari a quello sopra descritti.

A riposo la tensione tra gate e source del transistore di riferimento 12 deve essere riprodotta sul transistore di potenza 10 (analogamente accade per il transistore di potenza 18). Quindi, a riposo la corrente erogata dal transistore di potenza sarà pari al rapporto delle aree del transistore di potenza e del transistore di riferimento, moltiplicato per il valore della corrente di riferimento imposta dal generatore di riferimento 14.

La corrente a riposo totale sarà quindi una combinazione lineare della corrente a riposo erogata dal terminale di drain del transistore di potenza 10 e di quella erogata dal transistore di potenza 18 (non interessato da fenomeni di deriva della soglia).

Lo stadio sopra descritto presenta un primo inconveniente dato dal fatto che la corrente a riposo dipende anche dalla soglia del transistore di potenza 10 a canale P la quale tende a variare nel tempo (tende a diminulre), a differenza della soglia del transistore di riferimento 12 di tipo P che rimane sostanzialmente costante nel tempo.

La diminuzione del valore di soglia del transistore potenza d10i comporta un aumento della corrente sulla sua tensione di gate e questo è inaccettabile.

In secondo luogo, vi è l'inconveniente che l'occupazione di area del circuito è considerevole e la sua struttura è circuitalmente complicata.

Compito precipuo del presente trovato è quindi quello di realizzare uno stadio di uscita a CMOS che sia esente da fenomeni di deriva di soglia del transistore di potenza a canale P dello stadio e di conseguenza sia in grado di mantenere stabile la corrente di riposo.

Nell'ambito di questo compito, uno scopo del presente trovato è quello di realizzare uno stadio di uscita a CMOS che abbia un'occupazione di area minore di soluzioni di tipo noto.

Un altro scopo del presente trovato è quello di realizzare uno stadio di uscita a CMOS che sia privo di anello di reazione.

Ancora un altro scopo del presente trovato è quello di realizzare uno stadio di uscita a CMOS che, impiegato in amplificatori audio, sia in grado di eliminare il rumore che normalmente si genera all'accensione di un amplificatore.

Un ulteriore scopo del presente trovato è quello di realizzare uno stadio di uscita a CMOS che sia impiegabile come stadio di gudagno e di uscita di amplificatori operazionali.

Un altro scopo del presente trovato è quello di realizzare uno stadio di uscita a CMOS che abbia una elevata risposta in frequenza.

Non ultimo scopo del presente trovato è quello di realizzare uno stadio di uscita a CMOS che siadi elevata affidabilità, di relativamente facile realizzazione ed a costi competitivi.

Questo compito, nonché questi e altri scopi che meglio appariranno 1n seguito sono raggiunti da uno stadio di uscita a CMOS, comprendente un primo ed un secondo transistore MOS di potenza fra loro complementari e collegati fra una linea di alimentazione e massa, l’uscita di detto stadio essendo definita in corrispondenza del ramo di collegamento dei terminali di drain di detto primo e secondo transistore, caratterizzato dal fatto di comprendere inoltre un circuito di impostazione della corrente a riposo di detto stadio di uscita costituito da un generatoredi corrente di riferimento collegato ad uno specchio di corrente la cui uscita è collegata al terminale di gate di detto primo transistore MOS di potenza, e da un ulteriore transistore MOS collegato tra detto specchio di corrente e massa previa interposizione di un resistore, la corrente di riposo essendo fissata dal rapporto di aree di detto secondo transistore MOS di potenza e del transistore costituente detto generatore di corrente di riferimento, moltiplicata per la corrente di riferimento di detto generatore di riferimento, detto secondo transistordei potenza essendo di tipo a canale N.

Ulteriori caratteristiche e vantaggi del trovato risulteranno maggiormente dalla descrizione di una forma di realizzazione preferita, ma non esclusiva, dello stadio di uscita a CMOS secondo il trovato, illustrata a titolo indicativo e non limitativo negli uniti disegni, in cui:

la Fig. 1 è uno schema circuitale di uno stadiodi uscita a CMOS di tipo noto;

la Fig.2 è uno schema circuitale di uno stadio uscita a CMOS secondo il presente trovato; e

la Fig.3 illustra il diagranma di Bode del guadagno ad anello aperto di un amplficatore operazionale che utilizza come stadio di guadagno e stadio di uscita il circuito illustrato nella Fig.2.

La Fig. 1 illustrante uno stadio di uscita a CMOS di tipo noto è già stata descritta in precedenza in riferimento alla descrizione degli inconvenienti che il presente trovato s1 propone di risolvere e quindi non verrà ulteriormente qui descritta.

Con riferimento alla figura 2, lo stadio di uscita a CMOS secondo il presente trovato, comprende un primo ed un secondo transistore di potenza 1 e 2 rispettivamente a canale P e N, collegati in configurazione CMOS.

Il primo transistore 1 ha il terminale di source collegato alla tensione di alimentazione VDQ e il terminale di drain collegato al terminale di drain del secondo transistore 2 il cui terminale di source è collegato a massa.

L'uscita dello stadio, indicata con OUT è presa in corrispondenza di un punto intermedio del collegato tra i terminali di drain dei due transistori l e 2.

Il terminale di gate del primo transistore 1 è collegato al terminale di drain di un terzo transistore MOS 3 a canale P il cui terminale di source è collegato alla tensione di alimentazione VDD.

Il terminale di drain del terzo transistore 3 è collegato ad un generatore 4 dciorrente di riferimento collegato a sua volta a massa.

Un transistore MOS di riferimento 5, collegato a diodo, di tipo a canaie P, ha il proprio terminale di gate collegato al terminale di gate del transistore MOS 3, ii terminale so duirce collegato alla tensione di alimentazione VDD e il terminale di drain collegato al terminale di drain di un ulteriore transistore MOS 6, a canale N, il cui terminale di gate è collegato allo stadio di ingresso dell‘amplificatore operazionale (non mostrato) e il cui terminale di source è collegato a massa tramite interposizione di una resistenza R.

I transistori MOS 5 e 6 sono quindi collegati fra loro in configurazione CMOS.

II terminale di gate del transistore 2 è collegato al terminale di source del transistore 6.

Una capacità di compensazione C è interposta tra il terminale di gate del transistore 6 e i terminali di drain dei transistori MOS 1 e 2.

Con riferimento alla Fig. 2, il funzionamento dello stadio di uscita a CMOS secondo i l presente trovato è come segue.

In condizioni di riposo, ossia in assenza di segnali in uscita, al terminale di gate del transistore 1 a canale P non passa corrente e quindi la corrente del generatore di riferimento, che è pari a Vgs/R, è uguale alla corrente erogata dal terminale di drain del transistore 3 che è quindi pari alla corrente che percorre il transistore 5 dato che i transistori 3 e 5 formano uno specchio di corrente e si suppone che siano uguali.

Di conseguenza, anche il transistore 6 eroga la medesima corrente, Vgs/R.

Quindi, tutta la corrente erogata dal transistore 5 va a percorrere la resistenza R sulla quale viene allora a cadere una tensione pari a quella del riferimento, Vgs.

Quindi 11 generatore di riferimento 4 dovrà erogare una corrente pari ad una Vgs di Un transistore MOS a canale N (che forma 11 generatore di riferimento, il quale è polarizzato da un corrente di riferimento Iref) divisa per il valore della resistenza R.

Allora, il potenziale di gate del transistore di potenza 2 sarà pari a Vgs e il transitore 2 specchia il transistore di riferimento (non mostrato) che forma il generatore di riferimento 4.

La corrente a riposo, indicata con Irep è quindi fissata tramite il rapporto di aree di transistori a canale N, ossia è data dal rapporto delle aree dei transistori MOS 2 (transistore di potenza) e di riferimento, moltiplicata per la corrente di riferimento Iref che polarizza il transistore di riferimento.

Quindi, la corrente a riposo è fissata dal transistore di potenza 2. Si nota quindi che nella espressione della corrente a riposo la tensione di soglia del transistore di potenza 1 a canale P non compare e quindi la corrente a riposo non è influenzata da fenomeni di deriva di tale tensione di soglia.

Considerando ora il funzionamento in transitorio, e supponendo che debba fornire corrente il transistore 1, ossia si abbia una semionda positiva (segnale alto in ingresso al transistore 6), il potenziale di gate del transistore 6 aumenta e quindi diminuisce la corrente tale transidi store.

Di conseguenza, la corrente erogata dai transistori MOS 3 e 5 diminuisce e in particolare la corrente erogata dal transistore 3 sarà inferiore a quella erogata dal generatore di riferimento e quindi il potenziale del terminale di gate del transistore 1 diminuisce e la corrente da esso erogata aumenta.

Diminuendo il potenziale gate didel transistore 6 come appena visto, diinuisce anche 11 potenziale del suo terminale di source e quindi anche il terminale di gate del transistore di potenza 2 il quale quindi diminuisce la sua corrente erogata.

Quando invece deve erogare corrente il transistore 2, ossia ci si trova in una semionda negativa, il potenziale di gate del transistore 6 aumenta, aumenta il suo potenziale di source e di conseguenza aumenta il potenziale di gate del transistore 2 il quale eroga dunque maggiore corrente.

Allo stesso tempo, dato che la corrente erogata dal transistore 6 aumenta, aumenta pure la corrente erogata dai transistori 5 e 3 ed il transistore 3 eroga allora una corrente maggiore della corrente del generatore di riferimento 4 e il potenziale di gate del transistore di potenza 1 aumenta e il transistore 1 si spegne (il transistore 1 è a canale P).

Il grafico illustrato nella F1g. 3 mostra il diagramma bode ad a- di nello aperto di un amplficatore operazionale avente lo stadio di gudagno e di uscita realizzato secondo il presente trovato.

La curva del grafico indicata con 10 indica l'ampiezza mentre quella indicata con 11 la fase. Come si può notare, la risposta in frequenza ha una larga banda che si estende fino a circa 10 MHz.

Si è in pratica constatato come lo stadio di uscita a CMOS secondo il trovato assolva pienamente il compito prefissato in quanto consente di el iminare la deriva della soglia dei transistori di potenza dello stadio eliminando le variazioni della corrente di riposo.

Inoltre, il ridotto numero di componenti circuitali della soluzione secondo il presente trovato permette di ridurre l 'occupazione di area fisica dello stadio di uscita.

Lo stadio di uscita a CMOS cosi concepito è suscettibile di numerose modifiche e varianti , tutte rientranti nel l 'ambito del concetto inventivo; inoltre tutti i dettagli potranno essere sostituiti da altri elementi tecnicamente equivalenti .

In pratica, i materiali impiegati , purché compatibili con l 'uso speci fico, nonché l e dimensioni , potranno essere qualsiasi secondo l e esigenze e lo stato del la tecnica.

Claims (10)

1. RIVENDICAZIONI 1.Stadio di uscita a CMOS, comprendente un primo ed un secondo transistore MOS di potenza fra loro complementari e collegati fra una linea di alimentazione e massa, l'uscita de dtito stadio essendo definita in corrispondenza del ramo di collegamento dei terminali di drain di detto primo e secondo transistore, caratterizzato dal fatto di comprendere inoltre un circuito di impostazione della corrente a riposo di detto stadio di uscita costituito da un generatore di corrente di riferimento collegato ad uno specchio di corrente la cui uscita è collegata al terminale di gate detto primo transistore MOS di potenza, e da un ulteriore transistore MOS collegato tra detto specchio di corrente e massa previa interposizione di un resistore, la corrente di riposo essendo fissata dal rapporto di aree di detto secondo transistore MOS di potenza e del transistore costituente detto generatore di corrente rife driimento,moltiplicata per la corrente di riferimento di detto generatore r diiferimento, detto secondo transistore di potenza essendo di tipo a canale N.
2. 2. Stadio di uscita a CMOS secondo la rivendicazione 1, caratterizzato dal fatto che il valore di corrente impostato da detto generatore di corrente di riferimento è pari alla tensione di soglia del transistore MOS che costituisce detto generatore di corrente di riferimento divisa per il valore didetto resistore.
3. 3. Stadio di uscita a CMOS secondo la rivendicazione 1, caratterizzato dal fatto che detto primo transistore MOS di potenza è un transistore a canale P.
4. 4. Stadio diuscita a CMOS secondo la rivendicazione 1, caratterizzato dal fatto che detto specchio di corrente comprende un terzo transistore MOS a canale P collegato fra detta linea di alimentazione e detto generatore di corrente riferimento il quale a sua volta è collegato a massa, e un quarto transistore MOS a canale P.
5. 5. Stadio di uscita a CMOS secondo la rivendicazione 3, caratterizzato dal fatto che detto quarto transistore di potenza a canale P è collegato a diodo tra detta linea di alimentazione e detto ulteriore transistore MOS, il terminale di gate di detto quarto transistore MOS essendo collegato al terminale di gate di detto terzo transistore MOS.
6. 6. Stadio di uscita a CMOS secondo la rivendicazione 1,caratterizzato dal fatto che detto ulteriore transistore MOS è di tipo a canale N e ha il terminale di gate a cui è inviato il segnale di ingreso a detto stadio di uscita.
7. 7.Stadio di uscita a CMOS secondo la rivendicazione 1, caratterizzato dal fatto che il terminale gate di di detto secondo transistore di potenza è collegato al terminale di source di detto ulteriore transistore.
8. 8. Stadio di uscita a CMOS secondo la rivendicazione 1, caratterizzato dal fatto di comprendere una capacità di compensazione interposta tra il ramo di collegamento dei terminali di drain di detto primo e secondo transistore di potenza e il terminale di gate di detto ulteriore transistore MOS.
9. 9. Stadio di uscita a CMOS secondo una o più delle rivendicazioni precedenti, caratterizzato dal fatto di comprendere una o più delle caratteristiche descritte e/o rivendicate.
10. 10. Ampl ificatore operazionale caratterizzato dal fatto di comprendere uno stadio di uscita a CMOS secondo la rivendicazione 1.