IT202100017021A1 - Dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e relativo processo di fabbricazione - Google Patents

Dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e relativo processo di fabbricazione Download PDF

Info

Publication number
IT202100017021A1
IT202100017021A1 IT102021000017021A IT202100017021A IT202100017021A1 IT 202100017021 A1 IT202100017021 A1 IT 202100017021A1 IT 102021000017021 A IT102021000017021 A IT 102021000017021A IT 202100017021 A IT202100017021 A IT 202100017021A IT 202100017021 A1 IT202100017021 A1 IT 202100017021A1
Authority
IT
Italy
Prior art keywords
region
opening
barrier structure
conductive region
barrier
Prior art date
Application number
IT102021000017021A
Other languages
English (en)
Inventor
Daria Doria
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000017021A priority Critical patent/IT202100017021A1/it
Priority to US17/848,050 priority patent/US20220415705A1/en
Priority to EP22181496.5A priority patent/EP4113598A3/en
Publication of IT202100017021A1 publication Critical patent/IT202100017021A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0214—Structure of the auxiliary member
    • H01L2224/02141—Multilayer auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0215—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: ?DISPOSITIVO ELETTRONICO INTEGRATO CON UNA STRUTTURA DI PIAZZOLA INCLUDENTE UNA STRUTTURA DI BARRIERA E RELATIVO PROCESSO DI FABBRICAZIONE?
La presente invenzione ? relativa a un dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e al relativo processo di fabbricazione.
Come ? noto, oggigiorno sono disponibili vari tipi di dispositivi elettronici integrati; ad esempio, sono noti dispositivi elettronici integrati che includono, ciascuno, un corrispondente componente elettronico passivo ad alta tensione, come ad esempio un condensatore o un induttore, o un corrispondente componente elettronico attivo, come ad esempio un transistor.
In aggiunta, i dispositivi elettronici integrati includono strutture di contatto note come piazzole ("pad"), che consentono di mettere il dispositivo elettronico integrato in contatto ohmico con il mondo esterno.
Ad esempio, la figura 1 mostra un dispositivo elettronico integrato 1, che include un corpo principale 2 delimitato superiormente da una superficie frontale Stop. Il corpo principale 2 comprende un substrato semiconduttivo 4 e una regione superiore 6, la quale pu? includere un numero di strati dielettrici (non mostrati) e un numero di strati di metallizzazione (non mostrati); inoltre, la regione di superiore 6 ? delimitata superiormente dalla superficie frontale Stop.
Il dispositivo elettronico integrato 1 include inoltre una regione conduttiva superiore 10, formata, ad esempio, da rame; la regione conduttiva superiore 10 si estende all?interno della regione superiore 6, a partire dalla superficie frontale Stop. Anche se non mostrato, nella vista dall?alto la regione conduttiva superiore 10 pu? avere una forma circolare; in aggiunta, la regione conduttiva superiore 10 pu? appartenere al cosiddetto livello di metallizzazione superiore del dispositivo elettronico integrato 1. In una maniera di per s? nota, la regione conduttiva superiore 10 ? in contatto elettrico con il componente elettronico formato all?interno del dispositivo elettronico integrato 1.
In aggiunta, il dispositivo elettronico integrato 1 include una struttura di passivazione 12, la quale include, ad esempio, una prima regione dielettrica 14, che ? formata da nitruro di silicio ed ? disposta sulla superficie frontale Stop, in contatto diretto con la regione superiore 6 e con una porzione perimetrale della regione conduttiva superiore 10.
La struttura di passivazione 12 include inoltre una seconda regione dielettrica 16, la quale ? formata da ossido di TEOS ed ? disposta sulla prima regione dielettrica 14, in contatto diretto. In aggiunta, la struttura di passivazione 12 include inoltre una terza regione dielettrica 18, la quale ? formata da nitruro di silicio ed ? disposta sulla seconda regione dielettrica 16, in contatto diretto.
Un?apertura 20 si estende attraverso la prima, la seconda e la terza regione dielettrica 14, 16, 18; anche se non mostrato, nella vista dall?alto l'apertura 20 pu? avere una forma circolare. L?apertura 20 ? delimitata inferiormente da una porzione interna della regione conduttiva superiore 10; inoltre, l?apertura 20 ? delimitata lateralmente da una parete laterale 21, la quale, in prima approssimazione, ha una forma cilindrica ed ? formata da porzioni della prima, della seconda e della terza regione dielettrica 14, 16, 18.
Il dispositivo elettronico integrato 1 include inoltre una struttura di contatto 22, la quale a sua volta include una prima e una seconda regione conduttiva di contatto 24, In dettaglio, la prima regione di conduttiva di contatto 24 ? formata da nichel. La prima regione conduttiva di contatto 24 include una porzione inferiore, che si estende all?interno dell?apertura 20, in contatto diretto con la sottostante porzione interna della regione conduttiva superiore 10 e con la parete laterale 21, e una porzione superiore, che si estende all?esterno dell?apertura 20, sopra la summenzionata porzione inferiore e su una porzione della terza regione dielettrica 18 che circonda la parte superiore dell?apertura 20. Adottando un sistema di riferimento ortogonale XYZ tale per cui il piano XY sia parallelo alla superficie frontale Stop, in prima approssimazione lo spessore (parallelo all?asse Z) della porzione superiore della prima regione conduttiva di contatto 24 diminuisce all?aumentare della distanza radiale da un asse H (parallelo all?asse Z). In prima approssimazione, l?asse H ? un asse di simmetria della prima regione conduttiva di contatto 24, la quale ha una forma simile a un fungo.
La seconda regione conduttiva di contatto 26 ? formata da palladio e si estende sulla prima regione conduttiva di contatto 24, in contatto diretto e approssimativamente con uno spessore costante, ossia in maniera conformale. In particolare, una porzione interna della seconda regione conduttiva di contatto 26 si estende sulla prima regione conduttiva di contatto 24; una porzione esterna della seconda regione conduttiva di contatto 26 si estende su una porzione della terza regione dielettrica 18.
Anche se non mostrato, la seconda regione conduttiva di contatto conduttiva 26 ? connessa con il mondo esterno, ad esempio attraverso una connessione a filo, ossia mediante saldatura di un filo conduttivo (non mostrato) sulla seconda regione conduttiva di contatto 26.
Da un punto di vista pratico, la struttura di contatto 22 e la regione conduttiva superiore 10 formano una cosiddetta piazzola, che consente di stabilire un contatto elettrico tra il dispositivo elettronico integrato 1 e il mondo esterno. Tuttavia, tale piazzola pu? essere soggetta al fenomeno della corrosione della regione conduttiva superiore 10, per i seguenti motivi.
La prima e la seconda regione conduttiva di contatto 24, 26 della struttura di contatto 22 sono formate tramite deposizione non elettrolitica; tale tecnica consente di formare regioni conduttive sulla sommit? di un sottostante supporto conduttivo preesistente e fa s? che la struttura di contatto abbia la summenzionata forma simile a un fungo. Tuttavia, come mostrato nella figura 2, pu? avvenire che tra la struttura di contatto 22 e la struttura di passivazione 12 si formi una fenditura ("crevice") 25. In particolare, la fenditura 25 pu? estendersi tra la porzione inferiore della prima regione conduttiva di contatto 24 e la parete laterale 21, e anche tra la porzione superiore della prima regione conduttiva di contatto 24 e la summenzionata porzione della terza regione dielettrica 18 che circonda la parte superiore dell?apertura 20; in aggiunta, la fenditura 25 pu? estendersi tra la seconda regione conduttiva di contatto 26 e una porzione sottostante della terza regione dielettrica 18.
La fenditura 25 ? delimitata inferiormente da una porzione esposta della regione conduttiva superiore 10; pertanto, la fenditura 25 forma un percorso tramite cui contaminanti (ad esempio costituiti da metalli o alogeni quali cloro e fluoro) possono entrare in contatto con la regione conduttiva superiore 10, determinando in questo modo una corrosione indesiderata di quest'ultima, e danneggiando cos? la piazzola.
L?obiettivo della presente invenzione ? di conseguenza fornire una struttura di piazzola per un dispositivo elettronico integrato, che consenta di superare almeno in parte gli inconvenienti della tecnica anteriore.
Secondo la presente invenzione, sono forniti un dispositivo elettronico integrato e un corrispondente processo di fabbricazione, come definito nelle rivendicazioni annesse.
Per una migliore comprensione della presente invenzione, vengono ora descritte le sue forme di realizzazione preferite, puramente a titolo di esempio non limitativo, con riferimento ai disegni allegati, in cui:
- la figura 1 ? una vista in sezione trasversale schematica (non in scala) di una porzione di un dispositivo elettronico integrato;
- la figura 2 ? una vista in sezione trasversale schematica (non in scala) di una porzione di un dispositivo elettronico integrato in cui si ? formata una fenditura;
- la figura 3 ? una vista in sezione trasversale schematica (non in scala) del presente dispositivo elettronico integrato;
- la figura 4 ? una vista in pianta dall?alto schematica di una porzione del dispositivo elettronico integrato mostrato nella figura 3;
- le figure da 5 a 10 sono viste in sezione trasversale schematica (non in scala) di porzioni di un dispositivo elettronico integrato, in fasi di fabbricazione successive; e
- la figura 11 ? una vista in sezione trasversale schematica (non in scala) di una variante del presente dispositivo elettronico integrato.
La figura 3 mostra un dispositivo elettronico integrato 31, che verr? descritto di seguito con riferimento alle differenze rispetto al dispositivo elettronico integrato 1 mostrato nella figura 1. Gli elementi gi? presenti nel dispositivo elettronico integrato 1 mostrato nella figura 1 avranno gli stessi segni di riferimento, salvo diversamente indicato.
In dettaglio, il dispositivo elettronico integrato 31 include una struttura di barriera 35, che include una prima regione di barriera 37. Inoltre, la prima regione di barriera 37 ? formata da un materiale che impedisce la migrazione/diffusione di contaminanti (quali metalli o alogeni); ad esempio, la prima regione di barriera 37 pu? essere formata da tungsteno-titanio.
In maggior dettaglio, la prima regione di barriera 37 ? disposta sulla prima regione dielettrica 14, in contatto diretto. Ad esempio, come mostrato nella figura 4, nella vista dall?alto la prima regione di barriera 37 ha la forma di un anello.
In aggiunta, la prima regione di barriera 37 e la prima regione dielettrica 14 formano la parete laterale (qui indicata con 51) dell?apertura (qui indicata con 50), a cui di seguito verr? fatto riferimento come alla prima apertura 50. Inoltre, di seguito verr? fatto riferimento alla parete laterale 51 come alla prima parete laterale 51.
In pratica, la prima apertura 50 si estende attraverso il primo strato dielettrico 14 e la prima regione di barriera 37; inoltre, la prima apertura 50 ha una forma cilindrica.
La seconda regione dielettrica (qui indicata con 56) si estende sulla prima regione di barriera 37, in contatto diretto, e anche su porzioni della prima regione dielettrica 14 lateralmente sfalsate rispetto alla prima regione di barriera 37. La terza regione dielettrica (qui indicata con 58) si estende sulla seconda regione dielettrica 56, in contatto diretto.
Una seconda apertura 60 si estende attraverso la seconda e la terza regione dielettrica 56, 58 ed ? in comunicazione con la sottostante prima apertura 50. La seconda apertura 60 pu? avere una forma cilindrica, allineata verticalmente alla sottostante prima apertura 50 e con una base circolare pi? grande della base circolare della prima apertura 50, in modo tale che una porzione perimetrale della seconda apertura 60 sia delimitata inferiormente da una porzione della prima regione di barriera 37 che circonda la prima apertura 50, e una porzione interna della seconda apertura 60 sovrasti la prima apertura 50. La seconda apertura 60 ? delimitata lateralmente da una corrispondente parete laterale indicata con 61, a cui si far? riferimento come alla seconda parete laterale 61; la seconda parete laterale 61 ? formata dalla seconda e dalla terza regione dielettrica 56, 58.
La porzione inferiore della prima regione conduttiva di contatto 24 si estende all?interno della prima e della seconda apertura 50, 60; la porzione superiore della prima regione conduttiva di contatto 24 si estende all?esterno della seconda apertura 60, sopra la summenzionata porzione inferiore e su una porzione della terza regione dielettrica 58 che circonda la parte superiore della seconda apertura 60, con uno spessore (parallelo all?asse Z) che, in prima approssimazione, diminuisce con l?aumentare della distanza radiale dall?asse H. La seconda regione conduttiva di contatto 26 si estende ancora sulla prima regione conduttiva di contatto 24, in contatto diretto.
In maggior dettaglio, la porzione inferiore della prima regione conduttiva di contatto 24 contatta sia la summenzionata porzione della prima regione di barriera 37 che delimita inferiormente la porzione perimetrale della seconda apertura 60 sia la porzione della prima parete laterale 51 formata dalla prima regione di barriera 37, con cui forma un forte legame, poco soggetto al fenomeno della fenditura.
In pratica, anche se nell?uso pu? formarsi una fenditura tra la seconda parete laterale 61 e la porzione inferiore della prima regione conduttiva di contatto 24, tale fenditura ? chiusa inferiormente dalla struttura di barriera 35, a causa del forte legame presente tra la prima regione conduttiva di contatto 24 e la prima regione di barriera 37. Dato che la prima regione di barriera 37 agisce da regione di arresto per i contaminanti, questi ultimi non possono entrare in contatto con la regione conduttiva superiore 10, che ? cos? protetta dalla corrosione.
Il dispositivo elettronico integrato 31 pu? essere fabbricato attraverso il processo di fabbricazione descritto qui di seguito.
In dettaglio, dopo aver formato in una maniera di per s? nota il corpo principale 2 e la regione conduttiva superiore 10, viene formato un primo strato dielettrico 114 di nitruro di silicio sulla superficie frontale Stop, come mostrato nella figura 5; in aggiunta, viene formato uno strato conduttivo 137, al di sopra del primo strato dielettrico 114, ad esempio tramite deposizione fisica da fase vapore (PVD, Physical Vapor Deposition). Lo strato conduttivo 137 ? formato da tungsteno-titanio. In aggiunta, lo strato dielettrico 114 agisce da strato di copertura (?capping layer?), che impedisce la corrosione della sottostante regione conduttiva superiore 10.
Come mostrato nella figura 6, porzioni dello strato conduttivo 137 sono quindi rimosse selettivamente, ad esempio per mezzo di un attacco chimico a secco o umido, in modo tale che la porzione rimanente dello strato conduttivo 137 formi la prima regione di barriera 37, e quindi la struttura di barriera 35.
In particolare, la prima regione di barriera 37 delimita lateralmente una finestra 140, delimitata inferiormente dal primo strato dielettrico 114 e sovrastante, a distanza, la regione conduttiva superiore 10; in aggiunta, la prima regione di barriera 37 lascia esposte porzioni del primo strato dielettrico 114 che sono lateralmente sfalsate rispetto alla prima regione di barriera 37.
Successivamente, come mostrato nella figura 7, un secondo strato dielettrico 156 di ossido di TEOS ? formato sulle porzioni esposte del primo strato dielettrico 114, sulla prima regione di barriera 37 e all?interno della finestra 140; inoltre, un terzo strato dielettrico 158 di nitruro di silicio ? formato sul secondo strato dielettrico 156.
Successivamente, come mostrato nella figura 8, una porzione del terzo strato dielettrico 158 e una porzione sottostante del secondo strato dielettrico 156 sono rimosse selettivamente, ad esempio per mezzo di un attacco chimico a secco, che ? eseguito attraverso una maschera 159 disposta sul terzo strato dielettrico 158. In tal modo, viene formata la seconda apertura 60, attraverso il secondo e il terzo strato dielettrico 156, 158; in aggiunta, la porzione del secondo strato dielettrico 156 che si estende all?interno della finestra 140 viene rimossa, in modo che la porzione del primo strato dielettrico 114 che delimita inferiormente la finestra 140 sia esposta. In aggiunta, questo attacco chimico determina l?esposizione di una porzione della regione di barriera 37 che delimita inferiormente la seconda apertura 60 e delimita lateralmente la finestra 140. Le porzioni rimanenti del secondo e del terzo strato dielettrico 156, 158 formano rispettivamente la seconda e la terza regione dielettrica 56, 58.
Successivamente, come mostrato nella figura 9, mantenendo in posizione la maschera 159, viene eseguito un ulteriore attacco chimico selettivo, in modo da rimuovere selettivamente la porzione del primo strato dielettrico 114 disposta sotto la finestra 140, esponendo in questo modo la porzione interna della regione conduttiva superiore 10 e formando la prima apertura 50. La porzione rimanente del primo strato dielettrico 114 forma la prima regione dielettrica 14.
Da un punto di vista pratico, questo attacco chimico, che si basa su una chimica diversa da quella dell?attacco chimico mostrato nella figura 8, ? guidato dalla prima regione di barriera 37, insieme alla maschera 159.
Successivamente, come mostrato nella figura 10, la maschera 159 viene rimossa e la prima regione conduttiva di contatto 24 viene formata tramite deposizione non elettrolitica, a partire dalla porzione interna esposta della regione conduttiva superiore 10 e dalla porzione esposta della regione di barriera 37.
Successivamente, anche se non mostrato, la seconda regione conduttiva di contatto 26 viene formata tramite deposizione non elettrolitica, sulla prima regione conduttiva di contatto 24.
Il processo di fabbricazione del dispositivo elettronico integrato 31 pu? quindi continuare in una maniera di per s? nota, ad esempio formando un?ulteriore regione di protezione (non mostrata).
I vantaggi della presente soluzione emergono chiaramente dalla descrizione di cui sopra. A questo riguardo, si dovrebbe di nuovo evidenziare come, secondo la presente soluzione, la regione conduttiva superiore 10 sia protetta da corrosione, dato che la struttura di barriera 35 agisce come una struttura di arresto che ? saldamente unita alla prima regione conduttiva di contatto 24, portando in questo modo a una struttura di piazzola migliorata.
Infine, ? chiaro che ? possibile apportare modifiche e varianti a quanto ? stato descritto e illustrato qui, senza allontanarsi in questo modo dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni annesse.
In generale, i materiali possono essere diversi da quelli citati precedentemente.
La struttura di passivazione pu? essere formata da un numero diverso di regioni dielettriche (ad esempio, soltanto una regione o pi? di due regioni). Ad esempio, la terza regione dielettrica 58 pu? essere assente.
Analogamente, la prima regione di barriera 37 pu? avere una forma diversa; ad esempio, nella vista dall?alto, la prima regione di barriera 37 pu? avere la forma di una cornice ("frame") poligonale. In aggiunta, la prima regione di barriera 37 pu? essere formata da un materiale conduttivo diverso da tungsteno-titanio.
Inoltre, la struttura di barriera 35 pu? essere formata da una pila di due o pi? regioni di barriera costituite da materiali conduttivi che impediscono la migrazione/diffusione dei contaminanti. Ad esempio, la struttura di barriera 35 pu? essere formata da una delle seguenti pile di regioni di barriera: TaNTa (due regioni di barriera), TiN (una regione di barriera), TiTiN (due regioni di barriera) o TiTiNTi (tre regioni di barriera). In questo caso, la prima apertura 50 si estende attraverso la pila di regioni di barriera.
Ad esempio, la figura 11 mostra un esempio in cui la struttura di barriera 35 include una seconda regione di barriera 39, che ? disposta sulla prima regione di barriera 37, in contatto diretto. Nella vista dall?alto, la seconda regione di barriera 39 pu? avere la stessa forma della sottostante prima regione di barriera 37; la prima apertura 50 si estende attraverso la prima e la seconda regione di barriera 37, 39. In questo esempio, la prima e la seconda regione di barriera 37, 39 sono rispettivamente formate da titanio e nitruro di titanio. Inoltre, la prima e la seconda regione di barriera 37, 39 sono allineate verticalmente e formano corrispondenti porzioni della prima parete laterale 51. In questo caso, la porzione perimetrale della seconda apertura 60 ? delimitata inferiormente da una porzione della seconda regione di barriera 39; la porzione inferiore della prima regione conduttiva di contatto 24 ? in contatto con la porzione della regione di barriera 39 che delimita inferiormente la porzione perimetrale della seconda apertura 60 e con le porzioni della prima parete laterale 51 formate dalla prima e dalla seconda regione di barriera 37, 39, con cui forma un forte legame.
La prima e la seconda regione conduttiva di contatto 24, 26 possono essere formate da materiali diversi da nichel e palladio. In aggiunta, la seconda regione conduttiva di contatto 26 pu? essere assente, nel qual caso la connessione mediante filo viene saldata sulla prima regione conduttiva di contatto 24; in alternativa, una o pi? regioni conduttive di contatto aggiuntive possono essere formate sulla seconda regione conduttiva di contatto 26. Ad esempio, la struttura di contatto 22 pu? essere formata dalla pila NiPdAu, ossia da tre regioni conduttive di contatto.
Le forme della prima e della seconda apertura 50, 60 possono essere diverse; ad esempio, nella vista dall'alto, entrambe possono avere una forma poligonale. Pertanto, nella vista dall?alto, anche la prima e la seconda parete laterale 51, 61 possono avere, ad esempio, una forma poligonale.
La regione conduttiva superiore 10 pu? essere formata da un materiale diverso dal rame. In aggiunta, la regione conduttiva superiore 10 pu? avere una forma diversa; ad esempio, nella vista dall'alto, la regione conduttiva superiore 10 pu? avere una forma poligonale.
La porzione interna della regione conduttiva superiore 10, che delimita inferiormente la prima apertura 50, pu? essere sottoposta ad attacco chimico leggermente in eccesso rispetto alla porzione perimetrale della regione conduttiva superiore 10, che si trova sotto la prima regione dielettrica 14.

Claims (11)

RIVENDICAZIONI
1. Dispositivo elettronico integrato includente:
- un corpo principale (2) delimitato da una superficie frontale (Stop);
- una regione conduttiva superiore (10) che si estende all?interno del corpo principale (2), a partire dalla superficie frontale (Stop);
- una prima regione dielettrica (14) che si estende sulla superficie frontale (Stop); e
- una struttura di barriera (35), disposta sulla prima regione dielettrica (14);
e in cui una prima apertura (50) si estende attraverso la struttura di barriera (35) e la prima regione dielettrica (14), detta prima apertura (50) essendo delimitata inferiormente dalla regione conduttiva superiore (10); detto dispositivo elettronico integrato (31) comprendendo inoltre una struttura di contatto (22) includente almeno una prima regione conduttiva (24) che si estende all?interno della prima apertura (50), in contatto diretto con la regione conduttiva superiore (10) e la struttura di barriera (35).
2. Dispositivo elettronico integrato secondo la rivendicazione 1, in cui la struttura di barriera (35) include una pila di una o pi? regioni di barriera (37, 39) formate da uno o pi? materiali conduttivi adatti per impedire la diffusione di contaminanti metallici e alogeni attraverso la struttura di barriera (35).
3. Dispositivo elettronico integrato secondo la rivendicazione 2, in cui detta una o pi? regioni di barriera (37, 39) sono formate da materiali conduttivi diversi dai materiali della regione conduttiva superiore (10) e della prima regione conduttiva (24).
4. Dispositivo elettronico integrato secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre una seconda regione dielettrica (56, 58) estendentesi sulla struttura di barriera (35); e in cui una seconda apertura (60) si estende attraverso la seconda regione dielettrica (56, 58), detta seconda apertura (60) avendo una rispettiva porzione interna, che ? in comunicazione con la sottostante prima apertura (50), e una rispettiva porzione perimetrale, che ? delimitata inferiormente da una porzione della struttura di barriera (35); e in cui la prima regione conduttiva (24) si estende anche all?interno della seconda apertura (60), su detta porzione della struttura di barriera (35).
5. Dispositivo elettronico integrato secondo la rivendicazione 4, in cui la prima regione conduttiva (24) si estende anche sopra la seconda apertura (60) e ha una forma simile a un fungo.
6. Dispositivo elettronico integrato secondo una qualsiasi delle rivendicazioni precedenti, in cui la struttura di contatto (22) comprende inoltre una seconda regione conduttiva (26) estendentesi sulla prima regione conduttiva (24), la prima e la seconda regione conduttiva (24, 26) essendo formate rispettivamente da nichel e palladio.
7. Processo per fabbricare un dispositivo elettronico integrato, comprendente:
- formare un corpo principale (2) delimitato da una superficie frontale (Stop);
- formare una regione conduttiva superiore (10) che si estende all?interno del corpo principale (2), a partire dalla superficie frontale (Stop);
- formare una prima regione dielettrica (14) sulla superficie frontale (Stop); e
- formare una struttura di barriera (35) sulla prima regione dielettrica (14);
- formare una prima apertura (50) attraverso la struttura di barriera (35) e la prima regione dielettrica (14), detta prima apertura (50) essendo delimitata inferiormente dalla regione conduttiva superiore (10); e
- formare una struttura di contatto (22) includente almeno una prima regione conduttiva (24) che si estende all?interno della prima apertura (50), in contatto diretto con la regione conduttiva superiore (10) e la struttura di barriera (35).
8. Processo di fabbricazione secondo la rivendicazione 7, comprendente inoltre formare un primo strato dielettrico (114) sulla superficie frontale (Stop) e formare detta struttura di barriera (35) sul primo strato dielettrico (114), in modo tale che la struttura di barriera (35) delimiti lateralmente una finestra (140) chiusa inferiormente dal primo strato dielettrico (114); detto processo di fabbricazione includendo inoltre:
- formare almeno un secondo strato dielettrico (156) che si estende sulla struttura di barriera (35) e all?interno della finestra (140);
- attraverso una maschera temporanea (159), rimuovere selettivamente porzioni di detto secondo strato dielettrico (156) che si estendono sulla struttura di barriera (35) e all?interno della finestra (140), in modo tale da formare una seconda apertura (60) che si estende attraverso il secondo strato dielettrico (156), detta seconda apertura (60) avendo una rispettiva porzione interna, che ? in comunicazione con la sottostante finestra (140), e una rispettiva porzione perimetrale, che ? delimitata inferiormente da una porzione della struttura di barriera (35); e successivamente
- attraverso detta maschera temporanea (159), rimuovere selettivamente la porzione del primo strato dielettrico (114) che chiude inferiormente la finestra (140), in modo da formare detta prima apertura (50).
9. Processo di fabbricazione secondo le rivendicazioni 7 o 8, comprendente formare detta prima regione conduttiva (24) tramite deposizione non elettrolitica.
10. Processo di fabbricazione secondo la rivendicazione 9, comprendente inoltre formare, tramite deposizione non elettrolitica, una seconda regione conduttiva (26) sulla prima regione conduttiva (24).
11. Processo di fabbricazione secondo una qualsiasi delle rivendicazioni da 7 a 10, in cui la struttura di barriera (35) include una pila di una o pi? regioni di barriera (37, 39) formate da uno o pi? materiali conduttivi adatti per impedire la diffusione di contaminanti metallici e alogeni attraverso la struttura di barriera (35).
IT102021000017021A 2021-06-29 2021-06-29 Dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e relativo processo di fabbricazione IT202100017021A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT102021000017021A IT202100017021A1 (it) 2021-06-29 2021-06-29 Dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e relativo processo di fabbricazione
US17/848,050 US20220415705A1 (en) 2021-06-29 2022-06-23 Integrated electronic device with a pad structure including a barrier structure and related manufacturing process
EP22181496.5A EP4113598A3 (en) 2021-06-29 2022-06-28 Integrated electronic device with a pad structure including a barrier structure and related manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000017021A IT202100017021A1 (it) 2021-06-29 2021-06-29 Dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e relativo processo di fabbricazione

Publications (1)

Publication Number Publication Date
IT202100017021A1 true IT202100017021A1 (it) 2022-12-29

Family

ID=77802111

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000017021A IT202100017021A1 (it) 2021-06-29 2021-06-29 Dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e relativo processo di fabbricazione

Country Status (3)

Country Link
US (1) US20220415705A1 (it)
EP (1) EP4113598A3 (it)
IT (1) IT202100017021A1 (it)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170194152A1 (en) * 2015-12-31 2017-07-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device, film stack and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069381A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170194152A1 (en) * 2015-12-31 2017-07-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device, film stack and manufacturing method thereof

Also Published As

Publication number Publication date
US20220415705A1 (en) 2022-12-29
EP4113598A2 (en) 2023-01-04
EP4113598A3 (en) 2023-05-24

Similar Documents

Publication Publication Date Title
TWI543241B (zh) 電容器及其製造方法
US20110062552A1 (en) Semiconductor device
JP2006054486A (ja) 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法
US9406609B1 (en) Opening structure and manufacturing method thereof and interconnection structure
IT201800000947A1 (it) Piastrina a semiconduttore con condensatore sepolto, e metodo di fabbricazione della piastrina a semiconduttore
JP6372524B2 (ja) 半導体装置及びその製造方法
US20090286396A1 (en) Method for manufacturing a semiconductor device having a stepped through-hole
TWI557914B (zh) Semiconductor element and manufacturing method thereof
IT202100017021A1 (it) Dispositivo elettronico integrato con una struttura di piazzola includente una struttura di barriera e relativo processo di fabbricazione
CN112885772B (zh) 半导体结构的制备方法
TWI391999B (zh) 半導體裝置及其製造方法
US6930038B2 (en) Dual damascene partial gap fill polymer fabrication process
US20050139886A1 (en) Capacitor for semiconductor device and fabricating method thereof
JP5502468B2 (ja) 半導体装置の製造方法および半導体装置
KR100830576B1 (ko) 반도체 장치 및 그 형성 방법
US20060163669A1 (en) Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby
CN111640674B (zh) 带有阶梯型氧化层半导体器件及其制作方法
JPS63174359A (ja) 固体撮像装置
US5937306A (en) Method of fabricating a capacitor of a semiconductor device
US10290543B1 (en) Method for manufacturing semiconductor device
US20070096250A1 (en) Semiconductor device and method of manufacturing the same
TWI571907B (zh) 開口結構及其製造方法以及內連線結構
IT202100014180A1 (it) Circuito elettronico integrato includente una piastra di campo per la riduzione locale del campo elettrico e relativo processo di fabbricazione
JP2022170768A (ja) 半導体装置の製造方法
KR101164995B1 (ko) 반도체 장치의 제조방법