HU182506B - Emitter arrangement for mosfet - Google Patents
Emitter arrangement for mosfet Download PDFInfo
- Publication number
- HU182506B HU182506B HU79IE891A HUIE000891A HU182506B HU 182506 B HU182506 B HU 182506B HU 79IE891 A HU79IE891 A HU 79IE891A HU IE000891 A HUIE000891 A HU IE000891A HU 182506 B HU182506 B HU 182506B
- Authority
- HU
- Hungary
- Prior art keywords
- emitter
- regions
- region
- conductivity
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 description 37
- 238000009792 diffusion process Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002860 competitive effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 125000004437 phosphorous atom Chemical group 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
KivonatExtract
A találmány szerinti nagyteljesítményű MOSFET nagyszámú, szorosan egymás mellett elhelyezett, sokszög alakú emittert (source) tartalmaz egy félvezetőtest egyik felületén. Egy hosszúkás vezérlő elektróda (gate) van elhelyezve a sokszög alakú emitterek között. A vezérlő elektróda két csatornával működik együtt, amelyek a szomszédos emitterekhez tartoznak és vezérlik az emitter elektródáról a csatornán át történő vezetést a füvezetőkristály átellenes felületén levő kollektor (drain) elektródához. A csatorna melletti és a szomszédos emitterek közötti vezetőtartomány viszonylag nagy vezetőképességű a csatornának az emittereket tartalmazó felszíne közelében. A sokszög alakú emitterek előnyösen hatszögletűek, úgyhogy a szomszédos emitterek közötti távolságok viszonylag állandóak az eszköz egész felületén. Mindegyik sokszög alakú tartomány egy viszonylag mély központi résszel és egy sekély külső résszel rendelkezik. A sekély külső rész általában egy gyűrű alakú emitter tartomány alatt helyezkedik el. A mély központi rész egy alumínium elektróda alatt van kialakítva, és elegendően mély ahhoz, hogy az alumíniumrészecskék ne hatoljanak át rajta teljesen.The high performance MOSFET of the present invention comprises a plurality of closely spaced, polygonal source emitters on one surface of a semiconductor body. An elongated control electrode (gate) is positioned between the polygonal emitters. The control electrode cooperates with two channels belonging to adjacent emitters and controls the passage from the emitter electrode through the channel to the collector (drain) electrode on the opposite surface of the grass crystal. The conductive region adjacent to the channel and adjacent emitters has a relatively high conductivity near the channel surface containing the emitters. Polygonal emitters are preferably hexagonal so that the distances between adjacent emitters are relatively constant over the entire surface of the device. Each polygonal region has a relatively deep central portion and a shallow outer portion. The shallow outer portion is generally located below an annular emitter region. The deep central portion is formed beneath an aluminum electrode and deep enough to prevent the aluminum particles from penetrating completely.
-1182506-1182506
1825)61825) 6
A találmány tárgya emitter elrendezés MOSFET számára, pontosabban a találmány olyan új szerkezetre vonatkozik MOSFET eszköz számára, amely lehetővé teszi a nagyteljesítményű alkalmazást viszonylag nagy zárófeszültség és különösen alacsony áteresztőirányú ellenállás mellett.BACKGROUND OF THE INVENTION The present invention relates to an emitter arrangement for a MOSFET, more particularly to a novel structure for a MOSFET device that enables high power application with relatively high closing voltages and particularly low pass-through resistance.
A bipoláris tranzisztor fő előnye a MOSFET-tel szemben, hogy a bipoláris tranzisztor áteresztőirányú ellenállása a vezető réteg területegységére számítva igen alacsony. A MOSFET tranzisztornak számos előnye van a bipoláris tranzisztorral szemben, így a nagyon nagy kapcsolási sebesség, az igen nagy erősítése és a kisebbségi töltéshordozókon alapuló eszközök által mutatott másodlagos karakterisztika letörés hiánya. Azonban, mivel a MOSFET tranzisztornak nagy az áteresztőirányú ellenállása,' használata korlátozott nagyteljesítményű kapcsolóként.The main advantage of a bipolar transistor over MOSFET is that the transmittance of the bipolar transistor is very low per unit area of the conductor layer. The MOSFET transistor has a number of advantages over the bipolar transistor, including very high switching speeds, very high amplification, and the lack of secondary characteristic breakage of devices based on minority charge carriers. However, since the MOSFET transistor has a high throughput resistance, its use as a high power switch is limited.
A találmánnyal olyan új nagyteljesítményű MOSFET eszközt hozunk létre, amelynek kicsi az áteresztőirányú ellenállása, úgy hogy az eszköz a kapcsolótípusú alkalmazásoknál versenyképessé válik a bipoláris eszközökkel, és egyidejűleg megtartja valamennyi előnyét is azokkal szemben. Részletesebben, a találmány szerint az eszköz területegységenkénti áteresztőirányú ellenállása legalább felére csökken, összehasonlítva a korábbi MOSFET típusú eszközök legkisebb felületegységenkénti ellenállásával.The present invention provides a new high-performance MOSFET device with low throughput resistance so that the device becomes competitive with switch-type applications and at the same time retains all its advantages. More specifically, according to the invention, the permeability per unit area of the device is reduced by at least half compared to the minimum per unit area resistance of previous MOSFET devices.
A találmány egyik kiviteli alakjánál két emitter (source) van elhelyezve egy félvezető lemez ugyanazon felületén, egymástól oldalirányban. A vezérlő elektróda (gate) egy hagyományos oxidrétegen a két emitter között helyezkedik el. Két p-típusú vezetőcsatorna van a vezérlő elektróda alatt kialakítva, és a csatornákat egymástól egy n-típusú réteg választja el. Az egyes emitterekből kiinduló áram átfolyhat a hozzá tartozó csatornán (a csatornát meghatározó inverziós réteg keletkezése után), úgyhogy többségi töltéshordozók haladhatnak át az elválasztórétegen, és a félvezető lemezen vagy chip-en a kollektor (órain) felé. A kollektor a félvezető ellentétes felületén vagy az emitter elektródától oldalirányban levő felületen lehet kialakítani. Ez az elrendezés a D—MOS eszköz kívánatos gyártástechnológiájával készíthető, ami lehetővé teszi a különböző elektródák és csatornák pontos kialakítását, valamint különlegesen rövid csatornahosszak alkalmazását. Ezt a megoldást korábban MOSFET jel-típusú készülékhez írták le, de a javasolt szerkezet nem egyezik meg az általánosan használt jel-MOSFET szerkezetével.In one embodiment of the invention, two sources are disposed on the same surface of a semiconductor disk, laterally side by side. The control electrode (gate) is located on a conventional oxide layer between the two emitters. There are two p-type guide channels formed underneath the control electrode and the channels are separated by a n-type layer. The current from each emitter may flow through its associated channel (after the inversion layer defining the channel) so that the majority of charge carriers can pass through the separator layer and semiconductor disk or chip toward the collector (clock). The collector may be formed on the opposite surface of the semiconductor or laterally on the emitter electrode. This arrangement can be made with the desirable manufacturing technology of the D-MOS device, which allows the precise design of the various electrodes and channels and the use of extremely short channel lengths. This solution has previously been described for a MOSFET signal type device, but the proposed structure is not the same as the commonly used signal MOSFET structure.
Az eszköz alapvetően egy n(-) szubsztráton van kialakítva, amelynek viszonylag nagy a fajlagos ellenállása, ami ahhoz szükséges, hogy biztosítsuk az eszköz nagy zárófeszültségét. Például egy 400 Voltos eszköz számára az n(-) tartomány fajlagos ellenállása kb. 20 Ohmos. Azonban ugyanez a nagy fajlagos ellenállás okozza a MOSFET eszköz nagy áteresztőirányú ellenállását, amikor azt teljesítménykapcsolóként használják.The device is essentially formed on a n (-) substrate which has a relatively high specific resistance required to provide a high closing voltage of the device. For example, for a 400 Volt device, the specific resistance of the n (-) range is approx. 20 Ohms. However, the same high specific resistance causes a high throughput resistance of the MOSFET device when used as a power switch.
A találmány szerint úgy találtuk, hogy a központi kristálytartornány felső részében, amelybe a két inverziós réteg áramot táplál be a kollektorhoz vezető úton, a központi tartomány közvetlenül a vezérlő elektróda oxidrétege alatt viszonylag kis fajlagos ellenállású anyagból készíthető például n(+) diffúzióval a csatomatartományba, anélkül, hogy ez rontaná az eszköz zárófeszültségét.According to the invention, it has been found that in the upper part of the central crystal turret, into which the two inversion layers feed current to the collector, the central region can be made directly under the oxide layer of the control electrode with relatively low resistivity, e.g. without compromising the closing voltage of the device.
Pontosabban a találmány szerint a csatorna a vezérlő elektróda oxidrétege alatt egy felső résszel, továbbá a kollektor felé terjedő alsó résszel rendelkezik. Az alsó rész nagy fajlagos ellenállású, ami a nagy zárófeszültséghez szükséges, és mélysége az eszköz kívánt zárófeszültségétöl függ. így például egy 400 Voltos eszköznél az alsó n(-) tartomány mélysége kb. 35 gm, míg egy 90 Voltos eszköznél ez a mélység kb. 8gm; más mélységeket is lehet alkalmazni az eszköz kívánt zárófeszültségétől függően a szükséges vastagabb kiürítéses réteg biztosításához, ami megakadályozza az átütéseket zárófeszültség fennállása esetén. A közös csatorna felső részét jól vezető n(+) anyagból készítjük kb.More specifically, according to the invention, the channel has an upper portion below the oxide layer of the control electrode and a lower portion extending towards the collector. The lower part has a high specific resistance, which is necessary for the high closing voltage, and its depth depends on the desired closing voltage of the device. For example, for a 400 Volt device, the lower n (-) range has a depth of approx. 35 gm, while for a 90 volt device this depth is approx. 8gm; other depths may be used, depending on the desired closing voltage of the device, to provide the thicker discharge layer required, which prevents breakouts in the presence of a closing voltage. The upper part of the common channel is made of well conductive n (+) material.
3-6 gm mélységben. Úgy találtuk, hogy ez nem csökkenti az eszköz zárófeszültséggel szemben tanúsított ellenállóképességét. Azonban ez a megoldás az eszköz területegységenkénti áteresztőirányú ellenállását egy kettesnél nagyobb tényezővel csökkenti. Az így nyert eszköz versenyképessé válik a szokásos nagyteljesítményű bipoláris kapcsolóeszközökkel, mivel megtartja a MOSFET eszközök valamennyi előnyét a bipoláris eszközökkel szemben, és most már az áteresztőirányú ellenállása is viszonylag kicsivé válik, ami eddig a bipoláris eszközök fő előnye volt.3-6 gm deep. It has been found that this does not decrease the resistance of the device to the closing voltage. However, this solution reduces the permeability of the device per unit area by a factor greater than two. The resulting device becomes competitive with conventional high performance bipolar switching devices as it retains all the benefits of MOSFET devices over bipolar devices and now has a relatively low throughput resistance, which has been a major benefit of bipolar devices.
A találmánnyal tehát olyan új nagyteljesítményű MOSFET eszközt hozunk létre, amelynek alacsony az áteresztőirányú ellenállása, az eszköz kialakításában igen nagy tömörség érhető el, továbbá az eszköz viszonylag egyszerű maszkokkal gyártható. Ezenkívül az eszköz kapacitása viszonylag kicsi.Thus, the present invention provides a new high performance MOSFET device having a low permeability resistance, a high degree of compactness in the design of the device and a relatively simple mask design. In addition, the device has a relatively small capacity.
Az egyes külön-külön elhelyezett emitterek a találmány egy előnyös kiviteli alakjánál sokszög alakúak, mégpedig előnyösen hatszögűek, ami biztosítja az állandó elhelyezési távolságot a félvezetőtömb felületén elhelyezett emitterek fő hosszirányában. Igen nagyszámú kisméretű hatszögletű emitter alakítható ki a félvezetőtömb ugyanazon felületén egy adott eszköz számára. Például hatezerhatszáz hatszögletű emitterzóna hozható létre egy kb.Each of the individually positioned emitters in a preferred embodiment of the invention is polygonal, preferably hexagonal, which provides a constant positioning distance in the major longitudinal direction of the emitters located on the surface of the semiconductor array. A large number of small hexagonal emitters can be formed on the same surface of the semiconductor array for a given device. For example, you can create a six thousand six hundred hexagonal emitter zone in an approx.
2,5 x 3,6 mm nagyságú chipfelületen és ezzel kb. 0,6 m effektív csatornaszélesség valósítható meg, ami biztosítja az eszköz igen nagy áramkapacitását.2.5 x 3.6 mm chip size and approx. An effective channel width of 0.6 m can be achieved, which ensures very high current capacity of the device.
A szomszédos emitterek közötti térben poliszilícium vezérlő elektróda vagy bármely más vezérlő elektróda szerkezet alakítható ki, amely az eszköz felületén hosszúkás vezérlő elektróda nyúlványokkal érintkezik, ami biztosítja a jó érintkezést az eszköz egész felületén.In the space between adjacent emitters, a polysilicon control electrode or any other control electrode structure may be formed which contacts the elongated control electrode projections on the device surface, providing good contact over the entire device surface.
Valamennyi sokszögű emitter tartomány egy vezetőréteggel érintkezik, amely az egyes sokszögletű emitterekkel az emittertartományt fedő szigetelőrétegben kialakított nyílásokon át van összekötve, amely nyílások a szokásos D—MOS fotolitografikus technikával készíthetők. Ezután egy emitter érintkező felületet alakítunk ki az emitterkivezetés számára, és egy vezérlő elektróda érintkezőfelületet a hosszúkás vezérlő elektróda nyúlványok számára, továbbá egy kollektor érintkezőfelületet a félvezetőeszköz másik felületén.Each polygonal emitter region is in contact with a conductive layer which is connected to each polygonal emitter through apertures formed in the insulating layer covering the emitter region, which apertures can be made using conventional D-MOS photolithographic techniques. An emitter contact surface is then provided for the emitter terminal and a control electrode contact surface for the elongated control electrode projections and a collector contact surface on the other surface of the semiconductor device.
-3182506-3182506
Sok ilyen eszköz valósítható meg egyetlen félvezető lemezen, és az egyes elemek bemetszéssel vagy bármely más megfelelő módszerrel különíthetők el egymástól.Many such devices can be implemented on a single semiconductor disk, and the individual elements can be separated by incision or any other suitable method.
A találmány egy másik jellemzője szerint a p-típusú tartomány, amely a vezérlő elektróda oxidrétege alatti csatornát alkotja, egy viszonylag mélyen diffundált réteggel rendelkezik az emitter alatt, úgyhogy a p-típusú diffúziós tartomány nagy görbületi sugárral rendelkezik az n(-) epitaxiális rétegben, amely az eszköz alapját képező testet alkotja. Ez a mélyebb diffúzió vagy mélyebb réteg javítja a feszültséggrandienst az eszköz szélén, és így lehetővé teszi az eszköz használatát nagyobb zárófeszültségek esetén is.In another aspect of the invention, the p-type region, which forms a channel beneath the oxide layer of the control electrode, has a relatively deep diffused layer below the emitter, so that the p-type diffusion region has a large curvature radius in the n (-) epitaxial layer. which forms the body on which the device is based. This deeper diffusion or deeper layer improves the voltage gradient at the edge of the device and thus allows the device to be used at higher closing voltages.
A találmány tárgyát a továbbiakban kiviteli példák és rajzok alapján ismertetjük részletesebben. A rajzokon azThe invention will now be described in more detail with reference to embodiments and drawings. In the drawings it is
1. ábra a találmány szerint készült nagyteljesítményű MOSFET chip felülnézete, amely elsősorban a két emitter és a vezérlő elektróda fémezési mintáját szemlélteti, aFIG.
2. ábra az 1. ábra 2—2 vonala mentén vett keresztmetszet, aFigure 2 is a cross-sectional view taken along line 2-2 of Figure 1, a
3. ábra a 2. ábrához hasonló keresztmetszet, amely az 1. és 2. ábra szerinti chip gyártási folyamatának kezdő lépését mutatja, különösen a p(+) érintkező implantálását és a diffúziót, aFigure 3 is a cross-sectional view similar to Figure 2 showing the initial step in the manufacturing process of the chip of Figure 1 and 2, in particular implantation and diffusion of the p (+) contact;
4. ábra a gyártási folyamat második lépését mutatja, az n(+) implantációt és a diffúáót, azFigure 4 shows the second step of the manufacturing process, the n (+) implantation and the diffuser, the
5. ábra az 1. és a 2. ábra szerinti chip gyártási folyamatának egy további lépése, a csatorna implantáció és a diffúzió, aFigure 5 is a further step in the manufacturing process of the chip of Figures 1 and 2, channel implantation and diffusion,
6. ábra a gyártási folyamat egy további lépése, az emitter kialakítása és a diffúzió; ez megelőzi az utolsó lépést, a vezérlő elektróda oxidjának kivágását a fémezési lépés számára, amelynek eredményeként létrejön a 2. ábra szerinti eszköz, aFigure 6 is a further step in the manufacturing process, emitter design and diffusion; this precedes the final step of cutting out the oxide of the control electrode for the metallization step, resulting in the device of FIG.
7. ábra a találmány egy második kiviteli alakjánál a fémezési minta felülnézete, aFigure 7 is a plan view of a metallization pattern in a second embodiment of the invention, a
8. ábra a 7. ábra 8—8 vonala mentén vett keresztmetszet, aFigure 8 is a cross-sectional view taken along line 8-8 of Figure 7, a
8a. ábra a 2. ábrához hasonlóan egy módosított emitter-érintkező elrendezést mutat, a8a. Figure 2A shows a modified emitter contact arrangement similar to Figure 2, a
9. ábra a 2. ábra szerinti eszköz áteresztőirányú áramkarakterisztikája, ahol az oxidréteg alatti tartomány n(-) anyagból van, aFig. 9 is a transverse current characteristic of the device of Fig. 2, wherein the region below the oxide layer is composed of n (-) materials,
10. ábra a 2. ábra szerinti eszköz karakterisztikája, amely eszköznél az oxidréteg alatti tartomány jó vezetőképességű n(+) anyagból van, aFig. 10 is a view showing the characteristic of the device of Fig. 2, wherein the device under the oxide layer is of high conductivity n (+) material;
11. ábra egy félvezető lemezen kialakított eszköz felülnézete a félvezető lemez megmaradó részéről való leválasztás előtt, aFigure 11 is a plan view of a device formed on a semiconductor disk before being disconnected from the remainder of the semiconductor disk,
12. ábra a vezérlőelektróda egy nagyított részlete, amely a vezérlő elektróda érintkezők és az emitter sokszögek viszonyát mutatja a vezérlő elektróda környezetében, aFigure 12 is an enlarged detail of the control electrode showing the relationship between the control electrode contacts and the emitter polygons around the control electrode;
13. ábra az emitter tartomány egy kis részének részlete az eszköz gyártási folyamatának egy fázisában, aFigure 13 is a detail of a small portion of the emitter region during a phase of the device manufacturing process, a
14. ábra a 13. ábra 14-14 vonala mentén vett keresztmetszet, és aFigure 14 is a cross-sectional view taken along line 14-14 of Figure 13;
15. ábra a 14. ábrához hasonlóan vett metszet, amely egy poliszih'cium vezérlő elektróda, egy emitter elektróda, egy kollektorelektróda kialakítását 5 mutatja a félvezető lemezen.Fig. 15 is a sectional view similar to Fig. 14 showing the formation of a polysihcium control electrode, an emitter electrode, and a collector electrode 5 on the semiconductor plate.
Az új MOSFET eszköz találmány szerinti első kiviteli alakját az 1-2. ábra mutatja, ahol az szilícium egy kristályból (vagy más alkalmas anyagból) 10 álló 20 chip látható az elektródákkal, amelyek a 21 szerpentin alakjában vannak kiképezve, ami jól látható az 1. ábrán, annak érdekében, hogy növekedjék az eszköz áramvezető tartománya. Más geometriai alakok is használhatók. Az ábrázolt eszköz zárófeszültsége kb. 400 Volt, és áteresztöirányú ellenállása kisebb, mint kb. 0,4 Ohm, 50 cm csatornaszélesség mellett. 90-400 Volt zárófeszültséggel rendelkező eszközöket készítettünk. A 40 Voltos esz2θ közök 30 Amperes impulzusáram szállítására képesek. A 90 Voltos eszköz áteresztőirányú ellenállása kb. 0,1 Ohm, 50 cm csatomaszélesség mellett, és a szállított impulzusáram kb. 100 Amper is lehet. Nagyobb és kisebb feszültségű eszközök szintén 25 készíthetők megfelelő változó csatornaszélességgel.The first embodiment of the new MOSFET device according to the invention is illustrated in Figs. shows where the silicon single crystal (or other suitable material) 10 of 20 chips is shown with the electrodes 21 formed in the serpentine form, as can be seen in Figure 1, in order to increase the range of current-carrying device. Other geometric shapes can be used. The closing voltage of the device shown is approx. 400 volts and transmittance resistance less than approx. 0.4 Ohm with 50 cm channel width. Devices with 90-400 volts closing voltage were made. The 40 Volt bays are capable of carrying a 30 Amp pulse current. The through resistance of the 90 volt device is approx. 0.1 Ohm at 50 cm cable width and the impulse current delivered is approx. Can be up to 100 Amps. Higher and lower voltage devices can also be made to the changing channel 25 width.
A jelenleg ismert MOSFET eszközök a fent említettnél sokkal nagyobb áteresztőirányú ellenállással rendelkezik. Például egy az általunk javasolt eszközhöz hasonló, de ismert módon gyártott 400 Voltos 30 MOSFET áteresztőirányú ellenállása jóval nagyobb, mint 1,5 Ohm, szemben a találmány szerinti eszköz kb. 0,4 Ohmnál kisebb áteresztőirányú ellenállásával. Ezenkívül a találmány szerinti MOSFET kapcsolóeszköz rendelkezik a MOSFET eszközök valamennyi 35 kívánt előnyével, mivel többségi töltéshordozókkal működik. Ezek az előnyök magukban foglalják a nagy kapcsolási sebességet, a nagy erősítést és a kisebbségi töltéshordozókkal működő eszközöknél mutatkozó másodlagos karakterisztika letörés hiá40 nyát·Current MOSFET devices have much higher throughput resistance than those mentioned above. For example, a 400 V MOSFET of 30 volts in a known manner, manufactured in a known manner, has a much greater resistance than 1.5 Ohm, whereas the device of the present invention has an approx. With a throughput resistance of less than 0.4 Ohm. In addition, MOSFET switching device according to the invention possesses all the desired advantages of the MOSFET 35 devices, as it operates majority charge carriers. These advantages include high switching speed and high gain operational differences of minority carrier devices with a secondary breakdown characteristics for hiá40 n y ·
Az 1. és 2. ábra szerinti eszköz két 22, 23 emitter elektródával rendelkezik, amelyeket a 24 vezérlő elektróda választ el egymástól. A 24 vezérlő elektróda a félvezetőtömb felületéhez van rögzítve, de 45 attól a szilícium-dioxidból álló 25 oxidréteg választja el. A 24 vezérlő elektróda 25 oxidrétege által képzett 21 szerpentin 50 cm hosszú és 667 kanyarulattal rendelkezik, amit az 1. ábrán egyszerűsítve tüntettünk fel. Más csatornaszélességek is alkalmazha50 tók. A 22 és 23 emitter elektródák oldalirányban terjedhetnek ki, amint azt az ábrákon feltüntettük, és az így keletkező lemezek elősegítik a kiürítéses tartomány szétterjedését zárófeszültség mellett. A 22 és 23 emitter elektródák mindegyike áramot 55 szolgáltat egy közös 26 kollektor elektróda felé, amely a félvezető lemez alsó részére van rögzítve. Az eszköz viszonylagos méreteit, különösen vastagságát, az áttekinthetőség kedvéért erősen torzítva ábrázoltuk a 2. ábrán. A szilíciumból álló 20 chip 60 (vagy lemez) egy n(+) szubsztráton van kialakítva, amelynek vastagsága kb. 0,36 mm. A szubsztráton egy n(—) epitaxiális réteg van elhelyezve, amelynek vastagsága és fajlagos ellenállása a kívánt zárófeszültségtől függ. Valamennyi réteg-átmenet ebben az epi65 taxiális rétegben van kialakítva, amelynek viszonylagThe device of Figures 1 and 2 has two emitter electrodes 22, 23 which are separated by a control electrode 24. The control electrode 24 is fixed to the surface of the semiconductor array but is separated by a layer 25 of silicon dioxide. The serpentine 21 formed by the oxide layer 25 of the control electrode 24 has a length of 50 cm and a bend of 667, which is shown in simplified form in FIG. Other channel widths can also be used. The emitter electrodes 22 and 23 may extend laterally, as shown in the figures, and the resulting discs will facilitate the expansion of the discharge region at a closing voltage. Each of the emitter electrodes 22 and 23 supplies current 55 to a common collector electrode 26 mounted on the underside of the semiconductor plate. The relative dimensions of the device, in particular its thickness, are strongly distorted for clarity in Figure 2. The silicon chip 20 (or plate) 60 is formed on a n (+) substrate having a thickness of approx. 0.36 mm. A n (-) epitaxial layer is deposited on the substrate, the thickness and specific resistance of which depend on the desired barrier voltage. All layer transitions are formed in this epi65 taxal layer, which is relatively
-4182506 nagy fajlagos ellenállása lehet. A leírt kiviteli alaknál az epitaxiális réteg vastagsága kb. 35 μτη, fajlagos ellenállása pedig kb. 20 Ohmcm. Egy 90 Voltos eszköz számára az epitaxiális réteg kb. 10 pm vastag lehet, fajlagos ellenállása pedig kb. 2,5 Ohmcm. Egy 50 cm-es csatomaszélesség is alkalmazható az eszköz kívánt áramkapacitásának biztosítására.-4182506 may have a high specific resistance. In the embodiment described, the epitaxial layer has a thickness of approx. 35 μτη and a specific resistance of approx. 20 Ohmcm. For a 90 Volt device, the epitaxial layer will be approx. 10 µm thick with a specific resistance of approx. 2.5 Ohmcm. A 50 cm hitch width can also be used to provide the device with the desired current capacity.
A találmány egy előnyös kiviteli alakjánál egy hosszúkás szerpentin alakú p(+) vezetőtartomány van kialakítva mindegyik 22 és 23 emitter elektróda alatt, amely így az 1. ábrán feltüntetett 21 szerpentin körül helyezkedik el. Ezeket a p(+) tartományokat a 2. ábrán a p(+) típusú, 30, illetve 31 tartományok jelölik, és ezek hasonlóak, mint az ismert megoldásoknál, kivéve azt, hogy a p(+) tartomány maximális mélysége sokkal nagyobb annak érdekében, hogy nagy görbületi sugarat hozzunk létre. Ez lehetővé teszi, hogy az eszköz ellenálljon nagy zárófeszültségeknek is. Például a 30 és 31 tartományok mélysége kb. 4 μηι (2. ábra X méret), illetve kb. 3 μτη. (2. ábra Y méret).In a preferred embodiment of the invention, an elongated serpentine-shaped conductive region p (+) is formed beneath each of the emitter electrodes 22 and 23 and is thus located around the serpentine 21 shown in FIG. These p (+) ranges are depicted in Fig. 2 as p (+) types 30 and 31, respectively, and are similar to the prior art except that the maximum depth of the p (+) range is much greater in order to obtain large create a radius of curvature. This allows the device to withstand high closing voltages. For example, the ranges 30 and 31 have a depth of approx. 4 μηι (size 2 in Figure 2) or approx. 3 μτη. (Figure 2, Y size).
D—MOS gyártási technológia alkalmazásával két n(+) típusú 32 és 33 tartományt alakítunk ki a 22, illetve 23 emitter elektródák alatt, és a p(+) típusú 30, 31 tartományokkal az n-típusú 34, illetve 35 csatornákat hozzuk létre. A 34 és 35 csatornák a 24 vezérlő elektróda 25 oxidréteg alatt helyezkednek el, és a 24 vezérlő elektródán alkalmazott megfelelő előfeszültség hatására lehetővé válik a vezetés a 23 és a 22 emitter elektródákról az inverziós rétegen át a 24 vezérlő elektróda alatt elhelyezkedő központi tartományba, és azután a 26 kollektor elektródájához. A 34 és 35 csatornák hosszúsága kb. 1 μτη.Using D-MOS fabrication technology, two n (+) type regions 32 and 33 are formed underneath the emitter electrodes 22 and 23, respectively, and the p (+) type regions 30, 31 generate n-type channels 34 and 35, respectively. Channels 34 and 35 are located under the control electrode 24 under the oxide layer 25, and the appropriate bias applied to the control electrode 24 allows conduction from the emitter electrodes 23 and 22 through the inversion layer to the central region below the control electrode 24, and to the collector 26 electrode. The lengths of channels 34 and 35 are approx. 1 μτη.
Korábban szükségesnek tartották, hogy a 34 és 35 csatornák közötti (és a 30 és 31 tartományok közötti) központi n(—) tartomány nagy fajlagos ellenállású legyen, hogy biztosítsa az eszköz ellenállóképességét nagy zárófeszültségekkel szemben. Azonban a viszonylag nagy vezetőképességű n(-) anyag lényeges tényező az eszköz nagy áteresztőirányú ellenállásához.Previously, it was considered necessary to have a high specific resistivity in the central n (-) region between channels 34 and 35 (and between regions 30 and 31) in order to ensure the resistance of the device to high closing voltages. However, the relatively high conductivity n (-) material is an essential factor for the high permeability of the device.
A jelen találmány egy lényeges jellemzőjével összhangban ennek a központi tartománynak egy lényeges része viszonylag jó vezető és az n(+) típusú 40 tartományból áll, amely közvetlenül a 24 vezérlő elektróda 25 oxidrétege alatt helyezkedik el. A 40 tartomány mélysége kb. 4 μτη és kb. 3-6gm-ig terjedhet. Bár ennek pontos vezetőképessége nem ismert, és a mélységgel változik, vezetőképessége mégis nagy az alatt levő n(—) tartományéhoz képest. Pontosabban az n(+) típusú 40 tartomány olyan nagy vezetőképességgel rendelkezik, amelyet a teljes ionimplantációs dózis határoz meg, ami kb. 1 x 1012—1 x 10*4 foszfor atom/cm2 50 kV feszültségen, amelyet 1150 °-C-1250 °C-on 30—240 perc időtartam folyamán végrehajtott diffúzió követ. Úgy találtuk, hogy ennek a 40 tartománynak diffúzióval vagy más művelettel nagy vezetőképességű n(+) anyaggá való alakításával az eszköz jellemzői lényegesen javulnak, és az eszköz áteresztőirányú ellenállása egy kettőnél nagyobb tényezővel csökken. Ezenkívül megállapítható, hogy a nagy vezetőképességű 40 tartomány nem csökkenti az eszköz zárófeszültségét. Ennek megfelelően a 24 vezérlő elektróda 25 oxidrétege alatti és a 34 és 35 csatornák közötti tartomány nagyobb vezetőképességűvé alakításával a kész nagyteljesítményű kapcsolóeszköz áteresztőirányú ellenállása lényegesen csökken így a MOSFET eszköz ebből a szempontból versenykepessé válik egy megfelelő bipoláris eszközzel, és egyidejűleg megmarad a MOSFET többségi töltéshordozókkal való működésének valamennyi előnye.In accordance with an essential feature of the present invention, a substantial portion of this central region is a relatively good conductor and consists of a n (+) type region 40 located just below the oxide layer 25 of the control electrode 24. The depth of the region 40 is approx. 4 μτη and approx. It can range from 3-6gm. Although its exact conductivity is unknown and varies with depth, its conductivity is still high relative to the n (-) range below. Specifically, the n (+) type 40 region has a high conductivity, which is determined by the total ion implantation dose, which is about 10,000. 1 x 10 12 - 1 x 10 * 4 phosphorus atoms per cm 2 at 50 kV followed by diffusion at 1150 ° C to 1250 ° C for 30-240 minutes. It has been found that converting this region 40 to diffusion or other operation to a highly conductive n (+) material improves substantially the characteristics of the device and reduces the permeability of the device by more than one factor. In addition, it can be seen that the high conductivity region 40 does not reduce the closing voltage of the device. Accordingly, by making the conductor 24 below the oxide layer and between the channels 34 and 35 more conductive, the throughput resistance of the finished high power switching device is substantially reduced so that the MOSFET device becomes competitive with an appropriate bipolar device and at the same time all the benefits of its operation.
Az 1. és 2. ábrák fenti leírásában feltételeztük, hogy a 34 és 35 csatornák p(+) típusú anyagból vannak, és ennek megfelelően n-típusú vezetést végeznek, létrehozva egy többségi töltéshordozós vezetést végző csatornát a 22 és 23 emitter elektródáktól a központi 40 tartományig, egy megfelelő vezérlő feszültség alkalmazása mellett. Belátható azonban, hogy ezek a vezetési típusok felcserélhetők, úgyhogy az eszköz p-típusú csatornával is működhet, és nemcsak az itt leírt n-csatomával.In the above description of Figures 1 and 2, it is assumed that channels 34 and 35 are of p (+) type material and accordingly conduct n-type conduction, creating a majority charge carrier conduit from emitter electrodes 22 and 23 at central 40 up to a range with an appropriate control voltage. However, it will be appreciated that these conduction types are interchangeable, so that the device may operate with a p-type channel, and not only with the n-channel described herein.
Egy olyan eljárást, amellyel az 1. és 2. ábrán látható készülékek létrehozhatók, a 3-6. ábrák szemléltetik. A 3. ábra szerint a 20 chip n(+) anyag, amelynek tetején egy n(-) epitaxiális réteg van kialakítva. A 20 chipen egy vastag 50 oxidréteg, abban pedig az 51 és 52 ablakok vannak kialakítva. Az 51 és 52 ablakokat bóratomokkal sugározzák be egy ionimplantáló berendezésben: és ezzel p(+) tartományokat alakítunk ki. Ezután az implantált bőr atomokat mélyebbre diffundáltatjuk az alaplemezbe, létrehozva a lekerekített p(+) koncentrációjú tartományt, amelyet a 3. ábra mutat, és amelynek mélysége kb. 4 μτη. A diffúzió folyamán vékony 53 és 54 oxidrétegek keletkeznek az 51 és 52 ablakokon.A method for creating the devices shown in Figures 1 and 2 is illustrated in Figs. are illustrated. 3, the chip 20 is a n (+) material with a n (-) epitaxial layer on top. The chip 20 has a thick oxide layer 50 having windows 51 and 52 therein. The windows 51 and 52 are irradiated with boron atoms in an ion implantation device to form p (+) ranges. The implanted skin atoms are then diffused deeper into the baseplate to form the rounded p (+) concentration range shown in Figure 3 with a depth of approx. 4 μτη. During diffusion, thin oxide layers 53 and 54 are formed on the windows 51 and 52.
A 4. ábrán látható, hogy a 61 és 62 ablakok vannak vágva az 50 oxidrétegbe, és n(+) implantációt hajtunk végre az n(+) típusú 63 és 64 tartományok létrehozására az n(—) epitaxiális rétegben. Ezt az n(+) implantációt foszfor atomok besugárzásával hajthatjuk végre. Ezután az implantált tartományokat egy diffúziós lépésnek vetjük alá, amelynek hatására a 63 és 64 tartományok kiterjednek és kb.Figure 4 shows that windows 61 and 62 are cut into the oxide layer 50 and n (+) implantations are performed to create n (+) type regions 63 and 64 in the n (-) epitaxial layer. This n (+) implantation can be performed by irradiating phosphorus atoms. The implanted regions are then subjected to a diffusion step, which causes the regions 63 and 64 to extend and extend for about one to two minutes.
3,5 μτη mélységűvé válnak olyan koncentrációval, amelyet az 1 x 10*2—1 x 10*4 foszfor atom/cm2 implantációs dózis határoz meg, és amelyet 30-240 perc ideig 1150—1250°C hőmérsékleten végzett diffúzió követ. Amint később látni fogjuk, a 63 és 64 tartományok alkotják azt az új n(+) tartományt, amely lényegesen csökkenti az eszköz áteresztőirányú ellenállását.They reach a depth of 3.5 μτη at a concentration determined by an implantation dose of 1 x 10 * 2 - 1 x 10 * 4 phosphorus atoms per cm 2 followed by diffusion at 1150 to 1250 ° C for 30 to 240 minutes. As will be seen later, the regions 63 and 64 form the new n (+) region which substantially reduces the throughput resistance of the device.
Megjegyezzük, hogy az n(+) típusú 63 és 64 tartományok szükség esetén epitaxiális úton is kialakíthatók és ekkor nincs szükség diffúzióra. Hasonlóképpen az itt leírt eszköz bármely kívánatos eljárással gyártható, ami nyilvánvaló az ezen a területen jártas szakemberek számára.It is noted that the n (+) type 63 and 64 regions can be formed epitaxially, if necessary, without the need for diffusion. Similarly, the device described herein may be manufactured by any desired method, which will be apparent to those skilled in the art.
Az eljárás következő lépését az 5. ábra mutatja. Ez a lépés a csatorna implantáció és diffúzió, amelynek során a p(+) típusú 71 és 72 tartományokat alakítjuk ki ugyanazon a 61 és 62 ablakokon át, amelyeket az n(+) típusú 63 és 64 tartományok implantációjára használtuk. A 71 és 72 tartományokat bőr 5 x 10*3—5 x 10’4 atom/cm2 dózisban való besugárzásával, majd ezt követően 30-120 perc ideig 1150—1250 °C hőmérsékleten végzett diffúzióval hozzuk létre.The next step of the procedure is shown in Figure 5. This step is channel implantation and diffusion, whereby the p (+) type regions 71 and 72 are formed through the same windows 61 and 62 used to implant the n (+) type 63 and 64 regions. The regions 71 and 72 are formed by irradiating the skin at a dose of 5 x 10 * 3 to 5 x 10 4 atoms / cm 2 and then by diffusion at a temperature of 1150 to 1250 ° C for 30 to 120 minutes.
-5182506-5182506
Ezután, amint a 6. ábrán látható, lépéseket teszünk az emitter kialakítására és a 32 és 33 tartományok bediffundáltatására. Ezt a szokásos nem kritikus foszfor diffúzióval hajtjuk végre, amikor is a diffúzió a 61 és 62 ablakokon át történik, úgyhogy az emitter 32 és 33 tartományai automatikusan egyvonalba kerülnek a többi előre készített tartománnyal. A félvezető lemezt kemencébe helyezzük és hordozó gázban szuszpendált POCl3-nak tesszük ki 10—15 percig, 850—1000 °C-os hőmérsékleten.Then, as shown in Figure 6, steps are taken to form the emitter and to diffuse the regions 32 and 33. This is accomplished by conventional non-critical phosphorus diffusion, which diffuses through the windows 61 and 62, so that the emitter regions 32 and 33 are automatically aligned with the other prefabricated regions. A semiconductor plate is placed in a furnace and placed in a suspension carrier gas phosphoroxychloride 3 for 10-15 minutes at a temperature of 850-1000 ° C.
Ezzel a lépéssel kialakul a 2. ábra szerinti alapvető rétegelrendezés rövid p(+) tartományokkal, amelyek az 50 oxidréteg alatt helyezkednek el, és a kész eszközben a vezető csatornát képezik, továbbá egy n(+) tartomány, amely kitölti a 34 és 35 csatornák közötti, valamint a 30 és 31 tartományok közötti teret. A gyártási folyamat azután a 6. ábra szerinti lépéssel folytatódik a 2. ábrán feltüntetett eszközön, amikor is a chip felületén kialakított oxidfelületeket megfelelő módon eltávolítjuk, és kialakítjuk a 22, 23 emitter elektródák és a 24 vezérlő elektróda fémezési mintáit az eszköz villamos érintkezőinek létrehozásához. A 26 kollektor elektródát a következő fémezési művelettel hozzuk létre. Ezután az egész eszközt egy megfelelő passziváló bevonattal láthaljuk el, és kivezetéseket csatlakoztatunk a 22 és 23 emitter elektródához és a 24 vezérlő elektródához. Az eszközt ezután egy megfelelő védelmet biztosító házba szereljük, a kollektor elektródát a házhoz vagy más vezető anyagból készült támaszhoz rögzítjük, amely ezután kollektor kivezetésként szolgál.This step forms the basic layer arrangement of Figure 2 with short p (+) regions located beneath the oxide layer 50 and forming a conductive channel in the finished device, and an n (+) region that fills channels 34 and 35. and between ranges 30 and 31. The fabrication process then proceeds to the step of Figure 6 on the device of Figure 2, whereby the oxide surfaces formed on the chip surface are properly removed and metallized patterns of emitter electrodes 22, 23 and control electrode 24 are formed to create electrical contacts on the device. The collector electrode 26 is formed by the following metalization operation. The entire device is then covered with a suitable passivation coating and terminals are connected to the emitter electrodes 22 and 23 and the control electrode 24. The device is then mounted in a housing providing adequate protection, the collector electrode is secured to the housing or other conductive material support, which then serves as a collector outlet.
Az 1. és 2. ábrán feltüntetett eszköz az emitter tartományok és a vezérlő elektróda tartományok számára szerpentin alakú elrendezéssel van ellátva, és az alaplemeznek az emitter, elektródákkal ellentétes oldalán a kollektor van kialakítva. Más elrendezések is használhatók. A 7. és 8. ábra egy egyszerű planár konfigurációt mutat, amely egy egyszerű négyszögletes elrendezés, amely egy gyűrű alakú első 81 emitter elektróda és egy központi 82 emitter elektróda között elhelyezett gyűrű alakú 80 vezérlő elektródával rendelkezik. A 8. ábrán látható eszköz egy szilícium egykristályból álló p(-) típusú 83 alaplemezen van kialakítva, amely egy eltemetett n(+) típusú 84 tartománnyal rendelkezik, amely csökkenti az oldalirányban elhelyezett és a 81 emitter elektródát körülvevő 85 kollektor elektródához vezető különböző áramutak oldalirányi ellenállását.The device shown in Figures 1 and 2 is provided with a serpentine arrangement for the emitter regions and the control electrode regions, and a collector is formed on the opposite side of the base plate to the emitter electrodes. Other layouts may be used. Figures 7 and 8 show a simple planar configuration, which is a simple rectangular arrangement having an annular control electrode 80 disposed between an annular first emitter electrode 81 and a central emitter electrode 82. The device shown in Figure 8 is formed on a silicon single-crystal p (-) type base plate 83 having a buried n (+) type region 84 which reduces the lateral flow of various current paths leading to the collector electrode 85 surrounding the emitter electrode 81. resistance.
A gyűrű alakú n(+) típusú 86 tartomány a 8. ábra szerint van kialakítva. A találmány szerint a gyűrű alakú 86 tartomány sokkal nagyobb vezetőképességű, mint az epitaxiális n(—) típusú 87 tartomány, amely az eszköz összes rétegét tartalmazza. A gyűrű alakú 86 tartomány a 80 vezérlő elektróda 88 oxidrétege alatti tartományból indul, és annak a két vezető csatornának a végeihez csatlakozik, amelyek a gyűrű alakú p(+) típusú 89 tartomány és a központi, p(+) típusú 91 tartomány között vannak kialakítva, amelyek a gyűrű alakú 81 emitter elektróda illetve a központi 82 emitter elektróda alatt helyezkednek el.The annular region of the n (+) type 86 is formed as shown in FIG. According to the invention, the annular region 86 is much more conductive than the epitaxial region of the n (-) type 87 which contains all layers of the device. The annular region 86 starts from the region below the oxide layer 88 of the control electrode 80 and is connected to the ends of the two conductive channels formed between the annular p (+) type 89 and the central p (+) type 91 which are located below the annular emitter electrode 81 and the central emitter electrode 82.
Szintén megjegyezzük, a 8. ábrával kapcsolatosan, hogy a p(+) típusú gyűrű alakú 89 tartomány külső 90 kerülete nagy sugárral rendelkezik, ami elősegíti 6 az eszköz ellenállóképességét nagy zárófeszültségekkel szemben.It is also noted with respect to Fig. 8 that the outer circumference 90 of the p (+) annular region 89 has a large radius which promotes the resistance of the device to high closing voltages.
A 8. ábra szerinti n(+) típusú 95 tartomány jó érintkezést biztosít a 85 kollektor elektródával. A 85 kollektor elektróda oldalirányban viszonylag nagy távolságban van elhelyezve a 81 emitter elektródától (kb. 90/zm-nél nagyobb távolságban). A 85 kollektor elektródát egy p(+) típusú szigetelő, diffúziós 96 tartomány veszi körül, ami elszigeteli az eszközt az ugyanazon a chipen vagy lemezen kialakított többi eszköztől.The n (+) type region 95 of Fig. 8 provides good contact with the collector electrode 85. Collector electrode 85 is located laterally at a relatively large distance from emitter electrode 81 (greater than about 90 µm). The collector electrode 85 is surrounded by a p (+) type insulating diffusion region 96 that insulates the device from other devices formed on the same chip or plate.
A 8. ábra szerinti elrendezésben a 81 és 82 emitter elektródáktól kiinduló áram áthalad a 87 epitaxiális tartomány szélességében a 86 tartományon. Az áram ezután oldalirányban kifelé folyik, majd eléri a 85 kollektor elektródát. Mint a 2. ábra szerinti kiviteli alaknál is, az eszköz ellenállását nagymértékben csökkenti a viszonylag nagy vezetőképességű 86 tartomány.In the arrangement of FIG. 8, current from emitter electrodes 81 and 82 passes through the region 86 over the width of the epitaxial region 87. The current then flows outward laterally and reaches the collector electrode 85. As in the embodiment of Figure 2, the resistance of the device is greatly reduced by the relatively high conductivity region 86.
A találmány kivitelezésével kapcsolatosan meg kell jegyezni, hogy bármilyen típusú érintkezőanyag használható az emitter és a vezérlő elektróda érintkezők elkészítéséhez. Például alumínium alkalmazható az emitter elektródákhoz, míg poliszilícium aIn connection with the practice of the present invention, it should be noted that any type of contact material may be used to make the emitter and control electrode contacts. For example, aluminum may be used for emitter electrodes, while polysilicon may be used
8. ábra szerinti 80 vezérlő elektródához, vagy a 2. ábra szerinti 24 vezérlő elektródához.8, or the control electrode 24 of FIG. 2.
Számos más geometria is használható a találmány szerinti eszköz gyártásánál, beleértve egyenes, párhuzamos emitter elemekből álló párok sokaságát megfelelően elhelyezett vezérlő elektródákkal stb.A variety of other geometries can be used in the manufacture of the device of the invention, including a plurality of pairs of straight, parallel emitter elements with properly positioned control electrodes, and the like.
A 22 és 23 emitter elektródákat külön elektródaként ábrázoltuk, és külön kivezetésekhez csatlakoztathatók. Látható, hogy a 22 és 23 emitter elektródák közvetlenül csatlakoztathatók, mint ahogy a 8a. ábrán fel van tüntetve, ahol az egyes elemeket a 2. ábrához hasonló jelölésekkel láttuk el. A 8a. ábrán azonban a 101 vezérlő elektróda egy poliszilícium réteg (alumínium helyett), amely a 25 oxidréteg tetején van elhelyezve. A 101 vezérlő elektródát a 102 oxidréteg borítja, és a 103 vezetőréteg köti össze a 22 és 23 emitter elektródákat. így egyetlen emitter kivezetés keletkezik, amely el van szigetelve a 101 vezérlő elektródától. A 101 vezérlő elektródához a félvezető lemez egyik szélén van kialakítva a csatlakozás.The emitter electrodes 22 and 23 are shown as separate electrodes and can be connected to separate terminals. It will be seen that the emitter electrodes 22 and 23 can be directly connected as in FIG. 2A, where each element is labeled similar to FIG. 8a. However, the control electrode 101 is a polysilicon layer (instead of aluminum) placed on top of the oxide layer. The control electrode 101 is covered by the oxide layer 102 and the guide layer 103 connects the emitter electrodes 22 and 23. This results in a single emitter terminal isolated from the control electrode 101. The control electrode 101 is connected to one of the edges of the semiconductor plate.
A 9. és 10. ábra a nyitóirányú I áramot mutatja a nyitóirányú U feszültség függvényében, a vezérlő feszültséggel paraméterezve, két olyan eszköznél, amelyeknél a 40 tartomány különböző vezetőképességű. A 9. ábrán a vizsgált eszköz egy olyan 40 tartománnyal rendelkezik, amelynek fajlagos ellenállása megegyezik az epitaxiális réteg n(-) anyagáéval. így az áteresztőirányú ellenállás jellegzetesen nagy a különböző vezérlő feszültségeknél.Figures 9 and 10 show the forward current I as a function of the forward voltage U, parameterized by the control voltage, for two devices having a range of conductivity 40. In Figure 9, the device tested has a region 40 having a specific resistance equal to that of the n (-) material of the epitaxial layer. Thus, the transverse resistance is typically high at various control voltages.
A találmány szerinti eszközben, amely n(+) anyagból készült 40 tartománnyal rendelkezik, nagymértékben csökken az áteresztőirányú ellenállása, ahogy az a 10. ábrán látható, valamennyi vezérlő feszültségnél, még mielőtt fellép az elektronok sebességtelítettsége.In the device of the invention having a region 40 made of n (+) material, the throughput resistance, as shown in FIG. 10, is greatly reduced at all control voltages before the electron velocity saturation occurs.
Az emitterek sokszög alakú elrendezése a találmány szerint a legjobban a 13., 14. és 15. ábrákon látható, amelyeket a továbbiakban írunk le.The polygonal arrangement of emitters according to the invention is best illustrated in Figures 13, 14 and 15, which are described below.
Először a 13. és 14. ábrára utalunk, amelyek az eszközt a vezérlő elektróda, az emitter és a kollek-613 tor elektródák alkalmazása előtt mutatják. A gyártási eljárás bármilyen lehet, beleértve a D—MOS gyártástechnológiát, és az ionimplantációs technikát is, amelyet a fentiekben már leírtunk a rétegek alakításával és az elektródák elhelyezésével kapcsolatban, mint előnyös módszert.Referring first to Figures 13 and 14, the device is shown prior to application of the control electrode, emitter, and collec-613 tor electrodes. The fabrication process can be any, including the D-MOS fabrication technology and the ion implantation technique already described above for the formation of layers and electrode placement as a preferred method.
A készüléket N-csatornás eszközként írjuk le. Belátható azonban, hogy a találmány P-csatornás eszközökhöz és kiürítéses üzemű eszközökhöz is alkalmazható.The device is described as an N-channel device. However, it will be appreciated that the invention is applicable to P-channel devices and evacuation devices.
A 13. és 14. ábra szerinti eszköz az egyik felületén több, sokszögű emitter tartománnyal rendelkezik, ahol ezek a sokszögű tartományok előnyösen hatszögletűek. Más alakokat, így például négyszög alakú tartományokat is lehetett volna használni, de a hatszögű alak az egymással szomszédos emitter tartományok között jobban biztosítja az egyenletes, egyforma távolságokat.The device of Figures 13 and 14 has a plurality of polygonal emitter regions on one surface thereof, wherein these polygonal regions are preferably hexagonal. Other shapes, such as rectangular ranges, could have been used, but the hexagonal shape better ensures even, uniform distances between adjacent emitter regions.
A 13. és 14. ábráknál a hatszögletű emitter tartományokat egy félvezető alaptestben vagy félvezető lemezen alakítottuk ki, amely egykristályos szilíciumból álló N-típusú 120 alaplemez lehet, amelyen egy vékony N(—) típusú epitaxiális 121 tartomány van kialakítva, amint az a legjobban a 14. ábrán látható. Valamennyi réteg az epitaxiális 121 tartományban van kialakítva. Megfelelő maszkok használatával több P-típusú tartomány, így például a 13. ésIn Figures 13 and 14, the hexagonal emitter regions are formed on a semiconductor substrate or semiconductor plate, which may be a single crystal silicon N-type base plate 120 having a thin N (-) type epitaxial region 121 as best suited for Figure 14. All layers are formed in the epitaxial region 121. Using appropriate masks, several P-type ranges, such as 13 and
14. ábrán látható 122 és 123 tartományok alakíthatók ki a félvezető 120 alaplemez egyik felületén, ahol ezek a tartományok általában sokszög alakú, előnyösen hatszögletű elrendezésűek.The regions 122 and 123 shown in Figure 14 may be formed on one surface of the semiconductor substrate 120, where these regions are generally polygonal, preferably hexagonal.
Nagyszámú ilyen sokszögletű tartományt alakítunk ki. Például egy 2,5 x 3,6 mm nagyságú felülettel rendelkező eszközön kb. 6600 sokszögletű tartományt hozunk létre, és ezzel kb. 0,6 m teljes csatornaszélességet valósítunk meg. A sokszögletű tartományok mindegyike kb. 0,025 mm szélességű lehet vagy ennél kisebb, a sokszög két átellenes oldalára merőlegesen mérve. A tartományokat egymástól kb. 0,015 mm távolság választja el, merőlegesen mérve az egymással szomszédos sokszögletű tartományok egyenes oldalai között.A large number of such polygonal regions are formed. For example, on a device with a surface of 2.5 x 3.6 mm, approx. We create 6600 polygonal ranges, which gives approx. We implement a 0.6 m full channel width. Each of the polygonal ranges is approx. It may be 0.025 mm wide or smaller, measured perpendicular to the two opposite sides of the polygon. The ranges are separated by approx. It is separated by a distance of 0.015 mm, measured perpendicularly between the straight sides of adjacent polygonal regions.
A P(+) típusú 122 és 123 tartományok d mélysége előnyösen kb. 5 μηι, ami biztosítja a kedvező karakterisztikát. A P tartományok mindegyike külső peremtartományokkal rendelkezik, amelyeket a rajzon a P típusú 122 illetve 123 tartományok 124 és 125 peremrészek szemléltetnek, amelyek mélysége kb. 1,5 pm. Ennek a távolságnak az eszköz kapacitásának csökkentése érdekében a lehető legkisebbnek kell lennie.The P (+) type regions 122 and 123 preferably have a depth d of about. 5 μηι, which ensures favorable characteristics. Each of the P regions has outer peripheral regions illustrated in the drawing by the P-type regions 122 and 123, the peripheral portions 124 and 125 having a depth of approx. 1.5 pm. This distance should be as small as possible to reduce the capacity of the device.
A sokszögletű tartományok, köztük a 122 és 123 tartományok, az N(+) típusú sokszögletű, gyűrű alakú 126, illetve 127 tartománnyal van ellátva. A 124 és 125 peremrészek a 126, illetve 127 tartományok alatt vannak elhelyezve. Az N(+) típusú 126 és 127 tartományok együttműködnek egy viszonylag jól vezető N(+) típusú 128 tartománnyal, amely az N(+) tartomány, amely a szomszédos P-típusú sokszögek között helyezkedik el, meghatározva a különböző csatornákat az emitterek és a kollektor között, amit a későbbiekben még részletesebben ismertetünk.Polygonal regions, including regions 122 and 123, are provided with N (+) polygonal annular regions 126 and 127, respectively. The flange portions 124 and 125 are located below the regions 126 and 127, respectively. The N (+) type regions 126 and 127 cooperate with a relatively well conductive N (+) type region 128, which is the N (+) region located between adjacent P-type polygons, defining different channels for emitters and collector, which will be described in more detail below.
A jó vezetőképességű N(+) típusú 128 tartományokat a fentiekben leírt módon alakítjuk ki, és így igen kis értékű áteresztőirányú ellenállást érünk el.The high conductivity N (+) type regions 128 are formed as described above to provide very low throughput resistance.
A 13. és 14. ábrával kapcsolatosan megjegyezzük, hogy a félvezető lemez teljes felülete egy oxidréteggel, vagy szokásos oxid és nitrid réteg kombinációjával van beborítva, amelyeket a különböző rétegek kialakításához állítunk elő. Ez a réteg képezi a szigetelő 130 oxidréteget. A 130 oxidréteg sokszög alakú nyílásokkal rendelkezik, így a 131 és 132 nyílásokkal, közvetlenül a sokszög alakú 122 és 123 tartományok felett. A 131 és 132 nyílások kerülete túlnyúlik az N(+) típusú 126 és 127 tartományokon, amelyek emitter gyűrűket alkotnak, a 122, illetve a 123 tartományok felé. A 130 oxidréteg, amely megmarad a sokszög alakú nyílások kialakítása után, alkotja a félvezető eszköz vezérlő elektródájának oxidrétegét.With reference to Figures 13 and 14, it is noted that the entire surface of the semiconductor wafer is covered with an oxide layer, or a conventional combination of oxide and nitride layers, which are prepared to form the various layers. This layer forms the insulating oxide layer 130. The oxide layer 130 has polygonal openings, such as openings 131 and 132, directly above the polygonal regions 122 and 123. The apertures 131 and 132 extend beyond the N (+) regions 126 and 127, which form emitter rings, to the regions 122 and 123, respectively. The oxide layer 130 that remains after forming the polygonal openings forms the oxide layer of the control electrode of the semiconductor device.
A vezérlő elektródákat ezután a 15. ábra szerint lehet kialakítani. A 140, 141 és 142 vezérlő elektródák egy poliszilícium rácsot alkotnak, amely befedi a 130 oxidréteget.The control electrodes can then be configured as shown in FIG. The control electrodes 140, 141 and 142 form a polysilicon lattice that covers the oxide layer 130.
Ezután szilíciumoxidból álló 145, 146, és 147 fedőréteget helyezünk el a 140, 141 és 142 vezérlő elektródákból álló rács tetején, amely elszigeteli a poliszilícium vezérlő elektródát és az emitter elektródát, amelyet ezután helyezünk el a félvezető lemez teljes felső felületén. A 15. ábrán a 150 emitter elektródát egy vezetőképes réteg képezi, ami bármely alkalmas anyagból, például alumíniumból készülhet. Ezután a 151 kollektor elektródát is kialakítjuk.A silicon oxide topsheet 145, 146, and 147 is then placed on top of the grid of control electrodes 140, 141, and 142, which insulates the polysilicon control electrode and the emitter electrode, which are then placed over the entire upper surface of the semiconductor plate. In Figure 15, the emitter electrode 150 is formed by a conductive layer, which may be made of any suitable material, such as aluminum. The collector electrode 151 is then formed.
A kész 15. ábra szerinti készülék egy N-csatornás eszköz, amelynél a csatornatartományok az egyes önálló emitterek és a félvezető anyag között vannak kialakítva, amely végül is megvalósítja a kapcsolatot a 151 kollektor elektródával. így egy 160 csatorna van kialakítva a 150 emitter elektródához csatlakozó 126 tartomány és N(+) típusú a 151 kollektor elektródához csatlakozó 128 tartomány között. A 160 csatorna N-típusú vezetővé válik a 140 vezérlő elektródán alkalmazott megfelelő vezérlő feszültség hatására. Hasonló módon a 161 és 162 csatornák a 150 emitter elektródára csatlakozó 126 tartomány és a környező N(+) típusú 128 tartomány között vannak kialakítva, amely 128 tartomány biztosítja az összeköttetést a 151 kollektor elektródával. így megfelelő vezérlő feszültség alkalmazásával a vezérlő elektródán (beleértve a 15. ábra szerinti 141 vezérlő elektródát) a 161 és 162 csatornák vezetővé válnak, és többségi töltéshordozókon alapuló vezetést tesznek lehetővé a 150 emitter elektródáról a 151 kollektor elektródára.The apparatus of Figure 15 is an N-channel device having channel regions formed between each of the individual emitters and the semiconductor material, which ultimately provides a connection to the collector electrode 151. Thus, a channel 160 is provided between the region 126 connected to the emitter electrode 150 and the region 128 connected to the collector electrode 151 of the N (+) type. The channel 160 becomes an N-type conductor due to the appropriate control voltage applied to the control electrode 140. Similarly, channels 161 and 162 are formed between region 126 connected to emitter electrode 150 and surrounding region N (+) type 128, which region 128 provides communication with collector electrode 151. Thus, by applying the appropriate control voltage to the control electrode (including the control electrode 141 of FIG. 15), the channels 161 and 162 become conductive and allow conduction based on majority charge carriers from the emitter electrode 150 to the collector electrode 151.
Az egyes emitterek párhuzamos vezető csatornákat képeznek, ahol például a 142 vezérlő elektróda alatti 163 és a 164 csatornák vezetést tesznek lehetővé a 127 tartománytól és egy N-típusú 170 tartománytól az N(+) típusú 128 tartományba és azután a 151 kollektor elektródára.Each emitter forms parallel conductor channels, where, for example, channels 163 and 164 below control electrode 142 permit conduction from region 127 and an N-type region 170 to an N (+) type region 128 and then to collector electrode 151.
Megjegyezzük, hogy a 14. és 15. ábra egy P-típusú 171 tartományt is mutat, amely a félvezető lemez pereméhez csatlakozik.Note that Figures 14 and 15 also show a P-type region 171 that is connected to the edge of a semiconductor disk.
-7182506-7182506
A 15. ábrán látható 150 emitter elektróda előnyösen egy alumíniumérintkező. Megjegyezzük, hogy a 150 emitter elektróda érintkezési tartománya teljesen a P-típusú 122 tartomány mélyebb része felett, azzal egyvonalban helyezkedik el. Ezért alakítjuk ki így ezt, mert a 150 emitter elektródaként használt alumínium áthatolhatatlan a P-típusú anyag igen vékony rétegén. így a találmány egyik jellemzője biztosítja, hogy a 150 emitter elektróda alapvetően a P-típusú tartomány mélyebb része felett, mégpedig a P-típusú 122 és 123 tartományok felett helyezkedik el. Ez lehetővé teszi, hogy az aktív csatornatartományokat a gyűrű alakú 124 és 125 peremrészek úgy határozzák meg, hogy a kívánt vékonyságúak legyenek annak érdekében, hogy lényegesen csökkenjen az eszköz kapacitása.The emitter electrode 150 of Figure 15 is preferably an aluminum contact. It should be noted that the contact region of the emitter electrode 150 is completely above, and in line with, the deeper portion of the P-type region 122. This is why aluminum is used as the electrode 150 for the emitter 150, impervious to the very thin layer of the P-type material. Thus, one feature of the present invention ensures that the emitter electrode 150 is substantially over the deeper portion of the P-type region, above the P-type regions 122 and 123. This allows the active channel ranges to be defined by the annular rim portions 124 and 125 so that they are of the desired thickness in order to substantially reduce the capacity of the device.
All. ábra egy komplett eszközt mutat, amelynél a 15. ábra szerinti sokszögletű emitter mintát alkalmaztuk. A 11. ábra szerinti komplett készülék a 180, 181 és 183 bemetszések között helyezkedik el, ami lehetővé teszi nagyszámú egyforma eszköz kitörését az alaplemezből, amelyek mérete 2,5 xAll. Figure 15A shows a complete device using the polygonal emitter pattern of Figure 15. The complete device of Figure 11 is located between the notches 180, 181 and 183, which allows a large number of identical devices to break out of the base plate, measuring 2.5 x
2,5 x 3,6 mm.2.5 x 3.6 mm.
A sokszög alakú tartományok, amelyeket itt leírtunk, nagyszámú oszlopot és sort alkotnak. Például az A méret 65 oszlopot tartalmaz, amelyeket a sokszögletű tartományok alkotnak, és ez az A méret kb. 2,1 mm lehet. A kb. 3,8 mm nagyságú B méret 100 sort tartalmazhat a sokszög alakú tartományokból. A C méret, amely a 190 emitter csatlakozó és a 191 vezérlő elektróda csatlakozó között helyezkedik el, 87 sor sokszög alakú elemet tartalmaz.The polygonal regions described herein form a large number of columns and rows. For example, size A contains 65 columns made up of polygonal ranges, and this dimension A has a size of approx. 2.1 mm. The approx. The 3.8 mm size B can contain 100 rows of polygonal ranges. The dimension C, located between the emitter connector 190 and the control electrode connector 191, comprises 87 rows of polygonal elements.
A 190 emitter csatlakozó egy viszonylag nehéz fémrész, amely közvetlenül csatlakozik az alumíniumból készült 150 emitter elektródához, és kényelmes csatlakozást biztosít az emitter számára.The emitter connector 190 is a relatively heavy metal member that connects directly to the aluminum emitter electrode 150 and provides a convenient connector for the emitter.
A 191 vezérlő elektróda csatlakozó elektromosan több 192, 193, 194 és 195 nyúlvánnyal van összekötve, amelyek szimmetrikusan helyezkednek el a sokszögletű tartományokat tartalmazó rész külső felületén és villamos érintkezést hoznak létre a poliszilícium vezérlő elektródával, ahogy azt a 12. ábra kapcsán leírjuk.The control electrode connector 191 is electrically connected to a plurality of protrusions 192, 193, 194, and 195 which are symmetrically disposed on the outer surface of the portion containing the polygonal regions and provide electrical contact with the polysilicon control electrode, as described in FIG.
Végül az eszköz külső kerületén a P(+) típusú mély, diffúziós 171 tartomány van kialakítva, amely a 11. ábra szerinti 201 felülethez csatlakoztatható.Finally, a deep diffusion region 171 of the P (+) type is formed on the outer circumference of the device which can be connected to the surface 201 of FIG.
A 12. ábra a 191 vezérlő elektróda csatlakozó, valamint a 194 és 195 nyúlványok egy részét mutatja. Kívánatos, hogy több érintkezőt alakítsunk ki a poliszilícium vezérlő elektróda számára, annak érdekében, hogy csökkenjen az eszköz RC-időállandója. A poliszilícium vezérlő elektróda több tartománnyal, így a 210, 211,212 tartományokkal rendelkezik, amelyek kifelé helyezkednek el és érintkeznek a vezérlő elektróda 194 és 195 nyúlványaival. A poliszilícium vezérlő elektróda tartományokat az oxidrétegek kialakítása folyamán, amelyeket a 15. ábrán a 145, 146, 147 fedőrétegek jelölnék, szabadon hagyhatjuk, és nem vonjuk be a 150 emitter elektródájával. Megjegyezzük, hogy a 12. ábrán látható 220 tengely megegyezik a 11. ábrán feltüntetett 220 szimmetriatengellyel.Figure 12 shows a portion of the control electrode connector 191 and the projections 194 and 195. It is desirable to provide multiple contacts for the polysilicon control electrode in order to reduce the RC time constant of the device. The polysilicon control electrode has a plurality of regions, such as regions 210, 211, 212, which extend outwardly and contact the projections 194 and 195 of the control electrode. The polysilicon control electrode regions during the formation of the oxide layers, indicated by the topsheets 145, 146, 147 in Figure 15, may be left free and not coated with the emitter 150. It will be noted that the axis 220 shown in Figure 12 is the same as the axis of symmetry 220 shown in Figure 11.
A találmányt egy előnyös kiviteli alak kapcsán írtuk le, de számos változat és módosítás is lehetsé8 ges, amint az nyilvánvaló az ezen a szakterületen jártas szakember számára.The invention has been described in connection with a preferred embodiment, but many variations and modifications are possible, as will be apparent to one of ordinary skill in the art.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95131078A | 1978-10-13 | 1978-10-13 | |
| US3866279A | 1979-05-14 | 1979-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| HU182506B true HU182506B (en) | 1984-01-30 |
Family
ID=26715426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU79IE891A HU182506B (en) | 1978-10-13 | 1979-10-11 | Emitter arrangement for mosfet |
Country Status (19)
| Country | Link |
|---|---|
| JP (2) | JP2622378B2 (en) |
| AR (1) | AR219006A1 (en) |
| BR (1) | BR7906338A (en) |
| CA (2) | CA1123119A (en) |
| CH (2) | CH642485A5 (en) |
| CS (1) | CS222676B2 (en) |
| DE (2) | DE2940699C2 (en) |
| DK (3) | DK157272C (en) |
| ES (1) | ES484652A1 (en) |
| FR (1) | FR2438917A1 (en) |
| GB (1) | GB2033658B (en) |
| HU (1) | HU182506B (en) |
| IL (1) | IL58128A (en) |
| IT (1) | IT1193238B (en) |
| MX (1) | MX147137A (en) |
| NL (1) | NL175358C (en) |
| PL (1) | PL123961B1 (en) |
| SE (2) | SE443682B (en) |
| SU (1) | SU1621817A3 (en) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4593302B1 (en) * | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
| DE3040775A1 (en) * | 1980-10-29 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | MIS-CONTROLLED SEMICONDUCTOR COMPONENT |
| US4412242A (en) | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
| GB2111745B (en) * | 1981-12-07 | 1985-06-19 | Philips Electronic Associated | Insulated-gate field-effect transistors |
| CA1188821A (en) * | 1982-09-03 | 1985-06-11 | Patrick W. Clarke | Power mosfet integrated circuit |
| US4532534A (en) * | 1982-09-07 | 1985-07-30 | Rca Corporation | MOSFET with perimeter channel |
| DE3346286A1 (en) * | 1982-12-21 | 1984-06-28 | International Rectifier Corp., Los Angeles, Calif. | High-power metal-oxide field-effect transistor semiconductor component |
| JPS59167066A (en) * | 1983-03-14 | 1984-09-20 | Nissan Motor Co Ltd | Vertical type metal oxide semiconductor field effect transistor |
| JPS6010677A (en) * | 1983-06-30 | 1985-01-19 | Nissan Motor Co Ltd | Vertical mos transistor |
| JPH0247874A (en) * | 1988-08-10 | 1990-02-16 | Fuji Electric Co Ltd | Manufacture of mos semiconductor device |
| US5766966A (en) * | 1996-02-09 | 1998-06-16 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration region |
| IT1247293B (en) * | 1990-05-09 | 1994-12-12 | Int Rectifier Corp | POWER TRANSISTOR DEVICE PRESENTING AN ULTRA-DEEP REGION, AT A GREATER CONCENTRATION |
| US5304831A (en) * | 1990-12-21 | 1994-04-19 | Siliconix Incorporated | Low on-resistance power MOS technology |
| US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
| IT1250233B (en) * | 1991-11-29 | 1995-04-03 | St Microelectronics Srl | PROCEDURE FOR THE MANUFACTURE OF INTEGRATED CIRCUITS IN MOS TECHNOLOGY. |
| EP0586716B1 (en) * | 1992-08-10 | 1997-10-22 | Siemens Aktiengesellschaft | Power MOSFET with improved avalanche stability |
| JPH06268227A (en) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | Insulated gate bipolar transistor |
| US5798287A (en) * | 1993-12-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Method for forming a power MOS device chip |
| DE69321966T2 (en) * | 1993-12-24 | 1999-06-02 | Cons Ric Microelettronica | Power semiconductor device |
| DE69321965T2 (en) * | 1993-12-24 | 1999-06-02 | Cons Ric Microelettronica | MOS power chip type and package assembly |
| EP0665597A1 (en) * | 1994-01-27 | 1995-08-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | IGBT and manufacturing process therefore |
| EP0689238B1 (en) * | 1994-06-23 | 2002-02-20 | STMicroelectronics S.r.l. | MOS-technology power device manufacturing process |
| US5817546A (en) * | 1994-06-23 | 1998-10-06 | Stmicroelectronics S.R.L. | Process of making a MOS-technology power device |
| EP0697728B1 (en) * | 1994-08-02 | 1999-04-21 | STMicroelectronics S.r.l. | MOS-technology power device chip and package assembly |
| US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| EP0772242B1 (en) * | 1995-10-30 | 2006-04-05 | STMicroelectronics S.r.l. | Single feature size MOS technology power device |
| EP0772241B1 (en) * | 1995-10-30 | 2004-06-09 | STMicroelectronics S.r.l. | High density MOS technology power device |
| US6228719B1 (en) | 1995-11-06 | 2001-05-08 | Stmicroelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
| DE69518653T2 (en) * | 1995-12-28 | 2001-04-19 | St Microelectronics Srl | MOS technology power arrangement in an integrated structure |
| DE69839439D1 (en) | 1998-05-26 | 2008-06-19 | St Microelectronics Srl | MOS technology power arrangement with high integration density |
| WO2000062345A1 (en) | 1999-04-09 | 2000-10-19 | Shindengen Electric Manufacturing Co., Ltd. | High-voltage semiconductor device |
| JP4122113B2 (en) * | 1999-06-24 | 2008-07-23 | 新電元工業株式会社 | High breakdown strength field effect transistor |
| US6344379B1 (en) * | 1999-10-22 | 2002-02-05 | Semiconductor Components Industries Llc | Semiconductor device with an undulating base region and method therefor |
| JP4845293B2 (en) * | 2000-08-30 | 2011-12-28 | 新電元工業株式会社 | Field effect transistor |
| JP2006295134A (en) | 2005-03-17 | 2006-10-26 | Sanyo Electric Co Ltd | Semiconductor device and method for manufacture |
| US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
| US9431249B2 (en) | 2011-12-01 | 2016-08-30 | Vishay-Siliconix | Edge termination for super junction MOSFET devices |
| US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US10115815B2 (en) | 2012-12-28 | 2018-10-30 | Cree, Inc. | Transistor structures having a deep recessed P+ junction and methods for making same |
| US9530844B2 (en) | 2012-12-28 | 2016-12-27 | Cree, Inc. | Transistor structures having reduced electrical field at the gate oxide and methods for making same |
| JP5907097B2 (en) * | 2013-03-18 | 2016-04-20 | 三菱電機株式会社 | Semiconductor device |
| US9508596B2 (en) | 2014-06-20 | 2016-11-29 | Vishay-Siliconix | Processes used in fabricating a metal-insulator-semiconductor field effect transistor |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| EP3183754A4 (en) | 2014-08-19 | 2018-05-02 | Vishay-Siliconix | Super-junction metal oxide semiconductor field effect transistor |
| US10615274B2 (en) | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
| US11489069B2 (en) | 2017-12-21 | 2022-11-01 | Wolfspeed, Inc. | Vertical semiconductor device with improved ruggedness |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4015278A (en) * | 1974-11-26 | 1977-03-29 | Fujitsu Ltd. | Field effect semiconductor device |
| JPS52106688A (en) * | 1976-03-05 | 1977-09-07 | Nec Corp | Field-effect transistor |
| JPS52132684A (en) * | 1976-04-29 | 1977-11-07 | Sony Corp | Insulating gate type field effect transistor |
| US4055884A (en) * | 1976-12-13 | 1977-11-01 | International Business Machines Corporation | Fabrication of power field effect transistors and the resulting structures |
| JPS5374385A (en) * | 1976-12-15 | 1978-07-01 | Hitachi Ltd | Manufacture of field effect semiconductor device |
| US4148047A (en) * | 1978-01-16 | 1979-04-03 | Honeywell Inc. | Semiconductor apparatus |
| JPH05185381A (en) * | 1992-01-10 | 1993-07-27 | Yuum Kogyo:Kk | Handle for edge-replaceable saw |
-
1979
- 1979-08-22 DK DK350679A patent/DK157272C/en not_active IP Right Cessation
- 1979-08-28 IL IL58128A patent/IL58128A/en unknown
- 1979-09-25 AR AR278193A patent/AR219006A1/en active
- 1979-09-28 MX MX179453A patent/MX147137A/en unknown
- 1979-09-28 CS CS796589A patent/CS222676B2/en unknown
- 1979-10-02 ES ES484652A patent/ES484652A1/en not_active Expired
- 1979-10-02 BR BR7906338A patent/BR7906338A/en not_active IP Right Cessation
- 1979-10-08 DE DE2940699A patent/DE2940699C2/en not_active Expired
- 1979-10-08 DE DE19792954481 patent/DE2954481C2/en not_active Expired - Lifetime
- 1979-10-09 GB GB7935059A patent/GB2033658B/en not_active Expired
- 1979-10-09 NL NLAANVRAGE7907472,A patent/NL175358C/en not_active IP Right Cessation
- 1979-10-09 CA CA337,182A patent/CA1123119A/en not_active Expired
- 1979-10-09 FR FR7925070A patent/FR2438917A1/en active Granted
- 1979-10-11 PL PL1979218878A patent/PL123961B1/en unknown
- 1979-10-11 IT IT26435/79A patent/IT1193238B/en active
- 1979-10-11 HU HU79IE891A patent/HU182506B/en not_active IP Right Cessation
- 1979-10-11 SU SU792835965A patent/SU1621817A3/en active
- 1979-10-12 SE SE7908479A patent/SE443682B/en not_active IP Right Cessation
- 1979-10-12 CH CH923279A patent/CH642485A5/en not_active IP Right Cessation
- 1979-10-12 CH CH7696/81A patent/CH660649A5/en not_active IP Right Cessation
-
1981
- 1981-11-12 CA CA000389973A patent/CA1136291A/en not_active Expired
-
1985
- 1985-07-26 SE SE8503615A patent/SE465444B/en not_active IP Right Cessation
-
1987
- 1987-04-28 JP JP62106158A patent/JP2622378B2/en not_active Expired - Lifetime
-
1988
- 1988-09-15 DK DK512488A patent/DK512488A/en not_active Application Discontinuation
- 1988-09-15 DK DK512388A patent/DK512388A/en not_active Application Discontinuation
-
1994
- 1994-10-12 JP JP6246144A patent/JP2643095B2/en not_active Expired - Lifetime
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HU182506B (en) | Emitter arrangement for mosfet | |
| US4705759A (en) | High power MOSFET with low on-resistance and high breakdown voltage | |
| US4959699A (en) | High power MOSFET with low on-resistance and high breakdown voltage | |
| US5338961A (en) | High power MOSFET with low on-resistance and high breakdown voltage | |
| US4680853A (en) | Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide | |
| US4593302A (en) | Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide | |
| US5731604A (en) | Semiconductor device MOS gated | |
| US5130767A (en) | Plural polygon source pattern for mosfet | |
| US5008725A (en) | Plural polygon source pattern for MOSFET | |
| JP2968222B2 (en) | Semiconductor device and method for preparing silicon wafer | |
| JPH04229660A (en) | Power transistor device provided with very deep concentration-added region | |
| US5468668A (en) | Method of forming MOS-gated semiconductor devices having mesh geometry pattern | |
| JPH0332234B2 (en) | ||
| US4416708A (en) | Method of manufacture of high speed, high power bipolar transistor | |
| US6064109A (en) | Ballast resistance for producing varied emitter current flow along the emitter's injecting edge | |
| US4435899A (en) | Method of producing lateral transistor separated from substrate by intersecting slots filled with substrate oxide | |
| CN114038757A (en) | Preparation method of SIC MOSFET device | |
| US5444292A (en) | Integrated thin film approach to achieve high ballast levels for overlay structures | |
| KR830001246B1 (en) | Mosfet device | |
| AU698654C (en) | Process for manufacture of mos gated device with reduced mask count |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| HU90 | Patent valid on 900628 | ||
| HMM4 | Cancellation of final prot. due to non-payment of fee |