FR2686735A1 - Procede de production de pastilles de semi-conducteur. - Google Patents
Procede de production de pastilles de semi-conducteur. Download PDFInfo
- Publication number
- FR2686735A1 FR2686735A1 FR9300656A FR9300656A FR2686735A1 FR 2686735 A1 FR2686735 A1 FR 2686735A1 FR 9300656 A FR9300656 A FR 9300656A FR 9300656 A FR9300656 A FR 9300656A FR 2686735 A1 FR2686735 A1 FR 2686735A1
- Authority
- FR
- France
- Prior art keywords
- grooves
- wafer
- metallization layers
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000008188 pellet Substances 0.000 title claims description 22
- 238000001465 metallisation Methods 0.000 claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 230000005855 radiation Effects 0.000 claims abstract description 6
- 235000012431 wafers Nutrition 0.000 claims description 63
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 26
- 239000010931 gold Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
L'invention concerne un procédé de production de pastilles de semi-conducteur. Selon l'invention, on forme des premières gorges (2) sur une surface d'une galette de semi-conducteur (1), qui divise la galette en un certain nombre de régions, chacune comprenant un circuit intégré, on forme des premières couches de métallisation (3) dans les gorges (2), on amincit la galette (1) à une épaisseur souhaitée à partir de sa surface arrière, on forme des secondes gorges à la surface arrière de la galette (1) en des positions opposées aux premières gorges (2) de manière que les surfaces inférieures des premières couches de métallisation (3) soient exposées, on forme des secondes couches de métallisation (5) dans les premières gorges, on forme des couches en métal (6) pour le rayonnement de la chaleur à la surface arrière de la galette sauf à l'endroit des secondes couches de métallisation et on coupe à travers les première et seconde couches de métallisation (3, 5) dans les premières gorges (2) au moyen d'une lame à découper en cubes afin de donner un certain nombre de pastilles de semi-conducteur. L'invention s'applique notamment à la fabrication de semi-conducteurs.
Description
La présente invention se rapporte à un procédé pour la production de
dispositifs semi-conducteurs de forte puissance et, plus particulièrement, à un
procédé pour diviser les galettes de semi-conducteur en pastilles.
La figure 3 (a) est une vue en plan illustrant une galette de semi-
conducteur o sont formés un certain nombre de circuits intégrés selon un schéma en échiquier et la figure 3 (b) est une vue en coupe transversale d'une portion de la figure 3 (a) Un film de protection de surface 11 est disposé sur chaque région de la pastille 10 contenant un circuit intégré Les régions 12 d'o
sont absents les films 11 de protection de surface sont des lignes de découpage.
La figure 4 illustre une galette de semi-conducteur utilisée dans la production de dispositifs semi-conducteurs de forte sortie Sur la figure 4, la galette 1 est aussi mince que 20 30 microns et un radiateur plaqué de chaleur (que l'on appellera ci-après PHS) 20 composé de Au ou analogue et d'une épaisseur de 40 60 microns est disposé sur la surface arrière de la galette 1 afin d'améliorer le rayonnement de chaleur du dispositif Dans la production de dispositifs usuels, on forme PHS à l'exception des régions opposées aux lignes de découpage 12 Dans le cas du dispositif à forte sortie, cependant, comme la galette est mince pour la raison décrite ci-dessus, on forme PHS 20 sur la surface arrière de la galette 1 afin d'empêcher les circuits intégrés contenus dans la galette dêtre endommagés par une déformation de la galette qui est due à une différence des coefficients de dilatation entre la galette et PHS dans un procédé thermique. Un procédé pour diviser la galette de semi-conducteur de la figure 4 en
pastilles en découpant en cubes est illustré aux figures 5 (a)-5 (c).
Initialement, comme cela est illustré à la figure 5 (a), une bande à découper en cubes 40 est attachée à la surface arrière de PHS 20 Alors, comme cela est illustré à la figure 5 (b), une scie à découper en cubes 30 est insérée dans la galette 1 le long de la ligne de découpage 12 Le découpage en cubes est effectué le long de toutes les lignes 12 jusqu'à ce que l'extrémité de la scie à découper en cubes 30 atteigne la bande 40 pour qu'ainsi la galette 1 soit divisée en pastilles comme le montre la figure 5 (c) A ce moment, il se produit une bavure 21 de 20 30 microns à la surface arrière de la pastille du fait de la
ductilité de PHS 20.
Après avoir enlevé la bande 40 à découper en cubes, chaque pastille est collée sur un substrat de montage 50 au moyen de soudure 60 comme le montre la figure 6 Comme la bavure 21 dépasse de la surface arrière de la pastille, la soudure 60 n'adhère pas favorablement à la totalité de la surface de PHS 20 ce
qui a pour résultat un assemblage défectueux.
La présente invention a pour objet de procurer un procédé de production de pastilles de semi-conducteur o les bavures provoquées par le découpage en cubes n'affectent pas le procédé subséquent de liaison. Selon un premier aspect de la présente invention, dans un procédé de production de pastilles de semi-conducteur, des premières gorges sont formées sur une surface d'une galette de semi-conducteur, lesquelles gorges divisent la galette en un certain nombre de régions dont chacune comprend un simple dispositif ou un circuit intégré, des premières couches de métallisation sont formées dans les premières gorges, la galette est amincie à une épaisseur souhaitée à partir de sa surface arrière, des secondes gorges sont formées sur la surface arrière de la galette en des positions opposées aux premières gorges de manière que les surfaces inférieures des premières couches de métallisation soient exposées, des secondes couches de métallisation sont formées dans les secondes gorges, des couches en métal pour le rayonnement de la chaleur sont formées sur la surface arrière de la galette à l'exception des secondes couches de métallisation, les première et seconde couches de métallisation dans les premières gorges sont coupées au moyen d'une lame à découper en cubes afin
de donner un certain nombre de pastilles de semi-conducteur.
Selon un second aspect de la présente invention, dans un procédé de production de pastilles de semi-conducteur, des premières gorges sont formées sur une surface d'une galette de semi-conducteur, lesquelles gorges divisent la galette en un certain nombre de régions dont chacune comprend un simple dispositif ou un circuit intégré, des premières couches de métallisation sont formées dans les premières gorges, la galette est amincie jusqu'à une épaisseur plus épaisse que l'épaisseur souhaitée à partir de la surface arrière de la galette, des secondes gorges sont formées sur la surface arrière de la galette en des positions opposées aux première gorges de manière que les surfaces inférieures des premières couches de métallisation soient exposées, des secondes couches de métallisation sont formées dans les secondes gorges, des portions des secondes couches de métallisation s'étendant sur la surface arrière de la galette sont enlevées et la galette est amincie jusqu'à l'épaisseur souhaitée, des couches en métal pour le rayonnement de la chaleur sont formées sur la surface arrière de la galette à l'exception des secondes couches de métallisation et les première et seconde couches de métallisation dans les premières gorges sont coupées au moyen d'une lame à découper en cubes pour donner un certain nombre de
pastilles de semi-conducteur.
Dans ces procédés, les première et seconde couches de métallisation sont bien plus minces que la pastille de semi-conducteur, les bavures des couches de métallisation dues au découpage en cubes ne dépassent jamais sur la surface arrière de la pastille et n'affectent jamais le procédé subséquent de liaison. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails
et avantages de celle-ci apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: les figures 1 (a) à 1 (h) sont des vues en coupe transversale illustrant un procédé de production de pastilles de semi-conducteur selon un premier mode de réalisation de la présente invention; les figures 2 (a) à 2 (g) sont des vues en coupe transversale illustrant un procédé de production de pastilles de semi-conducteur selon un second mode de réalisation de la présente invention; les figures 3 (a) et 3 (b) sont une vue en plan et une vue en coupe transversale illustrant une galette de semi- conducteur avant découpage en cubes selon l'art antérieur; la figure 4 est une vue en coupe transversale illustrant un galette de semi- conducteur pourvue de PHS selon l'art antérieur; les figures 5 (a) à 5 (c) sont des vues en coupe transversale illustrant un procédé de production de pastilles de semi-conducteur selon l'art antérieur; et
la figure 6 est une vue de côté illustrant une pastille de semi-
conducteur produite selon le procédé des figures 5 (a)-5 (c), qui est collée sur un
substrat de montage.
Les figures 1 (a)-l(h) sont des vues en coupe transversale illustrant un procédé de production de pastilles de semi-conducteur selon un premier mode de réalisation de la présente invention Sur les figures, les mêmes chiffres de référence que sur les figures 5 (a)-5 (c) désignent des pièces identiques ou correspondantes Les chiffres de référence 2 et 4 désignent des gorges de séparation des pastilles qui sont couvertes par des couches de métallisation 3 et 5, respectivement Le chiffre de référence 6 désigne PHS disposé sur la surface arrière du substrat 1 Le chiffre de référence 7 désigne des bavures des couches de métallisation 3 et 5 Le chiffre de référence 8 désigne une plaque en verre et le chiffre 9 désigne une cire De plus, la taille de la gorge 2 et sa proximité est
plus grande que la taille réelle pour faciliter la compréhension.
On décrira le procédé de production.
Avant tout, on prépare un substrat 1 en Ga As d'environ 600 microns d'épaisseur, dans lequel les composants ou circuits souhaités ont été produits. Alors, comme cela est illustré à la figure 1 (a), des portions du substrat 1 en Ga As sont sélectivement éliminées par attaque sèche ou humide pour former des premières gorges 2 de séparation des pastilles de 5 15 microns de profondeur. Comme cela est illustré à la figure 1 (b), l'intérieur des premières gorges 2 est métallisé par une méthode conventionnelle de placage de Au, pour former
des premières couches de métallisation 3 d'environ 10 microns d'épaisseur.
Comme cela est illustré à la figure 1 (c), on fait adhérer une plaque en verre 8 à la surface supérieure du substrat 1 en utilisant la cire 9 et le substrat 1 est aminci à partir de sa surface arrière en le polissant ou analogue jusqu'à une épaisseur qui est un peu plus importante que l'épaisseur souhaitée Alors, comme l'illustre la figure 1 (d), des portions du substrat 1 qui sont opposées aux premières gorges 2 sont sélectivement attaquées par attaque humide ou sèche jusqu'à ce que les couches de métallisation 3 soient exposées, pour former les
secondes gorges 4 de séparation des pastilles.
Ensuite, comme cela est illustré à la figure 1 (e), des films en vernis photosensible 10 sont sélectivement formés sur la surface arrière du substrat 1 à l'exception des secondes gorges 4 et l'intérieur des secondes gorges 4 est métallisé par une méthode conventionnelle de placage de Au en utilisant les films de vernis photosensible 10 comme masque, pour former les secondes couches de métallisation 5 d'environ 10 microns d'épaisseur qui augmentent la résistance de la galette A ce moment, les couches de métallisation 5 sont formées pour s'étendre sur la surface arrière du substrat 1 à cause de la limite de
précision de formation des films 10 de vernis photosensible.
Après avoir enlevé les films de vernis photosensible 10, comme cela est illustré à la figure 1 (f), des portions des couches de métallisation 5 s'étendant sur la surface arrière du substrat 1 sont éliminées par polissage, tout en réduisant
l'épaisseur du substrat 1 jusqu'à l'épaisseur souhaitée telle que 20 30 microns.
Après, comme cela est illustré à la figure 1 (g), des couches 6 de PHS de 40 60 microns d'épaisseur sont sélectivement formées sur la surface arrière du substrat 1 en Ga As à l'exception des secondes couches de métallisation 5 Même si on forme PHS 6 en contact avec la couche de métallisation 5, comme la région de production des éléments du substrat 1 est couverte par le film de protection de surface 11 et n'est pas en contact avec la couche de métallisation 3,
il ne se produit aucune fuite.
Ainsi, comme cela est illustré à la figure 1 (h), la plaque en verre 8 est enlevée de la galette en faisant fondre la cire 9, et on effectue le découpage en cubes au moyen d'une bande 40 attachée à la surface arrière de la galette afin de séparer les pastilles les unes des autres Comme les couches de métallisation 3 et reliant les pastilles respectives ont environ 20 microns d'épaisseur au total, une bavure 7 provoquée par le découpage en tranches n'a que 10 microns, ce qui est considérablement plus petit que l'épaisseur de la pastille avec PHS 6 Par conséquent, la bavure 7 ne dépasse jamais sur la surface arrière de la pastille avec pour résultat que l'on obtient une jonction fiable entre la pastille et un
substrat de montage au procédé subséquent de liaison.
Selon le premier mode de réalisation de la présente invention, la résistance de la galette avant de la découper en cubes est maintenue grâce aux couches de métallisation 3 et 5 De plus, comme les couches de métallisation 3 et 5, qui relient les pastilles dans la galette les unes aux autres sont découpées pendant que l'on découpe en cubes, la bavure des couches de métallisation provoquée par le découpage en cubes est faible et ne dépasse pas au-delà de la surface arrière de la pastille, avec pour résultat une jonction fiable dans le
procédé subséquent de liaison.
Les figures 2 (a)-2 (g) sont des vues en coupe transversale illustrant un procédé de production de pastilles de semi-conducteur selon un second mode de réalisation de la présente invention Ce procédé est différent de celui ci-dessus mentionné du premier mode de réalisation, uniquement par le fait que les portions des secondes couches de métallisation 5 s'étendant sur la surface arrière
du substrat 1 ne sont pas enlevées et que PHS est formé par dessus.
Une description sera donnée du procédé de production.
Les étapes illustrées aux figures 2 (a) et 2 (b) sont identiques aux étapes déjà décrites en se référant aux figures 1 (a) et l(b) et par conséquent, une
répétition de la description n'est pas nécessaire.
En se référant à la figure 2 (c), on fait adhérer une plaque en verre 8 à la surface supérieure du substrat 1 en utilisant la cire 9 et le substrat 1 est aminci à
une épaisseur souhaitée De préférence, l'épaisseur est de 20 30 microns.
Comme cela est illustré à la figure 2 (d), des portions du substrat 1 qui sont opposées aux premières gorges 2 sont éliminées par attaque humide ou sèches afin d'exposer les couches de métallisation 3, formant des secondes
gorges 4 de séparation des pastilles.
Comme cela est illustré à la figure 2 (e), des films en vernis photosensible 10 sont sélectivement formés sur la surface arrière du substrat 1 à l'exception des secondes gorges 4 et l'intérieur des secondes gorges 4 est métallisé en utilisant une méthode conventionnelle de placage de Au, pour former des secondes couches de métallisation 5, ayant environ 10 microns d'épaisseur, qui augmentent la résistance de la galette A ce moment, les couches de métallisation 5 sont formées pour s'étendre sur la surface arrière du substrat 1 à cause de la limite de précision lors de la formation des films 10 en vernis photosensible. Comme cela est illustré à la figure 2 (f), les films 10 en vernis photosensible sont éliminés et on forme sélectivement des couches 6 de PHS de 60 microns d'épaisseur sur la surface arrière du substrat 1 en Ga As à l'exception des secondes couches de métallisation 5 A ce moment, des protubérances 61 sont formées sur la surface arrière de PHS 6, qui sont aussi élevées que les portions des couches de métallisation 5 qui restent sur la surface
arrière du substrat 1.
Comme cela est illustré à la figure 2 (g), la plaque en verre 8 est enlevée de la galette en faisant fondre la cire 9 et on effectue le découpage en cubes au moyen d'une bande 40 qui est attachée à la surface arrière de la galette pour
séparer les pastilles les unes des autres.
Selon le second mode de réalisation de la présente invention, comme l'étape d'élimination des portions des secondes couches de métallisation 5 s'étendant à la surface arrière du substrat peut être supprimée, cela simplifie la production en comparaison avec le premier mode de réalisation Bien que la protubérance 61 d'environ 10 microns soit formée sur la surface arrière de la pastille, cela ne forme pas un grand obstacle pendant le procédé de liaison
lorsqu'une très grande précision lors de l'assemblage n'est pas requise.
Tandis que dans les premier et second modes de réalisation ci-dessus décrits, on emploie Ga As comme matériau du substrat 1, la présente invention peut également s'appliquer à des cas o d'autres matériaux semi-conducteur comme Al Ga As, In P, Si et analogues sont employés, avec les mêmes effets que
ceux ci-dessus décrits.
Tandis que dans les premier et second modes de réalisation ci-dessus décrits, on emploie de l'or comme matériau des couches de métallisation 3 et 5, on peut employer, pour réduire encore la taille des bavures, un métal ayant une
plus faible ductilité que l'or, par exemple du nickel.
Comme cela est évident à la lecture de la description ci-dessus, dans un
procédé de production de pastilles de semi-conducteur selon la présente invention, on forme des premières gorges sur une surface d'une galette de semi- conducteur, lesquelles gorges divisent la galette de semiconducteur en un certain nombre de régions dont chacune comprend un simple dispositif ou un circuit intégré et des premières couches de métallisation sont formées dans les premières gorges Des secondes gorges sont formées sur la surface arrière de la galette de semi- conducteur, en des positions opposées aux premières gorges de manière que les surfaces inférieures des premières couches de métallisation soient exposées et des secondes couches de métallisation sont formées dans les secondes gorges Ainsi, la galette est divisée en un certain nombre de pastilles qui sont reliées les unes aux autres par les première et seconde couches de métallisation Alors, les couches de métallisation des premières gorges sont coupées au moyen d'une lame à couper en cubes pour séparer les pastilles les unes des autres Les bavures de la couche de métallisation provoquées par le découpage en cubes sont petites et ne dépassent jamais sur la surface arrière de la pastille avec pour résultat une jonction fiable entre la pastille et un substrat de
montage dans le procédé subséquent de liaison.
Claims (4)
1 Procédé de production de pastilles de semi-conducteur caractérisé en ce qu'il consiste à:
former des premières gorges ( 2) sur une surface d'une galette de semi-
conducteur ( 1), lesquelles gorges divisent la galette en un certain nombre de régions, chacune comprenant un simple dispositif ou un circuit intégré; former des premières couches de métallisation ( 3) dans les premières gorges ( 2); amincir la galette de semi-conducteur ( 1) à une épaisseur souhaitée à partir de sa surface arrière; former des secondes gorges ( 4) sur la surface arrière de la galette de semi- conducteur ( 1), en des positions opposées aux premières gorges ( 2), de manière que les surfaces inférieures des premières couches de métallisation ( 3) soient exposées; former des secondes couches de métallisation ( 5) dans les secondes gorges ( 4); former des couches en métal ( 6) pour le rayonnement de la chaleur à la surface arrière de la galette à l'exception des secondes couches de métallisation ( 4); et couper à travers les première et seconde couches de métallisation ( 3, 5) dans les premières gorges ( 2) au moyen d'une lame à découper en cubes afin de
produire un certain nombre de pastilles de semi-conducteur.
2 Procédé selon la revendication 1, caractérisé en ce que les étapes de l'amincissement de la galette de semi-conducteur à la formation de la couche en métal pour le rayonnement de la chaleur sont effectuées dans un état o la
surface de la galette adhère à une plaque de support ( 8).
3 Procédé de production de pastilles de semi-conducteur caractérisé en ce qu'il consiste à:
former une première gorge ( 2) sur une surface d'une galette de semi-
conducteur ( 1), lesquelles gorges divisent la galette en un certain nombre de régions, chacune comprenant un simple dispositif ou un circuit intégré; former des premières couches de métallisation ( 3) dans les premières gorges ( 2); amincir la galette ( 1) jusqu'à une épaisseur plus épaisseur qu'une épaisseur souhaitée à partir dune surface arrière de la galette; former des secondes gorges ( 4) à la surface arrière de la galette ( 1) en des positions opposées aux premières gorges ( 2) de manière que les surfaces inférieures des premières couches de métallisation ( 3) soient exposées; former des secondes couches de métallisation ( 5) dans les secondes gorges ( 4); éliminer des portions des secondes couches de métallisation ( 5) s'étendant sur la surface arrière de la galette et amincir la galette jusqu'à l'épaisseur souhaitée; former des couches en métal ( 6) pour le rayonnement de la chaleur sur la surface arrière de la galette à l'exception des secondes couches de métallisation ( 5); et couper à travers les première et seconde couches de métallisation ( 3, 5) dans les premières gorges ( 2) avec une lame à découper en cubes afin de
produire un certain nombre de pastilles de semi-conducteur.
4 Procédé selon la revendication 3, caractérisé en ce que les étapes allant de l'amincissement de la galette de semi-conducteur à la formation de la couche en métal pour le rayonnement de la chaleur sont effectuées dans un état o la surface de la galette de semi-conducteur adhère à une plaque de support ( 8).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010020A JP2836334B2 (ja) | 1992-01-23 | 1992-01-23 | 高出力半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2686735A1 true FR2686735A1 (fr) | 1993-07-30 |
| FR2686735B1 FR2686735B1 (fr) | 1995-12-08 |
Family
ID=11738722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9300656A Expired - Fee Related FR2686735B1 (fr) | 1992-01-23 | 1993-01-22 | Procede de production de pastilles de semi-conducteur. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5275958A (fr) |
| JP (1) | JP2836334B2 (fr) |
| DE (1) | DE4301408C2 (fr) |
| FR (1) | FR2686735B1 (fr) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5762744A (en) * | 1991-12-27 | 1998-06-09 | Rohm Co., Ltd. | Method of producing a semiconductor device using an expand tape |
| JPH06268112A (ja) * | 1993-03-10 | 1994-09-22 | Mitsubishi Electric Corp | 半導体装置、及びその製造方法 |
| US5665649A (en) * | 1993-05-21 | 1997-09-09 | Gardiner Communications Corporation | Process for forming a semiconductor device base array and mounting semiconductor devices thereon |
| US5656547A (en) * | 1994-05-11 | 1997-08-12 | Chipscale, Inc. | Method for making a leadless surface mounted device with wrap-around flange interface contacts |
| JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
| US5648684A (en) * | 1995-07-26 | 1997-07-15 | International Business Machines Corporation | Endcap chip with conductive, monolithic L-connect for multichip stack |
| US6083811A (en) * | 1996-02-07 | 2000-07-04 | Northrop Grumman Corporation | Method for producing thin dice from fragile materials |
| US5834829A (en) * | 1996-09-05 | 1998-11-10 | International Business Machines Corporation | Energy relieving crack stop |
| US5966591A (en) * | 1997-08-07 | 1999-10-12 | Read-Rite Corporation | Method and tool for handling micro-mechanical structures |
| JP3810204B2 (ja) * | 1998-03-19 | 2006-08-16 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2000332100A (ja) | 1999-05-18 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2001168388A (ja) * | 1999-09-30 | 2001-06-22 | Sharp Corp | 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー |
| DE60030963D1 (de) * | 2000-06-06 | 2006-11-09 | St Microelectronics Srl | Elektronischer Halbleiterbaustein mit Wärmeverteiler |
| JP2002026270A (ja) * | 2000-07-10 | 2002-01-25 | Nec Corp | 半導体装置の製造方法 |
| US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
| JP4013753B2 (ja) * | 2002-12-11 | 2007-11-28 | 松下電器産業株式会社 | 半導体ウェハの切断方法 |
| US7612443B1 (en) | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
| DE10351028B4 (de) * | 2003-10-31 | 2005-09-08 | Infineon Technologies Ag | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren |
| US20060040111A1 (en) * | 2004-08-20 | 2006-02-23 | Dolechek Kert L | Process chamber and system for thinning a semiconductor workpiece |
| US7354649B2 (en) | 2004-08-20 | 2008-04-08 | Semitool, Inc. | Semiconductor workpiece |
| US20060046499A1 (en) * | 2004-08-20 | 2006-03-02 | Dolechek Kert L | Apparatus for use in thinning a semiconductor workpiece |
| US7193295B2 (en) * | 2004-08-20 | 2007-03-20 | Semitool, Inc. | Process and apparatus for thinning a semiconductor workpiece |
| US7288489B2 (en) * | 2004-08-20 | 2007-10-30 | Semitool, Inc. | Process for thinning a semiconductor workpiece |
| JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| TW201137960A (en) * | 2010-04-20 | 2011-11-01 | Raydium Semiconductor Corp | Integrated circuit wafer dicing method |
| US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
| US9165831B2 (en) | 2013-06-27 | 2015-10-20 | Globalfoundries Inc. | Dice before grind with backside metal |
| NL2021598B1 (en) * | 2018-09-10 | 2020-05-01 | Ampleon Netherlands Bv | Seed layer for electroplating eutectic AuSn solder |
| CN112838057B (zh) * | 2021-01-08 | 2022-04-05 | 江苏东海半导体股份有限公司 | 一种适用于igbt半导体器件的划片道方法 |
| CN116403915A (zh) * | 2023-06-07 | 2023-07-07 | 尚睿微电子（上海）有限公司 | 基板组件及芯片的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428572A (en) * | 1977-08-05 | 1979-03-03 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4729971A (en) * | 1987-03-31 | 1988-03-08 | Microwave Semiconductor Corporation | Semiconductor wafer dicing techniques |
| EP0275778A1 (fr) * | 1986-12-29 | 1988-07-27 | Thomson Hybrides Et Microondes | Procédé de découpe collective, par voie chimique, de dispositifs semiconducteurs, et dispositif découpé par ce procédé |
| FR2633776A1 (fr) * | 1988-07-01 | 1990-01-05 | Mitsubishi Electric Corp | Dispositif transistor a effet de champ et procede destine a sa production |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3897627A (en) * | 1974-06-28 | 1975-08-05 | Rca Corp | Method for manufacturing semiconductor devices |
| JPS6258660A (ja) * | 1985-09-09 | 1987-03-14 | Sharp Corp | 半導体素子分断法 |
| US4851366A (en) * | 1987-11-13 | 1989-07-25 | Siliconix Incorporated | Method for providing dielectrically isolated circuit |
| US5204282A (en) * | 1988-09-30 | 1993-04-20 | Nippon Soken, Inc. | Semiconductor circuit structure and method for making the same |
| US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| US5185292A (en) * | 1989-07-20 | 1993-02-09 | Harris Corporation | Process for forming extremely thin edge-connectable integrated circuit structure |
| US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
-
1992
- 1992-01-23 JP JP4010020A patent/JP2836334B2/ja not_active Expired - Lifetime
-
1993
- 1993-01-13 US US08/004,058 patent/US5275958A/en not_active Expired - Fee Related
- 1993-01-20 DE DE4301408A patent/DE4301408C2/de not_active Expired - Fee Related
- 1993-01-22 FR FR9300656A patent/FR2686735B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428572A (en) * | 1977-08-05 | 1979-03-03 | Fujitsu Ltd | Manufacture of semiconductor device |
| EP0275778A1 (fr) * | 1986-12-29 | 1988-07-27 | Thomson Hybrides Et Microondes | Procédé de découpe collective, par voie chimique, de dispositifs semiconducteurs, et dispositif découpé par ce procédé |
| US4729971A (en) * | 1987-03-31 | 1988-03-08 | Microwave Semiconductor Corporation | Semiconductor wafer dicing techniques |
| FR2633776A1 (fr) * | 1988-07-01 | 1990-01-05 | Mitsubishi Electric Corp | Dispositif transistor a effet de champ et procede destine a sa production |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 3, no. 51 (E - 107) 28 April 1979 (1979-04-28) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5275958A (en) | 1994-01-04 |
| FR2686735B1 (fr) | 1995-12-08 |
| JP2836334B2 (ja) | 1998-12-14 |
| DE4301408C2 (de) | 1995-03-16 |
| DE4301408A1 (fr) | 1993-07-29 |
| JPH05198669A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2686735A1 (fr) | Procede de production de pastilles de semi-conducteur. | |
| EP1697975B1 (fr) | Procede de scellement de deux plaques avec formation d un co ntact ohmique entre celles-ci | |
| US6136668A (en) | Method of dicing semiconductor wafer | |
| EP1936669B1 (fr) | Procédé de fabrication d'un substrat SOI associant des zones à base de silicium et des zones à base de GaAs | |
| EP0996150B1 (fr) | Procédé de réalisation de composants passifs et actifs sur un même substrat isolant | |
| EP0982770B1 (fr) | Procédé d'isolation physique de régions d'une plaque de substrat | |
| US6008537A (en) | Semiconductor device with heat dissipation metal layer and metal projections | |
| EP1815509A2 (fr) | Amincissement d'une plaquette semiconductrice | |
| FR2834123A1 (fr) | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report | |
| JP2002076523A (ja) | 窒化物レーザダイオード構造及びその製造方法 | |
| WO2002084722A2 (fr) | Substrat demontable a tenue mecanique controlee et procede de realisation | |
| EP1803152A2 (fr) | Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere | |
| FR2834124A1 (fr) | Procede de production de couches semi-conductrices | |
| FR2646018A1 (fr) | Dispositif semiconducteur et son procede de fabrication | |
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| FR2915573A1 (fr) | Procede pour la realisation d'une matrice de detection de rayonnements electromagnetiques et notamment de rayonnements infrarouges | |
| US20240087877A1 (en) | Backside metallized compound semiconductor device and method for manufacturing the same | |
| FR2983638A1 (fr) | Procede de formation d'un circuit integre | |
| FR2534743A1 (fr) | Procede de fabrication de plusieurs composants semi-conducteurs sur une couche conductrice commune et dispositif obtenu, en particulier diode hyperfrequence | |
| FR3094565A1 (fr) | Refroidissement de dispositifs électroniques | |
| EP0085607A2 (fr) | Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé | |
| WO2000077729A1 (fr) | Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support | |
| FR2762115A1 (fr) | Procede d'insertion d'un module electronique dans un corps de carte a memoire electronique | |
| FR2939151A1 (fr) | Lingots formes d'au moins deux lingots elementaires, un procede de fabrication et une plaquette qui en est issue | |
| EP1675168A2 (fr) | Procédé et dispositif de positionnement de billes de connexion pour circuits intégrés |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |