EP1815509A2 - Amincissement d'une plaquette semiconductrice - Google Patents

Amincissement d'une plaquette semiconductrice

Info

Publication number
EP1815509A2
EP1815509A2 EP05819228A EP05819228A EP1815509A2 EP 1815509 A2 EP1815509 A2 EP 1815509A2 EP 05819228 A EP05819228 A EP 05819228A EP 05819228 A EP05819228 A EP 05819228A EP 1815509 A2 EP1815509 A2 EP 1815509A2
Authority
EP
European Patent Office
Prior art keywords
wafer
thinning
layer
photoresist
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05819228A
Other languages
German (de)
English (en)
Inventor
Caroline Hernandez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1815509A2 publication Critical patent/EP1815509A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Definitions

  • the present invention relates to the field of micro ⁇ electronics and, more particularly, the thinning a wafer of semiconductor material in which were manufactured electrical circuit which is intended for use in the manufacture of such circuits.
  • 1'for electromagnetic transponders to be very thin electronic tags could be worn banknotes, clothes, loos ⁇ lages, etc.
  • Another example of application is the production of solar cells.
  • Another example of application relates to the insertion of integrated circuits in flexible or rigid media for applications such as electronic passport, smart card etc.
  • Another example of application relates to the production of optical microboessers in which a very thin integrated circuit is carried on a glass plate.
  • a first problem is that, if a wafer is thinned before manufacturing components and circuits, it becomes difficult to handle for subsequent treatments because of its fragility.
  • This constraint is that the wafers are thinned genera ⁇ LEMENT after manufacture being stuck on the adhesive strips (commonly referred to by the term "tapes") for handling.
  • a pla ⁇ quette a thickness of a few hundred micrometers on a front face of which were formed of integrated circuits is adhered forward by this face (optionally with inter ⁇ position of a protective layer) on an adhesive tape serving as a handling medium.
  • the wafer is then thinned from its rear face, for example by grinding (grinding), by chemical etching or dry etching (plasma).
  • the integrated circuit chips are generally cut while they are still adhered to the adhesive strip, and then are taken one by one from this adhesive tape, for example, for integration in a smart card.
  • the adhesive strip is more or less rigid, it is in a material of a different nature from that of the platelet, which causes, among other things, differences in mechanical stresses.
  • an adhesive strip is generally effected by tearing, causing risks of damaging the integrated circuits carried by the semiconductor wafer.
  • the adhesive used to bond the strip on the semiconductor wafer may cause contamination in the active areas of the wafer and some treatments are not compatible with the use of adhesive tape because of the risk of pollution by degassing of these constituents.
  • any surface irregularities of the semiconductor wafer may cause breakage of the wafer due to mechanical stresses during the amination (particularly in the case of grinding grinding).
  • US patent application 2004/0121618 describes the constitution of an adhesive usable for temporarily attaching a semiconductor wafer to a rigid substrate during thinning of the wafer.
  • the use of such a glue of complex composition is likely to pose problems of contamination of the active areas of the circuits carried by the semiconductor wafer.
  • its application and subsequent bonding and takeoff treatments require dedicated equipment.
  • US Patent 6,013,534 discloses a method for thinning integrated circuit chips after cutting by using an etch stop layer and a wax layer. Such a method has substantially the same disadvantages as the use of an adhesive tape and also requires annealing at high temperature due to the use of a wax. Such annealing is harmful to the components formed in the wafer, in particular the transistors, by creating stresses liable to reveal breaks or to generate dopant diffusions causing malfunctions. Summary of the invention
  • the present invention aims to overcome all or part of the disadvantages of known techniques for thinning a wafer made of semiconductor material.
  • the invention aims more particularly to facilitate the realization of such thinning by using techniques compatible with those used for the manufacture of electronic circuits on the wafer.
  • the invention also aims to propose a solution applicable to a semiconductor wafer both before and after the manufacture of components (in particular, before producing specifically doped areas by implantation / diffusion).
  • the invention also aims to avoid any risk of stress or contamination of the components formed in the semiconductor wafer.
  • the invention also aims to propose a solution compatible with the use of equipment usually used to handle and treat semiconductor wafers.
  • the present invention provides a method of amin ⁇ cisme a first semiconductor wafer from a first side, consisting in reporting, on the second face of the first wafer, a second wafer with interposition of a layer of photoresist.
  • the photosensitive resin layer is removed by means of a solvent, after thinning of the first wafer so as to take off the second wafer.
  • the photoresist layer is etched to pref ⁇ No., in a regular pattern over the whole of the first wafer.
  • the etching pattern of the resin is obtained by means of a mask used to define patterns of manufacture of electronic components.
  • the first and second plates are in the same semiconductor material.
  • the method is applied to a first wafer in which were formed of electronic components.
  • the method is applied to a first wafer before production of electronic components.
  • the first wafer carries solar cells.
  • the first wafer is intended to be transferred to a glass plate for optical application.
  • peeling of the first wafer is performed after cutting chip integrated circuit.
  • after thinning the first wafer has a thickness of less than 5 micrometers.
  • the invention also provides an assembly consisting of a first semiconductor wafer, a second semiconductor wafer relatively thick relative to the first and a photoresist layer between the two wafers.
  • said thin wafer has a thickness of less than 50 micrometers.
  • the wafers are made of the same semiconductor material.
  • the invention also provides an integrated circuit chip or discrete component. Brief description of the drawings
  • FIGS. IA, IB, IC, ID, IE, and IF illustrate, by sectional views and very schematically, an embodiment of the present invention
  • Figures 2A and 2B illustrate, in sectional views and very schematically, a first variant of the invention
  • Figures 3A and 3B illustrate, in sectional views and very schematically, a second variant of the invention
  • Figures 4A and 4B illustrate, in sectional views and very schematically, a third variant of the invention
  • FIG. 5 illustrates, by a sectional view and very schematically, a fourth variant of the invention
  • FIG. IA, IB, IC, ID, IE, and IF illustrate, by sectional views and very schematically, an embodiment of the present invention
  • Figures 2A and 2B illustrate, in sectional views and very schematically, a first variant of the invention
  • Figures 3A and 3B illustrate, in sectional views and very schematically, a second variant of the invention
  • Figures 4A and 4B illustrate, in sectional views and very schematic
  • FIGS. 7A and 7B illustrate, by sectional views and very schematically, an example of application of the invention to the production of solar cells
  • FIGS. 8A, 8B and 8C illustrate, by sectional views and very schematically, another example of application of the invention to the production of vertical circuits.
  • a first semiconductor wafer to be thinned from a first face is attached by its first face to a substrate consisting of a second wafer, preferably of the same type, with the interposition of a resin layer picture ⁇ sensitive.
  • the photosensitive resin serves as a protective layer and temporarily hold the two wafers together, at least until the end of the thinning of the first wafer.
  • the photosensitive resin used for paste tempo rarily ⁇ the two wafers is any picture ⁇ sensitive resin (positive or negative) commonly used in the microelectronics, in particular, to define implantation masks, deposition or etching.
  • resins have sufficient adhesive power to withstand the mechanical stresses associated with a thinning of the rear face (including by grinding grinding) and can be removed without difficulty at the end of thinning.
  • Such a takeoff is carried out using a solvent of the type commonly used to remove such resin layers during the manufacture of integrated circuits.
  • Figures IA to IF illustrate, by very schematic sectional views, an embodiment of the thinning process according to the present invention.
  • a semiconductor wafer 1 for example, sili ⁇ cium
  • a semiconductor wafer 1 for example, sili ⁇ cium
  • FIG. IA A semiconductor wafer 1 (for example, sili ⁇ cium) to be thinned (figure IA) from a first face 12 (said rear) is covered on a second face 11 (so-called front) of a layer 2 of photosensitive resin ( Figure IB).
  • a layer 2 of photosensitive resin Figure IB
  • spin coating technique for example, and conventionally for the deposition of such a resin, it is deposited in viscous form on the wafer 1 by a so-called spin coating technique.
  • the thickness of the layer 2 is not critical and is, for example, between 50 nm and 5 microns.
  • the front face 11 comprises protruding patterns 4 (for example, steps, chips, metallizations, etc.). of the resin layer 2 is then chosen to fill these patterns uniformly.
  • protruding patterns 4 for example, steps, chips, metallizations, etc.
  • photosensitive resins known under the trade names SPR955, THMR2250, APEX2408 or M78Y may be used.
  • the wafer 3 is in the same material as the wafer 1.
  • it may be defective wafers to be destroyed or discarded.
  • the thickness of the wafer 3 is, for example, several hundred micrometers.
  • the adhesion of the two wafers can be promoted by cleaning the wafer 3 with a solvent selected from those commonly used to facilitate the spreading of a photoresist on a semiconductor wafer (for example, a solvent based acetic acid and 2-methoxy-1-methylethyl ester, known under the trade name "EC-solvent").
  • a solvent selected from those commonly used to facilitate the spreading of a photoresist on a semiconductor wafer
  • EC-solvent for example, a solvent based acetic acid and 2-methoxy-1-methylethyl ester, known under the trade name "EC-solvent"
  • no annealing of the resin 2 is carried out and one is satisfied with a drying at room temperature ⁇ .
  • a drying is sufficient to impart the resin with sufficient rigidity to the trai ⁇ apparel subsequent thinning.
  • the drying is accelerated by temperature-based annealing, that is to say at a temperature below the melting temperature of the resin 2 (for example, less than 150 degrees).
  • the thinning ( Figure IE) is continued until the desired final thickness for the wafer 1. For example, starting from a thickness of a few hundred micrometers
  • the wafer 1 For example, 300 or 600 ⁇ m for the wafer 1, it is thinned to a thickness of a few tens of micrometers, or even a few microns, (for example, less than 5 microns).
  • first wafer 1 relatively thin (typically less than 50 microns) to a second wafer 3 relatively thick (rained ⁇ eral hundred micrometers) for supporting, between which is present a layer of resin photosensitive 2 temporary retention of platelets together.
  • second wafer 3 relatively thick (rained ⁇ eral hundred micrometers) for supporting, between which is present a layer of resin photosensitive 2 temporary retention of platelets together.
  • the two plates are separated from each other (peeled off) by immersing the assembly in a bath of solvent so as to dissolve the resin 2.
  • the solvent used is any solvent conventionally used to dissolve a photoresist.
  • acetone-based solvent for example, pure acetone
  • H 2 SO 4 a solution based on sodium hydroxide
  • specific solvents such as a solvent based on acetic acid.
  • EC-solvent 2-methoxy-1-methylethyl ester, known under the trade name "EC-solvent”
  • RER methyl ethyl ketone and ethyl lactate
  • Figures 3A and 3B show a second variant of Figures IB (or 2B) and IE according to a preferred embodiment of the present invention.
  • the resin layer 2 is etched ( Figure 3A) so as to have voids or channels 21 to facilitate the subsequent separation of the two pla ⁇ quettes 1 and 3 by circulating the solvent within the layer 2.
  • the use of a photosensitive resin allows such an implementation that the resin is positive or negative.
  • a low temperature annealing is carried out in order to stiffen it before carrying out a photolithography (photo + development).
  • the second wafer 3 is then attached to the resin layer to which it adheres by resin pads 22 which remain.
  • the annealing prior to bonding of pla ⁇ quette 1 and 3 reduces the adhesion of the resin, may find a sufficient adhesive capacity by cleaning the support plate 3 by means of a solvent selected from those commonly used to promote the spreading of a photoresist, for example, the solvents "EC-solvent” or "RER" already mentioned.
  • concentrations of the solvents and / or the times of application of these solvents are adapted firstly to the development of photolithography and secondly to the desired detachment of platelets at the end of thinning.
  • a specific mask is made to guarantee a regular pattern (preferably in checkerboard pattern) throughout the wafer.
  • a regular pattern preferably in checkerboard pattern
  • FIGS. 4A and 4B illustrate a third variant of the invention according to which the thinned wafer 1 must be carried permanently by another support (for example, a glass plate 5 or an oxidized silicon substrate).
  • the rear face 13 of the thinned plate 1 is shown (FIG. 4A) on this support 5, preferably before being peeled off (FIG. 4B) from the plate 3.
  • the separation is performed after cutting integrated circuit chips 6 in the thinned wafer, the cutting lines 7 stopping, for example, in the support wafer 3.
  • FIG. 6 illustrates a fifth variant of the invention according to which other treatments are carried out, from the rear face 13 of the thinned wafer 1, before detachment.
  • other treatments are carried out, from the rear face 13 of the thinned wafer 1, before detachment.
  • it will be possible to perform metallization back (possibly with patterns 14) or any other treatment, provided that the treatment temperature remains below the melting temperature of the resin 2. This constraint is less and less troublesome with the development low temperature manufacturing process.
  • FIG. 7A and 7B illustrate an example of applica ⁇ of the present invention to the production of solar cells 8 on germanium substrates 9 supported by silicon substrates 1 which it is desired thin to lighten the structure.
  • FIG. 7A shows the slice in which the solar cells have been made, for example by resumption of heteroepitaxy of materials of the IH-V columns of the periodic table of elements.
  • FIGS. 8A to 8C illustrate a second example of application of the invention to the realization of stacks of circuits carried by successive wafers.
  • the structure resulting from FIG. 1E is glued (FIG. 8A) on a third silicon wafer 1 'and the assembly is subjected to a new thinning (FIG. 8B) from the rear face 12' of the plate the.
  • a stacked structure of thin platelets is obtained (FIG. 8C).
  • An advantage of the present invention is that the use of a photosensitive resin customarily used to define patterns on the semiconductor wafer is not likely to cause unusual contamination of the active areas possibly formed in this wafer.
  • Another advantage of the present invention is that by using a semiconductor material substrate of the same nature as the wafer to be thinned, any problems related to the differences in expansion coefficients are avoided.
  • the wafer and wafer wafer assembly is compatible with all the equipment commonly used to process semiconductor wafers, and can be seen by such equipment as a single wafer.
  • This advantage is particularly advantageous in the case where the wafer is thinned by a first face before manufacture and remains attached to the support wafer for the implementation of manufacturing steps from the free face of the thinned wafer.
  • Another advantage of the present invention is that the photosensitive resin has the dual role of protecting the patterns made on the semiconductor wafer and adhesion layer on the carrier wafer.
  • the thinning can be carried out at any stage of manufacture.
  • the thinning may be performed on the raw wafer, after completion of the active zones, after realization of the chips, or after completion of interconnection metallization levels.
  • Another advantage of the present invention in the case where the wafer 1 is peeled off before cutting, is that the wafer 3 is reusable to serve as a support for other wafers later.
  • the invention applies to any electronic circuit formed in a semiconductor wafer, whether it be integrated circuits proper or component chips. discrete (such as power components).

Abstract

L'invention concerne un procédé d'amincissement d'une première plaquette semiconductrice (1) depuis une première face (12), consistant à rapporter, sur la deuxième face de la pre- mière plaquette, une deuxième plaquette (3) avec interposition d'une couche (2) de résine photosensible.

Description

AMINCISSEMENT D'UNE PLAQtJETTE SEMICONDUCTRICE
Domaine de l' invention
La présente invention concerne le domaine de la micro¬ électronique et, plus particulièrement, l'amincissement d'une plaquette en matériau semiconducteur dans laquelle ont été fabriqués des circuits électroniques ou qui est destinée à servir à la fabrication de tels circuits. Exposé de l'art antérieur
L'amincissement de puces de circuits intégrés ou de plaquettes en matériau semiconducteur portant de tels circuits est de plus en plus recherché par l'industrie microélectronique. Un tel amincissement jusqu'à des épaisseurs de quelques dizaines de micromètres voire quelques micromètres offre de nombreuses possibilités en termes d'applications pour les circuits électroniques ainsi fabriqués. Des puces de circuits intégrés minces sont susceptibles d'être utilisées dans toute application électronique, que ce soit de façon indépendante ou pour assemblage à d'autres puces ou substrats.
Parmi ces applications, on citera à titre d'exemple, 1'intégration de transpondeurs électromagnétiques pour constituer des étiquettes électroniques très minces susceptibles d'être portées par des billets de banque, des vêtements, des embal¬ lages, etc. Un autre exemple d'application est la réalisation de cellules solaires.
Un autre exemple d'application concerne l'insertion de circuits intégrés dans des supports souples ou rigides pour des applications de type passeport électronique, carte à puce etc.
Un autre exemple d'application concerne la réalisation de microboîtiers optiques dans lesquels un circuit intégré très mince est reporté sur une plaque en verre.
Toutefois, l'amincissement des plaquettes semiconductrices pose plusieurs problèmes.
Un premier problème est que, si une plaquette est amincie avant fabrication des composants et circuits, elle devient difficile à manipuler pour les traitements ultérieurs en raison de sa fragilité. Cette contrainte fait que les plaquettes sont généra¬ lement amincies en fin de fabrication en étant collées sur des bandes adhésives (couramment désignées par le terme anglais "tapes") permettant leur manipulation. Par exemple, une pla¬ quette d'une épaisseur de quelques centaines de micromètres sur une face avant de laquelle ont été formés des circuits intégrés est collée par cette face avant (le cas échéant avec inter¬ position d'une couche de protection) sur une bande adhésive servant de support de manipulation. La plaquette est alors amincie depuis sa face arrière, par exemple par rectification (meulage) , par gravure chimique ou gravure sèche (plasma) . Une fois que la plaquette a atteint l'épaisseur finale désirée (par exemple, quelques dizaines de micromètres) , les puces de circuit intégré sont généralement découpées alors qu'elles sont encore collées sur la bande adhésive, puis sont prélevées une à une de cette bande adhésive, par exemple, pour intégration dans une carte à puce.
Le recours à des bandes adhésives présente plusieurs inconvénients.
Même si la bande adhésive est plus ou moins rigide, elle est en un matériau de nature différente de celui de la plaquette, ce qui engendre, entre autres, des différences dans les contraintes mécaniques.
De plus, le décollage d'une bande adhésive s'effectue généralement par arrachement, engendrant des risques d'endommager les circuits intégrés portés par la plaquette semiconductrice.
Par ailleurs, l'adhésif utilisé pour coller la bande sur la plaquette semiconductrice risque d'engendrer des contaminations dans les zones actives de la plaquette et certains traitements ne sont pas compatibles avec l'utilisation de bande adhésive en raison des risques de pollution par dégazage de ces constituants.
En outre, d'éventuelles irrégularités de surface de la plaquette semiconductrice peuvent entraîner une rupture de la plaquette en raison des contraintes mécaniques lors de l'amin- cissement (notamment en cas de rectification par meulage) .
La demande de brevet américain 2004/0121618 décrit la constitution d'une colle utilisable pour attacher temporairement une plaquette semiconductrice à un substrat rigide pendant l'amincissement de la plaquette. L'emploi d'une telle colle de composition complexe est susceptible de poser des problèmes de contaminations des zones actives des circuits portés par la plaquette semiconductrice. De plus, son application et les traitements ultérieurs de collage et décollage requièrent des équipements dédiés. Le brevet américain 6 013 534 décrit un procédé pour amincir des puces de circuit intégré après découpe en utilisant une couche d'arrêt de gravure ainsi qu'une couche de cire. Un tel procédé présente sensiblement les mêmes inconvénients que le recours à une bande adhésive et nécessite de surcroît un recuit à haute température en raison de l'utilisation d'une cire. De tels recuits sont néfastes pour les composants formés dans la plaquette, notamment les transistors, en créant des contraintes susceptibles de faire apparaître des ruptures ou d'engendrer des diffusions de dopants entraînant des dysfonctionnements. Résumé de l'invention
La présente invention vise à pallier tout ou partie des inconvénients des techniques connues d'amincissement d'une plaquette en matériau semiconducteur. L'invention vise plus particulièrement à faciliter la réalisation d'un tel amincissement en utilisant des techniques compatibles avec celles utilisées pour la fabrication de circuits électroniques sur la plaquette.
L'invention vise également à proposer une solution applicable à une plaquette semiconductrice aussi bien avant qu'après fabrication de composants (notamment, avant réalisation de zones spécifiquement dopées par implantation/diffusion) .
L'invention vise également à éviter tout risque de contrainte ou de contamination des composants formés dans la plaquette semiconductrice.
L'invention vise également à proposer une solution compatible avec l'utilisation des équipements habituellement utilisés pour manipuler et traiter les plaquettes semi- conductrices. Pour atteindre tout ou partie de ces objets ainsi que d'autres, la présente invention prévoit un procédé d'amin¬ cissement d'une première plaquette semiconductrice depuis une première face, consistant à rapporter, sur la deuxième face de la première plaquette, une deuxième plaquette avec interposition d'une couche de résine photosensible.
Selon un mode de mise en oeuvre de la présente invention, la couche de résine photosensible est ôtée au moyen d'un solvant, après amincissement de la première plaquette de façon à décoller la deuxième plaquette. Selon un mode de mise en oeuvre de la présente inven¬ tion, la couche de résine photosensible est gravée, de préfé¬ rence, selon un motif régulier sur l'ensemble de la première plaquette.
Selon un mode de mise en oeuvre de la présente invention, le motif de gravure de la résine est obtenu au moyen d'un masque ayant servi à définir des motifs de fabrication de composants électroniques.
Selon un mode de mise en oeuvre de la présente inven¬ tion, les première et deuxième plaquettes sont dans le même matériau semiconducteur.
Selon un mode de mise en oeuvre de la présente inven¬ tion, le procédé est appliqué à une première plaquette dans lequel ont été formés des composants électroniques.
Selon un mode de mise en oeuvre de la présente inven- tion, le procédé est appliqué à une première plaquette avant réalisation de composants électroniques.
Selon un mode de mise en oeuvre de la présente invention, la première plaquette porte des cellules solaires.
Selon un mode de mise en oeuvre de la présente invention, la première plaquette est destinée à être reportée sur une plaque de verre pour une application optique.
Selon un mode de mise en oeuvre de la présente inven¬ tion, le décollement de la première plaquette est effectué après découpe de puces de circuit intégré. Selon un mode de mise en oeuvre de la présente inven¬ tion, la première plaquette après amincissement présente une épaisseur inférieure à 5 micromètres.
L'invention prévoit également un ensemble constitué d'une première plaquette semiconductrice, d'une deuxième pla- quette semiconductrice relativement épaisse par rapport à la première et d'une couche de résine photosensible entre les deux plaquettes.
Selon un mode de réalisation de la présente invention, ladite plaquette mince présente une épaisseur inférieure à 50 micromètres.
Selon un mode de réalisation de la présente invention, les plaquettes sont en un même matériau semiconducteur.
L'invention prévoit également une puce de circuit intégré ou de composant discret. Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d' autres de la présente invention seront exposés en détail dans la description suivante de modes de mise en oeuvre et de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures IA, IB, IC, ID, IE, et IF illustrent, par des vues en coupe et de façon très schématique, un mode de mise en oeuvre de la présente invention ; les figures 2A et 2B illustrent, par des vues en coupe et de façon très schématique, une première variante de l'invention ; les figures 3A et 3B illustrent, par des vues en coupe et de façon très schématique, une deuxième variante de l'invention ; les figures 4A et 4B illustrent, par des vues en coupe et de façon très schématique, une troisième variante de l'invention ; la figure 5 illustre, par une vue en coupe et de façon très schématique, une quatrième variante de l'invention ; la figure 6 illustre, par une vue en coupe et de façon très schématique, une cinquième variante de l'invention ; les figures 7A et 7B illustrent, par des vues en coupe et de façon très schématique, un exemple d'application de l'invention à la réalisation de cellules solaires ; et les figures 8A, 8B et 8C illustrent, par des vues en coupe et de façon très schématique, un autre exemple d'application de l'invention à la réalisation de circuits verticaux. Description détaillée
Les mêmes éléments ont été désignés par les mêmes références aux différentes figures qui ont été tracées sans respect d'échelle. Par souci de clarté, seuls les étapes et les éléments qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, les étapes de fabrication des circuits intégrés sur la plaquette semiconductrice n'ont pas été détaillées, l'invention étant compatible avec tout procédé classique de fabrication de circuits électroniques. De même, l'amincissement en lui-même d'une plaquette semiconductrice portée par un substrat selon l'invention n'a pas été détaillé, l'invention étant là encore compatible avec toutes les techniques classiques d'amincissement.
Selon un mode de mise en oeuvre préféré de la présente invention, une première plaquette semiconductrice à amincir depuis une première face est rapportée par sa première face sur un substrat constitué d'une deuxième plaquette, de préférence de même nature, avec interposition d'une couche de résine photo¬ sensible. La résine photosensible sert de couche de protection et de maintien temporaire des deux plaquettes ensemble, au moins jusqu'à la fin de l'amincissement de la première plaquette.
La résine photosensible utilisée pour coller tempo¬ rairement les deux plaquettes est une quelconque résine photo¬ sensible (positive ou négative) habituellement utilisée dans la microélectronique, en particulier, pour définir des masques d'implantation, de dépôt ou de gravure. Contre toute attente, de telles résines ont un pouvoir adhésif suffisant pour supporter les contraintes mécaniques liées à un amincissement de la face arrière (y compris par rectification par meulage) et peuvent être décollées sans difficulté en fin d'amincissement. Un tel décollage est effectué au moyen d'un solvant du type de ceux habituellement utilisés pour éliminer de telles couches de résine lors de la fabrication des circuits intégrés.
Les figures IA à IF illustrent, par des vues très schématiques en coupe, un mode de mise en oeuvre du procédé d'amincissement selon la présente invention.
Une plaquette semiconductrice 1 (par exemple, en sili¬ cium) destinée à être amincie (figure IA) depuis une première face 12 (dite arrière) est recouverte sur une deuxième face 11 (dite avant) d'une couche 2 de résine photosensible (figure IB) . Par exemple, et de façon classique pour le dépôt d'une telle résine, elle est déposée sous forme visqueuse sur la plaquette 1 par une technique de dépôt dite à la tournette.
Dans le cas (figures IA et IB) où la plaquette 1 est dépourvue de motifs, l'épaisseur de la couche 2 n'est pas critique et est, par exemple, comprise entre 50 nm et 5 μm.
Selon une première variante illustrée par les figures 2A et 2B, qui sont à rapprocher des figures IA et IB, la face avant 11 comporte des motifs 4 en saillie (par exemple, des marches, puces, métallisations, etc.) - L'épaisseur de la couche 2 de résine est alors choisie pour remplir ces motifs de façon uniforme.
A titre d'exemple particulier de réalisation, on pourra utiliser des résines photosensibles connues sous les déno- minations commerciales SPR955, THMR2250, APEX2408 ou M78Y.
Une deuxième plaquette 3, destinée à servir de support (poignée) pour les manipulations ultérieures de l'ensemble, est rapportée sur la couche de résine 2 (figure IC) . De préférence, la plaquette 3 est dans un même matériau que la plaquette 1. Par exemple, il peut s'agir de plaquettes défectueuses destinées à être détruites ou mises au rebut. L'épaisseur de la plaquette 3 est, par exemple, de plusieurs centaines de micromètres.
L'adhérence des deux plaquettes pourra être favorisée en nettoyant la plaquette support 3 à l'aide d'un solvant choisi parmi ceux couramment utilisés pour faciliter l'étalement d'une résine photosensible sur une plaquette semiconductrice (par exemple, un solvant à base d'acide acétique et de 2-méthoxy-l- méthyléthylester, connu sous la dénomination commerciale "EC- solvant") . Selon un mode de mise en oeuvre, aucun recuit de la résine 2 n'est effectué et on se contente d'un séchage à tempé¬ rature ambiante. Pour l'inventeur, un tel séchage suffit à conférer à la résine une rigidité suffisante pour les trai¬ tements d'amincissement ultérieurs. Selon un autre mode de mise en oeuvre, on accélère le séchage par un recuit à base température, c'est-à-dire à une température inférieure à la température de fusion de la résine 2 (par exemple, inférieure à 150 degrés) . L'ensemble (figure ID) est transféré vers un poste d'amincissement (non représenté) de la plaquette 1 depuis sa première face 12.
L'amincissement (figure IE) est poursuivi jusqu'à obtenir l'épaisseur finale souhaitée pour la plaquette 1. Par exemple, partant d'une épaisseur de quelques centaines de micromètres
(par exemple, 300 ou 600 μm) pour la plaquette 1, elle est amincie jusqu'à une épaisseur de quelques dizaines de micromètres, voire de quelques micromètres, (par exemple, moins de 5 μm) .
On obtient alors un ensemble constitué d'une première plaquette 1 relativement mince (typiquement moins de 50 μm) par rapport à une deuxième plaquette 3 relativement épaisse (plu¬ sieurs centaines de micromètres) servant de support, entre lesquelles est présente une couche de résine photosensible 2 de maintien temporaire des plaquettes entre elles. Enfin, selon ce mode de mise en oeuvre (figure IF), les deux plaquettes sont séparées l'une de l'autre (décollées) en plongeant l'ensemble dans un bain de solvant de façon à dissoudre la résine 2.
Le solvant utilisé est un quelconque solvant utilisé classiquement pour dissoudre une résine photosensible. Par exemple, on pourra utiliser un solvant à base d'acétone (par exemple, de l'acétone pure), une solution à base d'hydroxyde de soude (H2SO4) ou des solvants plus spécifiques comme un solvant à base d'acide acétique et de 2-méthoxy-l-méthyléthylester, connu sous la dénomination commerciale "EC-solvant", ou à base de méthyléthylcétone et de lactate d'éthyle, connu sous la dénomination commerciale "RER", etc.
Les figures 3A et 3B représentent une deuxième variante des figures IB (ou 2B) et IE selon un mode de mise en oeuvre préféré de la présente invention. La couche 2 de résine est gravée (figure 3A) de façon à présenter des zones vides 21 ou canaux pour faciliter le décollement ultérieur des deux pla¬ quettes 1 et 3 par circulation du solvant à l'intérieur de la couche 2. L'utilisation d'une résine photosensible permet une telle mise en oeuvre que la résine soit positive ou négative. Selon ce mode de mise en oeuvre, après étalement de la résine 2, on procède à un recuit basse température afin de la rigidifier avant d'effectuer une photolithogravure (photo + développement) . La deuxième plaquette 3 est ensuite rapportée sur la couche de résine à laquelle elle adhère par des plots 22 de résine qui subsistent.
Pour le cas où le recuit préalable au collage des pla¬ quette 1 et 3 réduise l'adhérence de la résine, on pourra retrouver une capacité d'adhérence suffisante en nettoyant la plaquette support 3 à l'aide d'un solvant choisi parmi ceux couramment utilisés pour favoriser l'étalement d'une résine photosensible, par exemple, les solvants "EC-solvant" ou "RER" déjà mentionnés.
Bien entendu, les concentrations des solvants et/ou les durées d'application de ces solvants sont adaptées d'une part au développement de la photolithogravure et d'autre part au décollement souhaité des plaquettes en fin d'amincissement.
Selon un mode de réalisation, on réalise un masque spécifique pour garantir un motif régulier (de préférence, en damier) sur toute la plaquette. On recherchera de préférence un motif le plus régulier possible de façon à ne pas introduire de risque de contraintes mécaniques par des différences d'appui dans la surface de la plaquette.
Le plus souvent, l'obtention de tels motifs réguliers est compatible avec l'utilisation d'un des masques disponibles, utilisés pour la fabrication des composants dans la plaquette. Un avantage est alors que l'invention réutilise, pour définir des canaux d'accélération du décollement des plaquettes, n'importe quel masque utilisé pour la fabrication des compo- sants. Les figures 4A et 4B illustrent une troisième variante de l'invention selon laquelle la plaquette amincie 1 doit être portée de façon définitive par un autre support (par exemple, une plaque en verre 5 ou un substrat de silicium oxydé) . La face arrière 13 de la plaquette 1 amincie est reportée (figure 4A) sur ce support 5, de préférence, avant d'être décollée (figure 4B) de la plaquette 3.
Selon une quatrième variante de mise en oeuvre illustrée par la figure 5, le décollement est effectué après découpe de puces 6 de circuit intégré dans la plaquette amincie, les traits de coupe 7 s'arrêtant, par exemple, dans la plaquette support 3.
La figure 6 illustre une cinquième variante de l'invention selon laquelle d'autres traitements sont effectués, depuis la face arrière 13 de la plaquette 1 amincie, avant décollement. Par exemple, on pourra effectuer une métallisation face arrière (éventuellement avec motifs 14) ou tout autre traitement, pourvu que la température des traitements reste inférieure à la température de fusion de la résine 2. Cette contrainte est de moins en moins gênante avec le développement de procédé de fabrication basse température.
Les figures 7A et 7B illustrent un exemple d'applica¬ tion de la présente invention à la réalisation de cellules solaires 8 sur des substrats de germanium 9 portés par des substrats de silicium 1 que l'on souhaite amincir pour alléger la structure.
En figure 7A, a été représentée la tranche dans laquelle ont été réalisées les cellules solaires par exemple par reprise d'hétéro-épitaxie de matériaux des colonnes IH-V de la classification périodique des éléments.
Le procédé illustré par les figures IA à IF est mis en oeuvre depuis la face libre de la plaquette 1 jusqu'à obtenir une plaquette amincie (figure 7B) portant le substrat 9 et les cellules 8. Les figures 8A à 8C illustrent un deuxième exemple d'application de l'invention à la réalisation d'empilements de circuits portés par des plaquettes successives. Dans cet exemple d'application, la structure issue de la figure IE est collée (figure 8A) sur une troisième plaquette de silicium l' et l'ensemble est soumis à un nouvel amincissement (figure 8B) depuis la face arrière 12' de la plaquette l' . On obtient (figure 8C) une structure empilée de plaquettes minces.
Un avantage de la présente invention est que l'utili- sation d'une résine photosensible utilisée habituellement pour définir des motifs sur la plaquette semiconductrice ne risque pas d'engendrer de contamination inhabituelle des zones actives éventuellement formées dans cette plaquette.
Un autre avantage de la présente invention est qu'en utilisant un substrat en matériau semiconducteur de même nature que la plaquette à amincir, on évite les éventuels problèmes liés aux différences de coefficients de dilatation.
Un autre avantage est que l'ensemble plaquette à amincir et plaquette support est compatible avec tous les équipements habituellement utilisés pour traiter des plaquettes semiconductrices, et peut être vu par ces équipements comme une seule plaquette. Cet avantage est particulièrement intéressant dans le cas où la plaquette est amincie par une première face avant fabrication et reste attachée à la plaquette support pour la mise en oeuvre d'étapes de fabrication depuis la face libre de la plaquette amincie.
Un autre avantage de la présente invention est que la résine photosensible joue le double rôle de protéger les motifs fabriqués sur la plaquette semiconductrice et de couche d'adhésion à la plaquette support.
Un autre avantage de la présente invention est que l'amincissement peut être réalisé à n'importe quelle étape de la fabrication. Par exemple, l'amincissement peut être réalisé sur la plaquette brute, après réalisation des zones actives, après réalisation des puces, ou après réalisation des niveaux de métallisation d'interconnexion.
Un autre avantage de la présente invention, dans le cas où la plaquette 1 est décollée avant découpe, est que la plaquette support 3 est réutilisable pour servir de support à d'autres plaquettes ultérieurement.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, bien que l'invention ait été décrite en relation avec un exemple de plaquette de silicium, celle-ci est compatible quel que soit le matériau semiconducteur constituant la plaquette à traiter (par exemple, SiGe, AsGa, etc.) .
De plus, la mise en oeuvre pratique de l'invention à partir des indications fonctionnelles données ci-dessus est à la portée de l'homme du métier et les différentes variantes peuvent être combinées.
En outre, bien que l'on ait parfois fait référence à la dénomination circuit intégré, l'invention s'applique à tout circuit électronique formé dans une plaquette semiconductrice, qu'il s'agisse de circuits intégrés proprement dits ou de puces de composants discrets (tels que des composants de puissance) .

Claims

REVENDICATIONS
1. Procédé d'amincissement d'une première plaquette semiconductrice (1) depuis une première face (12), caractérisé en ce qu'il comporte des étapes de : graver, de préférence, selon un motif régulier (21, 22) sur l'ensemble d'une deuxième face (11) de la première plaquette, une couche (2) de résine photosensible ; et rapporter une deuxième plaquette (3) sur la couche gravée de résine photosensible.
2. Procédé selon la revendication 1, dans lequel la couche de résine photosensible (2) est ôtée au moyen d'un solvant, après amincissement de la première plaquette (1) de façon à décoller la deuxième plaquette (3) .
3. Procédé selon la revendication 1, dans lequel le motif de gravure de la résine (2) est obtenu au moyen d'un masque ayant servi à définir des motifs de fabrication de composants électroniques.
4. Procédé selon la revendication 1, dans lequel les première (1) et deuxième (3) plaquettes sont dans le même matériau semiconducteur.
5. Procédé selon la revendication 1, appliqué à une première plaquette (1) dans lequel ont été formés des composants électroniques (4) .
6. Procédé selon la revendication 1, appliqué à une première plaquette (1) avant réalisation de composants électroniques.
7. Procédé selon la revendication 1, dans lequel la première plaquette porte des cellules solaires (8) .
8. Procédé selon la revendication 1, dans lequel la première plaquette (1) est destinée à être reportée sur une plaque de verre (5) pour une application optique.
9. Procédé selon la revendication 1, dans lequel le décollement de la première plaquette (1) est effectué après découpe de puces de circuit intégré (6) .
10. Procédé selon la revendication 1, dans lequel la première plaquette (1) après amincissement présente une épais¬ seur inférieure à 5 micromètres.
11. Ensemble constitué d'une première plaquette semi- conductrice (1) , d'une deuxième plaquette semiconductrice (3) relativement épaisse par rapport à la première et d'une couche de résine photosensible (2) entre les deux plaquettes.
12. Ensemble selon la revendication 11, dans lequel ladite plaquette mince (1) présente une épaisseur inférieure à 50 micromètres.
13. Ensemble selon la revendication 11, dans lequel les plaquettes (1, 3) sont en un même matériau semiconducteur.
14. Puce de circuit intégré obtenue par la mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 10.
EP05819228A 2004-11-17 2005-11-17 Amincissement d'une plaquette semiconductrice Withdrawn EP1815509A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0452661A FR2878076B1 (fr) 2004-11-17 2004-11-17 Amincissement d'une plaquette semiconductrice
PCT/FR2005/050959 WO2006054024A2 (fr) 2004-11-17 2005-11-17 Amincissement d'une plaquette semiconductrice

Publications (1)

Publication Number Publication Date
EP1815509A2 true EP1815509A2 (fr) 2007-08-08

Family

ID=34952715

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05819228A Withdrawn EP1815509A2 (fr) 2004-11-17 2005-11-17 Amincissement d'une plaquette semiconductrice

Country Status (5)

Country Link
US (1) US20070218649A1 (fr)
EP (1) EP1815509A2 (fr)
JP (1) JP2008521214A (fr)
FR (1) FR2878076B1 (fr)
WO (1) WO2006054024A2 (fr)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
WO2006093639A1 (fr) * 2005-03-01 2006-09-08 Dow Corning Corporation Procede de collage de tranche temporaire pour le traitement de semi-conducteurs
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
US10381501B2 (en) 2006-06-02 2019-08-13 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell with multiple metamorphic layers
US20090078310A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Heterojunction Subcells In Inverted Metamorphic Multijunction Solar Cells
US20100229913A1 (en) * 2009-01-29 2010-09-16 Emcore Solar Power, Inc. Contact Layout and String Interconnection of Inverted Metamorphic Multijunction Solar Cells
US9634172B1 (en) 2007-09-24 2017-04-25 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell with multiple metamorphic layers
US20100186804A1 (en) * 2009-01-29 2010-07-29 Emcore Solar Power, Inc. String Interconnection of Inverted Metamorphic Multijunction Solar Cells on Flexible Perforated Carriers
US9117966B2 (en) 2007-09-24 2015-08-25 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell with two metamorphic layers and homojunction top cell
US20100122724A1 (en) 2008-11-14 2010-05-20 Emcore Solar Power, Inc. Four Junction Inverted Metamorphic Multijunction Solar Cell with Two Metamorphic Layers
US20100229926A1 (en) 2009-03-10 2010-09-16 Emcore Solar Power, Inc. Four Junction Inverted Metamorphic Multijunction Solar Cell with a Single Metamorphic Layer
US10170656B2 (en) 2009-03-10 2019-01-01 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell with a single metamorphic layer
US20090078308A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Thin Inverted Metamorphic Multijunction Solar Cells with Rigid Support
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
US20100203730A1 (en) * 2009-02-09 2010-08-12 Emcore Solar Power, Inc. Epitaxial Lift Off in Inverted Metamorphic Multijunction Solar Cells
US20100093127A1 (en) * 2006-12-27 2010-04-15 Emcore Solar Power, Inc. Inverted Metamorphic Multijunction Solar Cell Mounted on Metallized Flexible Film
US20110041898A1 (en) * 2009-08-19 2011-02-24 Emcore Solar Power, Inc. Back Metal Layers in Inverted Metamorphic Multijunction Solar Cells
US8895342B2 (en) 2007-09-24 2014-11-25 Emcore Solar Power, Inc. Heterojunction subcells in inverted metamorphic multijunction solar cells
US20100233838A1 (en) * 2009-03-10 2010-09-16 Emcore Solar Power, Inc. Mounting of Solar Cells on a Flexible Substrate
US10381505B2 (en) 2007-09-24 2019-08-13 Solaero Technologies Corp. Inverted metamorphic multijunction solar cells including metamorphic layers
US20090155952A1 (en) 2007-12-13 2009-06-18 Emcore Corporation Exponentially Doped Layers In Inverted Metamorphic Multijunction Solar Cells
US20090272430A1 (en) * 2008-04-30 2009-11-05 Emcore Solar Power, Inc. Refractive Index Matching in Inverted Metamorphic Multijunction Solar Cells
US20100012175A1 (en) * 2008-07-16 2010-01-21 Emcore Solar Power, Inc. Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells
US20090272438A1 (en) * 2008-05-05 2009-11-05 Emcore Corporation Strain Balanced Multiple Quantum Well Subcell In Inverted Metamorphic Multijunction Solar Cell
US20090288703A1 (en) * 2008-05-20 2009-11-26 Emcore Corporation Wide Band Gap Window Layers In Inverted Metamorphic Multijunction Solar Cells
US9287438B1 (en) 2008-07-16 2016-03-15 Solaero Technologies Corp. Method for forming ohmic N-contacts at low temperature in inverted metamorphic multijunction solar cells with contaminant isolation
US20100012174A1 (en) * 2008-07-16 2010-01-21 Emcore Corporation High band gap contact layer in inverted metamorphic multijunction solar cells
US8263853B2 (en) 2008-08-07 2012-09-11 Emcore Solar Power, Inc. Wafer level interconnection of inverted metamorphic multijunction solar cells
US7741146B2 (en) 2008-08-12 2010-06-22 Emcore Solar Power, Inc. Demounting of inverted metamorphic multijunction solar cells
US8236600B2 (en) 2008-11-10 2012-08-07 Emcore Solar Power, Inc. Joining method for preparing an inverted metamorphic multijunction solar cell
US20100122764A1 (en) * 2008-11-14 2010-05-20 Emcore Solar Power, Inc. Surrogate Substrates for Inverted Metamorphic Multijunction Solar Cells
US9018521B1 (en) 2008-12-17 2015-04-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell with DBR layer adjacent to the top subcell
US7785989B2 (en) 2008-12-17 2010-08-31 Emcore Solar Power, Inc. Growth substrates for inverted metamorphic multijunction solar cells
US20100147366A1 (en) * 2008-12-17 2010-06-17 Emcore Solar Power, Inc. Inverted Metamorphic Multijunction Solar Cells with Distributed Bragg Reflector
US10541349B1 (en) 2008-12-17 2020-01-21 Solaero Technologies Corp. Methods of forming inverted multijunction solar cells with distributed Bragg reflector
US7960201B2 (en) 2009-01-29 2011-06-14 Emcore Solar Power, Inc. String interconnection and fabrication of inverted metamorphic multijunction solar cells
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
US20100206365A1 (en) * 2009-02-19 2010-08-19 Emcore Solar Power, Inc. Inverted Metamorphic Multijunction Solar Cells on Low Density Carriers
US9018519B1 (en) 2009-03-10 2015-04-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cells having a permanent supporting substrate
US20100229933A1 (en) * 2009-03-10 2010-09-16 Emcore Solar Power, Inc. Inverted Metamorphic Multijunction Solar Cells with a Supporting Coating
US20100282288A1 (en) * 2009-05-06 2010-11-11 Emcore Solar Power, Inc. Solar Cell Interconnection on a Flexible Substrate
US8263856B2 (en) 2009-08-07 2012-09-11 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells with back contacts
CN102082070B (zh) * 2009-11-27 2012-07-11 北大方正集团有限公司 一种在晶片减薄过程中保护金属层的方法
US8187907B1 (en) 2010-05-07 2012-05-29 Emcore Solar Power, Inc. Solder structures for fabrication of inverted metamorphic multijunction solar cells
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
CN102486992A (zh) * 2010-12-01 2012-06-06 比亚迪股份有限公司 一种半导体器件的制造方法
US8790996B2 (en) * 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate
WO2014071417A2 (fr) * 2012-11-05 2014-05-08 Solexel, Inc. Systèmes et procédés pour cellules et modules photovoltaïques solaires formées en îles de manière monolithique
US9515217B2 (en) 2012-11-05 2016-12-06 Solexel, Inc. Monolithically isled back contact back junction solar cells
US10153388B1 (en) 2013-03-15 2018-12-11 Solaero Technologies Corp. Emissivity coating for space solar cell arrays
US10361330B2 (en) 2015-10-19 2019-07-23 Solaero Technologies Corp. Multijunction solar cell assemblies for space applications
US10403778B2 (en) 2015-10-19 2019-09-03 Solaero Technologies Corp. Multijunction solar cell assembly for space applications
US10256359B2 (en) 2015-10-19 2019-04-09 Solaero Technologies Corp. Lattice matched multijunction solar cell assemblies for space applications
US9935209B2 (en) 2016-01-28 2018-04-03 Solaero Technologies Corp. Multijunction metamorphic solar cell for space applications
US9985161B2 (en) 2016-08-26 2018-05-29 Solaero Technologies Corp. Multijunction metamorphic solar cell for space applications
US10270000B2 (en) 2015-10-19 2019-04-23 Solaero Technologies Corp. Multijunction metamorphic solar cell assembly for space applications
US10263134B1 (en) 2016-05-25 2019-04-16 Solaero Technologies Corp. Multijunction solar cells having an indirect high band gap semiconductor emitter layer in the upper solar subcell
US10636926B1 (en) 2016-12-12 2020-04-28 Solaero Technologies Corp. Distributed BRAGG reflector structures in multijunction solar cells
US20190181289A1 (en) 2017-12-11 2019-06-13 Solaero Technologies Corp. Multijunction solar cells
CN112133666A (zh) * 2020-09-28 2020-12-25 北京国联万众半导体科技有限公司 毫米波芯片制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684801B1 (fr) * 1991-12-06 1997-01-24 Picogiga Sa Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique.
US6013534A (en) * 1997-07-25 2000-01-11 The United States Of America As Represented By The National Security Agency Method of thinning integrated circuits received in die form
AU3144899A (en) * 1998-03-14 1999-10-11 Michael Stromberg Method and device for treating wafers presenting components during thinning of the wafer and separation of the components
JP3575373B2 (ja) * 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers
US6420266B1 (en) * 1999-11-02 2002-07-16 Alien Technology Corporation Methods for creating elements of predetermined shape and apparatuses using these elements
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
TWI299888B (en) * 2006-05-03 2008-08-11 Touch Micro System Tech Method of fabricating micro connectors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006054024A2 *

Also Published As

Publication number Publication date
FR2878076B1 (fr) 2007-02-23
US20070218649A1 (en) 2007-09-20
WO2006054024A3 (fr) 2007-02-01
FR2878076A1 (fr) 2006-05-19
JP2008521214A (ja) 2008-06-19
WO2006054024A2 (fr) 2006-05-26

Similar Documents

Publication Publication Date Title
EP1815509A2 (fr) Amincissement d'une plaquette semiconductrice
EP1378004B1 (fr) Procede de realisation d'un substrat demontable a tenue mecanique controlee
EP1378003B1 (fr) Procede de realisation d'un substrat ou structure demontable
EP1634685A2 (fr) Puce mince en verre pour composant électronique et procédé de fabrication
EP2162907B1 (fr) Dispositif comportant des composants encastrés dans des cavités d'une plaquette d'accueil et procédé correspondant
TWI446420B (zh) 用於半導體製程之載體分離方法
EP0950257B1 (fr) Procede de fabrication d'un film mince sur un support
EP1497857B1 (fr) Procede de manipulation de couches semiconductrices pour leur amincissement
SG173950A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
FR2925223A1 (fr) Procede d'assemblage avec marques enterrees
EP1900020A1 (fr) Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure
WO2006043000A2 (fr) Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere
EP2538438A1 (fr) Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
EP1364400B9 (fr) Procede de fabrication de couches minces sur un support specifique et une application
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
EP3552226B1 (fr) Procédé de transfert de couches minces
EP3497711B1 (fr) Procédé de fabrication d'une couche épitaxiée sur une plaque de croissance
EP2676288B1 (fr) Procede de realisation d'un support de substrat
EP3844807A1 (fr) Procédé de séparation d'une plaque en composants individuels
EP3035378A1 (fr) Procédé de transformation d'un dispositif électronique utilisable dans un procédé de collage temporaire d'une plaque sur une poignée
FR3105570A1 (fr) Poignee pour puces destinees a etre collees par collage direct a un substrat recepteur
EP4202981A1 (fr) Procede d'assemblage par collage direct de composants electroniques
FR3135728A1 (fr) Procede de collage temporaire
WO2024074797A1 (fr) Procede de fabrication d'une structure composite comprenant des paves
JPS6324681A (ja) 半導体素子の薄膜製造方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070606

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 20111109

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120420