JPS6324681A - 半導体素子の薄膜製造方法 - Google Patents
半導体素子の薄膜製造方法Info
- Publication number
- JPS6324681A JPS6324681A JP61166643A JP16664386A JPS6324681A JP S6324681 A JPS6324681 A JP S6324681A JP 61166643 A JP61166643 A JP 61166643A JP 16664386 A JP16664386 A JP 16664386A JP S6324681 A JPS6324681 A JP S6324681A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- thin film
- semiconductor
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005498 polishing Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 6
- 230000005855 radiation Effects 0.000 claims description 5
- 239000003960 organic solvent Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 2
- 210000002268 wool Anatomy 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005352 galvanomagnetic phenomena Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、例えば高速半導体素子や発光、受光素子とし
て使用される半導体素子の薄膜製造方法に関する。
て使用される半導体素子の薄膜製造方法に関する。
（従来の技術）
近時、赤外線等の各種幅射線を受けて電気的出力を発生
するＩｎＳｂ等の化合物半導体素子が種々開発されてい
る。例えば多数の受光素子部を二次元配列したＩｎＳｂ
光起電力ホトダイオード・アレイ（ＰＤＡ）等が盛んに
開発されている。
するＩｎＳｂ等の化合物半導体素子が種々開発されてい
る。例えば多数の受光素子部を二次元配列したＩｎＳｂ
光起電力ホトダイオード・アレイ（ＰＤＡ）等が盛んに
開発されている。
この種の半導体素子、例えばＰＤＡは、一般に半導体チ
ップの裏面側を赤外光の受光面として形成される。この
為、その受光検出感度を確保するべ（、Ｉｎ８ｂ−ＰＤ
Ａ結晶、つまり半導体素子チップの厚みを極めて薄くす
ることが要求される。
ップの裏面側を赤外光の受光面として形成される。この
為、その受光検出感度を確保するべ（、Ｉｎ８ｂ−ＰＤ
Ａ結晶、つまり半導体素子チップの厚みを極めて薄くす
ることが要求される。
そこで従来では、第２図（ａ）に示すように研摩用支持
基板（ガラス基板）１上にＩｎ５ｂ−ＰＤ人チップ２を
、その素子形成面を固着面としてワックス３にて固着し
ている。またＩｎ５ｂ−ＰＤＡチップ２の素子表面はメ
拡散層ダイオード４を構成しており、表面保護膜５でお
おって出力端子電極６を形成している。ところがこの出
力端子電極６は例えば人Ｕ等で形成されるが、真空蒸着
時のスプラッシュ７を生じる。
基板（ガラス基板）１上にＩｎ５ｂ−ＰＤ人チップ２を
、その素子形成面を固着面としてワックス３にて固着し
ている。またＩｎ５ｂ−ＰＤＡチップ２の素子表面はメ
拡散層ダイオード４を構成しており、表面保護膜５でお
おって出力端子電極６を形成している。ところがこの出
力端子電極６は例えば人Ｕ等で形成されるが、真空蒸着
時のスプラッシュ７を生じる。
このような状態でＩｎ５ｂ−ＰＤＡチ、プ２の裏面を所
定の厚みまで研摩、エツチングする。その枢第２図（ｂ
）に示すように光導入窓材８を紫外線硬化剤９を用いて
固着する。それからホットプレート上でワックス３を溶
解し研摩用支持基板１を除去することによって第２図０
に示すようにＩｎ８ｂ−ＰＤＡの薄膜を形成するように
している。
定の厚みまで研摩、エツチングする。その枢第２図（ｂ
）に示すように光導入窓材８を紫外線硬化剤９を用いて
固着する。それからホットプレート上でワックス３を溶
解し研摩用支持基板１を除去することによって第２図０
に示すようにＩｎ８ｂ−ＰＤＡの薄膜を形成するように
している。
しかしながらこのような従来の方法では、スプラッシュ
フがあるためダイオード４に応力がかかり特性劣化に著
しい影響を与える。また、Ｉｎ５ｂ−Ｐ Ｄ Ａチップ
２が薄くなるとエツチング面側に凸形となりクラックが
生じてダイオード４特性不良となる。さらに、ホットプ
レート上で研摩用支持基板１を除去する時に順々にずら
しながら行なうためスプラッシ３−７が出力端子電極６
から分離しそのスプラッシュ７がダイオード４表面をキ
ズつけ特性不良の原因となる。これ故に所望とする薄形
化ができなかった。
フがあるためダイオード４に応力がかかり特性劣化に著
しい影響を与える。また、Ｉｎ５ｂ−Ｐ Ｄ Ａチップ
２が薄くなるとエツチング面側に凸形となりクラックが
生じてダイオード４特性不良となる。さらに、ホットプ
レート上で研摩用支持基板１を除去する時に順々にずら
しながら行なうためスプラッシ３−７が出力端子電極６
から分離しそのスプラッシュ７がダイオード４表面をキ
ズつけ特性不良の原因となる。これ故に所望とする薄形
化ができなかった。
（発明が解決しようとする問題点）
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、Ｉｎ８ｂ−ＰＤＡの基板クラッ
ク１ダイオードへのキズ、応力を招来することなしに、
Ｉｎ５ｂ−ＰＤＡを良好に薄形化することができ、製造
歩留りの向上を図ることのできる半導体素子の薄膜製造
方法を提供することにある。
の目的とするところは、Ｉｎ８ｂ−ＰＤＡの基板クラッ
ク１ダイオードへのキズ、応力を招来することなしに、
Ｉｎ５ｂ−ＰＤＡを良好に薄形化することができ、製造
歩留りの向上を図ることのできる半導体素子の薄膜製造
方法を提供することにある。
（問題点を解決するための手段および作用）本発明は、
Ｉｎ５ｂ−ＰＤＡ等の素子形成時におけるスプラッシュ
を無くした後に、その半導体チップを素子形成面を固着
面として研摩用基板上に固着し、この基板上の上記半導
体チップの裏面を所望の厚さに研摩し、その面に光導入
窓材を接着した後、上記半導体チップを有機溶剤中でざ
イルして上記研摩用基板を取除くことによってなること
を特徴とするものである。
Ｉｎ５ｂ−ＰＤＡ等の素子形成時におけるスプラッシュ
を無くした後に、その半導体チップを素子形成面を固着
面として研摩用基板上に固着し、この基板上の上記半導
体チップの裏面を所望の厚さに研摩し、その面に光導入
窓材を接着した後、上記半導体チップを有機溶剤中でざ
イルして上記研摩用基板を取除くことによってなること
を特徴とするものである。
（実施例）
以下、図面を参照して本発明の一実施例につき説明する
。
。
第１図は本発明の実施例方法を示すものである。
この薄膜製造方法にあっては、Ｉｎ８ｂ−ＰＤＡのダイ
オードとコンタクトをとるために形成される出力端子１
１Ｅ極膜としては表面酸化の少ないＡｕ等を真空蒸着等
で蒸着するが、このＡｕ蒸着用として従来タングステン
ボーＦを用いていたが、スプラッシュが生じやすく、本
発明はセラミックルッピを採用し、さらにＡｕソースの
上にはタングステン又は石英等のウールを置きこのよう
な状態でＩｎ８ｂ−ＰＤＡの形成されたウェーハにＡｕ
蒸着を行なうとスプラッシュの発生は全くなく、出力端
子電極膜が形成される。その後電極パターンを形成し、
チップ化するものである。したがって、第１図＜１）に
示すように研摩用基板１１上に上記の如く形成されたＩ
ｎ８ｂ−ＰＤＡチップ１２がその素子形成面を固着面と
して、例えばエレクトンワックス１３によって固着され
る。Ｐ拡散層ダイオード１４は、表面保護膜１５でおお
って出力端子を極１６が形成されている。
オードとコンタクトをとるために形成される出力端子１
１Ｅ極膜としては表面酸化の少ないＡｕ等を真空蒸着等
で蒸着するが、このＡｕ蒸着用として従来タングステン
ボーＦを用いていたが、スプラッシュが生じやすく、本
発明はセラミックルッピを採用し、さらにＡｕソースの
上にはタングステン又は石英等のウールを置きこのよう
な状態でＩｎ８ｂ−ＰＤＡの形成されたウェーハにＡｕ
蒸着を行なうとスプラッシュの発生は全くなく、出力端
子電極膜が形成される。その後電極パターンを形成し、
チップ化するものである。したがって、第１図＜１）に
示すように研摩用基板１１上に上記の如く形成されたＩ
ｎ８ｂ−ＰＤＡチップ１２がその素子形成面を固着面と
して、例えばエレクトンワックス１３によって固着され
る。Ｐ拡散層ダイオード１４は、表面保護膜１５でおお
って出力端子を極１６が形成されている。
その後、上記Ｉｎ８ｂ−ＰＤＡチップ１２の裏面を所定
の厚みまで、研摩剤を順次変えながら全面研摩、そして
エツチングする・それから第１図（′ｂ）に示すように
、光導入窓材１７を紫外線硬化剤１８によってそのエツ
チング面に固着する。・このように構成されたＩｎ８ｂ
−ＰＤＡチ、プ１２を例えばトリクレン等でボイルする
ことによって、上記エレクトンワックス１３が溶解され
研摩用基板１１が除去され第１図（Ｃ）に示すようにＩ
ｎ８ｂ−ＰＤＡチップ１２が何らダメージを受けること
もなく、その所望する薄形化が可能になる。
の厚みまで、研摩剤を順次変えながら全面研摩、そして
エツチングする・それから第１図（′ｂ）に示すように
、光導入窓材１７を紫外線硬化剤１８によってそのエツ
チング面に固着する。・このように構成されたＩｎ８ｂ
−ＰＤＡチ、プ１２を例えばトリクレン等でボイルする
ことによって、上記エレクトンワックス１３が溶解され
研摩用基板１１が除去され第１図（Ｃ）に示すようにＩ
ｎ８ｂ−ＰＤＡチップ１２が何らダメージを受けること
もなく、その所望する薄形化が可能になる。
故に本方法によれば、簡易にして所望厚みの均一な薄膜
半導体チップを得ることなので、その電気的特性の安定
化と性能向上を図ることが可能となる等の実用上多大な
る効果を奏する。
半導体チップを得ることなので、その電気的特性の安定
化と性能向上を図ることが可能となる等の実用上多大な
る効果を奏する。
尚、本発明は上述した実施例に限定されるものではない
。その要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
。その要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
かくして本発明によれば、所定の厚みまで半導体チップ
を研摩したとき、スプラッシユがないので、ダイオード
への応用、また半導体チップ自体にクラックを生ずるこ
ともなく、さらに、研摩用基板を除去する時もダイオー
ドにキズをつける支障もない、平面性良く規制された信
頼性のある所望の薄形化が可能となる。
を研摩したとき、スプラッシユがないので、ダイオード
への応用、また半導体チップ自体にクラックを生ずるこ
ともなく、さらに、研摩用基板を除去する時もダイオー
ドにキズをつける支障もない、平面性良く規制された信
頼性のある所望の薄形化が可能となる。
従って化合物半導体を始めとして、電流磁気効果を示す
ホール効果素子や磁気抵抗効果素子等の薄形化において
も同様に適用して、電気的信頼性の向上を図り害る等、
実用上多大な効果を奏する０
ホール効果素子や磁気抵抗効果素子等の薄形化において
も同様に適用して、電気的信頼性の向上を図り害る等、
実用上多大な効果を奏する０
第１図は本発明の一実施例によるＩｎ５ｂ−ＰＤ人チッ
プ薄膜形成の製造工程を示す図、第２図は従来法を説明
する為の図である。 １１・・・研摩用基板、 １２− Ｉ ｎ Ｓ ｂ−ＰＤＡ チー、 ７’、１３
・・・エレクトンワックス１ １４・・・ダイオード、 １５・・・保護膜、 １６・・・出力端子電極。 １７・・・光導入窓材、 １８・・・紫外線硬化剤。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 （ｄ） Ｃｂ） 第 １ 図 第 ２ 図
プ薄膜形成の製造工程を示す図、第２図は従来法を説明
する為の図である。 １１・・・研摩用基板、 １２− Ｉ ｎ Ｓ ｂ−ＰＤＡ チー、 ７’、１３
・・・エレクトンワックス１ １４・・・ダイオード、 １５・・・保護膜、 １６・・・出力端子電極。 １７・・・光導入窓材、 １８・・・紫外線硬化剤。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 （ｄ） Ｃｂ） 第 １ 図 第 ２ 図
Claims (3)
- （１）複数の出力端子が形成された半導体放射線検出素
子チップをその出力端子電極側を研摩用支持基板に固着
し、裏面を研摩および／またはエッチングして薄形化す
る工程と、薄形化した検出素子基板の裏面に光導入窓材
を接着して前記支持基板を除去する工程とを備えたこと
を特徴とする半導体素子の薄膜製造方法。 - （２）前記半導体放射線検出素子の出力端子電極の電極
膜形成において、その電極上に金属蒸着時におけるスプ
ラッシュがないようにした特許請求の範囲第１項記載の
半導体素子の薄膜製造方法。 - （３）前記半導体放射線検出素子チップの裏面の薄形化
後のこの面に光導入窓材を接着し、その後に研摩装置の
支持基板の接着剤を有機溶剤中でボイル溶解することに
よって前記支持基板を除去するようにした特許請求の範
囲第１項記載の半導体素子の薄膜製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166643A JPS6324681A (ja) | 1986-07-17 | 1986-07-17 | 半導体素子の薄膜製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166643A JPS6324681A (ja) | 1986-07-17 | 1986-07-17 | 半導体素子の薄膜製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324681A true JPS6324681A (ja) | 1988-02-02 |
Family
ID=15835075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61166643A Pending JPS6324681A (ja) | 1986-07-17 | 1986-07-17 | 半導体素子の薄膜製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324681A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046073A (en) * | 1997-11-26 | 2000-04-04 | Siemens Aktiengesellschaft | Process for producing very thin semiconductor chips |
-
1986
- 1986-07-17 JP JP61166643A patent/JPS6324681A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046073A (en) * | 1997-11-26 | 2000-04-04 | Siemens Aktiengesellschaft | Process for producing very thin semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3257687B2 (ja) | 電気光学検出器アレーとその製造方法 | |
| EP1815509A2 (fr) | Amincissement d'une plaquette semiconductrice | |
| JPS5812747B2 (ja) | 薄肉基板結像装置の製造法 | |
| US10553738B2 (en) | Interconnection of solar cells in a solar cell module | |
| KR20010039935A (ko) | 박막 디바이스 및 그 제조 방법 | |
| FR2704690A1 (fr) | Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions. | |
| RU2343590C1 (ru) | Способ изготовления матричного фотоприемника | |
| JP2001267592A (ja) | 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置 | |
| US4673770A (en) | Glass sealed silicon membrane solar cell | |
| CN102683359A (zh) | 固体摄像装置、其制造方法、电子设备和半导体装置 | |
| JPH1187200A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JP2004119718A (ja) | 薄型半導体チップの製造方法 | |
| CN100466301C (zh) | 半导体受光元件及其制造方法 | |
| JP4147187B2 (ja) | 透過性基板上のカラー画像センサの製造方法 | |
| JP4180512B2 (ja) | 薄化前に接触孔が開けられるカラー画像センサの製造方法 | |
| JPS6324681A (ja) | 半導体素子の薄膜製造方法 | |
| KR102718211B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JP2836733B2 (ja) | 輻射線放出ダイオードの製造方法 | |
| JP5324821B2 (ja) | 半導体装置の製造方法 | |
| JPH0453271A (ja) | 半導体装置の製造方法 | |
| JPH08279478A (ja) | 半導体チップ製造方法 | |
| JPS60217671A (ja) | 半導体放射線検出器の製造方法 | |
| JPH11243081A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03270073A (ja) | ＩｎＳｂフォトダイオードアレイ素子 |