FR2682810A1 - Dispositif a semiconducteurs ayant une region active dans une couche de semiconducteur sur une couche isolante, et procede de fabrication de ce dispositif. - Google Patents

Dispositif a semiconducteurs ayant une region active dans une couche de semiconducteur sur une couche isolante, et procede de fabrication de ce dispositif. Download PDF

Info

Publication number
FR2682810A1
FR2682810A1 FR9212429A FR9212429A FR2682810A1 FR 2682810 A1 FR2682810 A1 FR 2682810A1 FR 9212429 A FR9212429 A FR 9212429A FR 9212429 A FR9212429 A FR 9212429A FR 2682810 A1 FR2682810 A1 FR 2682810A1
Authority
FR
France
Prior art keywords
semiconductor layer
monocrystalline
island
layer
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9212429A
Other languages
English (en)
Other versions
FR2682810B1 (fr
Inventor
Ipposhi Takashi
Sugahara Kazuyuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR929205746A external-priority patent/FR2691288B1/fr
Priority claimed from JP4140800A external-priority patent/JPH05166839A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2682810A1 publication Critical patent/FR2682810A1/fr
Application granted granted Critical
Publication of FR2682810B1 publication Critical patent/FR2682810B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Abstract

Un procédé de fabrication d'un dispositif à semiconducteurs ayant une structure SOI, évite la formation de nouveaux défauts cristallins dans une couche de semiconducteur monocristallin sous l'effet d'un traitement thermique ou d'un traitement de polissage, ce qui permet de réduire la dispersion des caractéristiques de dispositifs actifs qui sont formés sur la couche. On chauffe jusqu'à l'état de fusion une couche de semiconducteur non monocristallin formée sur une couche isolante, et on la recristallise sous forme monocristalline (étape 501). On enlève sélectivement la région de la couche de semiconducteur monocristallin obtenue qui correspond à une partie à température élevée au cours de la fusion, avant d'appliquer un traitement thermique à cette couche (étape 502). On forme des dispositifs actifs sur les couches de semiconducteur monocristallin en forme d'îlots résultantes (étape 504). On peut polir la surface de la couche en forme d'îlot, pour l'aplanir, avant de former des dispositifs actifs (étape 503).

Description

DISPOSITIF A SEMICONDUCTEURS AYANT UNE REGION ACTIVE
DANS UNE COUCHE DE SEMICONDUCTEUR SUR UNE COUCHE
ISOLANTE, ET PROCEDE DE FABRICATION DE CE DISPOSITIF
La présente invention concerne un dispositif à semiconducteurs et un procédé de fabrication de celui-ci, et elle concerne plus particulièrement un dispositif à semiconducteurs ayant une région active dans une couche de semiconducteur formée sur une couche isolante, et un
procédé de fabrication de ce dispositif.
Dans le domaine de la fabrication des disposi-
tifs à semiconducteurs, on appelle circuit intégré tridi-
mensionnel un circuit intégré visant à augmenter la densité d'intégration ou à améliorer des fonctions, par
l'empilement de dispositifs actifs d'une manière tridimen-
sionnelle Dans la réalisation d'un tel circuit intrégré tridimensionnel, une technique pour la formation d'une structure dite SOI (silicium sur isolant), dans laquelle une couche de semiconducteur monocristallin est formée sur
une couche isolante, joue un rôle important.
Un certain nombre de procédés ont été proposés pour former une couche de silicium monocristallin sur une couche isolante, comme par exemple un procédé de formation d'une pellicule d'oxyde dans un substrat en implantant des ions oxygène dans un substrat en silicium monocristallin (SIMOX), un procédé de recristallisation d'un matériau en fusion, dans lequel un semiconducteur non monocristallin sur une couche isolante est chauffé par un dispositif de chauffage, un procédé de recristallisation d'un matériau en fusion par irradiation avec un faisceau énergétique, etc En particulier, la recristallisation d'un matériau en fusion par irradiation avec un faisceau énergétique est indispensable pour former un dispositif à circuit intégré
tridimensionnel Le dispositif à circuit intégré tridimen-
sionnel est un circuit intégré qui est formé dans une structure multicouche, en empilant des couches de circuit
intégré avec une couche isolante entre elles, cette der-
nière consistant habituellement en une seule couche, et ce dispositif vise à obtenir d'importantes améliorations du
fonctionnement et de la densité d'intégration, en compa-
raison avec des dispositifs à circuits intégrés bidimen-
sionnels classiques.
Le procédé de recristallisation d'un matériau en
fusion est un procédé de formation d'une couche monocris-
talline par recristallisation d'une couche de semiconduc-
teur polycristalline ou amorphe sur une couche isolante, au moyen d'un traitement thermique On peut utiliser pour le faisceau énergétique un faisceau laser de puissance
élevée ou un faisceau d'électrons, mais on utilise princi-
palement le laser, du fait que sa mise en oeuvre est plus aisée On doit définir la distribution de température à l'intérieur d'un semiconducteur en fusion de façon que la
recristallisation soit déclenchée à partir d'un emplace-
ment arbitraire, afin de former une couche de semiconduc-
teur monocristalline par le procédé de recristallisation d'un matériau en fusion en utilisant l'irradiation par laser Un certain nombre de procédés ont été suggérés pour définir la distribution de température, et dans tous les procédés, la recristallisation part d'une position ayant une température basse, et se propage vers des emplacements à température élevée Ceci conduit à la formation de frontières de sous-grains et de frontières de grains après la recristallisation des emplacements à température élevée Un procédé de recristallisation d'un matériau en fusion au moyen de l'irradiation par laser, utilisant une pellicule antireflet pour définir la température, est décrit en détail par exemple dans le brevet des E U A. no 4 822 752 On décrira ci-après comment on forme une couche de semiconducteur monocristalline par un tel procédé de recristallisation d'un matériau en fusion au
moyen de l'irradiation par laser, en utilisant une pelli-
cule antireflet.
La figure 42 est une représentation en perspec-
tive et en coupe montrant la structure d'un dispositif à semiconducteurs dans un processus de fabrication conforme au procédé de recristallisation d'un matériau en fusion classique, utilisant l'irradiation par laser Les figures 43 à 45 sont des coupes montrant des structures qui sont destinées à illustrer les étapes essentielles du procédé de recristallisation d'un matériau en fusion Le procédé de recristallisation d'un matériau en fusion que l'on décrira ci- après est un procédé qui utilise une pellicule antireflet dans le but de définir de manière arbitraire la
distribution de température dans une couche de semiconduc-
teur à l'état de fusion.
En se référant aux figures 42 et 43, on note qu'une couche isolante 2 constituée par une pellicule
d'oxyde de silicium, est formée sur la surface d'un subs-
trat monocristallin en silicium 1 Une ouverture 15 est
formée dans une région déterminée de la couche isolante 2.
L'ouverture 15 constitue une partie de germe Une couche de semiconducteur non monocristallin, c'est-à-dire une couche de silicium polycristallin, 13, est formée sur la
surface de la couche isolante 2 et à l'intérieur de l'ou-
verture 15 Des pellicules antireflets 14 ayant une forme déterminée sont également formées sur la surface de la
couche de silicium polycristallin 13 On utilise par exem-
ple pour la pellicule antireflet 14 une pellicule de nitrure de silicium (Si 3 N 4) Les pellicules antireflets 14
sont respectivement formées dans des positions approxima-
tivement équidistantes de l'ouverture 15 qui est formée dans la couche isolante 2 (voir la figure 42) Bien que ceci ne soit pas représenté, une pellicule de recouvrement mince peut être formée sur la totalité des surfaces de la couche de silicium polycristallin 13 et de la pellicule antireflet 14, dans le but d'éviter que ces surfaces ne se
déforment dans le processus de recristallisation L'ouver-
ture 15 est remplie avec du silicium polycristallin qui est un semiconducteur non monocristallin L'orientation cristalline de la couche de silicium polycristallin 13 qui doit être recristallisée est donc définie sur la base du
substrat monocristallin en silicium 1.
La réflectivité d'une pellicule de nitrure de silicium qui forme la pellicule antireflet 14 présente périodiquement la valeur maximale et la valeur 0, lorsque son épaisseur varie En tirant parti de cet effet, on utilise pour la pellicule antireflet une pellicule de nitrure de silicium ayant une épaisseur qui donne une
réflectivité égale à 0 Conformément à cet exemple classi-
que, on utilise pour la pellicule antireflet 14 une pelli-
cule de nitrure de silicium ayant une épaisseur d'environ 600 À ( 60 nm) Par conséquent, sur les figures 42 et 43,
les pellicules antireflets 14 qui sont formées sélective-
ment sur la surface de la couche de silicium polycris-
tallin 13 ont une réflectivité nulle pour la lumière laser , c'est-à- dire qu'elles absorbent presque toute la lumière incidente Au contraire, la région dans laquelle l'épaisseur de la pellicule antireflet est égale à 0, c'est-à-dire la région dans laquelle la surface de la couche de silicium polycristallin 13 est à nu, présente
une réflectivité d'environ 40 % pour la lumière laser 70.
Dans ces conditions, la lumière laser qui est projetée sur
la totalité de la surface de la couche de silicium poly-
cristallin 13 est davantage absorbée dans la partie qui se trouve audessous de la pellicule antireflet 14, et cette
région est chauffée jusqu'à une température plus élevée.
La lumière laser 70 qui est utilisée a une longueur d'onde d'environ 488 nm, et un diamètre de faisceau dans la plage d'environ 120-180 ym On utilise pour la couche isolante 2 une pellicule d'oxyde de silicium ayant une épaisseur dans
la plage comprise entre 1 et 3 pm, et la couche de sili-
cium polycristallin 13 que l'on utilise pour la couche de
semiconducteur non monocristallin a une épaisseur d'envi-
ron 0,6 pm La largeur de la pellicule antireflet 14 est d'environ 5 pm, et l'écartement entre les pellicules est
d'environ 10 pm.
La lumière laser 70 se déplace à une vitesse constante lorsqu'elle est projetée sur la surface de la
couche de silicium polycristallin 13 La couche de sili-
cium polycristallin 13 qui est irradiée avec la lumière laser 70 subit une augmentation de température, et elle
fond La figure 46 représente la distribution de tempéra-
ture dans la couche de silicium polycristallin 13 à ce moment La figure 46 est une représentation qui montre la distribution de température dans le but d'illustrer la relation entre des positions sur la surface de la couche
de silicium polycristallin 13, et les températures inté-
rieures Comme on peut le voir d'après la distribution de température qui est représentée, la température intérieure de la couche de silicium polycristallin 13 est plus élevée dans la partie qui se trouve au- dessous de la pellicule
antireflet 14 En d'autres termes, la température inté-
rieure de la couche de silicium polycristallin 13 est plus
faible au voisinage de l'ouverture 15.
En se référant à la figure 44, on note qu'après le passage de la lumière laser 70, la couche de silicium polycristallin fondue 13 est refroidie, sa température
diminue progressivement, et elle commence à se recristal-
liser (c'est-à-dire à se solidifier) à partir de la région correspondant aux températures inférieures Comme on le voit dans la distribution de température de la figure 46,
la température intérieure de la couche de silicium poly-
cristallin 13 est faible au voisinage de l'ouverture 15,
et au cours du processus de refroidissement, la recris-
tallisation de la couche de silicium polycristallin 13 commence en utilisant à titre de partie de germe de recristallisation 16, la couche de silicium polycristallin 13 qui remplit l'ouverture 15 La partie de germe 16 est
en communication avec le substrat monocristallin en sili-
cium 1 Par conséquent, une région de silicium monocris-
tallin 3 a ayant la même orientation cristalline que le substrat monocristallin en silicium 1 se développe à partir de la partie de germe 16, vers la périphérie de celle-ci. En se référant à la figure 45, on note que la
couche de silicium polycristallin complètement recristal-
lisée se change en une couche de silicium monocristallin homogène 3 Les pellicules antireflets 14 sont ensuite enlevées. Lorsqu'on forme de cette manière une couche de
semiconducteur monocristallin, la partie qui se trouve au-
dessous de la pellicule antireflet a une température plus élevée, et par conséquent la recristallisation de la couche de silicium polycristallin commence dans les parties de germe entre les pellicules antireflets, et elle
progresse en direction des parties qui se trouvent au-
dessous des pellicules antireflets Ceci provoque la collision de cristaux qui se développent à partir des côtés opposés de la pellicule antireflet Des frontières de sous-grains 31 apparaissent aux positions auxquelles les cristaux qui se développent entrent mutuellement en
collision (voir la figure 45).
Bien que chaque partie de couche de semiconduc-
teur entre des pellicules antireflets soit monocristal-
line, d'une manière précise leurs orientations cristalli-
nes sont légèrement décalées les unes par rapport aux
autres, du fait que des couches de semiconducteur adjacen-
tes, avec des pellicules antireflets entre elles, donnent lieu à une croissance cristalline séparée Des frontières de sous-grains 31 se forment dans la partie frontière De telles frontières de sous-grains 31 se forment sous les pellicules antireflets, et on peut donc définir leurs positions Même lorsque la recristallisation est effectuée
sans former les parties de germes (ouvertures), les par-
ties de couche de semiconducteur se trouvant entre les
pellicules antireflets se transforment en un monocristal.
Cependant, du fait que rien ne définit l'orientation du monocristal dans ce cas, les couches de semiconducteur adjacentes, avec les pellicules antireflets entre elles,
ont des orientations cristallines différentes Plus préci-
sément, les frontières qui se trouvent sous les pellicules
antireflets forment des frontières de grains.
Les effets que de telles frontières de grains ou frontières de sousgrains exercent sur les propriétés de dispositifs actifs qui sont formés dans une couche de silicium monocristallin, sont indiqués dans le document Japanese Journal of Applied Physics, Vol 22, 1983, Supplement 22-1, pages 217-221, ou le document Extended Abstracts of the 17th Conference on Solid State Devices and Materials, Tokyo, 1985, pages 147-150 D'après ces documents, la présence de frontières de grains dans la région de canal d'un transistor à effet de champ MOS, entraîne une augmentation du courant de fuite, etc La région active d'un transistor est donc définie de façon à
éviter l'existence de frontières de grains ou de frontiè-
res de sous-grains dans la région de canal d'un transistor à effet de champ MOS, conformément à une technique de l'art antérieur qui est décrite dans le document IEEE Electron Device Letter, Vol EDL-7, N O 3, mars 1986, pages
193-195 Plus précisément, comme on le décrira ultérieu-
rement, on forme un motif dans une pellicule de nitrure de silicium 181 de façon à exclure une région de frontières de sous-grains 31 dans une couche de silicium monocris- tallin 3, comme représenté sur la figure 50 On forme une région active dans une région de la couche de silicium
monocristallin 3 dans laquelle il n'existe pas de fron-
tières de sous-grains sous la pellicule de nitrure de
silicium 181.
Il a été établi que la présence de frontières de sous-grains ou de frontières de grains n'exerce pas un effet nuisible sur les propriétés de dispositifs actifs lorsque des frontières de sous-grains ou des frontières de grains se trouvent ailleurs que dans une région de canal, par exemple dans une région de source/drain, du fait que la région de source/drain contenant une concentration d'impureté élevée, a une résistance réduite, à condition que les frontières de sous-grains ou des frontières de
grains n'existent pas à la jonction pn.
La surface de la couche de silicium monocristal-
lin 3 qui est formée par un procédé de recristallisation
d'un matériau en fusion utilisant une pellicule antire-
flet, comme décrit ci-dessus, est ondulée et présente des
aspérités grossières, comme représenté sur la figure 45.
La figure 47 est une représentation graphique montrant le résultat de la mesure de la rugosité de surface de la couche de silicium monocristallin 3 qui est représentée sur la figure 45 La mesure correspond au cas dans lequel l'épaisseur d'une couche de semiconducteur recristallisé est de 550 nm Dans ce cas, les reliefs et les creux qui sont formés sur la surface ont chacun des dimensions d'environ + 60 nm ( 0,06 pm), ou plus La surface de la couche de silicium monocristallin recristallisé 3 est ondulée et présente des aspérités, du fait que la surface de la couche de silicium polycristallin à l'état de
fusion, 13, est partiellement recouverte par des pellicu-
les antireflets 14 Plus précisément, lorsque la couche de silicium polycristallin 13 est recristallisée, la couche qui se trouve au- dessous de la pellicule antireflet 14 a une température plus élevée que celle de la région qui se
trouve entre les pellicules antireflets 14 Par consé-
quent, la région qui se trouve entre les pellicules anti-
reflets 14 se solidifie en premier, tandis que la partie qui se trouve au-dessous des pellicules antireflets 14 se solidifie plus tard Plus la température du matériau en fusion est élevée, moins sa tension superficielle est grande, et par conséquent la partie 3 a qui se solidifie en premier prend une forme en relief, tandis que la partie 3 b qui se solidifie plus tard prend une forme en creux, au
cours de la solidification de la couche de silicium mono-
cristallin 3, comme représenté sur la figure 45 Dans la surface de la couche de silicium monocristallin 3, des reliefs et des creux sont produits en correspondance avec
les positions des pellicules antireflets 14, comme repré-
senté sur la figure 45 La largeur de la pellicule anti-
reflet 14 étant d'environ 5 pm, tandis que l'écartement entre ces pellicules est d'environ 10 pm, des parties en creux ou en relief existent environ tous les 15 Pm La
formation de tels creux et reliefs sur la surface occa-
sionne divers problèmes dans le processus de formation de dispositifs actifs sur la surface de la couche de silicium monocristallin 3, ce qui fait que ces dispositifs ont des
performances inégales.
On sait que dans la formation de dispositifs sur une telle couche de semiconducteur monocristallin sur une couche isolante, la réduction de l'épaisseur de la couche
de semiconducteur à 0,1 ym ou moins, améliore les perfor-
mances des dispositifs On ne peut cependant pas réduire l'épaisseur de couche en présence des reliefs et des creux sur la surface de la couche de semiconducteur cristallin,
comme décrit ci-dessus.
Le polissage de la surface de la couche de semi-
conducteur monocristallin peut être envisagé à titre de moyen visant à réduire les creux et les reliefs sur les surfaces, comme indiqué cidessus, et en particulier, un procédé dit de polissage rigide, utilisant un corps dur tel que Si O 2 à titre de plaque de dressage de surface, au lieu d'un tampon de polissage, est un procédé prédominant parmi divers procédés pour réduire des reliefs et des
creux de surface Lorsqu'on a poli une couche de semicon-
ducteur monocristallin avec ce procédé de polissage rigide, on a vérifié par des observations au microscope optique et au microscope électronique à balayage, que les
reliefs et les creux sur la surface de la couche de semi-
conducteur monocristallin sont respectivement réduits jusqu'à quelques nanomètres, ou moins, et on obtient une
surface du type miroir.
Cependant, même lorsque des dispositifs actifs
sont formés dans une couche de semiconducteur monocristal-
lin de façon qu'il n'existe pas de frontières de grains ou de frontières de sous-grains dans la région active, comme décrit ci-dessus, les propriétés des dispositifs actifs sont toujours notablement non uniformes On a donc examiné les propriétés cristallines d'une couche de semiconducteur monocristallin après un processus habituel de formation de dispositifs actifs, et les inventeurs ont découvert de nouveaux défauts dans le cristal, qui n'avaient pas été découverts immédiatement après la formation de la couche
de semiconducteur monocristallin.
Les figures 48-58 sont des coupes partielles montrant des étapes séquentielles dans un procédé de fabrication d'un transistor CMOS utilisant une structure SOI classique En se référant à ces figures, on décrira un procédé de formation d'un transistor MOS qui utilise une il
structure SOI classique, et des problèmes associés.
En se référant à la figure 48, on voit l'état
d'une couche de semiconducteur monocristallin d'une struc-
ture SOI, immédiatement après sa formation Une couche isolante 2 en Si O 2 est formée sur un substrat en silicium monocristallin 1 Une couche de silicium monocristallin 3 est formée sur la couche isolante 2 Des frontières de sous-grains 31 existent à des intervalles constants, comme
décrit ci-dessus, dans la couche de silicium monocristal-
lin 3.
En se référant à la figure 49, on note qu'une pellicule d'oxyde sousjacente 17 est formée par oxydation thermique sur la couche de silicium monocristallin 3 La pellicule d'oxyde sous-jacente 17 est formée dans le but d'éliminer les défauts de surface de la couche de silicium monocristallin 3 La pellicule d'oxyde sous-jacente 17 est
également utilisée à titre de pellicule d'oxyde sous-
jacente dans la formation de régions d'isolation d'élé-
ments au cours d'une étape ultérieure Une pellicule de nitrure de silicium 18 est ensuite formée sur la totalité de la surface de la pellicule d'oxyde sous-jacente 17, en procédant par dépôt chimique en phase vapeur (ou CVD) Les épaisseurs de la pellicule d'oxyde sous- jacente 17 et de la pellicule de nitrure de silicium 18 sont respectivement
de 50 nm et 100 nm.
En se référant à la figure 50, on note qu'une pellicule de matière de réserve 45 est formée seulement sur la région de formation d'éléments, par l'utilisation d'une technique photolithographique La pellicule de nitrure de silicium est enlevée en utilisant à titre de
masque une pellicule de matière de réserve 45 dans laquel-
le on a défini un motif, en laissant en place une pelli-
cule de nitrure de silicium 181.
En se référant à la figure 51, on note qu'une pellicule de matière de réserve 42 est formée dans une région de formation d'un transistor PMOS En utilisant à titre de masque les pellicules de matière de réserve 42 et
, on implante des ions bore (B) dans la couche de sili-
cium monocristallin 3, à travers la pellicule d'oxyde sous-jacente 17 La quantité de bore qui est implantée à
ce moment est d'environ 3 x 1013 cm 2.
En se référant à la figure 52, on note qu'après l'enlèvement des pellicules de matière de réserve 42 et
45, on forme une pellicule d'oxyde épaisse 171, par oxyda-
tion thermique, en utilisant à titre de masque la pelli-
cule de nitrure de silicium 181 A ce moment, une région d'impuretés p, 33, est formée à titre de couche d'arrêt
de canal, dans la région dans laquelle le bore est implan-
té.
Comme le montre la figure 53, après l'enlèvement de la pellicule de nitrure de silicium 181, on forme une pellicule de matière de réserve 4, seulement dans la région prévue pour la formation d'un transistor PMOS En utilisant à titre de masque la pellicule de matière de réserve 4, on implante des ions bore dans la couche de silicium monocristallin 39, dans la région prévue pour la
formation d'un transistor NMOS.
Une région p-, 34, est ainsi formée comme le montre la figure 54 Ensuite, en utilisant à titre de masque la pellicule de matière de réserve 4 qui est formée seulement dans la région de formation d'un transistor NMOS, on implante des ions phosphore (P) dans la couche de silicium monocristalli N 39, dans la région de formation
d'un transistor PMOS Les quantités de bore et de phospho-
re à implanter à ce moment sont déterminées en fonction de tensions de seuil qui sont respectivement fixées pour les
transistors NMOS et PMOS.
On forme une région n-, 35, comme le montre la figure 55 Après l'enlèvement de la pellicule de matière de réserve 4, on enlève la pellicule d'oxyde sous-jacente
17 On forme ensuite une pellicule d'oxyde de grille 51.
L'épaisseur de la pellicule d'oxyde de grille est de quel-
ques dizaines de nanomètres On forme sur la totalité de la surface, par le procédé CVD, une couche de silicium polycristallin pour une électrode de grille, ayant une épaisseur d'environ 300 nm On dope la couche de silicium polycristallin avec une impureté, dans le but de réduire sa résistance, et ensuite on enlève sélectivement la couche polycristalline en utilisant à titre de masque une pellicule de matière de réserve 44 dans laquelle on a défini un motif Une électrode de grille 61 est ainsi formée. Comme le montre la figure 56, on forme une pellicule de matière de réserve 42 seulement sur la région de formation d'un transistor PMOS En utilisant à titre de masques les pellicules de matière de réserve 42 et 44, on implante des ions arsenic (As) dans la région de formation
de source et de drain d'un transistor NMOS.
De plus, comme le montre la figure 57, on forme une pellicule de matière de réserve 4 seulement dans la
région du transistor NMOS dans laquelle une région d'impu-
retés N, 36, est formée à titre de région de source et de drain En utilisant à titre de masque la pellicule de matière de réserve 4, on implante des ions bore (B) dans la région de formation de source/drain d'un transistor PMOS. Enfin, comme représenté sur la figure 58, on forme une région d'impuretés p, 37, à titre de région de
source/drain Après l'enlèvement de la pellicule de matiè-
re de réserve 4, on forme une pellicule d'isolation inter-
couche 7 sur la totalité de la surface Après avoir formé
des trous de contact dans la pellicule d'isolation inter-
couche 7, on forme une couche d'interconnexion métallique 8, de façon qu'elle établisse un contact électrique avec chaque région de source et de drain Dans un dispositif ayant une structure SOI, on forme habituellement une structure dite d'interconnexion multicouche en incorporant des couches isolantes et des couches d'interconnexion supplémentaires.
On a décrit un procédé de formation d'un dispo-
sitif à semiconducteurs ayant une structure SOI classique, et les figures 59 et 60 illustrent schématiquement le
résultat de l'examen concernant les propriétés cristalli-
nes de la structure SOI dans ce processus de fabrication.
La figure 59 montre le résultat de l'observation, par les
inventeurs, de la surface de la couche de silicium mono-
cristallin 3, dans le processus qui est représenté sur la
figure 48 Comme décrit ci-dessus, on observe difficile-
ment des défauts cristallins à l'exception de l'existence de frontières de sous-grains 31, dont les positions sont
définies de façon à se trouver sous les pellicules anti-
reflets La densité de défauts cristallins est inférieure
ou égale à 104 cm 2, ce qui est une valeur approximative-
ment égale à celle d'un substrat en silicium monocristal-
lin massif habituel D'autre part, la figure 60 montre le résultat de l'observation de la surface de la couche de
silicium monocristallin 3, immédiatement après la forma-
tion de la pellicule d'oxyde sous-jacente 17 sur la couche de silicium monocristallin 3, dans le processus qui est représenté sur la figure 49 Conformément à la figure 60,
un certain nombre de défauts cristallins 19, qui s'éten-
dent dans une certaine direction, en partant des frontiè-
res de sous-grains 31, sont nouvellement formés.
Les inventeurs ont découvert que de tels nou-
veaux défauts cristallins se produisent à la fois au moment du traitement thermique (recuit dans une atmosphère non oxydante) immédiatement après la formation de la couche de silicium monocristallin, et au moment o la couche de silicium monocristallin est oxydée, en partant
des frontières de sous-grains et des frontières de grains.
Comme le montre la figure 60, les défauts se produisent dans la direction < 110 > (ou la direction < 111 >) On a démontré qu'il se produit un plus grand nombre de défauts lorsque la couche de silicium monocristallin est oxydée que lorsqu'elle est soumise au traitement thermique Comme le montre la figure 60, le défaut est produit avec la forme d'une ligne La densité de défauts est d'environ 3 x 105 cm dans le cas de la couche soumise à l'oxyda-
tion, et de 10 cm dans le cas de la couche soumise seulement au traitement thermique Ceci indique que les nouveaux défauts cristallins résultent du mouvement de défauts ponctuels, comme des mailles vides ou contenant un excès de silicium, qui existent dans les frontières de grains ou les frontières de sous-grains, immédiatement
après la formation de la couche de silicium monocristal-
lin, en association avec des contraintes qui sont occa-
sionnées au cours du processus d'oxydation ou de recuit (les défauts qui existent sont des défauts ponctuels ou
bien ils forment des plans donnant des défauts de disloca-
tion empilés) L'apparition de tels défauts cristallins occasionnerait des variations notables dans les propriétés des dispositifs actifs Par exemple, la tension de seuil
(Vth) d'un transistor MOS, ou le courant qu'il peut débi-
ter, etc, seraient modifiés par l'existence des défauts cristallins Lorsqu'un tel défaut est produit à travers la région de canal, une impureté diffuse le long du défaut, ce qui fait apparaître un défaut critique de la conduction
source-drain, et entraîne ainsi un fonctionnement défec-
tueux du transistor MOS Il est donc nécessaire d'empêcher
que de tels défauts ne se produisent, dans le but d'obte-
nir de meilleures performances pour des dispositifs actifs
ayant une structure SOI.
Les parties (A), (B) et (C) de la figure 61 sont des vues en plan correspondant respectivement aux figures 49, 52 et 58 Les figures 49, 52 et 58 montrent des coupes selon les lignes X-X dans les parties respectives (A), (B) et (C) de la figure 61 Comme représenté en (A) sur la
figure 61, on observe qu'un grand nombre de défauts cris-
tallins 19 sont nouvellement formés et s'étendent dans une direction fixe, en partant des frontières de sous-grains 31 Ensuite, lorsqu'une pellicule d'oxyde d'isolation épaisse 171 est formée dans une région entourant une couche de silicium monocristallin 39, dans une région de formation de transistor MOS qui est représentée en (B) sur la figure 61, les frontières de sous-grains sont absorbées dans la pellicule d'oxyde d'isolation Cependant, les défauts cristallins 19 augmentent sous l'effet de leur traitement thermique, et ils restent dans la couche de silicium monocristallin 39, dans la région de formation de transistor MOS Enfin, après la formation d'une électrode de grille 61, et la formation d'une région d'impuretés N, 36, et d'une région d'impuretés p, 37, à titre de régions
de source/drain, les défauts cristallins 19 restent pré-
sents et s'étendent dans les régions de source/drain et
dans la région de canal.
En outre, les inventeurs ont trouvé que lorsque la couche de silicium monocristallin 3 est polie pour
réduire les reliefs et les creux sur sa surface, immédia-
tement après la formation de la couche de silicium mono-
cristallin 3, comme représenté sur la figure 48, de nou-
veaux défauts cristallins 19 se forment en partant des frontières de sous-grains 31, d'une manière similaire à celle qui est représentée sur la figure 60 On n'observe pas ces défauts avant le polissage de la surface de la couche de silicium monocristallin, et par conséquent ils
doivent être formés au cours de l'étape de polissage.
Outre le fait qu'ils augmentent la dispersion dans les propriétés des dispositifs, comme le courant qui peut être débité, la tension de seuil, etc, ces défauts entraînent également l'apparition d'un défaut critique tel qu'une
augmentation du courant de fuite.
* Comme décrit ci-dessus, les défauts cristallins
qui sont produits et qui s'étendent à partir des frontiè-
res de sous-grains restant dans le dispositif à semicon- ducteurs ayant une structure SOI, occasionneront les effets suivants Par exemple, lorsque des cellules de
mémoire intégrées sont formées dans le dispositif semi-
conducteur ayant la structure SOI, toutes les cellules de
mémoire ne peuvent pas respecter la même caractéristique.
Les vitesses de fonctionnement de toutes les cellules de mémoire ne sont pas uniformes, et il existe des cellules de mémoire qui ont des vitesses de fonctionnement faibles,
hors spécification Ceci dégrade le rendement de fabrica-
tion des dispositifs à semiconducteurs.
Par exemple, si le dispositif est une mémoire qui est prévue pour être utilisée dans un ordinateur, du fait des différences entre les caractéristiques des divers transistors, il devient impossible de lire de manière
exacte dans la mémoire des données qui ont été enregis-
trées Même si les cellules de mémoire fonctionnent, les performances sont faibles et la vitesse de fonctionnement
de produits qui utilisent de tels dispositifs est faible.
Un but de la présente invention est de réduire la dispersion dans les propriétés d'éléments actifs qui
sont formés dans une couche de semiconducteur monocris-
tallin, dans un dispositif à semiconducteurs ayant la
structure SOI.
Un autre but de la présente invention est d'évi-
ter un fonctionnement défectueux d'éléments actifs qui
sont formés dans une couche de semiconducteur monocris-
tallin, dans un dispositif à semiconducteurs ayant la
structure SOI.
Un autre but encore de la présente invention est de réduire la dispersion des tensions de seuil et des possibilités de génération de courant de transistors MOS
qui sont formés dans une couche de semiconducteur mono-
cristallin, dans un dispositif à semiconducteurs ayant la
structure SOI.
Un autre but supplémentaire de la présente invention est d'éviter une augmentation du courant de fuite dans des transistors MOS qui sont formés dans une
couche de semiconducteur monocristallin, dans un dispo-
sitif à semiconducteurs ayant la structure SOI.
Un autre but supplémentaire de la présente
invention est d'empêcher la formation de défauts cristal-
lins dans une couche de semiconducteur monocristallin,
dans un procédé de fabrication d'un dispositif à semicon-
ducteurs ayant la structure SOI.
Un autre but supplémentaire de la présente invention est d'améliorer le rendement de fabrication de
dispositifs à semiconducteurs ayant la structure SOI.
Un dispositif à semiconducteurs conforme à un
aspect de la présente invention, est un dispositif à semi-
conducteurs ayant une couche de silicium recristallisée, et il comprend une couche isolante, un îlot de silicium
monocristallin, et un transistor L'îlot de silicium mono-
cristallin est formé sur une surface d'une couche isolante et il est dépourvu de toute frontière de sous-grain Le transistor comprend une région qui est formée dans l'îlot
de silicium monocristallin.
Un procédé de fabrication d'un dispositif à semiconducteurs conforme à un autre aspect de la présente invention consiste en un procédé de fabrication d'un dispositif à semiconducteurs qui comprend une région active dans une couche de semiconducteur qui est formée sur une couche isolante On fait fondre la couche de semiconducteur non monocristallin, en la chauffant de
façon qu'elle ait une distribution de température déter-
minée, et on la transforme en une couche de semiconducteur monocristallin On enlève sélectivement une partie de la couche de semiconduceur monocristallin correspondant à la
partie à température élevée de la distribution de tempé-
rature qui est obtenue au cours de la fusion, et on forme une couche de semiconducteur monocristallin en forme
d'îlot On traite la couche de semiconducteur monocristal-
lin en forme d'îlot, et on forme un dispositif actif dans la couche de semiconducteur monocristallin en forme d'îlot. Dans le dispositif à semiconducteurs conforme à la présente invention, on forme une région de transistor dans l'îlot de silicium monocristallin qui est dépourvu de frontières de sous-grains Par conséquent, aucun défaut cristallin dû à une frontière de sous-grains n'existe dans la région du transistor Il en résulte que l'on peut réduire la dispersion des caractéristiques de transistors
qui sont formés dans l'îlot de silicium monocristallin.
En outre, dans le procédé de fabrication du
dispositif à semiconducteurs conforme à la présente inven-
tion, le dispositif actif est formé dans la couche de semiconducteur monocristallin en forme d'îlot, et par
conséquent une partie de la couche de semiconducteur mono-
cristallin correspondant à une partie à température élevée dans la distribution de température au cours de la fusion,
est enlevée sélectivement avant que la couche de semicon-
ducteur monocristallin en forme d'îlot ne soit soumise à un traitement déterminé Par exemple, avant que la couche de semiconducteur monocristallin ne soit soumise à un traitement thermique, ou que la couche de surface de la couche de semiconducteur monocristallin ne soit soumise à un polissage, une région de la couche de semiconducteur monocristallin correspondant à la partie à température élevée dans la distribution de température, au moment de
la fusion, est enlevée Cette région de la couche de semi-
conducteur monocristallin correspondant à la partie à température élevée dans la distribution de température au moment de la fusion, correspond à la région dans laquelle existent des frontières de sous-grains ou des frontières de grains Par conséquent, après l'enlèvement de la région dans laquelle existent des frontières de sous-grains ou des frontières de grains, un dispositif actif est formé dans la couche de semiconducteur monocristallin en forme d'îlot Il en résulte que de nouveaux défauts cristallins occasionnés par l'existence de frontières de sous-grains ou de frontières de grains, ne sont pas créés au cours du traitement thermique ou du traitement de polissage De ce fait, les caractéristiques des dispositifs actifs qui sont formés dans la couche de semiconducteur monocristallin en
forme d'îlot ne varieront pas.
Comme décrit ci-dessus, et conformément au procédé de fabrication de la présente invention, on enlève préalablement la région de la couche de semiconducteur monocristallin qui contient les frontières de sous-grains
ou les frontières de grains, et il n'y aura aucune possi-
bilité de formation de nouveaux défauts cristallins si un traitement d'oxydation ou un traitement thermique est effectué dans le processus de formation de dispositifs actifs Par conséquent, on peut réduire notablement la dispersion des propriétés des dispositifs actifs ou leurs
défauts de fonctionnement, dans un dispositif à semicon-
ducteurs ayant une structure SOI Du fait que la couche de semiconducteur monocristallin contenant des frontières de grains ou des frontières de sous-grains est préalablement enlevée, de nouveaux défauts ne seront jamais formés au moment o la couche de semiconducteur monocristallin est soumise au traitement de polissage, dans le but de réduire les reliefs et les creux dans sa surface Par conséquent,
on peut former sur une couche isolante une couche de semi-
conducteur monocristallin ayant une surface uniforme et plane, et il est donc possible d'obtenir de meilleures performances d'un dispositif à semiconducteurs ayant une
structure SOI.
En outre, dans le dispositif à semiconducteurs de la présente invention, une région de transistor est formée dans l'îlot de silicium monocristallin qui est dépourvu de frontières de sous-grains, et il est ainsi
possible de réduire la dispersion dans les caractéristi-
ques ou un fonctionnement défectueux de dispositifs actifs, dans un dispositif à semiconducteurs ayant une
structure SOI.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la descrip-
tion détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs La suite de la
description se réfère aux dessins annexés dans lesquels
Les figures 1 à 9 sont des coupes qui montrent
séquentiellement les étapes d'un premier mode de réalisa-
tion d'un procédé de fabrication d'un dispositif à semi-
conducteurs conforme à la présente invention; La figure 10 comprend des vues en plan de dessus (A), (B) et (C) qui correspondent aux figures 1, 2 et 9; La figure 11 est une coupe partielle montrant la
structure en coupe détaillée du dispositif à semiconduc-
teurs qui est représenté sur la figure 9; Les figures 12 17 sont des coupes qui montrent
séquentiellement les étapes d'un second mode de réalisa-
tion d'un procédé de fabrication d'un dispositif à semi-
conducteurs conforme à la présente invention; Les figures 18 22 sont des coupes qui montrent
séquentiellement les étapes d'un troisième mode de réali-
sation d'un procédé de fabrication d'un dispositif à semi-
conducteurs conforme à la présente invention; Les figures 23 25 sont des coupes qui montrent
séquentiellement les étapes d'un premier mode de réalisa-
tion d'un processus de polissage dans un procédé de fabrication d'un dispositif à semiconducteurs conforme à la présente invention; Les figures 26 27 sont des coupes qui montrent
séquentiellement les étapes d'un second mode de réalisa-
tion d'un processus de polissage dans un procédé de fabri- cation d'un dispositif à semiconducteurs conforme à la présente invention; Les figures 28 33 sont des coupes qui montrent
séquentiellement les étapes d'un troisième mode de réali-
sation d'un processus de polissage dans un procédé de fabrication d'un dispositif à semiconducteurs conforme à la présente invention; Les figures 34 39 sont des coupes qui montrent
séquentiellement les étapes d'un quatrième mode de réali-
sation d'un processus de polissage dans un procédé de fabrication d'un dispositif à semiconducteurs conforme à la présente invention; La figure 40 est une coupe montrant le principe d'un procédé de polissage rigide qui est utilisé dans un processus de polissage dans un procédé de fabrication d'un
dispositif à semiconducteurs conforme à la présente inven-
tion; La figure 41 est un organigramme montrant schématiquement un procédé de fabrication d'un dispositif à semiconducteurs conforme à la présente invention; La figure 42 est une vue en perspective montrant
un processus de fabrication caractéristique dans un procé-
dé de recristallisation d'un matériau en fusion, utilisant une pellicule antireflet classique; Les figures 43 45 sont des coupes montrant
séquentiellement les étapes d'un procédé de recristalli-
sation d'un matériau en fusion, de type classique; La figure 46 est une représentation graphique montrant la distribution de température dans une couche de silicium polycristallin en fusion, dans un procédé de
recristallisation d'un matériau en fusion, de type clas-
sique; La figure 47 est une représentation graphique
montrant le résultat de la mesure de la rugosité de sur-
face d'une couche de silicium polycristallin qui est formée par un procédé de recristallisation d'un matériau en fusion, de type classique; Les figures 48 58 sont des coupes qui montrent séquentiellement les étapes d'un procédé classique pour la fabrication d'un dispositif à semiconducteurs; La figure 59 est une vue en plan de dessus qui montre schématiquement l'état de la surface d'une couche de silicium monocristallin observée immédiatement après sa
formation par un procédé de recristallisation d'un maté-
riau en fusion, utilisant une pellicule antireflet; La figure 60 est une vue en plan de dessus qui montre schématiquement l'état de la surface d'une couche de silicium monocristallin, observée après la formation d'une pellicule d'oxyde thermique sur la surface de la couche de silicium monocristallin qui est obtenue par un procédé de recristallisation d'un matériau en fusion, utilisant une pellicule antireflet; et La figure 61 comprend des vues en plan (A), (B), et (C) qui correspondent respectivement aux figures 49, 52
et 58.
MODE DE REALISATION 1
En se référant à la figure 1, on voit l'état
d'une couche de semiconducteur monocristallin d'une struc-
ture SOI, immédiatement après sa formation par un procédé de recristallisation d'un matériau en fusion, utilisant une pellicule antireflet On forme une couche isolante 2 en Si O 2 sur un substrat en silicium monocristallin 1 On forme une couche de silicium monocristallin 3 sur la couche isolante 2 La couche de silicium monocristallin 3
présente des frontières de sous-grains 31.
Comme le montre la figure 2, on forme sur la couche de silicium monocristallin une pellicule de matière de réserve 41 dans laquelle on définit un motif par une technique de photolithographie On enlève sélectivement la couche de silicium monocristallin, en utilisant à titre de masque la pellicule de matière de réserve 41, et on forme des couches de silicium monocristallin 32 en forme d'îlots L'enlèvement sélectif de la couche de silicium monocristallin est effectué en enlevant seulement la région qui comprend les frontières de sous- grains 31 En d'autres termes, en se référant à la figure 38, on enlève
seulement la partie correspondant à des températures éle-
vées dans le processus de recristallisation, c'est-à-dire
seulement la région qui se trouve au-dessous des pelli-
cules antireflets 14 Le fait d'enlever ainsi la partie de la couche de silicium monocristallin qui contient les frontières de sous-grains 31, empêche que des défauts cristallins supplémentaires ne se forment, en partant des frontières de sous-grains, lorsqu'un traitement thermique
ou un traitement d'oxydation est effectué au cours d'éta-
pes suivantes pour la fabrication de dispositifs actifs.
Ensuite, on forme une pellicule de matière de
réserve 42 seulement dans la région prévue pour la forma-
tion d'un transistor PMOS, comme représenté sur la figure 3 On implante des ions bore (B) dans les parois latérales des couches de silicium monocristallin en forme d'îlots
32, dans la région prévue pour la formation d'un transis-
tor NMOS, en utilisant à titre de masques les pellicules de matière de réserve 41 et 42 On effectue l'implantation ionique par l'injection d'ions bore dans des directions
inclinées, en faisant tourner le substrat, comme repré-
senté sur la figure 3 L'écartement entre la région de formation de transistor NMOS et la région de formation de transistor PMOS, est représenté schématiquement sur la figure 3 Cependant, il est nécessaire de déterminer le placement des régions pour la formation de dispositifs
actifs en prenant en considération l'effet d'ombre lors-
qu'on utilise l'implantation ionique oblique avec rotation qui est mentionnée ci-dessus Par exemple, lorsqu'on effectue une implantation ionique oblique à 45 degrés dans une couche de silicium monocristallin ayant une épaisseur de 0,5 pm, en utilisant à titre de masque une pellicule de
matière de réserve ayant une épaisseur de 1 >im, l'écarte-
ment entre la région de formation de transistor PMOS et la région de formation de transistor NMOS, doit être au moins
égal à 2,5 pm.
Comme le montre la figure 4, on enlève la pelli-
cule de matière de réserve 41 sur la couche de silicium
monocristallin 32 dans la région de formation de transis-
tor NMOS On forme une région d'impuretés p+, 33, à titre de couche d'arrêt de canal, dans la région dans laquelle
du bore est implanté On implante des ions bore (B) seule-
ment dans les couches de silicium polycristallin en forme
d'îlots 32 de la région de formation de transistor NMOS.
Comme représenté sur la figure 5, seules les surfaces des couches de silicium monocristallin en forme d'îlots 32 qui se trouvent dans la région de formation de
transistor PMOS sont à nu, et on implante des ions phos-
phore (P) Les quantités d'ions bore et phosphore à implanter à ce moment sont déterminées sur la base de tensions de seuil qui sont fixées respectivement pour le transistor NMOS et pour le transistor PMOS On forme ainsi
une région p 34 et une région N 35.
Comme le montre la figure 6, on forme une pelli-
cule d'oxyde 5 par oxydation thermique dans la couche de silicium monocristallin A ce moment, on soumet la surface de la couche de silicium monocristallin à un traitement
d'oxydation thermique, mais de nouveaux défauts cristal-
lins ne peuvent pas se former, du fait que la région contenant des frontières de sous-grains a été enlevée On forme ensuite sur la totalité de la surface une couche de silicium polycristallin 6 pour une électrode de grille On
réduit la résistance de la couche de silicium polycristal-
lin 6 en la dopant avec une impureté.
Comme le montre la figure 7, on définit un motif
dans la couche de silicium polycristallin 6 et la pelli-
cule d'oxyde 5, en utilisant à titre de masque la pelli-
cule de matière de réserve 44 dans laquelle on a défini un motif, pour former une électrode de grille 61 et une pellicule d'oxyde de grille 51 En utilisant à titre de masque une pellicule de matière de réserve 42 qui est formée de façon à recouvrir la région de formation de transistor PMOS, on implante des ions phosphore (P) dans
la région de formation de source et de drain d'un transis-
tor NMOS.
Comme le montre la figure 8, en utilisant à titre de masque la pellicule de matière de réserve 4 qui est formée de façon à recouvrir la région de formation de transistor NMOS, on implante des ions bore (B) dans la région de formation de source et de drain d'un transistor PMOS Ensuite, on effectue un traitement thermique pendant environ 1 heure à une température d'environ 900 'C, pour réparer les défauts cristallins qui sont produits par l'implantation ionique, et pour activer l'impureté Une région d'impureté p, 37, qui est la région de source et de drain du transistor PMOS, et une région d'impureté N, 36, qui est la région de source et de drain du transistor NMOS, sont ainsi formées Lorsqu'un traitement d'oxydation
ou un traitement thermique sont effectués dans le proces-
sus de formation de dispositifs actifs, comme indiqué ci-
dessus, la formation de défauts cristallins supplémentai-
res est restreinte, ce qui améliore les propriétés des dispositifs actifs A ce moment, la densité de défauts
cristallins qui existent dans la couche de silicium mono-
cristallin est de 10 cm 2, ou moins, et la génération de nouveaux défauts cristallins sous l'effet du traitement
thermique ou du traitement d'oxydation sera considérable-
ment réduite.
Comme le montre la figure 9, on forme une pelli-
cule d'isolation inter-couche 7 et une couche d'intercon-
nexion métallique 8, comme dans le cas de procédés clas-
siques.
La pellicule de matière de réserve 4 est direc-
tement formée sur la couche de silicium monocristallin dans le processus qui est représenté sur les figures 4 et , mais la pellicule de matière de réserve 4 peut être
formée après que la surface de la couche de silicium mono-
cristallin a été recouverte par une pellicule consistant par exemple en Si O 2, pour protéger la surface de la couche de silicium monocristallin La pellicule de Si O 2 peut être une pellicule d'oxydation thermique ou une pellicule
déposée par CVD.
Les parties (A), (B) et (C) de la figure 10 sont
des vues en plan de dessus qui correspondent respective-
ment aux figures 1, 2 et 9 Les figures 1, 2 et 9 montrent des coupes qui sont faites respectivement selon les lignes X-X dans les parties (A), (B), (C) de la figure 10 Comme représenté en (A) sur la figure 10, des frontières de sous-grains ( 31) sont incluses dans une couche de silicium monocristallin 3 Comme représenté en (B) sur la figure , on forme une couche de silicium monocristallin en forme d'îlot, 32 On définit un motif dans la couche de silicium monocristallin en forme d'îlot 32, en employant un processus de photolithographie Un traitement thermique à une température de 200 'C ou moins, comme le processus de photolithographie, ne fera pas apparaître des défauts
cristallins occasionnés par des frontières de sous-grains.
Les inventeurs ont découvert que des défauts cristallins sont créés à cause de frontières de sous-grains si, par
exemple, on effectue un traitement thermique à la tempé-
rature de 600-700 'C ou plus, comme par exemple la forma-
tion d'une pellicule par dépôt chimique en phase vapeur, ou un traitement d'oxydation thermique Par conséquent, on forme ensuite une électrode de grille 61, comme représenté en (C) sur la figure 10, après quoi on forme une région d'impureté N, 36, et une région d'impureté p, 37, à titre de régions de source-drain, et la formation de
défauts cristallins supplémentaires est toujours évitée.
La figure 11 est une coupe montrant en détail une structure qui se trouve sous un transistor MOS à canal n, du côté droit de la figure 9 En se référant à la figure 11, on note que des régions d'impureté N, 136, sont formées à titre de régions de source/drain dans un substrat en silicium monocristallin 1 Entre ces deux régions d'impureté N, 136, une électrode de grille 161 est formée sur le substrat en silicium monocristallin 1,
avec interposition d'une pellicule d'oxyde de grille 151.
Une couche d'interconnexion métallique 108 est formée dans une couche isolante 2, de façon à être connectée à la région d'impureté N, 136 Le transistor MOS à canal n, comprenant une région p-, 34, la région d'impureté N, 36, la pellicule d'oxyde de grille 51, et l'électrode de
grille 61, est formé sur la couche isolante 2.
MODE DE REALISATION 2
En se référant à la figure 12, on voit l'état immédiatement après la formation de la couche de silicium
monocristallin 3.
Comme le montre la figure 13, en utilisant à titre de masque une pellicule de matière de réserve 43 dans laquelle on a défini un motif par une technique de photolithographie, on enlève au moins une partie de la couche de silicium monocristallin dans laquelle existent des frontières de sous-grains On forme donc des couches
de silicium monocristallin en forme d'îlots 32 L'enlève-
ment sélectif de la couche de silicium monocristallin est
similaire au processus qui est représenté sur la figure 2.
Ensuite, comme représenté sur la figure 14, après l'enlèvement de la pellicule de matière de réserve
43, on forme séquentiellement une pellicule d'oxyde sous-
jacente (pellicule d'oxyde de silicium) 9 et une pellicule de nitrure de silicium 10 L'épaisseur de la pellicule d'oxyde sous-jacente 9 est d'environ 50 nm, et l'épaisseur de la pellicule de nitrure de silicium 10 est d'environ nm Une pellicule de matière de réserve 41, dans laquelle on définit un motif, est formée seulement dans
une région de formation de dispositif actif.
Comme le montre la figure 15, on enlève sélecti-
vement par gravure, en utilisant à titre de masque une pellicule de matière de réserve 41, la pellicule de nitrure de silicium, la pelliculed'oxyde de silicium et la couche de silicium monocristallin, et on forme une pellicule de nitrure de silicium 101, une pellicule
d'oxyde sous-jacente 91 et une couche de silicium monocris-
tallin en forme d'îlot 38 On forme une pellicule de matière de réserve 42 qui recouvre la couche de silicium
monocristallin en forme d'îlot 38 dans la région de forma-
tion de transistor PMOS En utilisant à titre de masques les pellicules de matière de réserve 41 et 42, on implante des ions bore (B) dans les parois latérales de la couche de silicium monocristallin en forme d'îlot 38, dans des
directions obliques, dans la région de formation de tran-
sistor NMOS Ce processus correspond au processus du
premier mode de réalisation, représenté sur la figure 3.
Comme le montre la figure 16, on effectue un traitement thermique dans une atmosphère oxydante après avoir enlevé les pellicules de matière de réserve 41 et 42 On forme une pellicule d'oxyde de silicium épaisse sur
les parois latérales de la couche de silicium monocris-
tallin en forme d'îlot 38 Dans la région de formation de transistor NMOS, on forme une région d'impureté p, 33, à titre de couche d'arrêt de canal, à l'intérieur de la pellicule d'oxyde de silicium 92 Lorsqu'on soumet la couche de silicium monocristallin en forme d'îlot à un traitement thermique ou un traitement d'oxydation, en ayant enlevé au moins une partie de la couche de silicium monocristallin qui contient des frontières de sous-grains, comme représenté sur la figure 11, on évite la formation de nouveaux défauts cristallins dont les points de départ
sont constitués par les frontières de sous-grains.
L'épaissseur de la pellicule d'oxyde de silicium 92 qui
est formée sur les parois latérales de la couche de sili-
cium monocristallin en forme d'îlot 38 doit être suffisam-
ment grande pour que des transistors parasites qui sont formés sur les parois latérales ne soient pas activés dans
la gamme de tension de fonctionnement des transistors MOS.
Par exemple, on prévoit que l'épaisseur de la pellicule
d'oxyde de silicium 92 sera dans la plage de 200 à 300 nm.
Le processus de fabrication qui est représenté sur la figure 16 correspond au processus représenté sur la figure 52 en relation avec l'exemple classique, et on utilise l'isolation par oxydation locale de silicium, ou LOCOS (pour "Local Oxidation of Silicon"), pour isoler des régions de formation de dispositifs actifs Cependant, dans le cas de la structure d'isolation LOCOS classique qui est représentée sur la figure 52, la partie de la
couche de silicium monocristallin qui contient des fron-
tières de sous-grains n'est pas enlevée, et une pellicule d'oxyde d'isolation épaisse est formée par traitement d'oxydation thermique D'autre part, dans le cas de la structure d'isolation LOCOS qui est représentée sur la figure 16, à titre de mode de réalisation de la présente invention, après l'enlèvement de la partie de la couche de silicium monocristallin qui contient les frontières de sous-grains on forme un oxyde d'isolation épais par un traitement d'oxydation thermique, c'est-à-dire en oxydant par voie thermique les parois latérales de la couche de
silicium monocristallin en forme d'îlot.
Enfin, comme représenté sur la figure 17, on
forme des dispositifs actifs et des interconnexions métal-
liques par une étape de fabrication qui est identique à
celle d'un transistor CMOS habituel.
Comme décrit ci-dessus, un procédé de fabrica-
tion d'un dispositif à semiconducteurs conforme à la pré-
sente invention peut être appliqué à un procédé de fabri-
cation d'un dispositif à semiconducteurs employant une isolation par mésa à titre de structure d'isolation des régions de formation d'éléments (figures 1 9), et à un procédé de fabrication de dispositif à semiconducteurs ayant une structure SOI qui utilise l'isolation LOCOS
(figures 12 17).
MODE DE REALISATION 3
Les figures 18 22 sont des coupes partielles qui montrent, dans l'ordre, des étapes d'un autre mode de réalisation dans lequel un procédé de fabrication d'un
dispositif à semiconducteurs conforme à la présente inven-
tion est appliqué à un procédé de fabrication d'un dispo-
sitif à semiconducteurs ayant une structure SOI, employant
l'isolation LOCOS.
La figure 18 montre l'état immédiatement après la formation d'une couche de silicium monocristallin 3, par un procédé de recristallisation d'un matériau en
fusion, en utilisant une pellicule antireflet En se réfé-
rant à la figure 19, on note qu'on enlève sélectivement la
couche de silicium monocristallin comprenant des fron-
tières de sous-grains 31, en utilisant à titre de masque une pellicule de matière de réserve 43 dans laquelle on a défini un motif par une technique de photolithographie On forme ainsi des couches de silicium monocristallin en
forme d'îlots 32.
Comme représenté sur la figure 20, après l'enlè-
vement de la pellicule de matière de réserve 43, on forme séquentiellement sur la couche de silicium monocristallin en forme d'îlot 32 une pellicule d'oxyde sous-jacente 9 ayant une épaisseur d'environ 50 nm, et une pellicule de nitrure de silicium 10 ayant une épaisseur d'environ nm On forme une pellicule de matière de réserve 41 seulement dans la région prévue pour la formation d'un
dispositif actif.
* Comme représenté sur la figure 21, en utilisant à titre de masque une pellicule de matière de réserve 41,
on enlève sélectivement la pellicule de nitrure de sili-
cium 10, et on forme une pellicule de nitrure de silicium 102 Ensuite, on forme une pellicule de matière de réserve
42 recouvrant seulement la couche de silicium monocristal-
lin en forme d'îlot 32, dans une région de formation de
transistor PMOS On implante des ions bore (B) en utili-
sant à titre de masques les pellicules de matière de réserve 41 et 42 On implante ainsi des ions bore dans les parois latérales de la couche de silicium monocristallin
en forme d'îlot 32, dans une région de formation de tran-
sistor NMOS.
Comme le montre la figure 22, après l'enlèvement des pellicules de matière de réserve 41 et 42, on effectue un traitement thermique dans une atmosphère oxydante On forme une région d'impureté p, 33, à titre de couche d'arrêt de canal, sur les parois latérales de la couche de silicium monocristallin en forme d'îlot 32, dans la région de formation de transistor NMOS, tandis qu'on forme des pellicules d'oxyde d'isolation épaisses 93 sur les parois latérales des couches de silicium monocristallin en forme d'îlots 32, dans les régions de formation de transistors
PMOS et NMOS On obtient une couche de silicium monocris-
tallin en forme d'îlot ayant une structure d'isolation
LOCOS qui est pratiquement la même que la structure repré-
sentée sur la figure 16, la différence essentielle
résidant dans les formes de pellicules d'oxyde d'isola-
tion On forme des dispositifs actifs en employant des étapes identiques à celles du processus de fabrication
habituel d'un transistor CMOS.
Dans les modes de réalisation décrits ci-dessus,
après la formation d'une couche de silicium monocristal-
lin, on enlève presque complètement la région dans laquel-
le se trouvent des frontières de sous-grains, avant le traitement thermique ou le traitement d'oxydation, et on
empêche ainsi la formation de défauts cristallins supplé-
mentaires Cependant, l'enlèvement d'au moins une partie de la couche de silicium monocristallin dans la région qui contient les frontières de sous-grains, permet de réduire la formation de défauts cristallins supplémentaires, même si le traitement thermique ou le traitement d'oxydation
est effectué par la suite.
De plus, dans les modes de réalisation décrits ci-dessus, on a envisagé les cas dans lesquels un procédé
de fabrication conforme à la présente invention est appli-
qué à un procédé de formation d'une couche de silicium
monocristallin utilisant une pellicule antireflet Cepen-
dant, dans la mesure o on utilise un procédé pour établir une distribution de température au moins dans le silicium
en fusion, et pour former une couche de silicium mono-
cristallin par recristallisation, des frontières de sous-
grains ou des frontières de grains existent effectivement dans la région correspondant à la partie à température élevée, dans la distribution de température au moment de la fusion Par conséquent, l'application d'un procédé de fabrication conforme à la présente invention à d'autres procédés de fabrication d'un dispositif à semiconducteurs ayant une structure SOI, utilisant un autre procédé de
recristallisation, peut procurer des effets similaires.
De plus, bien que dans les modes de réalisation décrits ci-dessus, on ait décrit un procédé de fabrication dans lequel des dispositifs actifs sont formés sur une seule couche de silicium monocristallin, il est possible
d'appliquer la présente invention à un procédé de fabri-
cation d'une structure de dispositifs à circuits tridimen-
sionnels, dans laquelle des dispositifs actifs sont formés
dans une structure en siliciumû monocristallin multi-
couche. Conformément à un procédé de fabrication d'un dispositif à semiconducteurs conforme à un autre aspect de la présente invention, après avoir enlevé sélectivement la
partie d'une couche de silicium monocristallin qui con-
tient des frontières de sous-grains, on aplanit par polis-
sage les surfaces de couches de silicium monocristallin en forme d'îlots On effectue par exemple le processus de polissage entre les processus qui sont représentés sur les figures 5 et 6, les processus qui sont représentés sur les figures 13 et 14, et les processus qui sont représentés sur les figures 19 et 20 On polit les surfaces de couches de silicium monocristallin en forme d'îlots après avoir
enlevé dans tous les cas la partie de la couche de sili-
cium monocristallin qui contient les frontières de sous-
grains Ainsi, il n'apparaîtra aucun défaut cristallin supplémentaire partant des frontières de sous-grains, sous l'effet du polissage On va maintenant décrire un procédé
de polissage qui est applicable à un procédé de fabrica-
tion d'un dispositif à semiconducteurs conforme à la
présente invention.
MODE DE REALISATION A
En se référant à la figure 23, on note qu'on forme une pellicule d'oxyde de silicium 11 recouvrant la couche de silicium monocristallin en forme d'îlot 32 de laquelle on a enlevé la région contenant les frontières de
sous-grains L'épaisseur de la pellicule d'oxyde de sili-
cium Il est d'environ 300 nm.
Ensuite, comme représenté sur la figure 24, on soumet la pellicule d'oxyde de silicium 11 à un traitement d'attaque isotrope, et on forme des pellicules d'oxyde de silicium de parois latérales 111 sur les parois latérales
de la couche de silicium polycristallin en forme d'îlot.
On peut définir la hauteur de la pellicule d'oxyde de silicium de paroi latérale 111 en changeant commodément la durée d'attaque On effectue un polissage rigide dans l'état qui est représenté sur la figure 24, dans lequel les pellicules d'oxyde de silicium de parois latérales 111 qui sont formées sur les parois latérales de la couche de silicium polycristallin en forme d'îlot 32 remplissent la
fonction d'un élément d'arrêt pour le processus de polis-
sage, ce qui permet d'obtenir une couche de silicium mono-
cristallin en forme d'îlot 32 ayant une épaisseur unifor-
me La figure 25 représente l'état après le polissage.
Une pellicule remplissant la fonction d'un élé-
ment d'arrêt est formée sur les parois latérales de la couche de silicium monocristallin en forme d'îlot 32, dans le but d'augmenter la précision du polissage, comme décrit ci-dessus, et la substance qui constitue cette pellicule est avantageusement une substance qui a une vitesse de polissage inférieure à celle de la substance constituant la couche de silicium monocristallin en forme d'îlot Le matériau le plus approprié pour cette pellicule serait une pellicule d'oxyde de silicium Ceci vient du fait que la pellicule d'oxyde de silicium est constituée par le même matériau que la plaque de dressage qui est utilisée dans le procédé de polissage rigide, sa vitesse de polissage est très lente, et le matériau est compatible avec le processus de formation de dispositif actif, au cours
d'étapes suivantes.
MODE DE REALISATION B
Une autre technique consiste en un procédé de polissage qui est représenté sur les figures 26 et 27, à titre d'autres modes de réalisation pour améliorer la
précision du polissage Dans le mode de réalisation précé-
dent, on utilise un procédé de polissage de la couche de silicium monocristallin en forme d'îlot elle-même Dans un tel procédé, on doit prendre beaucoup de soin au moment du polissage pour que la couche de silicium monocristallin en forme d'îlot ne se désagrège pas, ou ne se désagrège pas
partiellement, laissant ainsi des rayures sur la surface.
Du fait que l'épaisseur de la couche de silicium mono-
cristallin en forme d'îlot est à l'origine d'environ
0,55 pm, il est difficile de polir la totalité de la sur-
face de la tranche avec une précision élevée Par consé-
quent, comme représenté sur la figure 26, on forme une couche de silicium polycristallin 12 sur la totalité de la surface, avant l'opération de polissage L'épaisseur de la couche de silicium polycristallin 12 est supérieure à l'épaisseur de la couche de silicium monocristallin en forme d'îlot 32 Ensuite, comme représenté sur la figure 27, on polit la couche de silicium polycristallin 12 par un procédé de polissage rigide, et on polit la couche de silicium monocristallin en forme d'îlot 32 en utilisant à titre d'élément d'arrêt la pellicule d'oxyde de silicium
de paroi latérale 111, ce qui procure une couche de sili-
cium monocristallin en forme d'îlot 32 uniforme, ayant une surface plane Ce procédé peut éviter que la couche de silicium monocristallin en forme d'îlot ne se désagrège au cours du processus de polissage De plus, la couche de silicium polycristallin qui est formée sur la couche de silicium monocristallin en forme d'îlot procure également
une tolérance qui est nécessaire pour augmenter la préci-
sion du polissage, et par conséquent on peut avantageuse-
ment former une couche de silicium monocristallin en forme d'îlot qui est uniforme sur toute la surface de la tranche
et qui a une surface plane Après le processus de polis-
sage, la couche de silicium polycristallin remplit l'espa-
ce situé entre les régions de formation d'élément en forme
d'îlot, et par conséquent on peut obtenir un effet d'apla-
nissement sur la totalité de la surface de la tranche En outre, on a décrit la couche de silicium polycristallin à titre d'illustration, mais on peut obtenir des effets similaires avec n'importe quelle couche ayant une vitesse de polissage similaire à celle de la couche de silicium
monocristallin en forme d'îlot.
MODE DE REALISATION C
Les figures 28-33 sont des coupes partielles qui
montrent un procédé de fabrication d'un dispositif à semi-
conducteurs ayant une structure SOI, dans le cas o un matériau d'arrêt qui est utilisé dans le processus de polissage remplit l'espace entre les couches de silicium
monocristallin en forme d'îlots.
En se référant à la figure 28, on note qu'on
forme respectivement des couches de silicium monocristal-
lin en forme d'îlots, comprenant une région N, 35, et une région p, 34 On forme des régions d'impureté p, 33, à titre de couches d'arrêt de canal, sur les côtés opposés
de la région p, 34.
En se référant à la figure 29, on note que l'on forme une pellicule d'oxyde de silicium 11 qui recouvre
les couches de silicium monocristallin en forme d'îlots.
On forme une pellicule de matière de réserve 4 sur la
pellicule d'oxyde de silicium 11.
En se référant à la figure 30, on note qu'on
enlève la pellicule de matière de réserve 4 et la pelli-
cule d'oxyde de silicium 11, par un procédé d'attaque enlevant les couches de surface Ainsi, une pellicule d'oxyde de silicium 112 qui remplit la fonction d'un matériau d'arrêt dans le polissage, remplit l'espace qui se trouve entre les couches de silicium monocristallin en
forme d'îlots.
Comme le montre la figure 31, en utilisant la pellicule d'oxyde de silicium 112 à titre de matériau d'arrêt pour le polissage, on polit de façon uniforme et
on aplanit la surface de la couche de silicium monocris-
tallin en forme d'îlot.
Ensuite, comme représenté sur la figure 32, on forme sur la totalité de la surface une pellicule d'oxyde et une couche de silicium polycristallin 6 pour une
électrode de grille On dope la couche de silicium poly-
cristallin 6 avec une impureté pour réduire sa résistance.
Comme représenté sur la figure 33, la gravure sélective par une technique de photolithographie permet de former une électrode de grille 61 et une pellicule d'oxyde de grille 51 sur les couches de silicium monocristallin en forme d'îlots A ce moment, la région se trouvant entre les couches de silicium monocristallin en forme d'îlots a déjà été remplie par la pellicule d'oxyde de silicium 112 qui est utilisée à titre de matériau d'arrêt dans le
polissage, et le résidu de la couche de silicium poly-
cristallin ne restera pas sur les parois latérales de la couche de silicium monocristallin en forme d'îlot, dans un processus de gravure isotrope pour former l'électrode de
grille 61.
MODE DE REALISATION D
Les figures 34-37 sont des coupes partielles qui représentent séquentiellement des étapes d'un autre mode de réalisation d'un procédé de fabrication d'un dispositif à semiconducteurs ayant une structure SOI, dans lequel l'espace entre des couches de silicium monocristallin en forme d'îlots est rempli avec un matériau d'arrêt qui est
utilisé dans un processus de polissage.
En se référant à la figure 34, on note qu'on forme sur une couche isolante 2 une couche de silicium monocristallin, contenant des frontières de sous-grains 31. En se référant à la figure 35, on note qu'on enlève une partie de la couche de silicium monocristallin contenant les frontières de sous-grains, ce qui a pour effet de former une couche de silicium monocristallin en forme d'îlot 32 Dans ces conditions, on peut donner une forme d'îlot à une partie dans laquelle on doit former un dispositif actif, de façon que cette partie ne contienne
pas de frontières de sous-grains.
En se référant à la figure 36, on note qu'on
forme une couche de silicium polycristallin 12 qui recou-
vre les couches de silicium monocristallin en forme d'îlots 32 et remplit les espaces situés entre elles Une épaisseur de 500 nm ou plus est suffisante pour la couche de silicium polycristallin 12 Comme l'indique une ligne en trait mixte sur la figure 36, on polit la couche de surface d'une couche de silicium monocristallin en forme
d'îlot 32, à partir du côté de la couche de silicium poly-
cristallin 12, sur une profondeur désirée.
Ainsi, comme représenté sur la figure 37, on obtient une couche de silicium monocristallin en forme d'îlot 321 ayant une surface plane et uniforme Une couche de silicium polycristallin 121 remplit les espaces entre les couches de silicium monocristallin en forme d'îlots 321 La couche de silicium polycristallin 121 est donc
utilisée à titre de matériau d'arrêt dans le polissage.
Des défauts cristallins dûs à des frontières de sous-
grains ne sont pas formés dans ce processus, et la couche de silicium monocristallin ne se désagrège pas sous
l'effet du processus de polissage lui-même.
Ensuite, on forme des dispositifs actifs comme représenté sur la figure 38, conformément à un processus habituel Bien que la figure 38 montre un exemple de formation de transistors par l'isolation LOCOS, il est possible d'utiliser l'isolation par mésa à la place de l'isolation LOCOS La figure 39 est une vue en plan de
dessus qui montre de dessus la structure de la figure 38.
Comme le montrent les figures 38 et 39, la couche de
silicium polycristallin 121 est formée de façon à se trou-
ver dans la région de source ou de drain d'un transistor.
Cependant, si la couche de silicium polycristallin 121 est disposée de façon à ne pas être formée dans la région de canal du transistor, il n'y aura aucun effet sur les caractéristiques du dispositif Si toutes les régions de formation d'éléments sont formées à partir de parties de monocristal, il n'y aura absolument aucune difficulté, mais même si la couche de silicium polycristallin 121 se trouve dans la partie de région de source/drain, comme représenté sur les figures 38 et 39, il est possible de
former des transistors ayant d'excellentes caractéristi-
ques en prenant en considération la diffusion d'une impu-
reté.
La figure 40 est une coupe qui représente sché-
matiquement un procédé de polissage rigide qui est utilisé dans le mode de réalisation envisagé ci-dessus Dans le procédé de polissage rigide, on utilise une plaque de dressage 300 qui est formée par un matériau plus dur à
polir que le silicium Une tranche 100 telle qu'un subs-
trat en silicium monocristallin ayant une structure SOI, est supportée par une plaque de support tournante 400 La surface de la couche de silicium monocristallin qui est formée sur la partie supérieure de la tranche 100 est polie en pressant le plan de la tranche 100 à polir sur la plaque de dressage 300, tout en faisant tourner la tranche Dans- ce cas, on utilise par exemple à titre d'abrasif de la silice colloïdale On utilise par exemple de l'oxyde de silicium pour la plaque de dressage On peut utiliser
un métal pour la plaque de dressage, à condition de pou-
voir éviter la contamination de la couche de semiconduc-
teur monocristallin pendant le polissage Conformément au
procédé de polissage par un corps rigide qui est repré-
senté sur la figure 40, on peut obtenir une couche de silicium monocristallin dont la surface est aplanie de façon excellente, en utilisant une pellicule procurant une tolérance pour le polissage qui a une vitesse de polissage
différente de celle de la couche de silicium monocristal-
lin, mais il est souhaitable d'utiliser un matériau ayant une vitesse de polissage égale à celle de la couche de silicium monocristallin, ou proche de celle-ci, pour que
la surface soit aplanie plus uniformément.
Les étapes de fabrication qui sont représentées schématiquement sur la figure 41 résument l'essentiel du procédé de fabrication d'un dispositif à semiconducteurs conforme à la présente invention, que l'on a décrit en détail au moyen du mode de réalisation ci-dessus En se référant à la figure 41, on note qu'on chauffe une couche de semiconducteur non monocristallin qui est formée sur une couche isolante, on la fait fondre pour obtenir une
distribution de température déterminée, et on la recris-
tallise sous une forme monocristalline (étape 501) On
enlève sélectivement la couche de semiconducteur monocris-
tallin correspondant à la partie à température élevée dans la distribution de température au moment de la fusion, avant de soumettre à un traitement thermique la couche de
semiconducteur monocristallin qui est obtenue (étape 502).
Ensuite, on forme des dispositifs actifs sur les couches
de semiconducteur monocristallin en forme d'îlots résul-
tantes (étape 504) A ce moment, avant de former ces dispositifs actifs, on peut polir les couches de surface des couches de semiconducteur monocristallin en forme d'îlots, pour en enlever une partie, et on peut aplanir des surfaces pour réduire les reliefs et les creux sur les surfaces des couches de semiconducteur monocristallin en forme d'îlots, qui peuvent être responsables de propriétés non uniformes de dispositifs, ou pour améliorer les propriétés de dispositifs en réduisant les épaisseurs des couches de semiconducteur monocristallin en forme d'îlots
(étape 503).
Comme décrit ci-dessus, conformément au procédé
de fabrication de la présente invention, on enlève préala-
blement la région de la couche de semiconducteur monocris-
tallin qui contient des frontières de sous-grains ou des frontières de grains, et il n'y aura aucune possibilité que de nouveaux défauts cristallins soient formés si on
effectue un traitement d'oxydation ou un traitement ther-
mique au cours du processus de formation de dispositifs
actifs Ainsi, on peut réduire considérablement la disper-
sion dans les propriétés des dispositifs actifs ou leurs
défauts de fonctionnement, dans un dispositif à semicon-
ducteurs ayant une structure SOI Du fait que la région de la couche de silicium monocristallin qui contient des frontières de grains ou des frontières de sous-grains a été préalablement enlevée, de nouveaux défauts ne seront jamais formés au moment o la couche de semiconducteur monocristallin est soumise à un traitement de polissage dans le but de réduire les reliefs et les creux dans sa surface En outre, on peut former dans une couche isolante une couche de semiconducteur monocristallin ayant une
surface plane et uniforme, et il est donc possible d'obte-
nir de meilleures performances pour un dispositif à semi-
conducteurs ayant une structure SOI.
De plus, avec le dispositif à semiconducteurs de la présente invention, du fait que la région de transistor est formée dans l'îlot de silicium monocristallin dépourvu
de frontières de sous-grains, on peut éviter une disper-
sion dans les caractéristiques ou un fonctionnement défec-
tueux de dispositifs actifs.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits
et représentés, sans sortir du cadre de l'invention.

Claims (25)

REVENDICATIONS
1 Procédé de fabrication d'un dispositif à semiconducteurs comprenant une région active dans une couche de semiconducteur formée sur une couche isolante, caractérisé en ce qu'il comprend les étapes suivantes: on forme une couche de semiconducteur monocristallin ( 3) en chauffant une couche de semiconducteur non monocristallin ( 13) qui est formée sur la couche isolante ( 2), et on fait fondre la couche de semiconducteur monocristallin de façon à avoir une distribution de température déterminée; on forme une couche de semiconducteur monocristallin en forme
d'îlot ( 32), en enlevant sélectivement la couche de semi-
conducteur monocristallin qui correspond à une partie à température élevée dans la distribution de température au cours de la fusion; et on forme un dispositif actif ( 61) dans la couche de semiconducteur monocristallin en forme d'îlot. 2 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que l'étape de formation d'une couche de semiconducteur monocristallin ( 3) comprend la fusion d'une couche de semiconducteur non monocristallin ( 13) par irradiation
avec un laser ( 70).
3 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 2, caractérisé en ce que l'étape de formation d'une couche de semiconducteur monocristallin ( 3) comprend la fusion d'une couche de
semiconducteur non monocristallin, pour obtenir une dis-
tribution de température déterminée, par irradiation avec un laser de la couche de semiconducteur non monocristallin ( 13) sur laquelle une pellicule antireflet ( 14) est formée
de façon sélective.
4 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 3, caractérisé en ce que l'étape de formation d'une couche de semiconducteur monocristallin en forme d'îlot ( 32) comprend la formation de la couche de semiconducteur monocristallin en forme d'îlot ( 32) par l'enlèvement sélectif de la couche de semiconducteur monocristallin ( 3) qui correspond à la position située au-dessous de la pellicule antireflet
( 14).
Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que l'étape de formation d'une couche de semiconducteur monocristallin en forme d'îlot ( 32) comprend la gravure sélective d'une couche de semiconducteur monocristallin
qui contient une frontière de sous-grains ( 31).
6 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que l'étape de formation d'un dispositif actif dans une couche de semiconducteur monocristallin en forme d'îlot, comprend la formation d'un transistor à effet de champ ( 61) dans la couche de semiconducteur monocristallin en
forme d'îlot ( 32).
7 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que l'étape de formation d'un dispositif actif dans une couche de semiconducteur monocristallin en forme d'îlot comprend: la formation d'une couche d'isolation d'élément
( 33, 92; 93) sur une paroi latérale de la couche de semi-
conducteur monocristallin en forme d'îlot ( 32), et la formation d'un élément actif ( 61) dans la région de la couche de semiconducteur monocristallin en forme d'îlot
qui est entourée par la couche d'isolation d'élément.
8 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 7, caractérisé en ce que l'étape de formation d'une couche d'isolation d'élément comprend la formation d'une couche d'arrêt de
canal ( 33) sur une paroi latérale de la couche de semicon-
ducteur monocristallin en forme d'îlot ( 32).
9 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 7, caractérisé en ce que l'étape de formation de la couche d'isolation d'élément comprend la formation d'une pellicule d'oxyde d'isolation ( 92; 93) sur une paroi latérale de la couche
de semiconducteur monocristallin en forme d'îlot ( 32).
Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 9, caractérisé en
ce que l'étape de formation de la pellicule d'oxyde d'iso-
lation ( 92) comprend: la formation séquentielle d'une pellicule d'oxyde ( 91) et d'une pellicule de nitrure ( 101) sur la surface supérieure de la couche de semiconducteur
monocristallin en forme d'îlot ( 38), et l'oxydation sélec-
tive d'une paroi latérale de la couche de semiconducteur monocristallin en forme d'îlot, en utilisant la pellicule
de nitrure à titre de masque.
11 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 9, caractérisé en
ce que l'étape de formation de la pellicule d'oxyde d'iso-
lation ( 93) comprend: la formation d'une pellicule d'oxyde ( 9) sur la surface supérieure et sur la paroi latérale de la couche de semiconducteur monocristallin en forme d'îlot; la formation d'une pellicule de nitrure
( 102) sur la pellicule d'oxyde et sur la surface supérieu-
re de la couche de semiconducteur monocristallin en forme d'îlot; et l'augmentation de l'épaisseur de la pellicule
d'oxyde sur la paroi latérale de la couche de semiconduc-
teur monocristallin en forme d'îlot, par oxydation, en
utilisant la pellicule de nitrure à titre de masque.
12 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 6, caractérisé en ce que l'étape de formation d'un dispositif actif dans la région de la couche de semiconducteur monocristallin en
forme d'îlot, comprend la formation sélective d'une pelli-
cule d'oxyde de grille sur la surface supérieure de la couche de semiconducteur monocristallin en forme d'îlot ( 32), et d'une électrode de grille ( 61) sur la pellicule d'oxyde de grille, et la formation d'une région de source/ drain ( 36; 37) par l'introduction d'une impureté dans la couche de semiconducteur monocristallin en forme d'îlot,
en utilisant l'électrode de grille à titre de masque.
13 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que l'étape de formation de la couche de semiconducteur monocristallin en forme d'îlot comprend la formation d'une
première et d'une seconde couches de semiconducteur mono-
cristallin en forme d'îlot ( 32), par l'enlèvement sélectif
de la couche de semiconducteur monocristallin ( 3).
14 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 13, caractérisé en ce que l'étape de formation de la couche de semiconducteur monocristallin en forme d'îlot comprend: la formation
d'une couche de semiconducteur d'un premier type de con-
ductivité ( 34), par l'introduction d'une impureté du pre-
mier type de conductivité dans la première couche de semi-
conducteur monocristallin en forme d'îlot; et la formation
d'une couche de semiconducteur d'un second type de conduc-
tivité ( 35), par l'introduction d'une impureté du second
type de conductivité dans la seconde couche de semiconduc-
teur monocristallin en forme d'îlot.
Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 14, caractérisé en ce que l'étape de formation d'un dispositif actif dans la couche de semiconducteur monocristallin en forme d'îlot comprend: la formation d'un transistor à effet de champ
du second type de conductivité dans la couche de semicon-
ducteur ( 34) du premier type de conductivité, et la forma-
tion d'un transistor à effet de champ du premier type de conductivité dans la couche de semiconducteur du second
type de conductivité ( 35).
16.Procédé de fabrication d'un dispositif à semiconducteurs comprenant une région active dans une couche de semiconducteur qui est formée sur une couche isolante, caractérisé en ce qu'il comprend les étapes suivantes: on forme une couche de semiconducteur mono- cristallin ( 3) en chauffant une couche de semiconducteur
non monocristallin ( 13) qui est formée sur la couche iso-
lante ( 2), et en faisant fondre la couche de semiconduc-
teur non monocristallin de façon à avoir une distribution
de température déterminée; on forme une couche de semicon-
ducteur monocristallin en forme d'îlot ( 32) en enlevant sélectivement la couche de semiconducteur monocristallin qui correspond à une partie à température élevée dans la distribution de température précitée, pendant la fusion;
on aplanit la surface de la couche de semiconducteur mono-
cristallin en forme d'îlot, en enlevant la couche de surface de la couche de semiconducteur monocristallin en forme d'îlot, par polissage; et on forme un dispositif actif ( 67) dans la couche de semiconducteur monocristallin
en forme d'îlot.
17 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 16, caractérisé en ce que l'étape d'aplanissement de la surface de la couche de semiconducteur monocristallin en forme d'îlot comprend: la formation d'une pellicule d'arrêt de polissage ( 111) sur une paroi latérale de la couche de semiconducteur monocristallin en forme d'îlot ( 32), et l'enlèvement de la
couche de surface de la couche de semiconducteur monocris-
tallin en forme d'îlot, sur une épaisseur déterminée, en utilisant à titre de référence l'épaisseur de la pellicule
d'arrêt de polissage.
18 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 17, caractérisé en ce que la vitesse de polissage de la pellicule d'arrêt de polissage ( 111) est inférieure à la vitesse de polissage de la couche de semiconducteur monocristallin en forme
d'îlot ( 32).
19 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 16, caractérisé en ce que l'étape d'aplanissement de la surface de la couche de semiconducteur monocristallin en forme d'îlot comprend: la formation d'une pellicule d'arrêt de polissage ( 111) sur une paroi latérale de la couche de semiconducteur monocristallin en forme d'îlot ( 32), la formation d'une
couche de support de polissage ( 12) sur la couche d'isola-
tion ( 2), qui recouvre la couche de semiconducteur mono-
cristallin en forme d'îlot et la pellicule d'arrêt de polissage, et l'enlèvement des couches de surface de la
couche de support de polissage et de la couche de semi-
conducteur monocristallin en forme d'îlot, sur une épais-
seur déterminée, en utilisant à titre de référence
l'épaisseur de la pellicule d'arrêt de polissage.
Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 19, caractérisé en ce que la vitesse de polissage de la pellicule d'arrêt de polissage ( 111) est inférieure à la vitesse de polissage de la couche de semiconducteur monocristallin en forme d'îlot ( 32), et la vitesse de polissage de la couche de support de polissage ( 12) est pratiquement la même que la
vitesse de polissage de la couche de semiconducteur mono-
cristallin en forme d'îlot ( 32).
21 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 17, caractérisé en ce que l'étape de formation de la pellicule d'arrêt de polissage comprend la formation de pellicules d'arrêt ( 112) qui remplissent l'espace situé entre un ensemble de
couches de semiconducteur monocristallin en forme d'îlots.
22 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 16, caractérisé en ce que l'étape d'aplanissement de la surface de la couche de semiconducteur monocristallin en forme d'îlot comprend l'opération qui consiste à faire tourner la surface de la couche de semiconducteur monocristallin en forme d'îlot tout en pressant cette surface sur la surface d'un corps rigide ( 300). 23 Dispositif à semiconducteurs ayant une couche
de silicium recristallisé, caractérisé en ce qu'il com-
prend: une couche isolante ( 2); un îlot en silicium cristallisé de façon monocristalline ( 32) sur une surface de la couche isolante, cet îlot de silicium cristallisé de façon monocristalline étant dépourvu de frontières de sous-grains; et un transistor ( 61) qui est constitué par des régions formées dans l'îlot en silicium cristallisé de
façon monocristalline.
24 Dispositif à semiconducteurs selon la reven-
dication 23, caractérisé en ce que l'îlot de silicium cristallisé de façon monocristalline ( 32) est dépourvu de défauts cristallins s'étendant à partir des frontières de sous-grains. 25 Dispositif à semiconducteurs comportant une couche de silicium recristallisé, caractérisé en ce qu'il comprend: un substrat ( 1); une couche isolante ( 2) sur ce
substrat; un îlot en silicium cristallisé de façon mono-
cristalline ( 32) sur une surface de la couche isolante, cet îlot en silicium cristallisé de façon monocristalline
étant dépourvu de frontières de sous-grains; et un tran-
sistor ( 61) qui comprend des régions formées dans l'îlot
de silicium cristallisé de façon monocristalline.
26 Dispostif à semiconducteurs comportant une couche de silicium recristallisé, caractérisé en ce qu'il comprend: une couche isolante ( 2); un îlot en silicium cristallisé de façon monocristalline ( 32) sur une surface de la couche isolante; et un transistor à effet de champ ( 61) comprenant des régions de source et de drain ( 36,
37), formé dans une région de l'îlot en silicium cristal-
lisé de façon monocristalline, entre des points de l'îlot en silicium cristallisé de façon monocristalline à partir desquels des frontières de sous-grains ont été enlevées, de façon que la région précitée de l'îlot en silicium cristallisé de façon monocristalline soit dépourvue de
frontières de sous-grains.
27 Procédé de fabrication d'un îlot semiconduc-
teur sur une couche isolante, caractérisé en ce qu'il comprend les étapes suivantes: on convertit une couche de semiconducteur non monocristallin ( 13) sur la couche isolante en une couche de semiconducteur monocristallin ( 3), l'étape de conversion comprenant le chauffage de la couche de semiconducteur non monocristallin, pour la faire fondre, en utilisant une distribution de température
déterminée; et on forme une couche de semiconducteur mono-
cristallin en forme d'îlot ( 32) en enlevant sélectivement une partie de la couche de semiconducteur monocristallin qui correspond à une partie à température élevée dans la
distribution de température précitée.
28 Procédé de fabrication d'un dispositif à semiconducteurs comprenant une région active dans une couche de semiconducteur formée sur une couche isolante, caractérisé en ce qu'il comprend les étapes suivantes: on convertit une couche de semiconducteur non monocristallin ( 13) en une couche de semiconducteur monocristallin ( 3), l'étape de conversion comprenant le chauffage de la couche de semiconducteur non monocristallin jusqu'à l'état de fusion, en utilisant une distribution de température
déterminée; on forme une couche de semiconducteur mono-
cristallin en forme d'îlot ( 32), en enlevant sélectivement une partie de la couche de semiconducteur monocristallin correspondant à une partie à température élevée dans la distribution de température précitée au moment de la fusion; et on traite ensuite la couche de semiconducteur monocristallin en forme d'îlot pour former un dispositif
actif ( 61) dans cette couche de semiconducteur monocris-
tallin en forme d'îlot.
29 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 28, caractérisé en ce que l'étape de traitement de la couche de semiconduc- teur monocristallin en forme d'îlot ( 32) comprend le chauffage de la couche de semiconducteur monocristallin en forme d'îlot à une température supérieure à 6000 C. Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 28, caractérisé en
ce que l'étape de traitement de la couche de semiconduc-
teur monocristallin en forme d'îlot ( 32) comprend le polissage de la couche de semiconducteur monocristallin en
forme d'îlot.
31 Couche de semiconducteur monocristallin sur une couche isolante, caractérisé en ce qu'elle est fabriquée par le procédé qui comprend les étapes suivantes: on convertit une couche de semiconducteur non monocristallin ( 13) en une couche de semiconducteur monocristallin ( 3), l'étape de conversion comprenant le chauffage de la couche de semiconducteur non monocristallin jusqu'à l'état de fusion, en utilisant une distribution de température
déterminée; on forme une couche de semiconducteur mono-
cristallin en forme d'îlot ( 32), en enlevant sélectivement une partie de la couche de semiconducteur monocristallin correspondant à une partie à température élevée dans la
distribution de température précitée.
32 Dispositif à semiconducteurs dans une couche de semiconducteur formée sur une couche isolante, caractérisé en ce qu'il comprend les étapes suivantes: on convertit une couche de semiconducteur non monocristallin ( 13) en une couche de semiconducteur monocristallin ( 3), l'étape de conversion comprenant le chauffage de la couche de semiconducteur non monocristallin jusqu'à l'état de fusion, en utilisant une distribution de température
déterminée; on forme une couche de semiconducteur mono-
cristallin en forme d'îlot ( 32), en enlevant sélectivement une partie de la couche de semiconducteur monocristallin correspondant à une partie à température élevée dans la distribution de température précitée au moment de la fusion; et on traite ensuite la couche de semiconducteur monocristallin en forme d'îlot pour former un dispositif
actif ( 61) dans cette couche de semiconducteur monocris-
tallin en forme d'îlot.
33 Procédé de fabrication d'un ensemble de dispositifs à semiconducteurs, comprenant chacun une région active dans une couche de semiconducteur formée sur une couche isolante, caractérisé en ce qu'il comprend les étapes suivantes: on dépose une couche de semiconducteur non monocristallin ( 13) sur une couche isolante ( 2); on convertit la couche de semiconducteur non monocristallin en une couche de semiconducteur monocristallin ( 3), l'étape de conversion comprenant le chauffage de la couche de semiconducteur non monocristallin jusqu'à l'état de fusion, en utilisant une distribution de température déterminée; on enlève sélectivement une partie de la couche de semiconducteur monocristallin qui a été soumise
à une température élevée dans la distribution de tempéra-
ture de l'étape de chauffage, pour diviser la couche de semiconducteur monocristallin en au moins deux couches de semiconducteur monocristallin en forme d'îlots ( 32); et on
traite ensuite chaque couche de semiconducteur monocris-
tallin pour former un dispositif actif ( 61) sur chacune des couches de semiconducteur monocristallin en forme
d'îlots qui sont au moins au nombre de deux.
34 Dispositif à semiconducteurs comportant une couche de silicium cristallisé de façon monocristalline, caractérisé en ce qu'il comprend: une couche isolante ( 2); un ensemble d'îlots de silicium cristallisé de façon monocristalline ( 32) sur une surface de la couche isolante; et un transistor à effet de champ ( 61) comprenant des régions de source et de drain ( 36, 37) qui sont formées dans une région correspondant à chacun des îlots de silicium cristallisé de façon monocristalline, entre des points de ceux-ci desquels on a enlevé des frontières de
sous-grains, de façon que les régions des îlots de sili-
cium cristallisé de façon monocristalline soient dépour-
vues de frontières de sous-grains.
FR9212429A 1991-10-17 1992-10-16 Dispositif a semiconducteurs ayant une region active dans une couche de semiconducteur sur une couche isolante, et procede de fabrication de ce dispositif. Expired - Fee Related FR2682810B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26939691 1991-10-17
FR929205746A FR2691288B1 (fr) 1992-05-04 1992-05-12 Procede de formation de films semi-conducteurs monocristallins.
JP4140800A JPH05166839A (ja) 1991-10-17 1992-06-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
FR2682810A1 true FR2682810A1 (fr) 1993-04-23
FR2682810B1 FR2682810B1 (fr) 1995-12-22

Family

ID=27252606

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9212429A Expired - Fee Related FR2682810B1 (fr) 1991-10-17 1992-10-16 Dispositif a semiconducteurs ayant une region active dans une couche de semiconducteur sur une couche isolante, et procede de fabrication de ce dispositif.

Country Status (2)

Country Link
DE (1) DE4233777C2 (fr)
FR (1) FR2682810B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147019B1 (ko) * 1994-12-21 1998-09-15 김광호 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986002198A1 (fr) * 1984-10-05 1986-04-10 Michel Haond Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
EP0179719A1 (fr) * 1984-10-23 1986-04-30 Sgs-Thomson Microelectronics S.A. Procédé de fabrication de circuits intégrés sur substrat isolant
EP0194495A1 (fr) * 1980-04-10 1986-09-17 Massachusetts Institute Of Technology Méthode de fabrication de feuilles en matériau cristallin

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0235819B1 (fr) * 1986-03-07 1992-06-10 Iizuka, Kozo Procédé pour fabriquer une couche semi-conductrice monocristalline
US5028564A (en) * 1989-04-27 1991-07-02 Chang Chen Chi P Edge doping processes for mesa structures in SOS and SOI devices
US5039621A (en) * 1990-06-08 1991-08-13 Texas Instruments Incorporated Semiconductor over insulator mesa and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0194495A1 (fr) * 1980-04-10 1986-09-17 Massachusetts Institute Of Technology Méthode de fabrication de feuilles en matériau cristallin
WO1986002198A1 (fr) * 1984-10-05 1986-04-10 Michel Haond Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
EP0179719A1 (fr) * 1984-10-23 1986-04-30 Sgs-Thomson Microelectronics S.A. Procédé de fabrication de circuits intégrés sur substrat isolant

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
E.I. GIVCARGIZOV ET AL.: "ARTIFICIAL EPITAXY (GRAPHOEPITAXY) AS AN APPROACH TO THE FORMATION OF SOI", MICROELECTRONIC ENGINEERING., vol. 8, no. 3-4, December 1988 (1988-12-01), AMSTERDAM NL, pages 273 - 291 *
K. SUGAHARA ET AL. SOI/SOI/BULK-SI TRIPLE-LEVEL STRUCTURE FOR THREE-DIMENSIONAL DEVICES, IEEE ELECTRON DEVICE LETTERS, vol. EDL-7, no. 3, March 1986 (1986-03-01), NEW-YORK, pages 193-193 - 195 *
R.T. GALLAGHER: "SILICON ON INSULATOR ATTAINS HIGH YIELD BY BOUNDARY CONTROL", ELECTRONICS. DE 1984 A 1985 : ELECTRONICS WEEK, vol. 56, no. 9, May 1983 (1983-05-01), NEW YORK US, pages 86 - 86 *

Also Published As

Publication number Publication date
FR2682810B1 (fr) 1995-12-22
DE4233777A1 (de) 1993-04-22
DE4233777C2 (de) 1997-06-26

Similar Documents

Publication Publication Date Title
EP0164281B1 (fr) Procédé de fabrication d&#39;une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP0197078B1 (fr) Procede de fabrication d&#39;ilots de silicium monocristallin isoles electriquement les uns des autres
US6602758B2 (en) Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
FR3067517B1 (fr) Substrat soi compatible avec les technologies rfsoi et fdsoi
FR2682811A1 (fr) Dispositif a semiconducteurs de type empile et procede de fabrication.
FR2663464A1 (fr) Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
FR2544916A1 (fr) Procede de fabrication de transistors a effet de champ mos
FR2483127A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur
FR2616590A1 (fr) Procede de fabrication d&#39;une couche d&#39;isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
FR2638898A1 (fr) Dispositif a semiconducteurs a structure empilee et procede de fabrication
FR3014244A1 (fr) Procede ameliore de realisation d&#39;un substrat semi-conducteur contraint sur isolant
EP0199638B1 (fr) Procédé de fabrication sur un support isolant d&#39;un film de silicium monocristallin orienté et à défauts localisés
KR100679610B1 (ko) 단결정 구조를 갖는 박막의 형성 방법
FR3068507A1 (fr) Realisation de regions semiconductrices dans une puce electronique
KR970003848B1 (ko) 반도체 장치 및 그 제조방법
FR2560436A1 (fr) Procede de fabrication d&#39;un dispositif a semi-conducteur comportant un film monocristallin sur un isolant
FR2682810A1 (fr) Dispositif a semiconducteurs ayant une region active dans une couche de semiconducteur sur une couche isolante, et procede de fabrication de ce dispositif.
FR3104811A1 (fr) Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée
FR3051972A1 (fr) Procede de realisation d&#39;un transistor comprenant des source et drain obtenus par recristallisation de semi-conducteur
US20070246775A1 (en) Soi substrate and method for forming the same
EP0202977B1 (fr) Procédé de fabrication sur un support isolant d&#39;un film de silicium monocristallin orienté et à défauts localisés
JPH05166839A (ja) 半導体装置およびその製造方法
FR2620570A1 (fr) Procede de fabrication de dispositif semi-conducteur &#34; bicmos &#34;
EP2259304B1 (fr) Procédé de formation d&#39;un niveau d&#39;un circuit intégré par intégration tridimensionnelle séquentielle
FR3069702A1 (fr) Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif

Legal Events

Date Code Title Description
ST Notification of lapse