FR2631487A1 - Procede de fabrication pour un dispositif a semi-conducteur comprenant la formation de motifs en metal - Google Patents

Procede de fabrication pour un dispositif a semi-conducteur comprenant la formation de motifs en metal Download PDF

Info

Publication number
FR2631487A1
FR2631487A1 FR8813483A FR8813483A FR2631487A1 FR 2631487 A1 FR2631487 A1 FR 2631487A1 FR 8813483 A FR8813483 A FR 8813483A FR 8813483 A FR8813483 A FR 8813483A FR 2631487 A1 FR2631487 A1 FR 2631487A1
Authority
FR
France
Prior art keywords
metal
photosensitive resin
fictitious
metal patterns
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8813483A
Other languages
English (en)
Other versions
FR2631487B1 (fr
Inventor
Hirofumi Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2631487A1 publication Critical patent/FR2631487A1/fr
Application granted granted Critical
Publication of FR2631487B1 publication Critical patent/FR2631487B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Un procédé de fabrication d'un dispositif à semi-conducteur, destiné à former des motifs en métal 5, 7 sur une couche active 1b d'un substrat, comprend les opérations suivantes : on forme des motifs en métal fictifs dans des régions de formation de motifs en métal, on forme une couche de résine photosensible sur la totalité du substrat, avec des ouvertures qui correspondent à certaines des régions de formation de motifs en métal, et qui sont plus grandes que ces régions, on remplit avec la résine photosensible les espaces entre les motifs en métal fictifs et la résine, on enlève les motifs en métal fictifs, on forme une couche de métal sur toute la surface et on enlève partiellement cette couche pour obtenir ainsi un motif en métal 5, 7.

Description

PROCEDE DE FABRICATION POUR UN DISPOSITIF
A SEMICONDUCTEUR
La présente invention concerne un procédé de fa-
brication pour un dispositif à semiconducteur, et elle porte plus particulièrement sur un procédé permettant de fabriquer des électrodes de source/drain et de grille sans
variations des distances entre elles.
es f4g!es 2(a)- 2 (e) montent un prcé de fabrication pour
un dispositif à semiconducteur conforme à l'art antérieur.
Br les f"ies 2(a)-2(e),une zéion d'un substrat semicon-
ducteur la est activée par une opération telle qu'une im-
plantation ionique, pour produire ainsi une couche active lb. On forme sur le substrat semiconducteur la comprenant la couche active lb, un motif de résine photosensible 4
qu'on utilisera en tant que masque pour produire des élec-
trodes de source/drain. On forme des électrodes de source et de drain 5 sur la couche active lb. On forme sur la structure obtenue un motif de résine photosensible 6 qu'on
utilisera en tant que masque pour la formation d'une élec-
trode de grille. On forme une électrode de grille 7 dans une situation située entre les électrodes de source et de
drain 5.
On utilise pour l'électrode de grille 7, une
électrode en aluminium, une électrode multicouche titane-
or, une électrode multicouche titane-molybdène-or ou une structure analogue, et on utilise pour les électrodes de source/drain une électrode simple en nickel, un alliage
or-germanium ou une structure analogue. Du fait que les ma-
tériaux utilisés pour les électrodes de source/drain et
ceux utilisés pour l'électrode de grille sont ainsi mutuel-
lement différents, il est impossible de définir les motifs de ces électrodes au moyen d'un masque en une seule opéra- tion. La fabrication d'électrodes dans le procédé de
l'art antérieur est donc effectuée par des opérations sépa-
rées, en utilisant différents masques, comme décrit ci-
après.
Premièrement, on active une région du substrat
semiconducteur la par une opération telle qu'une implanta-
tion ionique, pour produire ainsi une couche active lb (figure 2(a)), et on forme sur cette couche un motif de résine photosensible 4 qui comporte des ouvertures dans les régions de formation des électrodes de source/drain (figure
2(b)). Ensuite, on évapore le métal des électrodes de sour-
ce et de drain et on l'enlève partiellement par une opéra-
tion de décollement, pour former les électrodes de source/
drain 5 (figure 2(c)).
On forme ensuite sur la structure obtenue le motif de résine photosensible 6 pour former une électrode de grille, et on forme une ouverture à la position désirée par alignement de masques (figure 2(d)). Ensuite, on forme une
cavité dans la partie de l'ouverture, et on évapore un mé-
tal de grille sur la totalité de la surface du dispositif partiellement fabriqué, après quoi on décolle le métal de
grille pour former l'électrode de grille 7 (figure 2(e)).
Dans ce procédé de fabrication de l'art antérieur pour un dispositif à semiconducteur, du fait qu'on forme un
motif dans la résine photosensible par alignement de mas-
ques au moment de la fabrication d'une électrode de grille, les distances entre les électrodes de source/drain et l'électrode de grille varient dans un substrat donné, ou d'un substrat à un autre, à cause d'une erreur d'alignement
de masques, ce qui entraîne des variations dans les caracté-
ristiques des transistors à effet de champ.
L'invention a pour but de procurer un procédé de
fabrication d'un dispositif à semiconducteur capable de pro-
duire des électrodes de source/drain et de grille sans va-
riations des distances entre elles.
Conformément à l'invention, on fabrique des motifs
fictifs d'électrodes de source/drain et de grille en utili-
sant un masque dans des régions qui correspondent respecti-
vement aux électrodes de source/drain et de grille, et on les remplace ensuite par les électrodes de source/drain et de grille. Les positions d'électrodes respectives sont donc déterminées par un masque, et les écarts de position qui
sont dûs à l'erreur d.'alignement de masques sont éliminés.
On peut donc fabriquer des électrodes de source/drain et de grille sans introduire de variations dans les distances
entre elles.
Un aspect de l'invention porte sur un procédé de fabrication pour un dispositif à semiconducteur, comprenant une opération de formation de motifs en métal pour former
un ensemble de motifs en métal sur un substrat semiconduc-
teur ayant une couche active, caractérisé en ce que l'opé-
ration de formation de motifs en métal comprend: une pre-
mière opération consistant à former des motifs en métal fictifs dans un ensemble de régions de formation de motifs en métal sur le substrat semiconducteur, en utilisant un masque de résine photosensible prédéterminé; une seconde
opération consistant à former un motif de résine photosen-
sible sur la totalité de la surface du substrat, ce motif
comportant des ouvertures dans des parties qui corrrespon-
dent à des régions désirées parmi les régions de formation de motifs en métal, et ces ouvertures étant plus grandes
que les régions désirées; une troisième opération consis-
tant à remplir avec la résine photosensible des espaces entre les motifs en métal fictifs et le motif de résine photosensible; une quatrième opération consistant à enlever les motifs en métal fictifs dans les parties correspondant aux ouvertures, et à former ensuite une couche de métal sur
la totalité de la surface du dispositif partiellement fa-
briqué, et à décoller partiellement le métal pour produire
ainsi un motif en métal; et les seconde à quatrième opéra-
tions pour remplacer le motif en métal fictif par le motif
en métal sont répétées au moins deux fois.
L'invention sera mieux comprise à la lecture de la
description détaillée qui va suivre d'un mode de réalisa-
tion, donné à titre d'exemple non limitatif. La suite de la
description se réfère aux dessins annexes sur lesquels:
Les figures 1(a) - l(k) sont des schémas montrant chaque étape du processus de fabrication du dispositif à semiconducteur conforme à l'invention; et Les figures 2(a) - 2(e) sont des schémas montrant chaque étape du processus de fabrication du dispositif à
semiconducteur conforme à l'art antérieur.
On décrira un mode de réalisation de l'invention en se référant aux figures 1(a) - 1(k) qui sont des schémas
illustrant un procédé de fabrication d'un dispositif à se-
miconducteur conforme à un mode de réalisation de l'inven-
tion. On voit sur ces figures qu'on forme une couche active lb sur la région de surface d'un substrat semiconducteur la. On forme au-dessus une couche mince 2 d'un matériau tel
que Si3N4 ou SiO2. On forme un motif de résine photosensi-
ble 3 sur la couche mince 2. On forme des motifs d'électro-
des fictifs 2a et 2b sur la couche active lb, et ces motifs fictifs 2a et 2b déterminent respectivement les positions des électrodes de source/drain et de grille. On forme sur cette structure un motif de résine photosensible 4 qu'on utilisera en tant que masque pour remplacer les motifs fictifs d'électrodes de source/drain par du métal pour ces électrodes. On forme des électrodes de source/drain 5 sur la couche active lb. On forme sur cette structure un motif de résine photosensible 6 qu'on utilisera en tant que masque pour remplacer le motif fictif de grille par du métal d'électrode de grille. On forme une électrode de grille 7
dans la partie en retrait de la couche active lb. Les maté-
riaux utilisés pour les électrodes respectives sont les
mêmes que dans l'art antérieur.
On va maintenant décrire de façon plus détaillée
le processus de fabrication.
On active une région du substrat semiconducteur la par une opération telle qu'une implantation ionique, pour
produire ainsi une couche active lb d'une épaisseur d'envi-
ron 500 nm (figure 1(a)). On dépose une couche mince 2 sur la totalité de la surface du substrat semiconducteur la, comprenant la couche active lb, jusqu'à une épaisseur d'environ 500 nm à 1 pm, par le procédé de dépôt chimique en phase vapeur (CVD). On forme ensuite un motif dans une couche de résine photosensible 3, de façon à laisser des parties dans lesquelles on doit former des électrodes de source/drain et des électrodes de grille (figure 1(b)). On grave la couche mince 2 en utilisant en tant que masque la
résine photosensible 3, par exemple par le procédé d'atta-
que ionique réactive (ou RIE), et on enlève ensuite la ré-
sine photosensible 3, ce qui donne les motifs d'électrodes fictifs 2a et 2b consistant en couches minces (figure
1(c)).
Ensuite, après avoir formé la couche de résine photosensible 4 sur cette structure, on définit un motif dans la résine photosensible 4 de façon à exposer seulement les motifs fictifs 2a qui se trouvent dans les régions de formation d'électrodes de source/drain, parmi les motifs
fictifs à couches minces, en procédant par photolithogra-
phie et gravure, ce qui donne un motif qui est représenté - sur la figure 1(d). On peut alors fixer l'espace entre la résine photosensible 4 et le motif à couche mince 2a à une distance suffisante pour qu'il n'apparaisse aucun problème
à l'alignement des masques dans le processus de photolitho-
graphie. On chauffe ensuite le substrat la pendant environ minutes à une température de 140 à 180 C pour transformer la résine photosensible 4 afin d'emplir les espaces entre la résine photosensible 4 et les motifs fictifs 2a (figure l(e)). On enlève ensuite les motifs fictifs 2a, ce qui donne le motif qui est représenté sur la figure 1(f). On évapore ensuite le métal de source/drain sur la totalité de
la surface du dispositif partiellement fabriqué, et on en-
lève partiellement le métal par décollement, ce qui forme
les électrodes de source/drain 5 (figure 1(g)).
On forme ensuite la couche de résine photosensible 6 en laissant à nu d'une manière similaire le motif fictif à couche mince 2b (figure 1(h)), et on chauffe à nouveau le
substrat pour emplir les espaces entre la résine photosen-
sible 6 et le motif fictif 2b, ce qui donne le motif qui est représenté sur la figure 1(i). On enlève ensuite le motif de grille fictif 2b, ce qui donne le motif qui est représenté sur la figure l(j). On effectue une opération de formation de cavité dans la région de l'électrode de grille jusqu'à une profondeur d'environ 100 nm, et on évapore et on décolle partiellement un métal de grille pour former
l'électrode de grille 7, ce qui donne le motif qui est re-
présenté sur la figure 1(k).
Dans ce mode de réalisation, on forme les motifs
d'électrodes fictifs 2a et 2b respectivement dans les ré-
gions de formation d'électrodes de source/drain et dans la région de formation d'électrode de grille, en utilisant un masque 3, et on les remplace par les électrodes de source/
drain 5 et l'électrode de grille 7, en utilisant respecti-
vement le masque de résine photosensible 4 qui comporte des ouvertures dans la région de formation d'électrodes de source/drain, et le masque de résine photosensible 6 qui
comporte une ouverture dans la région de formation d'élec-
trode de grille. Ceci permet d'éviter des écarts de position dûs à une erreur d'alignement de masques, et de former des électrodes de source/drain et une électrode de grille sans variation des distances entre elles. Il est ainsi possible de fabriquer un dispositif à semiconducteur de façon repro- ductible.
-- Bien que dans le mode de réalisation considéré ci-
dessus, on utilise le chauffage du substrat en tant que pro-
cédé pour transformer les motifs de résine photosensible, on peut également utiliser un procédé consistant à appliquer une troisième couche de résine photosensible après avoir
formé les couches de résine photosensible 4 et 6, et à met-
tre à nu le motif fictif à couche mince, par exemple par une
opération d'attaque.
Comme il résulte de façon évidente de la descrip-
tion qui précède, on forme conformément à l'invention un ensemble de motifs fictifs correspondant aux électrodes de source/drain et de grille, sur des régions de formation pour ces électrodes, en utilisant un masque, et on les remplace successivement par ces électrodes en utilisant un ensemble
de motifs de résine photosensible qui présentent des ouver-
tures dans les régions de formation d'électrodes désirées.
Les positions des électrodes-de source/drain et de grille sont donc déterminées par un masque, et on peut former les
électrodes dans des positions désirées, sans erreur d'ali-
gnement de masques.
Il va de soi que de nombreuses modifications peu-
vent être apportées au procédé décrit et représenté, sans
sortir du cadre de l'invention.

Claims (1)

  1. REVENDICATION
    Procédé de fabrication pour un dispositif à semiconducteur, comprenant une opération de formation de motifs en métal pour former un ensemble de motifs en métal
    sur un substrat semiconducteur (la) ayant une couche acti-
    ve (lb), caractérisé en ce que l'opération de formation de
    motifs en métal comprend: une première opération consis-
    tant à former des motifs en métal fictifs (2a, 2b) dans un ensemble de régions de formation de motifs en métal sur le substrat semiconducteur (la, lb), en utilisant un masque
    de résine photosensible prédéterminé (3); une seconde opé-
    ration consistant à former un motif de résine photosensi-
    ble (4, 6) sur la totalité de la surface du substrat, ce
    motif comportant des ouvertures dans des parties qui cor-
    respondent à des régions désirées parmi les -régions de for-
    mation de motifs en métal, et ces ouvertures étant plus grandes que les régions désirées; une troisième opération
    consistant à remplir avec la résine photosensible des es-
    paces entre les motifs en métal fictifs (2a, 2b) et le mo-
    tif de résine photosensible (4, 6); une quatrième opération consistant à enlever les motifs en métal fictifs (2a, 2b) dans les parties correspondant aux ouvertures, et à former ensuite une couche de métal sur la totalité de la surface
    du dispositif partiellement fabriqué, et à décoller par-
    tiellement le métal pour produire ainsi un motif en métal
    (5, 7); et les seconde à quatrième opérations pour rempla-
    cer le motif en métal fictif (2a, 2b) par le motif en mé-
    tal (5, 7) sont répétées au moins deux fois.
FR888813483A 1988-05-13 1988-10-13 Procede de fabrication pour un dispositif a semi-conducteur comprenant la formation de motifs en metal Expired - Fee Related FR2631487B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63117778A JPH0748502B2 (ja) 1988-05-13 1988-05-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
FR2631487A1 true FR2631487A1 (fr) 1989-11-17
FR2631487B1 FR2631487B1 (fr) 1991-02-22

Family

ID=14720090

Family Applications (1)

Application Number Title Priority Date Filing Date
FR888813483A Expired - Fee Related FR2631487B1 (fr) 1988-05-13 1988-10-13 Procede de fabrication pour un dispositif a semi-conducteur comprenant la formation de motifs en metal

Country Status (4)

Country Link
US (1) US4902646A (fr)
JP (1) JPH0748502B2 (fr)
FR (1) FR2631487B1 (fr)
GB (1) GB2218568B (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748503B2 (ja) * 1988-11-29 1995-05-24 三菱電機株式会社 電界効果トランジスタの製造方法
JP3293135B2 (ja) * 1990-04-24 2002-06-17 セイコーエプソン株式会社 回路セル・アレイを備えた半導体装置
KR100215759B1 (ko) * 1994-12-19 1999-08-16 모리시타 요이치 반도체 장치 및 그 제조방법
JPH1079559A (ja) * 1996-09-04 1998-03-24 Fuji Photo Optical Co Ltd フレキシブルプリント基板のパターン構造
US6309956B1 (en) 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
CN1971899B (zh) 1997-10-17 2010-05-12 揖斐电株式会社 封装基板
US6194249B1 (en) 1999-11-01 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of assembly stress protection
US6413863B1 (en) * 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792531A (en) * 1987-10-05 1988-12-20 Menlo Industries, Inc. Self-aligned gate process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB266522A (en) * 1926-02-03 1927-03-03 Sydney Harry Sherwood Improvements in hurricane lanterns
GB1087569A (en) * 1964-08-17 1967-10-18 Motorola Inc Method and mask for making semiconductor devices
US4234357A (en) * 1979-07-16 1980-11-18 Trw Inc. Process for manufacturing emitters by diffusion from polysilicon
GB2064868B (en) * 1979-12-10 1983-12-14 Sumitomo Electric Industries Schottry barrier gate field-effect transistor
JPS57186289A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory
JPS58130575A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 電界効果トランジスタの製造方法
GB2128021A (en) * 1982-09-13 1984-04-18 Standard Microsyst Smc CMOS structure including deep region and process for fabrication
JPS59229876A (ja) * 1983-06-13 1984-12-24 Toshiba Corp シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法
GB2143372B (en) * 1983-07-12 1987-07-01 Control Data Corp Applying barrier metal to a semiconductor
JPS60120574A (ja) * 1983-12-05 1985-06-28 Matsushita Electronics Corp 電界効果形トランジスタの製造方法
DE3576610D1 (de) * 1985-12-06 1990-04-19 Ibm Verfahren zum herstellen eines voellig selbstjustierten feldeffekttransistors.
US4670090A (en) * 1986-01-23 1987-06-02 Rockwell International Corporation Method for producing a field effect transistor
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
JPS63124446A (ja) * 1986-11-06 1988-05-27 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 接続孔形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792531A (en) * 1987-10-05 1988-12-20 Menlo Industries, Inc. Self-aligned gate process

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEDM International Electron Devices Meeting 1984, San Francisco, CA, December 9-12, 1984, Technical Digest, paper no. 7.5, p. 194-197; M. HAGIO et al.: "A new self-align technology for low noise GaAs MESFET's -Sidewall- assisted pattern inversion technology" *
JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 133, no. 10, Oct. 1986, p. 409C-416C; C.E. WEITZEL et al.: "A review of GaAs MESFET gate electrode fabrication technologies" *

Also Published As

Publication number Publication date
JPH0748502B2 (ja) 1995-05-24
JPH01287968A (ja) 1989-11-20
FR2631487B1 (fr) 1991-02-22
US4902646A (en) 1990-02-20
GB2218568B (en) 1993-01-20
GB8822074D0 (en) 1988-10-19
GB2218568A (en) 1989-11-15

Similar Documents

Publication Publication Date Title
WO2010020515A1 (fr) Procédé de fabrication de pièces métalliques multi-niveaux par la technique liga-uv
JPH08124848A (ja) 基板上にパターン層を形成するための単一レジスト層を用いたリフト・オフ方法
FR2631487A1 (fr) Procede de fabrication pour un dispositif a semi-conducteur comprenant la formation de motifs en metal
JP2010528490A (ja) 裏面紫外線照射を用いて半導体レーザの金属接触構造を作製する方法
FR2472213A1 (fr) Fabrication de circuit microminiature a l'etat solide et circuits ainsi obtenus
US5776663A (en) Method for electroplating a conductive layer on a substrate
EP3454122B1 (fr) Procede de fabrication par technologie liga d'une microstructure metallique comportant au moins deux niveaux
JPH08186068A (ja) 半導体装置の製造方法
EP3839624A1 (fr) Procede de fabrication d'un composant horloger et composant obtenu selon ce procede
EP3839625A1 (fr) Procede de fabrication d'un composant horloger et composant obtenu selon ce procede
EP3839626A1 (fr) Procede de fabrication d'un composant horloger et composant obtenu selon ce procede
JP5073878B1 (ja) 転写金型の製造方法、それによって作製された転写金型、及びその転写金型によって作製された部品
EP3839627B1 (fr) Methode de fabrication d'un micromoule pour electroformage de composants micromecaniques
WO2005013335A3 (fr) Procede de depot de films de matieres comportant un motif au moyen d'un procede d'imagerie positive
EP0177422B1 (fr) Procédé de réalisation de grilles en siliciure ou en silicium pour circuit intégré comportant des éléments du type grille-isolant-semiconducteur
JP6730120B2 (ja) 音叉型振動子の製造方法
EP2833204B1 (fr) Procede de traitement d'une couche de resine photosensible et procede de fabrication d'un composant metallique
EP3841433B1 (fr) Procede de fabrication d'un composant horloger et composant obtenu selon ce procede
JPS5997103A (ja) 階段状レリ−フ型回折格子の製造方法
FR2899377A1 (fr) Procede de realisation de structures en multicouches a proprietes controlees
JPS5864616A (ja) 薄膜磁気ヘツドの製造方法
JP2007317810A (ja) 金属配線の製造方法
CH716967A2 (fr) Procédé de fabrication d'un composant horloger et composant obtenu selon ce procédé.
JP2005101849A (ja) 圧電基板の製造方法
JPH07130568A (ja) 薄膜コイルの製造方法

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse

Effective date: 20080630