FR2587561A1

FR2587561A1 - Etage de sortie cmos avec forte fluctuation de tension et avec stabilisation du courant de repos

Info

Publication number: FR2587561A1
Application number: FR8612874A
Authority: FR
Inventors: Daniel Senderowicz; Germano Nicollini
Original assignee: SGS Microelettronica SpA
Current assignee: STMicroelectronics SRL
Priority date: 1985-09-18
Filing date: 1986-09-15
Publication date: 1987-03-20
Anticipated expiration: 2006-09-15
Also published as: GB2180710B; DE3631099A1; IT1185935B; JP2818165B2; FR2587561B1; DE3631099C2; JPS62117360A; GB8618636D0; GB2180710A; IT8522181A0; US4730168A

Abstract

CET ETAGE DE SORTIE CMOS AVEC LARGE FLUCTUATION DE TENSION, CONVENANT PARTICULIEREMENT A DES TAMPONS DE SORTIE DANS DES SOUS-SYSTEMES ANALOGIQUES MONOLITHIQUES, EST EXPOSE. L'ETAGE DE SORTIE, COMPRENANT DEUX TRANSISTORS MOS COMPLEMENTAIRES M18, M19 MONTES EN PUSH-PULL, ET UN CIRCUIT DE RETROACTION 1, 2 POUR AMELIORER LA FLUCTUATION ET LES CARACTERISTIQUES DE LINEARITE EN COMPARAISON DE CELLES DES ETAGES DE SORTIE SANS RETROACTION DE LA TECHNIQUE ANTERIEURE, DES CARACTERISTIQUES SUFFISANTES DE STABILITE ETANT RETABLIES PAR COMPENSATION LOCALE. EN OUTRE, LE COURANT DE REPOS EST STABILISE PAR UN CIRCUIT SPECIAL DE COMMANDE QUI COOPERE AVEC LE CIRCUIT LOCAL DE RETROACTION.

Description

La présente invention se rapporte à un étage de sortie CMOS

avec forte fluctuation de tension et avec stabilisation du cou-

rant de repos.

Cette invention concerne, de façon générale, des amplifi-

cateurs à semiconducteurs du type intégré, c'est-à-dire mono-

lithique, et plus particulièrement des amplificateurs intégrés dans des dispositifs du type MOS complémentaire (en abrégé: CMOS); c'est-à-dire dans des dispositifs monolithiques formés

sur une seule microplaquette de matière semiconductrice, typi-

quement du silicium, et dans lesquels les éléments actifs (diodes, transistors, etc.) sont généralement unipolaires du type à

effet de champ de surfaces et ils peuvent être en outre de ty-

pe n ou p, bien qu'il soit possible de former également, sur la

même microplaquette ou le même substrat de matière semiconduc-

trice, des éléments actifs bipolaire du type à jonction, afin de satisfaire à des exigences particulières des circuits. De plus, l'invention est particulièrement efficace et utile pour faire des soussystèmes analogiques dans des circuits intégrés

numériques, c'est-à-dire pour réaliser des fonctions ana-

logiques dans des dispositifs intégrés du genre numérique.

Dernièrement, la nécessité (ou l'utilité) de réaliser des sous-systèmes analogiques et numériques dans le même circuit intégré, en recourant à la même technologie de fabrication,

s'est manifestée de plus en plus. Pour cette raison, la réa-

lisation de fonctions analogiques en technologie NOS (semi-

conducteur métal-oxyde) prend une importance de plus en plus grande et, en particulier, le développement d'amplificateurs opérationnels constitués d'éléments à effet de champ de surface

a connu une croissance énorme.

L'amplificateur opérationnel est, en fait, l'élément clef,

un vrai cube de jeu de construction, de la majorité des sys-

tèmes analogiques et ses caractéristiques déterminent de façon

décisive les caractéristiques du système tout entier.

Les conditions auxquelles il faut satisfaire quand on conçoit un amplificateur opérationnel qui doit être utilisé à l'intérieur d'un soussystème analogique monolithique sont bien

différentes de celles des amplificateurs opérationnels "auto-

nomes" traditionnels constitués d'éléments bipolaires. La prin-

cipale différence réside dans le fait que, pour la majorité des amplificateurs opérationnels d'un sous-système, la charge à comnander est déjà définie et, souvent, purement capacitive,

d'une valeur de quelques picofarads, tandis que les amplifi-

cateurs opérationnels "autonomes" sont destinés à des appli-

cations plus générales et doivent donc offrir certaines carac-

téristiques nécessairement indépendantes du type de charge -qui

peut être capacitive (jusqu'à des centaines de picofarads) -

et/ou résistives (jusqu'à un minimum de 1 Un environ).

En outre, à l'intérieur d'un sous-système analogique mo-

nblithique, il n'y a que très peu d'amplificateurs opérationnels qui doivent commander un signal en dehors du microcircuit,

c'est-à-dire en dehors du circuit intégré, o les charges ca-

pacitives et/ou résistives peuvent prendre des valeurs impor--

tantes ou être tout à fait variables. De tels amplificateurs sont appelés amplificateurs tampons, ou simplement tampons de sortie. Les amplificateurs dont les sorties ne quittent pas le circuit intégré sont appelés, au contraire, amplificateurs internes. Ces deux types d'amplificateurs opérationnels sont structuralement similaires, dans ce sens que tous deux sont

formés d'un étage différentiel d'entrée et d'un étage amplifi-

cateur (figures la et lb), sauf que, pour les amplificateurs opérationnels de séparation ou de sortie (tampons), il est nécessaire de procurer aussi un étage tampon, appelé étage de sortie, qui permettent de commander de fortes charges extérieures sans déteriorer le gain ou la stabilité des deux premiers étages

(figure lb).

Les caractéristiques dynamiques (réponse aux transitoires, largeur de bande, temps de stabilisation) sont exclusivement déterminés par les deux premiers étages, c'est-à-dire par

l'étage d'entrée et l'étage amplificateur, qui forment ensem-

ble ce que l'on désigne communément du terme de "coeur". Il est donc nécessaire que l'étage de sortie ait une grande largeur de

bande par rapport au coeur et qu'il n'introduise qu'un déphasa-

ge de quelques degrés à la fréquence de coupure de boucle ou-

verte du coeur afin de ne pas dégrader les performances dynami-

ques de tout l'amplificateur opérationnel.

D'autres conditions requises de l'étage de sortie sont une faible impédance de sortie (beaucoup plus petite que celle de la charge), une large oscillation maximale du signal de sortie, c'est-à-dire qu'une valeur crate élevée de la tension

de sortie avant écrêtage commence à s'installer, et la capa-

cité de fournir une forte intensité de courant à la charge avec une distorsion harmonique totale relativement basse, ce

qui veut dire une linéarité élevée. Ces deux dernières carac-

téristiques sont typiques des étages de puissance et c'est pourquoi ces amplificateurs opérationnels de sortie sont souvent

dénommés aussi "power-op" (opérationnelsde puissance).

Fréquemment, l'étage de sortie utilisé est celui à source chargée, qui est un étage formé de deux transistors N0S à canal

p ou canal n dans une configuration de drain commune, et pro-

cure un gain en tension inférieur à l'unité et un fort gain en

courant (figure 2).

Un étage de sortie de ce type est catactérisé par une bande extrêmement large et introduit un déphasage négligeable à la fréquence de coupureen boucle ouverte de l'amplificateur opérationnel. D'autre part, il présente quelques inconvénients importants, à savoir: a) l'excursion de tension sur la charge, positive dans le cas d'un étage à source chargée constitué de dispositifs à canal

n ou négatif dans le cas d'un étage à source chargée cons-

titué de dispositifs à canal P, s'aire être limitée par une somme de caractéristiques intrinsèque. des deux transistors LiOS intégrés, c'est-àdire par.% xa"eur de la tension de seuil de fermeture, par l'effet de corps et par la surcharge;

b) une capacité limitée d'absorber du courant du généra-

teur de courant Ml2 (figure 2).

Dans le but de surmonter le premier inconvénient, il a été proposé d'employer un étage de sortie à charge d'émetteur, en utilisant un transistor Q1 bipolaire à jonction à la place

du transistor MOS (figure 3), c'est-à-dire en formant intention-

nellement un transistor bipolaire du type à jonction sur le

même microcircuit CMOS, ce qui est déjà une technique consoli-

dée n'exigeant pas de masques supplémentaires en plus de ceux

qui sont normalement utilisés par le procédé CLGS.

Toutefois, cette solution présente aussi des inconvénients, à savoir: I) une capacité limitée persistante d'absorber du courant provenant du générateur de courant;12; II) le risque de dégrader le gain de l'étage précédent (amplificateur opérationnel) si <Q1 n'est pas très élevé parce que l'impédance vue par la base de Ql est à peu près égale au

produit 5Q1RL, o RL est la charge extérieure, et la possibili-

té de rencontrer des problèmes de stabilité dus à la fréquence

de coupure (fT), basse et difficilement contrôlable, du tran-

sistor bipolaire Q1; III) possibilité d'établir un (verrouillage) SCR parasite causé par le courant de collecteur qui circule à travers le

substrat du circuit intégré.

Une autre solution largement adoptée est l'étage de sor-

tie de classe AB (figure 4). Les caractéristiques de cet étage sont pratiquement similaires à celles du simple étage à source chargée, quoique ne présentant pas des limitations

sur la capacité d'absorber ou de fournir du courant, respec-

tivement, en provenance ou à destination de la charge; 6éanmoins, cet étage de sortie présente les inconvénients d'une imnpédance de sortie relativement élevée par rapport à la charge, et d'une excursion maximale du signal de sortie

limitée tant vers la tension VDD que vers la tension VSS.

Un objectif principal de la présente invention consiste

fournir un étage de sortie Ci-lOS qui ne présente pas les incon-

vénients, mentionnéms plus haut, typiques des étages de sortie

des techniques connues.

L'étage de sortie de la présente invention, contraire-

ment aux étages de sortie connus, adopte une rétroaction lo-

cale pour améliorer les caractéristiques de fluctuation ma-

ximale du signal de sortie et de linéarité, tout en se char-

geant de compenser localement l'étage de sortie pour réta-

blir, dans une mesure convenable, les caractéristiques de stabilité altérées par l'introduction de la rétroaction. Une

caractéristique supplémentaire de l'étage de sortie de l'in-

vention est la stabilisation du courant de repos, c'est-à-dire du courant absorbé par l'étage de sortie en l'absence de signal

à l'entrée de l'amplificateur opérationnel, au moyen d'un cir-

cuit particulier de commande qui, en coopération avec la rétro-

action locale, permet de stabiliser le courant de repos meme

en présence de déséquilibres considérables d'une nature in-

trinsèque ou provenant d'autres causes accidentelles.

Essentiellement, l'étage de sortie CMOS comprend deux transistors de sortie ei0S complémentaires, connectés en

push-pull, dont la capacité de délivrer du courant à la char-

ge ou d'en absorber est commandée, respectivement, par deux circuits de rétroaction montés en parallèle, chacun d'eux

étant constitué d'un amplificateur formé par un étage diffé-

rentiel d'entrée et par un étage amplificateur, compensé

pour assurer la stabilité de tout l'étage de sortie sans nui-

re à la bande passante et au déphasage du coeur de l'ampli-

ficateur opérationnel dans n'importe quelle condition de

température, de procédé de fabrication et de charge pré-

visible pour le circuit.

De préférence, l'étage différentiel d'entrée est unifié, et il est partagé par les deux étages de gain des deux cir-

cuits de rétroaction montés en parallèle.

Uniquement à titre d'exemple# et dans un but clairement

non limitatif, pour mieux illustrer l'invention, la descrip-

tion sera faite en se référant aux dessins ci-joints, dont certains montrent schématiquement une réalisation pratique

particulièrement préférée de l'invention, et dans lesquels -

les figures la et lb sont des sehémas synoptiques re-

présentant respectivement des amplificateurs opérationnels

internes et des amplificateurs opérationnels tampons (tam-

pons de sortie); la figure 2 est un schéma d'étage de sortie à source chargée de la technique connue j la figure 3 est un schéma d'un autre étage de sortie de la technique connue du type à charge d'émetteur; la figure 4 est un schéma d'un autre étage de sortie de la technique connue du type push-pull en classe AB j la figure 5 est un schéma de l'étage de sortie de la présente invention j la figure 6 est un schéma d'une réalisation préférée de l'étage de sortie de la présente invention; la figure 7 est un schéma plus détaillé de l'étage de sortie de la figure 6; la figure 8 est un schéma du circuit de comande du courant de repos de l'étage de sortie de l'invention; la figure 9 est le schéma de l'étage de sortie de la figure 7, comprenant en outre le circuit de commande

du courant de repos de la figure 8.

Les figures la et lb, auxquelles on s'est déjà référé

au sujet de la description de la technique antérieure rela-

tive à la présente invention, représentent schématiquement les deux types d'amplificateurs opérationnels monolithiques

mentionnés plus haut et couramment utilisés dans des sous-

systemes analogiques.

Les figures 2, 3 et 4 montrent autant d'étages de sortie représentatifs de la technique antérieure qu'il en a été dé-

crit précédemment en rapport avec la discussion de la techni-

que antérieure et de ses inconvénients.

VBiAS représente toujours, sur toutes les figures et sauf

indication contraire, une tension de polarisation fixe, ha-

bituellement délivrée par des sources extrêmement stables, pratiquement insensibles à des facteurs de perturbation et qui

sont normalement présentes sur la puce de circuit intégré elle-

même. Les symboles et notations utilisés dans toutes les fi-

gures sont ceux qui sont normalement employés dans la litté-

rature technique spécialisée et, si ce n'est pas expressément

rappelé dans la présente description, ils sont considérés

commne étant de compréhension immédiate et correcte de la part

d'un lecteur versé dans ce domaine de la technologie.

Ainsi qu'on peut l'observer dans la figure 5, les deux transistors MOS complémentaires M18 et M19, connectés en un

circuit push-pull, sont commandés par les boucles respecti-

ves de rétroaction utilisant les amplificateurs différen-

tiels 1 et 2.

Ainsi qu'on peut déjà l'observer, le gain en tension de l'étage de sortie est inférieur à l'unité, le signal de sortie étant renvoyé à l'entrée non inverseuse du circuit différentiel d'entrée de chacun des amplificateurs 1 et 2

à rétroaction.

Pour des raisons de plus grande praticabilité, l'éta-

ge différentiel d'entrée des amplificateurs 1 et 2 à réac-

tion de la figure 5 peut aussi être constitué d'un unique

étage différentiel Gm à transconductance d'entrée desser-

vant les deux étages à transrésistance séparés successifs

ZM1 et Z12 comme le montre schématiquement la figure 6.

L'étage de sortie de l'invention, tel qu'il est sché-

matiquement illustré aux figures 5 ou 6, offre les avanta-

ges suivants par rapport aux étages de sortie de la tech- nique antérieure, qui sont représentés aux figures 2, 3 et 4 - grande oscillation maximale du signal de sortie pour autant que son amplitude puisse atteindre le niveau des tensions d'alimentation respectives VDD et Vss; - aucune limitation de l'alimentation de courant à la charge parce que le VGS (tension entre grille et

source) de M18 et M19 peut présenter d'amples excur-

sions; - pas de dégradation des caractéristiques du noyau

de l'amplificateur opérationnel parce que l'impé-

dance d'entrée est théoriquement infinie; - impédance de sortie relativement basse, parce que la

résistance en boucle ouverte est divisée par la som-

me des gains de boucle des circuits locaux de rétro-

action formés par les deux amplificateurs 1 et 2

(figure 5), ou G2i 2 et IMZmi (figure 6), respecti-

vement, et du gain des transistors M18 et M19, d'o il s'ensuit que l'impédance de sortie de cet étage

s'avère être de quelques dizaines d'ohms.

Ainsi qu'on l'a déjà dit plus haut, la compensation des amplificateurs 1 et 2, ou des amplificateurs Z2 et Z1Ms doit être telle qu'elle assure la stabilité de tout l'étage de sortie et, en même temps, qu'elle ne déteriore pas la bande

passante et le déphasage du coeur de l'amplificateur opération-

nel dans toutes les conditions de température, de traitement

et de charge dans lesquelles le circuit doit fonctionner.

Par conséquent, selon une réalisation préférée de l'in-

vention, schématiquement représentée à la figure 6 précé-

dente, un exemple réalisable d'étage de sortie est montré

dans la figure 7.

VBIAS VBIAS2 VBIAS3 et VBIAS4 sont des tensions de po-

VBJs1' VB s2' vBIAs3 BeAt

larisation des transistors dans l'étage de sortie et sont pro-

duites par un circuit de polarisation présent dans le circuit intégré même. L'étage différentiel d'entrée G se compose du générateur de courant (21o0) M1, des générateurs de courant (3I0) M5 et f4 et des transistors M3 ET M2, dont les grilles constituent les deux entrées de l'étage différentiel qui se trouve "partagé" par les deux amplificateurs de gain ZMI et Z2 constitués par les transistors M6, M7, M8 etM9 et, respectivement, par les transistors M14, M15, M16 etM17. Les transistors M10, Mll, M12 et M13 constituent, quant à eux, un circuit de traduction du courant I0 de polarisation de base. La compensation nécessaire pour rétablir les caractéristiques de stabilité dynamique est mise en oeuvre, respectivement, par C c' et par Rz', pour autant que la "partie basse" est concernée, c'est-à-dire pour les excursions négatives de la tension de sortie, et par Cc " et

R " pour autant que la "partie haute" est concernée, c'est-

z

à-dire pour les excursions positives de la tension de sortie.

En l'absence de signal d'entrée, la condition des cou-

rants (qui sont définis comme courants de repos ou courants

permanents de repos), dans les différentes branches du cir-

cuit, est celle qui est représentée sur la figure 7. Ces courants sont tous des multiples d'un courant unitaire de base 10 fixé par un générateur puis envoyé par réflexion dans l'étage de sortie. Le choix de I0 est un compromis entre des exigences de stabilité (plus I0 est grand et plus les résultats du circuit sont stables pour les mimes

performances) et de puissance dissipée. Dans les deux tran-

sistors de sortie M18 et M19, il sera déterminé un courant

de repos kI0 o k a une valeur de l'ordre de quelques di-

zaines, par exemple 40 environ.

En présence d'un signal d'entrée,. l'étage différentiel

G détermine un déséquilibre des courants dans les transis-

tors M2 et M3, qui se reflète comme une variation dans un sens (c.-à-d. augmentation) de VGS du transistor de sortie M18 et

dans le sens contraire (c.-à-d. diminution) de VGS du transis-

tor M19, ce qui signifie que l'un des deux tend à fournir davantage de courant par rapport au courant de repos kI0 tandis

que l'autre tend à couper.

Par conséquent, ce courant est fourni à la charge entre les bornes de laquelle s'établit la différence de potentiel, d'o la puissance, jusqu'à atteindre une position d'équilibre

due à la présence de la rétroaction locale (court-circuit en-

tre la sortie et l'autre entrée de l'étage différentiel), égale

à la tension même d'entrée (VIN).

Evidemment, afin que la tension de sortie puisse avoir de larges excursions, il est nécessaire que les transistors de sortie M18 et M19 aient une bonne capacité intrinsaque de fournir du courant à la charge en présence d'un signal,

ce qui signifie que, souhaitant utiliser des dimensions rai-

sonnables, il est nécessaire d'offrir, au cours de l'étape d'étude, la possibilité d'être capable de "chuter, fortement pour ce qui est de la tension pour la grille du transistor M19 et de '"mnonter" fortement pour ce qui est de la tension

pour la grille du transistor H18.

Les tensions de polarisation (VBIASI... VBIAs4), en plus

de la fixation des courants de repos du circuit, sont conve-

nablement choisies en même temps que le dimensionnement appro-

prié des transistors intéressés, pour permettre de larges excursions de la tension entre grille et source ( GS) des

transistors M18 et M19.

L'étage de sortie de la figure 7, bien qu'offrant les avantages mentionnés ci-dessus en ce qui doncerne les étages de sortie de la technique antérieure et bien que s'avérant convenablement compensé au moyen des deux circuits RC sur les deux branches de la caractéristique dynamique de l'étage de sortie, pourrait, si des circonstances particulières se

présentaient, produire une différence dans le niveau du cou-

tant de repos eu égard à la valeur optimale kI qui lui est attribuée par le circuit de l'étage de sortie, comme il a été

décrit plus haut.

Par exemple, des conditions de déséquilibre pourraient se présenter dans les deux paires de transistors identiques M8-M9 et M16-M17. En supposant qu'il y ait en fait un déséquilibre, entre M8 et M9, tel qu'en l'absence de signal d'entrée la grille de M18 arrive à se trouver à un potentiel supérieur à la valeur prévue, par exemple identique à celui du drain de M8, une telle circonstance produirait une forte augmentation

du courant qui traverse M18 par rapport à la valeur kI0 éta-

blie. S'il existe alors, en même temps que cela, un déséqui-

libre également dans la paire de transistors M16 et M17, tel que la grille de M19 arrive à se trouver à un potentiel plus bas par rapport à la valeur prévue, par exemple identique à celui du drain de M16, cela produit, à son tours une forte

augmentation du courant traversant M19 par rapport à la va-

leur kI0 établie. La tension de sortie VOuT aux bornes de la

charge est, cependant, pratiquement insensible à l'augmenta-

tion simultanée du courant de repos à travers les deux bran-

ches de l'étage de sortie, et ainsi la rétroaction locale ne peut contrebalancer un tel accroissement, avec la conséquence

d'une augmentation incontrôlée de la puissance dissipée.

Evidemment, il se peut aussi que la situation contraire se produise et que, à cause de déséquilibres concourants, une diminution du courant de repos par rapport à la valeur kI0 fixée soit observée, avec les problèmes d'instabilité

qui en résultent.

Par conséquent, dans le but de stabiliser le courant de repos de sortie et, par suite, d'assurer la stabilité de l'étage,

une réalisation particulièrement préférée de l'étage de sor-

tie de l'invention comprend un circuit spécial de commande capable de détecter d'éventuelles conditions de déséquilibre

et de rétablir les conditions correctes. Ce circuit de com-

mande est représenté par le schéma de la figure 8. Il est constitué des transistors MST1, MST2, MST3 et MST4, connectés comme on le voit sur la figure 8. Si la tension de grille de M18 est identique à la tension de drain de M8, la série de transistors MST3 et MST4 se comporte comme un transistor unique de double longueur et, s'il a été convenablement dimensionné au cours de l'étude, il produira un courant égal à IO. Les transistors MST1 et MST2 "transportent" un courant

égal à I0/2 quand leurs sources respectives sont au même po-

tentiel. Par conséquence, puisque IA = I0 + I0/2 et que IB m I0 +I1/2,

un courant kI0 est confirmé à la sortie, réduisant de façon ap-

propriée la largeur de M19 afin de compenser l'augmentation de la tension entre grille et source de M19 due au fait qu'un

courant plus important traverse M16 et 1M17 et, pour cette rai-

son, réduit la valeur de repos du drain de 1M17.

Si l'on suppose maintenant qu'il y a un déséquilibre, par exemple entre M8 et 1M9, de sorte que la grille de X18 soit à un potentiel plus élevé que celui du drain de M18, le courant

dans MST3 et MST4 croit d'autant plus qu'il est fixé en der-

nier lieu uniquement par MST4 et qu'il devient finalement le double par rapport à celui qui est produit en l'absence de

déséquilibre. En conséquence, IA augmente aussi et, réflé-

chi en IB' détermine l'accroissement du potentiel de grille de 119 et réduit le courant qui le traverse à une valeur plus faible que la valeur kI fixée. De cette façons en présence de déséquilibre, la tension de sortie de repos tend à décroître et le circuit local de rétroaction, "sentant" la tension de

sortie, intervient de manière à rééquilibrer les courants cir-

culant à travers 1M18 et M19, portant le potentiel de grille de M18 au mnême potentiel que le drain de M8, ce qui rétablit

les conditions d'équilibre.

Le schéma complet de l'étage de sortie de l'invention, contenant le circuit de commande du courant de repos, mis

en évidence dans la figure 8, est illustré dans la figure 9.

Le circuit de commande du courant de repos permet de

25875à1

limiter la dissipation de puissance dans l'étage de sortie en présence de déséquilibres qui ont lieu normalement et qui sont

dus, dans une large mesure, à des paramètres et à des désadap-

tations, difficilement contrôlables, typiques du procédé de fabrication des dispositifs MOS, à l'intérieur de + 10 Z de la dissipation de puissance en absence desdits déséquilibres typiques. Par comparaison, la variation de la dissipation de puissance dans des conditions de repos et en présence de

* déséquilibres typiques dus aux limitations du procédé de fa-

brication et en l'absence du circuit de stabilisation, pour-

rait aisément atteindre même + 500 Z de la dissipation de puis-

sance dans des conditions de repos.

Une caractéristique du circuit de commande réside dans

le fait qu'il intervient uniquement et exclusivement en 1'ab-

sence de signal d'entrée. En effet, la présence d'un signal à l'entrée de l'étage de sortie a pour effet de désactiver la boucle de stabilisation# permettant alors à l'étage de sortie de produire, sur la charge, la totalité de la tension

présente à lentreée.

Il est évident que l'étage représenté relativement aux schémas des figures 7, 8 et 9 et constitué de transistors à canal n peut aussi être fait de transistors à canal p en inversant les transistors et en faisant varier convenablement

leurs dimensions.

L'étage de sortie (tampon de sortie) de la présente

invention est caractérisé par une impédance de sortie ex-

trêmement basse (de l'ordre de quelques dizaines d'ohms).

Il est capable de commander de façon satisfaisante des char-

ges ayant une capacité atteignant 100 pF environ et ayant une impédance qui peut être de 300 ohms seulement, et même inférieure. De façon générale, bien que l'invention ait été décrite en se référant à une réalisation préférée particulière de

celle-ci, il est entendu que l'invention ne doit pas être con-

sidérée corme limitée à un tel exemple, et réciproquement i 1 h om m e de l'art reconnattra facilement différentes variantes et modifications possibles des scheémas explicatifs décrits ci-dessus sans s'écarter de la portée de la présente invention.

Claims

REVENDICATIONS

1. Etage de sortie CMOS comprenant deux transistors MOS

de sortie complémentaires (M1, M2) montés en push-pull, carac-

térisé par le fait que les deux transistors sont commandés res-

pectivement par deux circuits de rétroaction montés en paral-

lèle dont chacun comprend un étage différentiel d'entrée (GM) et un étage amplificateur (1, 2), la tension de sortie étant ramenée à l'entrée non inverseuse dudit (ou desdits) étage(s) différentiel(s); chacun desdits étages amplificateurs étant

individuellement compensé pour rétablir uns stabilité suffi-

sante.

2. Etage de sortie CMOS selon la revendication 1, carac-

térisé par le fait que les deux circuits de rétroaction se par-

tagent un unique étage différentiel d'entrée.

3. Etage de sortie CMOS selon la revendication 1, carac-

térisé par le fait qu'il comprend en outre un circuit (MST1, MST2, MST3, MST4) de commande du courant de repos sensible aux déséquilibres des potentiels de repos des étages desdits circuits de rétroaction montés en parallèle, lequel circuit

de commande détermine, en présence d'un déséquilibre et en ab-

sence d'un signal d'entrée, un glissement de la tension de sor-

tie à partir de sa valeur de repos, glissement qui est contre-

balancé par lesdits circuits de rétroaction, annulant ainsi

l'effet du déséquilibre.