FR2545313A1 - Procede pour fabriquer un circuit a plusieurs couches par stratification et metallisation - Google Patents

Procede pour fabriquer un circuit a plusieurs couches par stratification et metallisation Download PDF

Info

Publication number
FR2545313A1
FR2545313A1 FR8406667A FR8406667A FR2545313A1 FR 2545313 A1 FR2545313 A1 FR 2545313A1 FR 8406667 A FR8406667 A FR 8406667A FR 8406667 A FR8406667 A FR 8406667A FR 2545313 A1 FR2545313 A1 FR 2545313A1
Authority
FR
France
Prior art keywords
layer
conductive tracks
filling
metallized
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8406667A
Other languages
English (en)
Other versions
FR2545313B1 (fr
Inventor
Hartwig Gernoth
Conrad Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri AG Switzerland
BBC Brown Boveri AG Germany
Original Assignee
BBC Brown Boveri AG Switzerland
BBC Brown Boveri AG Germany
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri AG Switzerland, BBC Brown Boveri AG Germany filed Critical BBC Brown Boveri AG Switzerland
Publication of FR2545313A1 publication Critical patent/FR2545313A1/fr
Application granted granted Critical
Publication of FR2545313B1 publication Critical patent/FR2545313B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

L'INVENTION CONCERNE UN PROCEDE POUR FABRIQUER UN CIRCUIT A PLUSIEURS COUCHES PAR STRATIFICATION ET METALLISATION. DANS LEDIT PROCEDE, UNE PREMIERE COUCHE ISOLANTE DE REMPLISSAGE 5 EST METALLISEE ENTRE LES PISTES CONDUCTRICES 2 D'UN ETAGE INFERIEUR. UNE SECONDE COUCHE ISOLANTE DE REMPLISSAGE 7 ET UNE COUCHE DE SEPARATION 3 SONT ENSUITE METALLISEES SUR LADITE COUCHE DE REMPLISSAGE 5 ET SUR LESDITES PISTES CONDUCTRICES 2. LA PISTE CONDUCTRICE D'UN ETAGE SUPERIEUR EST ENSUITE DEPOSEE. CES APPLICATIONS RESPECTIVES ONT LIEU A L'AIDE DE MASQUES APPROPRIES 8. APPLICATION A LA FABRICATION DE CIRCUITS IMPRIMES MULTICOUCHES.

Description

254531 3
La présente invention se rapporte à un procédé de fabrication d'un circuit à plusieurs couches selon la
technique de stratification, dans lequel une couche iso-
lante de séparation est intercalée entre des pistes conduc-
trices, à superposition croisée, de différents étages de couches.
Un tel procédé de réalisation d'un circuit mul-
ticouches a été décrit par G Unter Kâs, entre autres dans " Schichtelektronik-Dickschicht und Dtinnschichttechnik ",
Lexika-Verlag, Grafenau, 1978, pages 30 à 45.
Dans ce document, concernant le procédé par cou-
ches épaisses, il est proposé, dans le cas de croisements de pistes conductrices, d'intercaler entre les trajets parcourus par le courant une pate de verre à faible constante diélectrique faisant office d'isolant Cette pâte de verre est alors imprimée par sérigraphie selon la
configuration souhaitée, puis solidifiée par cuisson.
Concernant le procédé par couches minces, il est
proposé de métalliser de l'oxyde de silicium aux croise-
ments des conducteurs Cependant, ce document déconseille en même temps de fabriquer des circuits à plusieurs couches selon le procédé par métallisation, parce que, de l'avis de l'auteur, la métallisation à
l'aide de masques présente une grande complexité.
Sur cette base, l'invention a pour objet de
proposer un procédé de fabrication d'un circuit multi-
couches à l'aide de la technique de métallisation, qui
permette de manière simple la formation d'un grand nom-
bre d'étages de pistes conductrices dont les degrés
mutuels d'isolation sont différents.
Conformément à l'invention, cet objet est at-
teint par le fait qu'une première couche isolante de remplissage est métallisée entre les pistes conductrices
254531 3
de l'étage de couche inférieur, qu'une seconde couche isolante de remplissage et une couche de séparation sont métalliséessur cette couche de remplissage ainsi que sur les pistes conductrices de l'étage de couche inférieur, et que la piste conductrice de l'étage de couche supérieur
est ensuite appliquée, toutes ces applications ayant res-
pectivement lieu à l'aide de masques appropriés.
Les avantages pouvant être obtenus par l'inven-
tion résident notamment dans le fait que, en déposant les couches de remplissage entre les pistes conductrices de
chaque étage, on obtient un circuit multicouches présen-
tant une surface supérieure plane Sans la présence de ces couches de remplissage, les croisements superposés
des pistes conductrices provoqueraient une surface supé-
rieure non plane, ce qui est par exemple désavantageux lorsque le circuit multicouches est garni de composants
discrets une fois sa fabrication achevée.
Selon d'autres caractéristiques avantageuses de l'invention, les points prévus de croisement superposé des pistes conductrices peuvent être isolés dans une
première étape par métallisation de la couche de sépara-
tion,puis la première couche de remplissage peut être métallisée entre les pistes conductrices, après quoi les surfaces non recouvertes par la couche de séparation
peuvent être revêtues de la seconde couche de remplissa-
ge Les matériaux respectifs constituant les couches de séparation et de remplissage peuvent consister en des verres et en des oxydes à points de fusion élevés La couche de séparation entre deux pistes conductrices
peut consister en de l'A 12030 Enfin, la couche de rem-
plissage peut consister en du Si O 2 ou en du Si 3 Ni 4.
L'invention va à présent être décrite plus en
détail à titre d'exemples nullement limitatifs, en re-
gard du dessin annexé sur lequel les figures 1 à 4 il-
lustrent les étapes individuelles du procédé pour fabri-
quer un circuit multicouches au moyen de la technique de métallisation.
La figure 1 illustre la première étape de fabri-
cation d'un circuit " multicouches " Le matériau de base consiste en un substrat 1 qui, lors d'une étape précédente, a déjà été revêtu d'une piste conductrice 2 d'un premier étage Sur le point prévu de croisement superposé des
pistes conductrices, une couche de séparation 3 est métal-
lisée sur la piste conductrice 2 à l'aide d'un premier cache 4 Comme matériau formant la première couche de séparation, on utilise un verre ou un oxyde à point
de fusion élevé, présentant une faible constante diélec-
trique et un grand pouvoir isolant.
Etant donné que, dans la plupart des cas, la capacité entre les pistes conductrices d'un point de croisement superposé doit être la plus faible possible,
la matière utilisée en tant que première couche de sépa-
ration 3 est une matière isolante à faible constante diélec-
trique, de préférence du Si O 2 ou du Si 3 Ni 4.
La figure 2 représente la deuxième étape du pro-
cédé Une première couche de remplissage 5 du premier étage est métallisée sur les surfaces du substrat 1 qui
ne sont pas recouvertes par la piste conductrice 2 L'é-
paisseur de cette couche de remplissage 5 métallisée correspond alors à l'épaisseur de la piste conductrice 2, si bien que ladite couche 5 et ladite piste 2 forment une surface supérieure plane Les surfaces de la piste conductrice ne devant pas être revêtues sont masquées
à l'aide d'un deuxième masque 6.
La figure 3 illustre la troisième étape de fa-
brication du circuit multicouches Une seconde couche de remplissage 7 du premier étage est métallisée sur les surfaces de la piste conductrice 2 non recouvertes par la couche de séparation 3, ainsi que sur la première couche de remplissage 5, l'épaisseur de cette seconde couche de remplissage 7 correspondant à l'épaisseur de
la couche de séparation 3, et correspondant approximati-
vement à l'épaisseur de la première couche de remplissage
S 5 Les surfaces déjà recouvertes par la couche de sépara-
tion 3 et ne devant pas être revêtues sont masquées à l'aide d'un troisième masque 8 La couche de séparation
3 et la couche de remplissage 7 forment une surface su-
périeure plane Pour les première et deuxième couches de remplissage 5 et 7, on utilise de nouveau un verre ou un oxyde à point de fusion élevé, mais les matières dont sont respectivement constituées la couche de séparation 3 et les couches de remplissage 5 et 7 ne doivent pas
être identiques.
Lors du choix des matières formant les couches de remplissage 5 et 7 et la couche de séparation 3, il faut notamment prendmaen considération les critères de constante diélectrique, de rigidité diélectrique et de facteur de pertes Lorsque la couche de remplissage 7
doit servir, par exemple, de diélectrique d'un conden-
sateur, on utilise une matière à constante diélectrique élevée,
de préférence de l'A 1203.
À l'achèvement des étapes du procédé décrites à l'appui des figures 1 à 3, la fabrication du premier étage du circuit multicouches est terminée Comme le montre la figure 4, une piste conductrice 9 du second étage est ensuite métallisée, les surfaces du premier étage ne devant pas être revêtues étant alors masquées
au moyen d'un quatrième masque- 10.
Les autres étapes consécutives du procédé pour
fabriquer le deuxième étage du circuit à plusieurs cou-
ches sont les processus de métallisation décrits en
regard des figures 1 à 3 Un troisième étage et d'au-
tres étages peuvent être fabriqués de la même façon.
Dans ce cas, il est avantageux que chaque autre étage
respectif soit déposé sur une surface supérieure plane.
Cela permet d'obtenir par exemple des structures de pistes conductrices présentant une grande netteté de
bordures et de faibles écarts.
Il est possible de combiner partiellement dans
un ordre différent la succession des étapes individuel-
les du procédé; par exemple, la première couche de remplissage 5 _ la couche de séparation 3 et la seconde
couche de remplissage 7 peuvent également être métalli-
sées lors de première, deuxième et troisième étapes respectives Lorsque les matières constituant la couche de séparation 3 et la seconde couche de remplissage 7 sont identiques, ces deux couches peuvent aussi être métallisées conjointement lors d'une seule et unique
étape du procédé.
Une fois achevé, le circuit multicouches est de préférence garni de composants discrets, en vue de former un circuit hybride Il est alors avantageux que la face supérieure de ce circuit à plusieurs couches
soit plane.
Il va de soi que de nombreuses modifications peuvent être apportées au procédé décrit et représenté,
sans sortir du cadre de l'invention.

Claims (4)

REVENDICATIONS
1 Procédé de fabrication d'un circuit à plu-
sieurs couches selon la technique de stratification,
dans lequel une couche isolante de séparation est inter-
calée entre des pistes conductrices, à superposition croisée, de différents étages de couches, procédé caractérisé par le fait qu'une première couche isolante de remplissage ( 5)
est métallisée entre les pistes conductrices ( 2) de l'é-
tage de couche inférieur; par le fait qu'une seconde
couche isolante de remplissage ( 7) et une couche de sépa-
ration ( 3) sont métallisées sur ladite couche de remplissage ( 5) ainsi que sur les pistes conductrices ( 2) de l'étage
de couche inférieur; et par le fait que la piste conduc-
trice ( 9) de l'étage de couche supérieur est ensuite dépo-
sée, ces applications respectives ayant lieu à l'aide de
masques appropriés ( 4, 6, 8, 10).
2 Procédé selon la revendication 1, caractérisé par le fait que les points prévus de croisement superposé des pistes conductrices sont isolés dans une première étape par métallisation de la couche de séparation ( 3) par le fait que la première couche de remplissage ( 5) est ensuite métallisée entre lesdites pistes conductrices; et par le fait que les surfaces non recouvertes par ladite couche de séparation ( 3) sont ensuite revêtues de la
seconde couche de remplissage ( 7).
3 Procédé selon l'une des revendications 1 et
2, caractérisé par le fait que les matériaux respectifs constituant les couches de séparation et de remplissage
consistent en des verres ou en des oxydes à points de fu-
sion élevés.
4 Procédé selon la revendication 3, caractérisé par le fait que la couche de séparation entre deux pistes conductrices consiste en de l'A 10 2 3 ' Procédé selon la revendication 3, caractérisé par le fait que la couche de remplissage consiste en du
Si O 2 ou en du Si 3 Ni 4-
FR8406667A 1983-04-29 1984-04-27 Procede pour fabriquer un circuit a plusieurs couches par stratification et metallisation Expired FR2545313B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833315615 DE3315615A1 (de) 1983-04-29 1983-04-29 Verfahren zur herstellung einer multilayer-schaltung

Publications (2)

Publication Number Publication Date
FR2545313A1 true FR2545313A1 (fr) 1984-11-02
FR2545313B1 FR2545313B1 (fr) 1987-12-18

Family

ID=6197707

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8406667A Expired FR2545313B1 (fr) 1983-04-29 1984-04-27 Procede pour fabriquer un circuit a plusieurs couches par stratification et metallisation

Country Status (4)

Country Link
JP (1) JPS59207695A (fr)
DE (1) DE3315615A1 (fr)
FR (1) FR2545313B1 (fr)
GB (1) GB2140628B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211180A2 (fr) * 1985-08-02 1987-02-25 Shipley Company Inc. Méthode de fabrication de plaquettes à circuit imprimé multicouches
WO1999057961A1 (fr) 1998-05-12 1999-11-18 Herman Van Roey Structure de bac a plantes

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462107B1 (en) 1997-12-23 2002-10-08 The Texas A&M University System Photoimageable compositions and films for printed wiring board manufacture
DE10227658B4 (de) 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2204940A1 (fr) * 1972-10-27 1974-05-24 Thomson Csf
FR2466103A1 (fr) * 1979-09-18 1981-03-27 Lerouzic Jean Procede de realisation d'un reseau d'interconnexion de composants electroniques a conducteurs en aluminium et isolant en alumine et reseau d'interconnexion obtenu par ce procede
GB2073957A (en) * 1980-04-09 1981-10-21 Ruf Kg Wilhelm Printed circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1765013A1 (de) * 1968-03-21 1971-07-01 Telefunken Patent Verfahren zur Herstellung von Mehrebenenschaltungen
FR2042059A5 (fr) * 1969-04-02 1971-02-05 Ibm
DE2202077A1 (de) * 1971-05-17 1972-11-30 Hochvakuum Dresden Veb Verfahren zur Herstellung von Mehrlagenleiterplatten
DE2822011B2 (de) * 1978-05-19 1980-06-04 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) Halbleiteranordnung und Verfahren zu deren Herstellung
GB2073951B (en) * 1980-04-11 1984-10-03 Hitachi Ltd Multilayer interconnections for an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2204940A1 (fr) * 1972-10-27 1974-05-24 Thomson Csf
FR2466103A1 (fr) * 1979-09-18 1981-03-27 Lerouzic Jean Procede de realisation d'un reseau d'interconnexion de composants electroniques a conducteurs en aluminium et isolant en alumine et reseau d'interconnexion obtenu par ce procede
GB2073957A (en) * 1980-04-09 1981-10-21 Ruf Kg Wilhelm Printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211180A2 (fr) * 1985-08-02 1987-02-25 Shipley Company Inc. Méthode de fabrication de plaquettes à circuit imprimé multicouches
EP0211180A3 (fr) * 1985-08-02 1989-08-09 Shipley Company Inc. Méthode de fabrication de plaquettes à circuit imprimé multicouches
WO1999057961A1 (fr) 1998-05-12 1999-11-18 Herman Van Roey Structure de bac a plantes

Also Published As

Publication number Publication date
GB8410039D0 (en) 1984-05-31
FR2545313B1 (fr) 1987-12-18
DE3315615A1 (de) 1984-10-31
JPS59207695A (ja) 1984-11-24
GB2140628A (en) 1984-11-28
GB2140628B (en) 1986-07-09

Similar Documents

Publication Publication Date Title
EP1053592B1 (fr) Composant a ondes de surface encapsule et procede de fabrication collective
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP1238431B1 (fr) Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d'intégration
FR2460565A1 (fr) Composants electroniques comportant au moins un resonateur piezoelectrique, et leur procede de fabrication
FR2771843A1 (fr) Transformateur en circuit integre
FR2568414A1 (fr) Resonateurs electromagnetiques et filtres realises a partir de ces resonateurs.
EP0034102B1 (fr) Multiplicateur de tension intégré
EP0191668B1 (fr) Condensateur céramique multicouche haute fréquence de forte capacité
FR2545313A1 (fr) Procede pour fabriquer un circuit a plusieurs couches par stratification et metallisation
FR2774811A1 (fr) Procede de formation de lignes conductrices sur des circuits integres
EP0616490A1 (fr) Dispositif électronique miniaturisé, notamment dispositif à effet gyromagnétique
EP3410449B1 (fr) Dispositif magnetique integre a inductance variable et procede de realisation d'un tel dispositif
FR2466103A1 (fr) Procede de realisation d'un reseau d'interconnexion de composants electroniques a conducteurs en aluminium et isolant en alumine et reseau d'interconnexion obtenu par ce procede
FR2721431A1 (fr) Procédé pour réaliser des composants magnétiques à bobinages simplifiés, et composants ainsi réalisés.
JP3209304B2 (ja) 積層型電子部品及びその製造方法
FR2659485A1 (fr) Condensateur a film dielectrique souple metallise et procede de realisation d'un tel condensateur.
EP0795908A2 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés
FR2529378A1 (fr) Condensateur a dielectrique ceramique multicouches avec pied de lavage, et procedes de fabrication
JPH01184943A (ja) 集積回路内蔵用積層コンデンサの製法
FR2843485A1 (fr) Procede de fabrication d'un module de circuits integres et module correspondant
FR3037187B1 (fr) Composant inductif magnetoelectrique accorde de maniere electrostatique
JPS6037150A (ja) 半導体装置の製造方法
WO1999067777A1 (fr) Procede de realisation d'une tete magnetique d'enregistrement/lecture et application a une tete matricielle
FR2479546A1 (fr) Reseau passif de resistance-condensateur integre

Legal Events

Date Code Title Description
ST Notification of lapse