FR2519460A1 - Agencement de memoire pouvant fonctionner en antememoire et en memoire locale - Google Patents

Agencement de memoire pouvant fonctionner en antememoire et en memoire locale Download PDF

Info

Publication number
FR2519460A1
FR2519460A1 FR8221061A FR8221061A FR2519460A1 FR 2519460 A1 FR2519460 A1 FR 2519460A1 FR 8221061 A FR8221061 A FR 8221061A FR 8221061 A FR8221061 A FR 8221061A FR 2519460 A1 FR2519460 A1 FR 2519460A1
Authority
FR
France
Prior art keywords
group
address
information
signal
sector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8221061A
Other languages
English (en)
Other versions
FR2519460B1 (fr
Inventor
Tadashi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of FR2519460A1 publication Critical patent/FR2519460A1/fr
Application granted granted Critical
Publication of FR2519460B1 publication Critical patent/FR2519460B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25Using a specific main memory architecture
    • G06F2212/251Local memory within processor subsystem
    • G06F2212/2515Local memory within processor subsystem being configurable for different purposes, e.g. as cache or non-cache memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60Details of cache memory
    • G06F2212/601Reconfiguration of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Small-Scale Networks (AREA)

Abstract

DANS UN AGENCEMENT DE MEMOIRE 10 REPONDANT A UN PREMIER SIGNAL D'ADRESSE ET COMPRENANT UNE MEMOIRE TAMPON POUR STOCKER UNE PLURALITE DE GROUPES D'INFORMATIONS, CHACUN CONTENANT UN NOMBRE PRESELECTIONNE DE BLOCS D'INFORMATIONS, ET UN RESEAU D'ADRESSE 16 POUR STOCKER UNE PLURALITE DE SECONDS SIGNAUX D'ADRESSE, DONT CHACUN SPECIFIE CHAQUE BLOC D'INFORMATIONS POUR PRODUIRE LES SECONDS SIGNAUX D'ADRESSE EN NOMBRE EGAL AU NOMBRE PRESELECTIONNE, LE PREMIER SIGNAL D'ADRESSE COMPREND UNE PLURALITE DE SECTEURS, DONT L'UN EST UN SECTEUR SPECIFIQUE REPRESENTATIF SOIT D'UN PREMIER MODE, SOIT D'UN SECOND MODE D'EXPLOITATION, DANS LESQUELS L'AGENCEMENT PEUT FONCTIONNER EN ANTEMEMOIRE ET EN MEMOIRE LOCALE, RESPECTIVEMENT. LORSQUE LE SECTEUR SPECIFIQUE INDIQUE LE PREMIER MODE, LE NOMBRE PRESELECTIONNE DE SECONDS SIGNAUX D'ADRESSE EST COMPARE PAR UN ENSEMBLE DE COMPARATEURS 31 AUX SECTEURS CORRESPONDANTS DU PREMIER SIGNAL D'ADRESSE SANS MASQUAGE DE FACON A DONNER L'UN DES BLOCS D'INFORMATIONS DU GROUPE D'INFORMATIONS SPECIFIE PAR L'UN DES SECTEURS. LORSQUE LE SECTEUR SPECIFIQUE INDIQUE LE SECOND MODE, LA COMPARAISON EST EXECUTEE AVEC LES PREMIER ET SECOND SIGNAUX D'ADRESSES PARTIELLEMENT MASQUES PAR UN CIRCUIT DE MASQUAGE 27.

Description

La présente invention concerne un agencement de mémoire destiné à être
utilisé dans un processeur d'informations. Comme cela est bien connu dans l'art, un pro- 5 cesseur d'informations comprend une mémoire principale pour stocker une grande quantité d'informations indica- trices de données et d'instructions, et une unité de traitement de l'information conformément à un program- me La mémoire principale a un temps d'accès prédétermi- 10 né, alors que l'unité de traitement a un temps de fonctionnement prescrit Le temps d'accès est remarquablement plus long que le temps de fonctionnement à cause de la capacité énorme de la mémoire principale En d'autres termes, il existe une différence de temps entre le temps 15 d'accès et le temps de fonctionnement Dans le but d'aug- menter le débit d'un ensemble comportant un processeur d'informations, il est nécessaire de réduire effective- ment cette différence de temps. A cette fin, C J Conti a proposé un proces- 20 seur d'informations comprenant comme agencement de mémoire une mémoire tampon à haute vitesse entre une mémoire prin- cipale et une unité de traitement dans l'article "Concepts
2 For Buffer Storage" publié en mars 1969 par la société dite International Business Machines Corporation Avec le processeur d'informations ainsi proposé une réduc- tion de la différence de temps n'est possible que lors- 5 que l'information à laquelle on doit accéder est stockée dans l'agencement de mémoire Autrement, on ne peut s'attendre à une réduction On comprendra facilement à par- tir de ce fait que la réduction de la différence de temps s'accompagne d'une augmentation d'un taux de mouvement 10 représentatif d'une probabilité que l'information en question est présente dans l'agencement de mémoire Dans le but d'augmenter ce taux, le processeur d'information proposé a utilisé le fait que l'information à laquelle on accède une fois par un programme a tendance à être accé- 15 dée de manière répétée en même temps que l'information voisine. I; doit être signalé ici qu'un tel agencement de mémoire est chargé automatiquement avec une informa- tion grâce à l'utilisation d'un matériel quelle que soit 20 la commande effectuée par un programme En d'autres ter- mes, l'agencement de mémoire ne peut être géré par un programmeur Dans ce sens, l'agencement de mémoire est souvent appelé antémémoire. D'autre part, il arrive souvent qu'un programmeur connaisse une information spécifique de manière tem- poraire alors qu'elle est fréquemment utilisée dans un programme Dans ce cas, un agencement de mémoire est sou- haitable qui peut fonctionner en mémoire locale, o une telle information spécifique est située Grâce à l'utilisation de la mémoire locale, l'information spécifique peut être rapidement obtenue à partir de la mémoire lo- cale au lieu de l'être à partir de la mémoire principale. Une amélioration du débit du processeur d'informations pourrait par conséquent être obtenue car il n'y a pas 35 accès à la mémoire principale. Cependant, un processeur d'informations classi- que exécute pratiquement une opération de commande de fa-
3 çon qu'un prograntur n'ait pas à prêter attention à un état de l'agencement de mémoire dans le but d'économi- ser le temps du programmeur Il en résulte que le pro- cesseur d'informations classique est désavantageux en * 5 ce sens que le programmeur ne peut utiliser positivement et intentionnellement la mémoire tampon Ainsi on ne peut attendre d'amélioration du débit avec un proces- seur classique d'informations même dans le cas o le pro- grammeur connait l'information spécifique. 10 Un objet de la présente invention est un agen- cement de mémoire qui peut fonctionner de manière sélec- tive en antémémoire et mémoire locale. Un autre objet de la présente invention est un agencement de mémoire dans lequel un programmeur n'a pas 15 besoin de prêter attention à un état ou affectation d'in- formation, même dans le cas o cet agencement de mémoire est utilisé en mémoire locale. Selon la présente invention, un agencement de mémoire est couplé de manière active à une mémoire prin- 20 cipale et peut fonctionner en antémémoire dans un pre- mier mode d'exploitation et en mémoire locale dans un second mode d'exploitation L'agencement de mémoire com- prend un registre d'adresses pour enregistrer un signal d'adresse de groupe à un instant donné, ce signal com- 25 prenant un premier, un second, un troisième et un qua- trième secteur Le premier secteur spécifie le premier ou le second mode d'exploitation, Lessecond à quatriè- me secteurs servent à accéder à la mémoire principale. Le quatrième secteur indique une adresse parmi un nom- 30 bre prédéterminé d'adresses de groupe L'agencement de mémoire comprend un moyen de stockage de l'information constitué d'une pluralité de zones de groupe accessibles par les adresses de groupe respectives Les zones de groupe servent au stockage d'une pluralité de grou- 35 pes d'informations, respectivement Chaque groupe d'in- formations comprend au moins un bloc d'informations va- riant en nombre de un à un nombre présélectionné Chaque
4 zone de groupe comprend une pluralité de zones de bloc pour stocker les blocs d'informations respectifs lors- que le groupe d'informations stocké dans chaque zone de iroupe comprend le nombre sélectionné de blocs d'infor- 5 mations L'une des zones de groupe qui est accédée par une des adresses de groupe comme zone de groupe parti- culière produit l'un des groupes d'informations comme groupe d'information particulier qui est stocké dans la zone de groupe particulière L'agencement de mémoi- 10 re comprend en outre un moyen de réseau d'adresses cons- titué d'une pluralité de groupes de réseaux en corres- pondance un à un avec les zones de groupe pour pouvoir être accessible par les adresses de groupe respectives. Chaque groupe de réseaux comprend une pluralité de blocs 15 de réseau en correspondance un à un avec les zones de bloc de la zone de groupe correspondant à chaque groupe de réseaux Chaque bloc de réseau sert au stockage d'un signal d'adresse de bloc comprenant une première, une seconde et une troisième partie prévues pour être com- 20 parées aux premier à troisième secteurs,respectivement. La troisième partie indique une adresse parmi une plura- lité d'adresses de bloc indicatrices des zones respecti- ves de bloc de la zone de groupe accédée par cette adresse des adresses des groupes L'un des groupes de réseau 25 qui est accédé par l'adresse des adresses de groupes com- me groupe de réseau particulier produit les signaux des adresses de bloc comme signaux d'adresse particuliers qui sont stockés dans les blocs respectifs de réseau du groupe de réseaux particulier L'agencement de mémoire 30 comprend un moyen de production de blocs d'information répondant aux signaux d'adresse particuliers, au moins aux premier à troisième secteur et le groupe particulier d'in- formations permettant de produire l'un des blocs d'informa- tions'du groupe particulier d'informations qui est stocké 35 dans la zone parmi les zones de bloc de la zone particu- lière de groupe qui est indiquée par l'adresse de bloc de la troisième partie d'un signal spécifique parmi les si-
5 gnaux particuliers d'adresse Le signal spécifique d'adresse est sélectionné de manière à comprendre, lors- que le premier secteur spécifie le premier mode, les première à troisième parties identiques aux premier à 5 troisième secteurs, respectivement>et à comprendre, lorsque le premier secteur spécifie le second mode, la première et la troisième partie identiques aux pre- mier et troisième secteurs, respectivement. La présente invention sera bien comprise, lors 10 de la description suivante faiteen liaison avec les des- sins ci-joints dans lesquels: la figure 1 est un schéma sous forme de blocs d'un agencement de mémoire selon un mode de réalisation particulier de la présente invention; 15 la figure 2 représente un second signal d'adres- se qui est stocké dans le réseau d'adresses représenté en figure 1, lorsque l'agencement de mémoire fonctionne en antémémoire; la figure 3 représente le second signal d'adres- 20 se qui est utilisé lorsque l'agencement de mémoire fonctionne en mémoire locale; la figure 4 est un schénasous forme de blocs d'un premier circuit de masque utilisé dans l'agence- ment de mémoire en même temps qu'une partie d'un regis- 25 tre d'adresse; et la figure 5 représente l'un des seconds cir- cuits de masque représenté en figure 1 ainsi qu'une par- tie du réseau d'adresses. En liaison avec la figure 1, un agencement de 30 mémoire 10 selon un mode de réalisation particulier de la présente invention est accouplé de manière active à une mémoire principale 11 et à une unité de traitement de commande (non représenté) comprendant une section de registres de marche (non représentée également) consti- 35 tuée , à son tour, d'une pluralité de registres L'agen- cement de mémoire 10 peut fonctionner en antémémoire dans un premier mode d'exploitation, et en mémoire locale dans
6 un second mode -d'exploitation d'une façon qui sera dé- crite ultérieurement A ce stade, il suffit de dire que, tant l'antémémoire que les mémoires locales peuvent accé- der à haute vitesse par comparaison à la mémoire princi- 5 pale 11 et que la mémoire locale peut être commandée par un logiciel, différant de l'antémémoire L'agencement de mémoire 10 comprend un registre d'adresse 14 pour enregis- trer un signal d'adresse (sera appelé ci-après signal de groupe ou premier signal d'adresse) à un moment donné. 10 Dans l'exemple représenté, le signal d'adresse comporte trente-deux éléments binaires disposés entre un bit de poids fort représenté par le numéro de bit O et un bit de poids faible représenté par le numéro de bit 31 Le signal d'adresse comprend , un premier, un second, un 15 troisième, un quatrième et un cinquième secteur Le pre- mier secteur placé au bit de poids fort spécifie soit le premier, soit le second mode d'exploitation, comme cela sera décrit ultérieurement, et peut être appelé indica- teur de commande de mode Supposons que l'indicateur de 20 commande de mode prenne les niveaux logiques "O" et " 1 " lorsque les premier et second modes d'exploitation sont indiqués par l'unité centrale de traitement, respective- ment Les secteurs deux à cinq servent à accéder à la mé- moire principale 11 et sont placés entre les numéros de 25 bits " 1 " et " 18 ", entre " 19 " et " 21 ", entre " 22 " et " 27 ", et entre " 128 "' et " 31 ", respectivement. L'agencement de mémoire 10 comprend une sec- tion de mémoire 15 La section 15 est divisée en une plu- ralité de zones de bloc d'un nombre égal au produit du 30 nombre de colonnes et de niveaux, c'est-à-dire de rangées. On supposera que la section 15 comprend soixante quatre colonnes et huit niveaux et, par conséquent, comporte 512 zones de bloc dans ces circonstances On peut dire que les colonnes forment des zones de groupe, dont chacu- 35 ne comprend huit zones de bloc Dans la mesure o la sec- tion de mémoire 15 comprend soixante quatre zones de grou- pe, chaque zone peut être spécifiée ou rendue accessible
7 par le quatrième secteur de six bits Le quatrième sec- teur sert, par conséquent, à indiquer ou spécifier l'une des soixante quatre adresses de groupe Le premier si- gnai d'adresse peut être appelé signal d'adresse de grou- 5 pe car ce signal a le quatrième secteur pour spécifier les adresses respectives de groupe. Les zones de groupe servent au stockage d'une pluralité de groupes d'informations, respectivement Cha- que groupe d'informations comprend au moins un bloc d'in- 10 formations Dans chaque groupe d'informations, le numéro du bloc d'informations varie entre un et un nombre présé- lectionné, qui est égal à huit, Si le groupe d'informations stocké dans chaque zone de groupe comprend huit blocs d'informations, les blocs d'informations sont si- 15 tués dans les zones respectives de bloc dans la zone de groupe en considération Ici, supposons que les zones de groupe soient accédées comme zone de groupe particulière par l'une des adresses de groupe indiquée par le quatriè- me secteur A ce moment là, l'un des groupes d'informa- 20 tions est produit à partir de la zone particulière de groupe comme groupe d'informations particulier compre- nant au maximum huit blocs d'informations De tels blocs d'informations dans le groupe d'informations particulier sont simultanément lus dans la section de mémoire 15. 25 Chacune des zones de bloc a une capacité en mots de seize mots, dont chacun est stocké comme signal d'informations constitué de huit bits, c'est-à-dire d'un octet Ainsi, la section 15 de mémoire représentée a une capacité totale en umts de 8 kilomots en supposant que le nombre 30 1,024 est presque égal à un kiloaot Les mots stockés comme signaux d'informations peuvent être des données ou des instructions car les données et les instructions ne sont pas distinguées les unes des autres dans l'agenîent de mamoire 10 Chaque mot, c'est-à-dire cha- que signal d'informations est stocké dans une adresse de 35 mot de chaque zone de bloc des zones de groupe. A partir de ce fait, on comprend facilement que la zone particulière de groupe produit simultané-
8 ment les mots d'un nombre égal à 128 comme groupe d'in- formations particulier lorsqu'elle est accédée par l'une des adresses de groupe. En figure 1, l'agencement de mémoire 10 com- 5 prend en outre un réseau d'adresses 16 comportant,à son tour, une pluralité de groupes de réseau en correspon- dance un à un avec les zones de groupe de la section de mémoire 15 Les groupes de réseau peuvent être accédés par les adresses respectives de groupe indiquées par le 10 quatrième secteur du premier signal d'adresse et sont par conséquent d'un nombre égal à soixante quatre Chacun des groupes de réseau comprend une pluralité de blocs de réseau, c'est-à-dire des entrées en correspon- dance un à un avec les zones de bloc de la zone de grou- 15 pe correspondant à chaque groupe de réseau. En liaison temporairement avec les figures 2 et 3, chacun des blocs de réseau sert au stockage soit d'un signal parmi les seconds signaux d'adresse, c'est- à-dire des signaux d'adresse de bloc qui sont représen20 tés en figures 2 et 3, et dont chacun comprend vingt- trois bits numérotés de zéro à vingt-deux Le bit de numéro zéro et le bit de numéro vingt-deux peuvent être appelés premier et dernier bit, respectivement Chaque signal d'adresse de bloc comprend une première, une se- 25 conde, une troisième et une quatrième partie, bien que la seconde partie ne se distingue pas de la troisième partie dans la figure 2, comme cela apparaîtra plus clairement un peu plus tard. Chaque première partie des signaux d'adresse 30 de bloc est située au premier bit et sert à spécifier soit l'un des premier et second mode d'exploitation com- me cela est le cas avec le bit de poids fort du premier signal d'adresse enregistré dans le registre 14 Suppo- sons que les niveaux logiques " O " et " 1 " soient stockés 35 dans chaque première partie lorsque la zone de bloc correspondante de la section de mémoire 15 fonctionne dans les premier et second modes, respectivement A partir
9 de ce fait, on comprend facilement que les seconds si- gnaux d'adresse représentés en figures 2 et 3 apparais- sent dans les premier et second modes, respectivement. Comme cela apparait dans les figures 2 et 3, 5 les seconde et troisième parties sont situées entre le bit numéro un et le bit numéro dix-huit et entre le bit numéro dix-neuf et le bit numéro vingt-et-un, respecti- vement Une combinaison des seconde et troisième parties représentées en figure 2 sert à accéder à la mémoire 10 principale 11 dans le premier mode d'exploitation En d'autres termes, la combinaison des seconde et troisième parties spécifie une partie de chaque adresse dans la mé- moire principale 11 D'autre part, la troisième partie représentée en figure 3 spécifie une partie de chaque 15 adresse de la mémoire locale dans le second mode d'ex- ploitation, comme cela sera ultérieurement décrit en détail, Pour toute vitesse, les parties un à cinq sont destinées à permettre une comparaison avec les secteurs un à trois du premier signal d'adresse enregistré dans 20 le registre 14, respectivement. En figures 2 et 3, la troisième partie de trois 'bits indique l'une des adresses de bloc indicatrices des zones respectives de bloc de chaque zone de groupe com- me cela est le cas du troisième secteur du premier si- 25 gnal d'adresse Comme indiqué précédemment, chaque zone de groupe de la section de mémoire 15 est accédée par l'une des adresses de groupe spécifiées par le quatrième secteur du premier signal d'adresse Cette adresse de groupe accède également à l'un des groupes de réseau 30 comme groupe de réseau particulier Il en résulte que ce groupe de réseau, c'est-à-dire le groupe de réseau particulier, produit comme signaux particuliers d'adres- se les secondssignaux d'adresse qui sont stockés dans les blocs respectifs de réseau du groupe particulier de réseau. 35 De plus, chacune des quatrièmes parties indique la validité du bloc d'informations stocké dans une des zone de bloc qui est spécifiée par chaque quatrième par-
10 tie du second signal d'adresse Supposons que chaque qua- trième partie reçoive les niveaux logiques " 1 ' et " O " lorsque le bloc d'informations en question est valide et nonvalide, respectivement Ainsi, la quatrième partie 5 peut être appelée indicateur de validité. En liaison de nouveau avec la figure 1, on sup- pose que le groupe particulier d'informations et les si- gnaux particuliers d'adresse correspondants sont préala- blement stockés dans la zone particulière de groupe et 10 le groupe particulier de réseau grâce à l'utilisation d'une méthode connue dans l'art Une telle méthode peut être, par exemple, la méthode proposéepar Charles P. Ryan dans la demande de brevet japonais non-examinée Syô 54-109334, c'est-à-dire 109334/1979, correspondant au 15 brevet des Etats-Unis d'Amérique N O 4 156 906 Pour une meilleure compréhension de la présente invention, on pro- cédera à unie brève description du procédé de stockage du groupe particulier d'informations et des signaux par- ticuliers d'adresse correspondants Supposons que le 20 groupe particulier d'informations comprenne des signaux particuliers parmi les signaux d'informations De plus, supposons que l'indicateur de commande de mode du pre- mier signal d'adresse reçoive le niveau logique " O " de manière à indiquer le premier mode d'exploitation Dans 25 ces circonstances, les secteurs un à cinq spécifient une adresse particulière parmi les adresses de la mémoire principale Les secteurs trois à cinq du premier signal d'adresse enregistré dans le registre 14 sont utilisés pour stocker chacun des signaux particuliers d'informa- 30 tions dans chaque adresse de mot d'une zone de bloc de la zone particulière de groupe Le nombre total de bits dans les secteurs trois à cinq est égal à treize Par con- séque Lnt, il est possible d'accéder aux adresses de mot d'un nombre égal à 213 (nombre presque égal à 8,000) en 35 utilisant les secteurs trois à cinq du premier signal d'adresse A ce moment là, un bloc spécifique des blocs de réseau dans le groupe particulier de réseau est indi- 251946 C 11 qué ou spécifié par les secteurs trois et quatre de neuf bits Dans cette condition, les secteurs un à trois du premier signal d'adresse sont stockés dans le bloc spé- cifique de réseau en même temps que le quatrième secteur 5 qui est situé au bit numérovingt-deux et qui sert d'indi- cateur de validité décrit en liaison avec le réseau d'adres- se 16. Lorsque l'agencement de mémoire 10 fonctionne en mémoire locale dans le second mode d'exploitation, 10 les secteurs trois à cinq sont utilisés pour stocker chaque signal d'information dans chaque adresse de mot de la section de mémoire 15, alors que les secteurs trois et quatre spécifient l'un des blocs de réseau dans le ré- seau d'adresse 16, comme cela est le cas avec le premier 15 mode d'exploitation On doit se rappeler ici que l'indi- cateur de commande de mode prend le niveau logique " 1 " lorsque l'agencement de mémoire 10 est utilisé en mémoi- re locale Il en résulte que le second secteur est mishors considération lors de la comparaison avec la seconde par- 20 tie du second signal d'adresse, comme cela apparaîtra clai- rement un peu plus loin Le second secteur peut par conséquent avoir n'importe quel profil de bit,par exemple un profil à zéro bit. Dans la mesure o la section de mémoire 15 est 25 également accédée dans le second mode par les secteurs trois à cinq du treizième bit, l'agencement de mémoire 10 spécifie les adresses de mot d'un nombre égal à 213, comme cela'est décrit en liaison avec le premier mode. Plus spécifiquement, lorsque les signaux d'information 30 doivent être stockés dans l'agencement de mémoire 10 agissant en mémoire locale et sont d'un nombre égal à 8 kilomots, toutes les zones de groupe de la section de mémoire 15 sont utilisées en mémoire locale-en même temps que tous les groupes de réseau du réseau d'adresse 16. 35 Lorsque les signaux d'information sont d'un nombre in- férieur à 8 kilomots, les zones de groupe ou les zones de bloc restantes sont utilisées en antémémoire en même
12 temps que les groupes de réseaux ou blocs de réseau correspondants Dans ce cas, la mémoire locale devient coexistante, de manière équivalente, avec l'antémémoi- re de l'agencement 10. 5 De nouveau en liaison avec la figure 1, et maintenant avec la figure 4, l'agencement de mémoire 10 comprend un premier circuit de masque 21 répondant aux secteurs un à trois du premier signal d'adresse enregis- tré dans le registre 14 Comme cela est représenté en 10 figure 4, le circuit 21 comprend une pluralité de por- tes OU 241 242 - 2418 d'un nombre égal à dix-huit et répondant au premier secteur, c'est-à-dire à l'indica- teur de commande de mode Les portes OU 241 à 2418 sont également alimentées avec le second secteur des 15 signaux à dix huit bits, respectivement Il en résulte que le second secteur est masqué par le premier secteur lorsque celui-ci spécifie le second mode en prenant le niveau logique " 1 " et, par ailleurs, le second secteur n'est pas masqué par le premier Les secteurs un et 20 trois sont produits sans être masqués par le premier menue dans le cas o celui-ci spécifie le second mode. Ainsi, le premier circuit de masque 21 sert à produire les secteurs un à trois dans le premier mode et à produire les secteurs un et trois dans le second mode 25 avec le second secteur masqué Le second secteur est con- sidéré comme indifférent dans le second mode Par consé- quent, les secteurs un à trois spécifient une partie de l'adresse dans la mémoire principale dans le premier mo- de de façon à faire fonctionner l'agencement de mémoire 30 10 en antémémoire, alors que les secteurs un et trois spécifient une partie de l'adresse dans le second mode. En liaison de nouveau avec la figure 1 et main- tenant avec la figure 5, l'agencement de mémoire 10 com- prend'en outre une section de masque 25 comprenant, à son 35 tour, une pluralité de seconds circuits de masque 271, 272 * 278 d'un nombre égal à huit, c'est-à-dire égal au nombre de blocs de réseau inclus dans chaque groupe de ré-
13 seau, En figure 5, seul un circuit des seconds circuits de masque 27 est représenté avec les suffixes omis et a un fonctionnement semblable à celui du premier circuit 21 sauf que le second circuit 27 répond à chacun des si- 5 gnaux particuliers d'adresse stockés dans les blocs res- pectifs de réseau du groupe particulier de réseau Comme dans le cas du premier circuit de masque 21, le second circuit 27 exécute également l'opération de masquage en réponse au premier secteur du premier signal d'adresse 10 enregistré dans le registre 14 symbolisé en figure 5 par un seul bloc Les première et troisième parties aux- quelles sont affectés les bits de numéros " O " et " 19 " à " 21 " sont produites sans être masquées par le premier secteur du premier signal d'adresse. 15 D'autre part, la seconde partie de chacun des second signaux d'adresse est masquée par le premier sec- teur du premier signal d'adresse lorsque celui-ci spéci- fie le second mode d'exploitation en prenant le niveau logique " 1 ", de la même manière qu'avec le second sec- 20 teur du premier signal d'adresse décrite en liaison avec la figure 4 A cette fin, le second circuit de masque 27 comprend une pluralité de portes OU 291, 292- 2918 d'un nombre égal à 18. Ainsi, chacun des second circuits de masque 25 27 produit les parties un à trois de chacun des signaux particuliers d'adresse dans le premier mode et les par- ties un et trois dans le second mode. En figure 5, l'indicateur de validité spécifié par la quatrième partie de chaque second signal d'adresse 30 est produit à partir du bit numéro vingt-deux de chaque bloc de réseau. En liaison de nouveau avec la figure 1, le pre- mier circuit de masque 21 et les seconds circuits de mas- que 27 sont couplés à une pluralité de comparateurs 311, 35 31 ,31 d'un nombre égal à huit, Chaque comparateur 2 '~ 8 31 (suffixes omis) compare les secteurs un à trois aux premièxmà troisième parties de chacun des signaux parti-
14 culiers d'adresserespectivement, lorsque le premier sec- teur spécifie le premier mode Il en résulte qu'un premier signal de coïncidence est produit par un comparateur spé- cifique des comparateurs 31 lorsque les secteurs un à trois 5 coi'ncident avec les première à troisième parties d'un si- gnal spécifique parmi les signaux particuliers d'adresse, respectivement Ainsi, le premier signal de coïncidence est représentatif de la sélection du signal spécifique d'adresse et indique la présence d'un bloc spécifique d'in- 10 formations stocké dans cette zone des zones de bloc de la zone particulière de bloc qui est spécifiée par l'adresse de bloc de la troisième partie du signal spécifique d'adres- se Lorsque le premier secteur du premier signal 15 d'adresse spécifie le second mode, chaque comparateur 31 compare les premier et troisième secteurs aux première et troisième parties de chacun des signaux particuliers d'adresse de manière à produire un second signal de corn- cidence représentatif de la sélection du signal spécifi- 20 que d'adresse Le second signal de coihcidence indique également la présence du bloc spécifique d'informations. En tout cas, le signal spécifique d'adresse est sélectionné par les comparateurs 31 de manière à com- prendre, lorsque le premier secteur spécifie le premier 25 mode, les première à troisième parties identiques aux secteurs un à trois, respectivement, et à comprendre, lorsque le premier secteur spécifie le second mode, les première et troisième parties identiques aux premier et troisième secteurs, respectivement. 30 Les comparateurs 311,à 318 sont accouplés à uné pluralité de portes ET 331 332 338 d'un nombre égal à huit qui sont aliments avec les indicateurs de validité des blocs respectifs de réseau de chaque grou- pe de réseau, respectivement Chacun des indicateurs de 35 validité est spécifié par la quatrième partie de chaque second signal d'adresse, comme cela est décrit en liai- son avec la figure 5 Une porte particulière parmi les
15 portes ET 33 (suffixes omis) produit un signal de validi- té à condition que la quatrième partie du signal spécifi- que d'adresse indique que la validité du bloc spécifique d'informations en prenant le niveau logique " 1 " et que 5 l'un ou l'autre des premier et second signaux de coinci- dence soit appliqué à la porte ET particulière. Ainsi, unezone spécifique des zones de bloc de la section de mémoire 15 est spécifiée par production du signal de validation En d'autres termes, le signal spécifique d'adresse sélectionné à partir des signaux parti- culiersd'adresse est assuré par le signal de validation. A partir de ce fait, on comprendra facilement que les portes ET 331 à 338 peuvent fonctionner pour ob- tenir le signal spécifique d'adresse des signaux parti- 15 culiers d'adresse et produire le signal de validation en coopération avec les premier et second circuits de mas- que 21 et les comparateurs 311 à 31 S Les portes ET 33 sont reliées à un circuit de sélection 34 qui répond au groupe particulier d'informa- 20 tions stocké dans la zone particulière de groupe spécifiée par le quatrième secteur du premier signal d'adresse Le circuit 34 comprend une pluralité de circuits ET 361# 362 * 368 d'un nombre égal à huit et reliés aux portes ET respectives 331 ' 33 33 Alimenté avec les blocs res- 25 pectifs d'informations du groupe particulier d'informa- tions provenant de la section de mémoire 15, un circuit 'spécifiqoe parmi les circuits ET 36 produit un bloc spéci- fique parmi les blocs d'informations dans le cas seulement o ce circuit spécifique 36 répond au signal de validation. 30 Inutile de dire que le bloc spécifique d'informations est présent dans le groupe particulier d'informations spécifié par le quatrième secteur du premier signal d'adresse et comprend seize mots Le bloc spécifique d'informations est transmis 35 par l'intermédiaire d'un circuit OU 37 inclus dans le circuit de sélection 34 à la section des registres de fonc- tionnement de l'unité centrale de traitement.
16 Ainsi, l'agencement de mémoire 10 est mis en marche par l'utilisation de la technique associative d'ensembles. Si aucun bloc spécifique d'informations n'est 5 trouvé dans l'agencement de mémoire 10 dans le premier mode d'exploitation, la mémoire principale 11 est accé- dée par le premier signal d'adresse de trente-deux bits enregistré dans le registre 14 de la manière connue dans l'art ,Cela est du au fait que l'agencement de mémoire 10 10 est mis en service en antémémoire dans le premier mode. D'autre part, supposons que le bloc spécifique d'informations ne soit pas trouvé dans l'agencement de mémoire 10 dans le second mode Cela veut dire que quel-, que chose d'erroné est présent dans le programme en cours 15 d'exécution car l'agencement de mémoire 10 est mis en ser- vice en mémoire locale La présence d'une erreur est par conséquent indiquée ou affichée pour un programmateur On doit signaler ici que le premier secteur du premier signal d'adresse et les premières parties de 20 signaux particuliers d'adresse ne sont pas masqués dans les premier et second circuits de masque 21 et 27, res- pectivement Par conséquent, les comparateurs 31 ne pro- duisent jamais les signaux de coïncidence si le premier secteur ne coïncide pas avec la première partie de cha- 25 cun des signaux particuliers d'adresse, même dans le cas o les secteurs restants coïncident avec les parties restantes, respectivement Comme on le comprendra faci- lement à partir de ce fait, les adresses pour l'antémémoire peuvent être distinguées de celles de la mémoire 30 locale. Ainsi, l'agencement de mémoire 10 peut fonc- tionner en mémoire locale visible ou pouvant être com- mandée par un logiciel, et en antémémoire invisible pour le logiciel, grâce à l'utilisation de l'indicateur de 35 commande de mode et des premier et second circuits de mas- que 21 et 27 De plus, deux modes pour l'antémémoire et la mémoire locale peuvent être exécutés de manière inter-
17 changeable dans l'agencement de mémoire 10 Par exemple, lorsque la section de mémoire 15 et le réseau d'adresse 16 sont partiellement mis en service en mémoire locale, les parties restantes de la section de mémoire 15 et du 5 réseau d'adresse 16 peuvent être utilisées en antémémoi- re Ainsi, l'agencement de mémoire 10 peut faire coexis- ter l'antémémoire avec la mémoire locale. Lorsque l'agencement de mémoire 10 fonctionne en antémémoire i'est possible d'économiser le temps d'un 10 programmeur pour la gestion ou la commande de l'agence- ment de mémoire car l'antémémoire est invisible pour le logiciel En outre, l'agencement de mémoire 10 peut être utilisé en mémoire locale fonctionnant à haute vitesse Il en résulte que les signaux d'informations sont rapi- 15 dement lus dans la mémoir locale lorsqu'ils sont stockés dans cette mémoire Cela veut dire que l'agencement de mémoire 10 est très efficace lorsqu'une information spécifique apparaît fréquemment et de manière répétitive dans un programme et est connue d'un programmateur.
20 Avec la présente invention décrite jusqu'ici en liaison avec un mode de réalisation préféré, il est possible à l'homme de l'art de la mettre en pratique de diverses manières Par exemple, il est possible d'uti- liser les divers types de sections de mémoire 15 et de ré- 25 seau d'adresse 16 qui peuvent fonctionner en réponse à une vaste variété de premier signaux d'adresse enregistrés dans le registre 14 L'agencement de mim Dire 10 peut être utilisé en tampon de secteur,en tampon direct de représentation de cor- respondance, ou en tampon totalement associatif Le pre- 30 mier secteur peut être stocké dans une bascule séparée du registre d'adresse 14 de trente et un bits. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, el- le est au contraire susceptible de modifications et de 35 variantes qui apparaftront à l'homme de l'art.

Claims (4)

REVENDICATIONS
1 Agencement de mémoire ( 10) accouplé active- ment à une mémoire principale ( 11) et pouvant fonction- ner en antémémoire dans un premier mode d'exploitation 5 et en mémoire locale dans un second mode d'exploitation, caractérisé en ce qu'il comprend: un registre d'adresse ( 14) pour enregistrer un signal d'adresse de groupe à un moment donné, ce si- gnal comprenant un premier, un second, un troisième et 10 un quatrième secteur, le premier secteur spécifiant le premier ou le second mode d'exploitation, les second à quatrième secteurs servant à accéder à la mémoire prin- cipale, le quatrième secteur indiquant un nombre parmi un nombre prédéterminé d'adresses de groupe. 15 un moyen de stockage d'informations compre- nant une pluralité de zones de groupe ( 15) accessibles par les adresses respectives de groupe, ces zones ser- vant à stocker une pluralité d'informations de groupe, respectivement, chaque groupe d'informations comprenant 20 au moins un bloc d'informations d'un nombre pouvant va- rier entre un et un nombre présélectionné, chaque zone de groupe comprenant une pluralité de zones de bloc pour stocker les blocs respectifs d'informations lorsque le groupe d'informations stocké dans chaque zone de groupe 25 comprend le nombre présélectionné de blocs d'informa- tions, l'une des zones de groupe qui est accédéepar l'adresse de groupe comme zone particulière de groupe produisant l'un des groupes d'informations comme groupe particulier d'informations qui est stocké dans la zone 30 particulière de groupe; un moyen de réseaux d'adresses ( 16) compre- nant une pluralité de groupes de réseau en correspondan- ce un à un avec les zones de groupe pour être rendus ac- cessibles par les adresses respectives de groupe, cha- 35 que groupe de réseau comprenant une pluralité de grou- pes de réseau en correspondance un à un avec les zones de bloc de la zone de groupe correspondant à chaque grou- pe de réseau, chaque bloc de réseau servant au stockage d'un signal d'adresse de bloc comprenantune première, une seconde et une troisième parties destinées à être comparées aux premier à troisième secteurs respective- 5 ment, la troisième partie indiquant une adresse parmi une pluralité d'adresses de bloc indicatrices des zones respectives de bloc de la zone de groupe accédée par l'adresse de groupe, un des groupes de réseau qui est accédé par l'adresse de groupe comme groupe particulier 10 de réseau produisant les signaux d'adresse de bloc en signaux particuliers d'adresse qui sont stockés dans des blocs respectifs de réseau du groupe particulier de réseau; et un moyen de production de blocs d'informa- 15 tions répondant aux signaux particuliers d'adresse, au moins aux premier à troisième secteurs et au groupe par- ticulier d'informations dans le but de produire un bloc d'informations du groupe particulier d'informations qui est stocké dans la zone des zones de bloc de la zone 20 particulière de groupe qui est indiquée par l'adresse de bloc de la troisième partie d'un signal spécifique des signaux particuliers d'adresse, ce signal spécifi- que d'adresse étant sélectionné de manière à comprendre, lorsque le premier secteur spécifie le premier mode,
25 les première à troisième parties identiques aux premier à troisième secteurs, respectivement, et à comprendre, lorsque le premier secteur spécifie le second mode, lespremière et troisième parties identiques aux premier et troisième secteurs, respectivement -
2 Agencement selon la revendication 1, carac- térisé en ce que le moyen de production de blocs d'infor- mation comprend: un moyen d'obtention de signal ( 338 ) ré- pondant aux signaux particuliers d'adresse et aux pre35 mier à troisième secteurs pour obtenir le signal spéci- fique d'adresse à partir des signaux particuliers d'adres- se afin de produire un signal de validation en comparant, lorsque le premier secteur spécifie le premier mode, les première à troisième parties de chacun des signaux particuliers d'adresse aux premier à troisième secteurs, respectivement, et en co Eqarant lorsque le premier secteur 5 spécifie le second mode, les première et troisième par- ties de chacun des signaux particuliers d'adresse aux premier et troisième secteurs, respectivement; et un moyen de sélection ( 34) répondant au grou- pe particulier d'informations et au signal de validation 10 pour sélectionner ledit bloc d'informations
3 Agencement selon la revendication 2, carac- térisé en ce que le moyen d'obtention de signal comprend: un premier moyen de masquage ( 21) répondant aux premier à troisième secteurs pour masquer le second 15 secteur par le premier secteur seulement lorsque ce pre- mier secteur spécifie le second mode, le premier moyen de masquage produisant ainsi les premier à troisième sec- teurs dans le premier mode et les premier et troisième secteurs dans le second mode; 20 un second moyen ( 27, ) de masquage répon- dant au premier secteur et aux signaux particuliers d'adres- se pour masquer les secondes parties des signaux particu- liers respectifs d'adresse seulement lorsque le premier secteur spécifie le second mode, ce second moyen de mas- 25 quage produisant ainsi les première à troisième parties des signaux particuliers respectifs d'adresse dans le premier mode et produisant les première et troisième par- ties dans le second mode; un moyen de comparaison ( 31, ) couplé aux 30 premier et second moyens de masquage pour comparer, lors- que le premier secteur spécifie le premier mode, les pre- mier à troisième secteurs aux première à troisième parties de chacun des signaux particuliers d'adresse de manière à produire un premier signal de coïncidence représentatif 35 de la sélection du signal spécifique d'adresse et pour comparer, lorsque le premier secteur spécifie le second mode, les premier et troisième secteurs aux première et troisième parties de chacun des signaux particuliers d'adresse, respectivement, afin de produire un second signal de coincidence représentatif de la sélection du signal spécifique d'adresse; et 5 un moyen d'alimentation en signal pour four- nir le premier ou le second signal de coïncidence comme signal de validation au moyen de sélection.
4 Agencement selon la revendication 3 chacun des signaux particuliers d'adresse comprenant en outre, 10 une quatrième partie représentative du fait que le bloc d'informations spécifié par la troisième partie de chaque signal particulier d'adresse est valable ou non, ca- ractérisé en ce que le moyen d'alimentation en signal comprend: 15 un moyen répondant aux quatrièmes parties des signaux particuliers respectifs d'adresse et au signal de coïncidence pour produire le signal de validation lorsque la quatrième partie du signal spécifique d'adres- se est représentatif de la validité du bloc d'informations.
FR828221061A 1981-12-15 1982-12-15 Agencement de memoire pouvant fonctionner en antememoire et en memoire locale Expired - Lifetime FR2519460B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56200895A JPS58102381A (ja) 1981-12-15 1981-12-15 バツフアメモリ

Publications (2)

Publication Number Publication Date
FR2519460A1 true FR2519460A1 (fr) 1983-07-08
FR2519460B1 FR2519460B1 (fr) 1990-09-14

Family

ID=16432035

Family Applications (1)

Application Number Title Priority Date Filing Date
FR828221061A Expired - Lifetime FR2519460B1 (fr) 1981-12-15 1982-12-15 Agencement de memoire pouvant fonctionner en antememoire et en memoire locale

Country Status (3)

Country Link
US (1) US4580240A (fr)
JP (1) JPS58102381A (fr)
FR (1) FR2519460B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529217A1 (fr) * 1991-08-24 1993-03-03 Motorola, Inc. Antémémoire en temps réel constituée d'une mémoire puce à double usage

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015771A (ja) * 1983-07-08 1985-01-26 Hitachi Ltd ベクトルプロセッサ
JPS60142450A (ja) * 1983-12-28 1985-07-27 Fujitsu Ltd 記憶システム
JPS6184753A (ja) * 1984-10-01 1986-04-30 Hitachi Ltd バツフアメモリ
US4991081A (en) * 1984-10-31 1991-02-05 Texas Instruments Incorporated Cache memory addressable by both physical and virtual addresses
US5210833A (en) * 1985-11-08 1993-05-11 Nec Corporation System for selectively masking data in a branch address register and replacing the microinstruction address register by the masked data
US4768148A (en) * 1986-06-27 1988-08-30 Honeywell Bull Inc. Read in process memory apparatus
US5155833A (en) * 1987-05-11 1992-10-13 At&T Bell Laboratories Multi-purpose cache memory selectively addressable either as a boot memory or as a cache memory
US5184320A (en) * 1988-02-12 1993-02-02 Texas Instruments Incorporated Cached random access memory device and system
US5111423A (en) * 1988-07-21 1992-05-05 Altera Corporation Programmable interface for computer system peripheral circuit card
JPH0786847B2 (ja) * 1988-08-09 1995-09-20 松下電器産業株式会社 キャッシュメモリ
GB8823077D0 (en) * 1988-09-30 1988-11-09 Int Computers Ltd Data processing apparatus
US6092153A (en) * 1988-11-14 2000-07-18 Lass; Stanley Edwin Subsettable top level cache
JPH02226419A (ja) * 1989-02-28 1990-09-10 Sharp Corp データ配列変換制御方式
US5072422A (en) * 1989-05-15 1991-12-10 E-Systems, Inc. Content-addressed memory system with word cells having select and match bits
JPH0348951A (ja) * 1989-07-18 1991-03-01 Fujitsu Ltd アドレスモニタ装置
US5016219A (en) * 1990-02-12 1991-05-14 Vlsi Technology, Inc. Computer memory write protection circuit
US5446865A (en) * 1990-03-13 1995-08-29 At&T Corp. Processor adapted for sharing memory with more than one type of processor
US5491806A (en) * 1990-06-26 1996-02-13 Lsi Logic Corporation Optimized translation lookaside buffer slice having stored mask bits
JPH0476626A (ja) * 1990-07-13 1992-03-11 Toshiba Corp マイクロコンピュータ
JP2594695B2 (ja) * 1990-10-01 1997-03-26 日本電気株式会社 制御メモリ誤り訂正機構
US5291442A (en) * 1990-10-31 1994-03-01 International Business Machines Corporation Method and apparatus for dynamic cache line sectoring in multiprocessor systems
US5278972A (en) * 1990-11-21 1994-01-11 At&T Bell Laboratories Communication system for converting ISDN signaling protocol between local and public network having first group of mandatory elements and second group of non-mandatory elements
US5210845A (en) * 1990-11-28 1993-05-11 Intel Corporation Controller for two-way set associative cache
JP2763207B2 (ja) * 1991-04-25 1998-06-11 株式会社東芝 情報処理装置
SG52380A1 (en) 1991-09-23 1998-09-28 Intel Corp A computer system and method for executing interrupt instructions in two operating modes
JP3172214B2 (ja) * 1991-09-30 2001-06-04 富士通株式会社 状態モード設定方式
US5367659A (en) * 1991-09-30 1994-11-22 Intel Corporation Tag initialization in a controller for two-way set associative cache
US5438669A (en) * 1991-11-20 1995-08-01 Hitachi, Ltd. Data processor with improved loop handling utilizing improved register allocation
US5509139A (en) * 1993-03-22 1996-04-16 Compaq Computer Corp. Circuit for disabling an address masking control signal using OR gate when a microprocessor is in a system management mode
JP3713312B2 (ja) * 1994-09-09 2005-11-09 株式会社ルネサステクノロジ データ処理装置
US5651134A (en) * 1994-10-26 1997-07-22 Ncr Corporation Method for configuring a cache memory to store only data, only code, or code and data based on the operating characteristics of the application program
US6643765B1 (en) 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US6101590A (en) 1995-10-10 2000-08-08 Micro Unity Systems Engineering, Inc. Virtual memory system with local and global virtual address translation
US5857116A (en) * 1995-10-27 1999-01-05 Compaq Computer Corporation Circuit for disabling an address masking control signal when a microprocessor is in a system management mode
US6009504A (en) * 1996-09-27 1999-12-28 Intel Corporation Apparatus and method for storing data associated with multiple addresses in a storage element using a base address and a mask
JPH11306084A (ja) 1998-04-23 1999-11-05 Fujitsu Ltd 情報処理装置及び記憶媒体
DE60029270T2 (de) * 1999-04-16 2007-07-05 Infineon Technologies North America Corp., San Jose Dynamische Rekonfiguration des Cache-Speichers eines Mikrokontrollers
WO2001037099A1 (fr) * 1999-11-16 2001-05-25 Infineon Technologies Ag Memoire destinee a l'unite centrale d'une unite de calcul
US6725369B1 (en) * 2000-04-28 2004-04-20 Hewlett-Packard Development Company, L.P. Circuit for allowing data return in dual-data formats
US20040103272A1 (en) * 2002-11-27 2004-05-27 Zimmer Vincent J. Using a processor cache as RAM during platform initialization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2255676A1 (fr) * 1973-12-21 1975-07-18 Philips Nv
FR2472233A1 (fr) * 1979-12-14 1981-06-26 Nippon Electric Co Dispositif de commande de memoire pour systeme de traitement des donnees

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518631A (en) * 1967-01-13 1970-06-30 Ibm Associative memory system which can be addressed associatively or conventionally
JPS5226124A (en) * 1975-08-22 1977-02-26 Fujitsu Ltd Buffer memory control unit
DE2547488C2 (de) * 1975-10-23 1982-04-15 Ibm Deutschland Gmbh, 7000 Stuttgart Mikroprogrammierte Datenverarbeitungsanlage
US4045781A (en) * 1976-02-13 1977-08-30 Digital Equipment Corporation Memory module with selectable byte addressing for digital data processing system
FR2348544A1 (fr) * 1976-04-15 1977-11-10 Honeywell Bull Soc Ind Ensemble double de memoire associative
US4354232A (en) * 1977-12-16 1982-10-12 Honeywell Information Systems Inc. Cache memory command buffer circuit
JPS54128634A (en) * 1978-03-30 1979-10-05 Toshiba Corp Cash memory control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2255676A1 (fr) * 1973-12-21 1975-07-18 Philips Nv
FR2472233A1 (fr) * 1979-12-14 1981-06-26 Nippon Electric Co Dispositif de commande de memoire pour systeme de traitement des donnees

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529217A1 (fr) * 1991-08-24 1993-03-03 Motorola, Inc. Antémémoire en temps réel constituée d'une mémoire puce à double usage

Also Published As

Publication number Publication date
US4580240A (en) 1986-04-01
JPS58102381A (ja) 1983-06-17
FR2519460B1 (fr) 1990-09-14
JPS6136667B2 (fr) 1986-08-19

Similar Documents

Publication Publication Date Title
FR2519460A1 (fr) Agencement de memoire pouvant fonctionner en antememoire et en memoire locale
FR2474721A1 (fr) Dispositif de memoire d'antememoire
CA1187197A (fr) Enregistrement et controle au moyen d'une memoire segmentee
EP0034188B1 (fr) Systeme de correction d'erreurs
FR2472233A1 (fr) Dispositif de commande de memoire pour systeme de traitement des donnees
CA1185378A (fr) Modules de memoire associative avec dispositifs connexes de remise a zero
FR2582829A1 (fr) Systeme de gestion de memoire d'ordinateur
BE897586A (fr) Circuit parallele de controle de redondance cyclique
FR2664719A1 (fr) Dispositif de controle pour une memoire tampon a partitionnement reconfigurable.
FR2487548A1 (fr) Systeme de memoire avec dispositif de diagnostic
US6675171B2 (en) Memory based on a digital trie structure
BE897587A (fr) Circuit parallele de controle de redondance cyclique
EP1292889A1 (fr) Memoire eeprom securisee comprenant un circuit de correction d'erreur
US6035381A (en) Memory device including main memory storage and distinct key storage accessed using only a row address
KR19980041769A (ko) 디스크램블 방법, 스크램블 패턴 생성 회로 및 디스크 장치
JPH09500997A (ja) オーディオ品質のメモリ装置に記憶された情報のための分散ディレクトリ
JPH07112192B2 (ja) フレーム識別パターン認識方法及び装置
EP0519847B1 (fr) Carte à mémoire de comptage de données et appareil de lecture
US4852059A (en) Content addressable memory
FR2533736A1 (fr) Unite de gestion de memoire pour un ordinateur numerique
US5164577A (en) Optical recording medium with region for identifying defective written data
JPH0537676A (ja) 音楽情報の高速処理装置
FR2546319A1 (fr) Agencement de circuit capable d'empecher l'acces a une partie d'une memoire de commande lors de l'apparition d'une erreur dans cette partie
FR2605785A1 (fr) Dispositif a circuits integres a semiconducteurs comportant un microprocesseur et une memoire rom programmable
CA1092225A (fr) Central telephonique et les circuits de commande associes

Legal Events

Date Code Title Description
ST Notification of lapse