FI97506B - PCM tietoliikennejärjestelmä - Google Patents

PCM tietoliikennejärjestelmä Download PDF

Info

Publication number
FI97506B
FI97506B FI892997A FI892997A FI97506B FI 97506 B FI97506 B FI 97506B FI 892997 A FI892997 A FI 892997A FI 892997 A FI892997 A FI 892997A FI 97506 B FI97506 B FI 97506B
Authority
FI
Finland
Prior art keywords
signal
bits
gates
input
multiple bit
Prior art date
Application number
FI892997A
Other languages
English (en)
Swedish (sv)
Other versions
FI892997A0 (fi
FI97506C (fi
FI892997A (fi
Inventor
Allan David Berry
Original Assignee
Plessey Telecomm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Telecomm filed Critical Plessey Telecomm
Publication of FI892997A0 publication Critical patent/FI892997A0/fi
Publication of FI892997A publication Critical patent/FI892997A/fi
Application granted granted Critical
Publication of FI97506B publication Critical patent/FI97506B/fi
Publication of FI97506C publication Critical patent/FI97506C/fi

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/18Time-division multiplex systems using frequency compression and subsequent expansion of the individual signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Error Detection And Correction (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Optical Communication System (AREA)
  • Radio Relay Systems (AREA)
  • Special Wing (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Saccharide Compounds (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Near-Field Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)

Description

1 97506 PCM tietoliikennejärjestelmä
Esillä olevan keksinnön kohteena ovat digitaaliset tiedonsiirtojärjestelmät .
Digitaalisen tiedonvälityksen alueella käytetään laajalti binäärisiä numeroita, jotka tunnetaan yleensä nimellä "bitit" ja joiden yhteydessä kullekin numerosymbolille sallitaan vain yksi kahdesta arvosta. Määrättyjä sovellutuksia varten on kahdeksan bitin sarjat ryhmitetty yhteen "tavuksi".
Useiden identtisten kanavien siirtämiseksi yhden ainoan taajuudeltaan korkeamman suuntimen kautta on myös tavallista "limittää bitit" kustakin kanavasta, vaikka äskettäin joidenkin kansallisten ja kansainvälisten standardien yhteydessä onkin ehdotettu "tavujen limittämistä". Tässä tapauksessa taajuudeltaan korkea suunnin sisältää kahdeksan peräkkäistä bittiä ensimmäisestä syöttökanavasta, sen jälkeen kahdeksan peräkkäistä bittiä toisesta syöttökanavasta jne. On kiistatonta, että tavujen limitys vaatii kahdeksankertaisesti tilaa (esimerkiksi D-tyyppiset kaksiasentoelimet) bittien limitykseen verrattuna tyypiltään samanlaista peruskäsittelyä varten.
Esillä olevan keksinnön tarkoituksena on vähentää prosessini : käsittelyn määrää, joka on suoritettava korkeammalla taajuu- della tavujen limittämistä varten.
Esillä oleva keksintö käsittää siten digitaalisen tiedonvä-lityslaitteen pituudeltaan ennalta määrättyjen moninkertais-... ten bittisarjojen limittämistä varten useista taajuudeltaan I . samoista syöttösignaaleista yhteen ainoaan taajuudeltaan korkeampaan tulostustietovirtaan, keksinnön mukaisen laitteen käsittäessä kutakin syöttösignaalia varten tarkoitetun ensimmäisen välineryhmän pituudeltaan ennalta määrätyn moninkertaisen bittisarjan tallentamiseksi peräkkäisessä järjestyksessä sarjaan, sanottujen ryhmien ollessa asetet- 97506 2 tuina rinnakkain, välineen sanotuissa ryhmissä olevan kunkin sanotun bittisarjan lukemiseksi rinnakkain toisiin tallen-nusvälineryhmiin, jolloin sanottujen tallennettujen sarjojen sisältämät bitit ovat limitettyjä, ja välineen sanotuista toisista ryhmistä saatujen sarjaulostulojen yhdistämiseksi siten, että tulostustietovirta sisältää sanotut alkuperäiset moninkertaiset bittisarjat limitettyinä siten, että lopullisessa tulostusvirrassa yhdestä syöttösignaalista saatu moninkertainen bittisarja on erotettuna kyseisen signaalin seuraavasta moninkertaisesta bittisarjasta kunkin muun syöt-tösignaalin moninkertaisten bittisarjojen välityksellä.
Keksinnön helpommaksi ymmärtämiseksi sen erästä sovellutus-muotoa selostetaan seuraavassa esimerkin tavoin oheisiin piirustuksiin viitaten, joissa:
Kuviot 1 ja 2 esittävät lohkokaavioita kahdesta tunnetusta bittien limitysmenetelmästä;
Kuvio 3 esittää lohkokaaviota tunnetusta tavujen limitysmenetelmästä ;
Kuvio 4 esittää lohkokaaviota esillä olevan keksinnön mukaisen tavujen limitystä varten tarkoitetun laitteen eräästä sovellutusmuodosta, ja • « • ·
Kuvio 5 esittää lohkokaaviota kuvion 4 mukaisen sovellutus- • · · • · muodon eräästä muunnelmasta.
• · · • · · . . Kuviot 1 ja 2 esittävät kahta tunnettua bittien limitystä • · · ’· I" varten tarkoitettua menetelmää. Kuviossa 1 neljän syöttövir- • · · ’·* * ran IN1-IN4 bitit on limitettävä. Kukin virta syötetään yk- ·'·*: sittäisen D-tyyppisen kaksiasentoelimen Q1-Q4 yhteen sisään- menoon. Kaksiasentoelimien muihin sisäänmenoihin syötetään pääkellosta Cl nelipiirin 40 välityksellä saatu kellosignaali C4. Signaali Cl on tulostusbittitaajuudella. Piiri 40 syöttää myös signaalin cc ja sen käänteisarvon 'cc', joka esiintyy C4-pulssien takareunassa. Kaksiasentoelimien Q1-Q4 97506 3 ulostulot lähetetään NOR-veräjien ryhmään 30 ja sarjaan liitettyihin kaksiasento-elimiin.
Siten kaksiasentoelimen Q4 ulostulo lähetetään samanlaisen kaksiasentoelimen 11 yhteen sisäänmenoon, jota elintä 11 kellotetaan signaalilla Cl. Kaksiasentoelimen 11 ulostulo lähetetään NOR-veräjän 12 yhteen sisäänmenoon, tämän veräjän toisen sisäänmenon ollessa liitettynä signaaliin cc. Kaksiasentoelimen Q3 ulostulo lähetetään NOR-veräjän 13 yhteen sisäänmenoon, tämän veräjän toisen sisäänmenon ollessa liitettynä signaaliin cc, veräjien 12 ja 13 ulostulojen tullessa lähetetyiksi NOR-veräjään 14, jonka ulostulo lähetetään kaksiasentoelimen 15, joka ajastetaan signaalin Cl avulla kaksiasentoelimen 11 tavoin, yhteen sisäänmenoon. Kaksiasentoelimen Q2 ulostulo yhdistetään kaksiasentoelimen 15 ulostuloon kaksiasentoelimien Q4 ja 11 ulostulojen tavoin eli siis vastaaviin signaalien cc ja 'cc' avulla ajastettuihin NOR-veräjiin 17, 16, joiden ulostulot lähetetään toiseen NOR-veräjään 18, joka antaa syötön signaalin Cl avulla ajastettuun kaksiasentoelimeen 19. Lopullinen bittilimitetty tulostussignaali saadaan myös signaalin Cl avulla ajastetun kaksiasentoelimen 20 ulostulosta, joka on liitetty kaksi-asentoelinten Q1 ja 19 ulostuloihin NOR-veräjien 21, 22, 23 välityksellä, jotka kaikki toimivat kahden edellä selostetun NOR-veräjäsarjän kaltaisella tavalla. Yhteenvetona voidaan ; sanoa, että kyseessä on rinnakkaiskuormitus, kun cc on ai- • » haalla ja sarjasiirto, kun cc on alhaalla.
• · • · · • · « • ·
Kuvion 2 mukaisessa sovellutusmuodossa neljän kaksiasento- . . elimen Q1-Q4 ulostulot lähetetään vastaavien NOR-veräjien • · · • · · l,,' 32, 33, 34, 35 muodostamaan ryhmään, johon syötetään signaali * lit CC1, CC2, CC3 ja CC4 nelipiiristä 40.
• · · • · · • · Näiden neljän NOR-veräjän ulostulot lähetetään neljällä si-säänmenolla varustettuun NOR-veräjään 36, jonka ulostulo lähetetään signaalin Cl avulla ajastettuun kaksiasentoelimeen 3 7.
97506 4
Kuvion 2 esittämä menetelmä tarjoaa kaksiasentoelimien vähäisemmän määrän sisältämän edun kuvion 1 mukaiseen menetelmään verrattuna, sen haittana ollessa kuitenkin neljällä sisäänmenolla varustetun veräjän 36 käyttö. Yleensä N:n si-säänmenon yhteydessä olisi käytettävä N-sisäänmenoilla varustettua veräjää tämän menetelmän tarkaksi noudattamiseksi, mutta muunnelmat ovat kuitenkin mahdollisia veräjäkohtaisten sisäänmenojen määrän vähentämiseksi käyttämällä enemmän veräjiä ja kaksiasentoelimiä. Kuvioiden 1 ja 2 mukaiset ajas-tuskaaviot esittävät vain nimellisaikoja havainnollisuuden vuoksi.
Kuvio 3 esittää tavujen limitystä varten tarkoitettua tunnettua menetelmää, jonka yhteydessä käytetään kuvion 1 kaltaisia periaatteita. Tällöin on oletettu, että sisäänmeno-virrat IN1-IN4 on jo tahdistettu tavujen suhteen ja että käytössä on väline kahdeksikkopiirin tahdistamiseksi tavu-ajastuksen kanssa. Kaikissa tapauksissa menetelmät sisältävät neljä sisäänmenokanavaa esimerkin vuoksi.
Kuvion 3 mukaisessa sovellutusmuodssa yksinkertaiset D-tyyp-piset kaksiasentoelimet Q1-Q4 on korvattu sarjamaisesti liitettyjen kaksiasentoelimien muodostamilla neliryhmillä tai -sarjoilla, näiden elinten ollessa Q1-Q8 sisäänmenoa N1 varten, Q9-Q16 sisäänmenoa IN2 varten jne. Kaikki nämä kaksi- ; asentoelimet ajastetaan signaalin C4 avulla. Siten, kun täy- • · dellinen tavu on vastaanotettu kustakin sisäänmenosta, INI-signaalin ensimmäinen bitti tallennetaan Qlteen, toinen • · « Q2:een jne. Samalla tavoin IN2:ta varten ensimmäinen bitti . . tallennetaan Q9:ään, toinen Q10:een jne.
• · · • · · • · 97506 5 tetty suoraan ryhmässä 50 olevan 32. kaksiasentoelimen si-säänmenoon.
Kukin ryhmässä 50 oleva kaksiasentoelin on, ulostuloelintä lukuunottamatta, liitetty kolmeen NOR-veräjään täysin samalla tavoin kuin kuvion 1 esittämien NOR-veräjien yhteydessä. NOR-veräjiä on merkitty numerolla 52 ja ensimmäinen NOR-veräjäpari kussakin kolmen parin muodostamassa sarjassa on liitetty vastaavasti signaaliin cc ja sen käänteissignaaliin 'cc', jotka signaalin C4 avulla toimiva kahdeksikkopiiri 53 synnyttää.
Tavujen limitysmenetelmä kuvion 2 mukaisia periaatteita käyttäen on ilmeinen, mutta sitä ei kuitenkaan selosteta yksityiskohtaisesti tässä yhteydessä.
Loogisten käsittelypiirien toteutus käytännössä edellyttää erilaisten loogisten elementtien ajastusviiveiden oikeaa sovittamista, D-tyyppisiä kaksiasentoelimiä tarkoitettujen asetus- ja pitoaikojen säätäminen mukaanlukien. Erityisesti kaikkien edellä mainittujen piirien sovitus edellyttää sitä, että kaikkien kuvioissa 1-3 esitettyjen elementtien sallitut aikaviiveet suhteutetaan ulostulosyrabolinopeuden, siis ly-hyimmän toistoajän kanssa.
; Tavujen limityksen yhteydessä olisi ilmeisesti edullista, • · jos tämän kriteerion täyttämiseksi suoritettavan käsittelyn määrää voitaisiin vähentää. Kuvio 4 esittää tätä varten käy-• · · ** • ♦ tettyä periaatetta, nimittäin sitä, että syöttökanavien bi- . . tit vaihdetaan keskenään käyttäen loogisia prosesseja, joi- « · · den ajastustoleranssit on suhteutettu ainoastaan syöttö-’·] * nopeuteen, ennen bittien lopullista limittämistä, käyttämäl- :***: lä kuvion 1 tai 2 kaltaista yksinkertaista johdotusta. Tavu- tallennusten vaiheet on numeroitu käänteisessä järjestyksessä bittijärjesteyksen havainnollistamiseksi kussakin syöttöjä ulostulokanavassa.
Kuten kuviosta 4 voidaan havaita, syötetään kukin syöttösig-naali IN1-IN4 vastaavaan kahdeksan D-tyyppisen kaksiasento- 97506 6 elimen muodostamaan ryhmään tai sarjaan, joita on merkitty numeroilla 10, 11, 12 ja 13. Kukin ryhmä tallentaa sitten tavun, jonka ensimmäinen bitti on syötetty kanavasta INI elimessä Ql, toinen bitti kanavasta INI elimessä Q2 jne. Samalla tavoin IN2:n ensimmäinen bitti on esitetty elimessä Q9. Kukin näistä ryhmistä on samanlainen kuin kuvion 3 esittämä ryhmä Q1-Q8. Tässä tapauksessa kuitenkin ryhmien 10-13 sisältö syötetään rinnakkain neljään lisäpiiriryhmään tai -sarjaan 90-93. Vain ryhmä 90 on esitetty yksityiskohtaisesti, koska ryhmät 91, 92 ja 93 ovat identtisiä sen suhteen. Ryhmä 90 käsittää kahdeksan D-tyyppisen kaksiasento- elimen 101, 102,..... 108 muodostaman sarjan (vain kolme elintä on esitetty). Ryhmä sisältää myös seitsemän NOR-veräjäsarjaa 111-118, kunkin sarjan käsittäessä kolme NOR-veräjää liitettyinä tarkalleen samalla tavoin kuin kuvioiden 1 ja 3 esittämät NOR-veräjät ja kaksiasentoelimet, jolloin kunkin sarjan ensimmäiseen NOR-veräjäpariin syötetään vastaavasti signaali cc ja sen käänteissignaali 'cc', jotka saadaan kahdeksikkolaskurista 120. Kuten kuviosta 4 näkyy, sarjan 118 ensimmäinen NOR-veräjä vastaanottaa kaksiasento-elimen Ql ulostulon, sarjan 112 ensimmäinen NOR-veräjä kak-siasentoelimen Q21 ulostulon jne., kunnes sarjan 111 ensimmäinen NOR-veräjä vastaanottaa ryhmän 13 kaksiasentoelimen Q29 ulostulon. Kaikki nämä ensimmäiset NOR-veräjät vastaanottavat signaalin cc toisessa sisäänmenossaan. Kunkin sarjan toinen NOR-veräjä vastaanottaa signaalin 'cc' sarjan edelli- ;’j*; sen kaksiasentoelimen yhdessä sisäänmenossa ja ulostulossa.
♦ · • · · • · » Tämän toiminnan tuloksena on se, että ryhmä 90 sisältää kah- ^ . deksan bittiä Ql, Q5, Q9, Q13, Q17, Q21, Q25 ja Q29, ryhmä • ♦ ♦ 91 bitit Q2, Q6 jne. Neljästä syöttökanavasta saadut bitit
• I
*·[ * on siten limitetty tietyssä järjestyksessä. Neljän ryhmän : **: 90-93 sisällöt luetaan sitten ja limitetään piirin 20 väli tyksellä, joka vastaa kuvion 1 tai 2 esittämää piiriä 30 tai 31. Voidaan havaita, että bittien limitys näissä neljässä ryhmässä, jota seuraa näiden ryhmien ulostulojen limittäminen, limittää tehokkaasti tavut neljässä syöttötietokanavas-sa.
97506 7
Kuvio 5 esittää luonteeltaan rajoittamattomana lisäesimerkkinä tästä periaatteesta bittien vaihtomenetelmän, jota voidaan käyttää tavujen tehokkaan limityksen saavuttamiseksi kuuttatoista syöttökanavaa varten käyttäen bittien kaksivaiheista limitystä lopullisen käsittelynopeuden saavuttamiseksi .
Kuviossa 5 esitetty sovellutusmuoto käsittää 16 ryhmää 201-216, joihin kaikkiin liittyy yksi ainoa tulosignaali IN1-IN16. Kukin näistä ryhmistä on identtinen kuvion 3 esittämien 8-sarjaliitännäisten kaksiasentoelinten Q1-Q8 muodostaman ryhmän sekä kuvion 4 esittämien ryhmien 10-13 kanssa. Näiden ryhmien 201-216 rinnakkaiset ulostulot lähetetään kuuteentoista ryhmään 221-236, joista jokainen on identtinen kuvion 4 esittämien ryhmien 90-93 kanssa. Tapa, jolla tulevat bitit on järjestetty näissä ryhmissä 221-236, on esitetty numeromatriisien avulla.
Kunkin ryhmän 221-236 viimeisen kaksiasentoelimen sarjamainen ulostulo lähetetään yhteen neljästä ryhmästä 240-243, joista jokainen on täysin identtinen joko kuvion 1 tai kuvion 2 esittämän piirin kanssa.
Kunkin ryhmän 240-243 ulostulot lähetetään yhteen ainoaan ryhmään 250, joka on identtinen ryhmän 240 kanssa. On sel-; vää, että syöttösignaalien sisältämien bittien tämän jälkeen i · tapahtuva limitys johtaa lopulta tavujen limitykseen lopul-lisessa tulostussignaalissa.
• · ·
• I
. Edellä on selostettu tulosignaalien tavujen limitystä. On • · · kuitenkin selvää, että kuvioiden 4 ja 5 yhteydessä seloste- • · c ‘ tun laitteen perusperiaatteita voitaisiin soveltaa myös moninkertaisiin bittisarjoihin, joiden pituus on muu kuin kahdeksan bittiä.

Claims (6)

97506 8
1. Digitaalinen tietoliikennelaite pituudeltaan ennalta määrättyjen moninkertaisten bittisarjojen limitystä varten useista taajuudeltaan samoista syöttösignaaleista yhteen ainoaan taajuudeltaan korkeampaan tulostustietovirtaan, sanotun laitteen käsittäessä kutakin syöttösignaalia varten tarkoitetun ensimmäisen välineryhmän (10-13) kunkin pituudeltaan ennalta määrätyn moninkertaisen bittisarjan peräkkäistä sarjatallennusta varten, sanottujen ensimmäisten vä-lineryhmien ollessa asetettuina rinnakkain, tunnettu siitä, että sanottu laite käsittää välineen kunkin sanottuihin ensimmäisiin välineryhmiin tallennetun sanotun bittisarjan lukemiseksi rinnakkain toisiin tallennusvälineryhmiin (90-93) sanottujen tallennettujen sarjojen sisältämien bittien ollessa limitettyinä, ja välineen (20) sanottujen toisten ryhmien sarjaulostulojen yhdistämiseksi siten, että tulos-tustietovirta sisältää sanotut alkuperäiset bittisarjat limitettyinä, jolloin yhdestä syöttösignaalista saatu moninkertainen bittisarja on lopullisessa tulostusvirrassa erotettuna kyseisen signaalin seuraavasta moninkertaisesta bittisarjasta kustakin muusta syöttösignaalista saatujen moninkertaisten bittisarjojen välityksellä.
2. Anordning enligt patentkrav 1, kännetecknad vidare av att varje första uppsättning (10-13) avsedd för lagring av multibitserier omfattar flera seriekopplade dubbelpositions-organ (Q1-Q8), vilkas antal motsvarar antalet bitar i nämnda pä förhand bestämda bitserie.
2. Patenttivaatimuksen 1 mukainen laite, tunnettu lisäksi siitä, että kukin moninkertaisten bittisarjojen tallentamis- *· ” ta varten tarkoitettu ensimmäinen ryhmä (10-13) käsittää • · · V · useita sarjaan liitettyjä kaksiasentoelimiä (Q1-Q8), joiden • « määrä vastaa bittien lukumäärää sanotussa ennalta määrätyssä bittisarjassa. • · · « * « · ·
3. Anordning enligt patentkrav 2, kännetecknad vidare av att lagringsorganets varje nämnda andra uppsättning (90-93) omfattar flera dubbelpositionsorgan (101-108) seriekopplade med förmedling av första grinduppsättningar (111-118), varvid antalet dubbelpositionsorgan i respektive nämnda andra uppsättning motsvarar antalet bitar i nämnda pä förhand bestämda bitserie.
3. Patenttivaatimuksen 2 mukainen laite, tunnettu lisäksi * · · ' siitä, että tallennusvälineen kukin sanottu toinen ryhmä • · · (90-93) käsittää useita kaksiasentoelimiä (101-108) liitettyinä sarjaan ensimmäisten veräjäsarjojen (111-118) välityksellä, kussakin sanotussa toisessa ryhmässä olevien kaksi-asentoelimien määrän vastatessa bittien lukumäärää sanotussa ennalta määrätyssä bittisarjassa. 97506 9
4. Anordning enligt patentkrav 3, kännetecknad av att respektive nämnda första grindserie omfattar ett NOR-grindpar (111-118), vars utgängar mätäs i en tredje NOR-grind, vars ’· *: utgäng anslutits tili ingängen av följande dubbelpositions- :.· · organ (101-108) i nämnda andra uppsättning (90-93). • · • · * * · • ·
4. Patenttivaatimuksen 3 mukainen laite, tunnettu siitä, että kukin sanottu ensimmäinen veräjäsarja käsittää NOR-ve-räjäparin (111-118), jonka ulostulot syötetään kolmanteen NOR-veräjään, jonka ulostulo on liitetty sanotun toisen ryhmän (90-93) seuraavan kaksiasentoelimen (101-108) sisään-menoon.
5. Anordning enligt patentkrav 4, kännetecknad vidare av : att paret av NOR-grindar som ingär i respektive grindserie i * I I .'j·. sinä motsvarande ingängar tar emot utgängarna (Q1-Q8) av . ·. dubbelpositionsorganen som ingär i de olika serierna i nämn- • · * : da första lagringsorganuppsättningar (10-13), utgängarna av det nästsista dubbelpositiosnorganet i den andra uppsätt-ningen samt tidsinställningssignalerna (cc, cc), varvid den tidsinställningssignal (cc) ingängen tili en grind i NOR- 97506 11 grindparet mottagit är omvänd mot den tidsinställningssignal (cc) den andra NOR-grinden i ifrägavarande par mottagit.
5. Patenttivaatimuksen 4 mukainen laite, tunnettu lisäksi siitä, että kunkin veräjäsarjan sisältämien NOR-veräjien muodostama pari vastaanottaa vastaavissa sisäänmenoissaan sanottujen ensimmäisten tallennusvälinesarjojen (10-13) eri sarjojen sisältämien kaksiasentoelimien ulostulot (Q1-Q8), toisen ryhmän viimeisen edeltävän kaksiasentoelimen ulostulot sekä ajastussignaalit (cc, cc), NOR-veräjäparin yhden veräjän sisäänmenon vastaanottaman ajastussignaalin (cc) ollessa käänteinen kyseisen parin toisen NOR-veräjän vastaanottamaan ajastussignaaliin (cc) verrattuna.
6. Patenttivaatimuksen 5 mukainen laite, tunnettu lisäksi siitä, että väline (20) sanottujen toisien ryhmien tulos-tussarjojen yhdistämiseksi käsittää useita kaksiasentoelimiä (11-19) liitettyinä sarjaan toisen veräjäsarjan välityksellä, sanottujen kaksiasentoelimien määrän vastatessa sanottujen toisten ryhmien lukumäärää. • · · I..* Patentkrav • · · l . 1. Digital datakommunikationsanordning för överlappning av • · · *·'·' multibitserier med pä förhand bestämd längd ur flera in- gängssignaler med samma frekvens i ett enda utdataflöde med högre frekvens, varvid nämnda anordning omfattar en första : uppsättning organ (10-13) för respektive ingängssignal för : .·. successiv serielagring av varje multibitserie med pä förhand bestämd längd, varvid nämnda första organuppsättningar är placerade parallellt, kännetecknad av att nämnda anordning omfattar ett organ för att avläsa varje nämnda bitserie lag-rad i nämnda första organuppsättningar parallellt i andra lagringsorganuppsättningar (90-93), varvid de bitar som in- 97506 10 gär i nämnda lagrade serier överlappas, och ett organ (20) för att kombinera serieutgängarna av nämnda andra grupper sä att utdataflödet innehäller nämnda ursprungliga bitserier överlappande, varvid en multibitserie som erhälls ur en in-gängssignal i det slutliga utflödet är skild frän följande multibitserie i ifrägavarande signal med förmedling av mul-tibitserier som erhällits frän varje övrig ingängssignal.
6. Anordning enligt patentkrav 5, kannetecknad vidare av att organet (20) för att kombinera utserierna av nämnda andra uppsättningar omfattar flera dubbelpositionsorgan (11-19) som är seriekopplade med förmedling av en andra grindserie, varvid antalet av nämnda dubbelpositionsorgan motsvarar an-talet nämnda andra uppsättningar. ' 1» • · «M * · • · 9 k 4 f « · · • % 4 · m * · « • « /1 i * « > • V P < I « i » I f
FI892997A 1988-06-20 1989-06-19 PCM tietoliikennejärjestelmä FI97506C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8814584 1988-06-20
GB888814584A GB8814584D0 (en) 1988-06-20 1988-06-20 Pcm communication system

Publications (4)

Publication Number Publication Date
FI892997A0 FI892997A0 (fi) 1989-06-19
FI892997A FI892997A (fi) 1989-12-21
FI97506B true FI97506B (fi) 1996-09-13
FI97506C FI97506C (fi) 1996-12-27

Family

ID=10638989

Family Applications (1)

Application Number Title Priority Date Filing Date
FI892997A FI97506C (fi) 1988-06-20 1989-06-19 PCM tietoliikennejärjestelmä

Country Status (13)

Country Link
US (1) US5072446A (fi)
EP (1) EP0348074B1 (fi)
JP (1) JPH0783332B2 (fi)
CN (1) CN1020230C (fi)
AT (1) ATE115344T1 (fi)
CA (1) CA1323457C (fi)
DE (1) DE68919760T2 (fi)
DK (1) DK304889A (fi)
ES (1) ES2064443T3 (fi)
FI (1) FI97506C (fi)
GB (2) GB8814584D0 (fi)
GR (1) GR3015311T3 (fi)
PT (1) PT90918B (fi)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8905533D0 (en) * 1989-03-10 1989-04-19 Plessey Telecomm Pcm communication system
US5555267A (en) * 1993-07-30 1996-09-10 Burke, Jr.; George E. Feedforward control system, method and control module
EP2131584A1 (en) * 2008-05-05 2009-12-09 Alpha Networks Inc. Interface converting circuit
JP6745129B2 (ja) * 2016-03-31 2020-08-26 ザインエレクトロニクス株式会社 信号多重化装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995119A (en) * 1975-05-30 1976-11-30 Gte Automatic Electric Laboratories Incorporated Digital time-division multiplexing system
US4205200A (en) * 1977-10-04 1980-05-27 Ncr Corporation Digital communications system utilizing controllable field size
US4486880A (en) * 1982-12-09 1984-12-04 Motorola, Inc. Output multiplexer having one gate delay
US4593390A (en) * 1984-08-09 1986-06-03 Honeywell, Inc. Pipeline multiplexer
US4685101A (en) * 1984-12-20 1987-08-04 Siemens Aktiengesellschaft Digital multiplexer for PCM voice channels having a cross-connect capability
NL8501256A (nl) * 1985-05-03 1986-12-01 Philips Nv Geintegreerde electronische multiplex-schakeling en geintegreerde electronische schakeling met een dergelijke multiplex-schakeling.
US4924459A (en) * 1985-08-26 1990-05-08 At & T Bell Laboratories Digital transmission interconnect signal
US4881224A (en) * 1988-10-19 1989-11-14 General Datacomm, Inc. Framing algorithm for bit interleaved time division multiplexer
GB8905533D0 (en) * 1989-03-10 1989-04-19 Plessey Telecomm Pcm communication system

Also Published As

Publication number Publication date
DE68919760T2 (de) 1995-04-27
JPH02141139A (ja) 1990-05-30
FI892997A0 (fi) 1989-06-19
PT90918A (pt) 1989-12-29
GB2221125B (en) 1992-09-30
CN1020230C (zh) 1993-03-31
FI97506C (fi) 1996-12-27
DE68919760D1 (de) 1995-01-19
EP0348074A2 (en) 1989-12-27
EP0348074A3 (en) 1991-09-04
GR3015311T3 (en) 1995-06-30
CN1038735A (zh) 1990-01-10
PT90918B (pt) 1994-06-30
FI892997A (fi) 1989-12-21
GB2221125A (en) 1990-01-24
EP0348074B1 (en) 1994-12-07
JPH0783332B2 (ja) 1995-09-06
CA1323457C (en) 1993-10-19
AU619304B2 (en) 1992-01-23
ATE115344T1 (de) 1994-12-15
GB8814584D0 (en) 1988-07-27
DK304889D0 (da) 1989-06-20
DK304889A (da) 1989-12-21
ES2064443T3 (es) 1995-02-01
GB8913077D0 (en) 1989-07-26
US5072446A (en) 1991-12-10
AU3641989A (en) 1989-12-21

Similar Documents

Publication Publication Date Title
US4685101A (en) Digital multiplexer for PCM voice channels having a cross-connect capability
US4805165A (en) Time division multiplex data transmission method and apparatus
US5398241A (en) High speed asynchronous multiplexer demultiplexer
US3794768A (en) Cross-office connecting scheme for interconnecting multiplexers and central office terminals
FI97506B (fi) PCM tietoliikennejärjestelmä
US5056087A (en) Pcm communication system
EP0312260A2 (en) A high-speed demultiplexer circuit
GB1458032A (en) Conference circuits for use in telecommunications systems
EP0121994B2 (en) Television signal processing apparatus
USRE29215E (en) Cross-office connecting scheme for interconnecting multiplexers and central office terminals
CA2042298C (en) Data transfer connection between a primary device and a plurality of secondary devices with a reduced number of links
JPH11145925A (ja) 時分割多重/分離方法及び装置並びに時分割分離方法 及び装置
US5412657A (en) Variable resolution time slot interchange circuit
US4488295A (en) Alarm immune program signal
JPS62112430A (ja) チヤネルパルス発生装置
US3840702A (en) Signal distribution system
KR100204062B1 (ko) 저속 데이타 프레임 위상 정렬기
US4160876A (en) Modular multiplex/demultiplex apparatus
KR20000046213A (ko) 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치
EP0488572A2 (en) Phase aligner
JP3377962B2 (ja) Sdhフレーム信号カウンタ回路
JPH08274820A (ja) 伝送路符号化回路と伝送路復号化回路
JPS62151023A (ja) 多段分周バイナリ・カウンタ
JPH11511603A (ja) テスト回路を備えたマルチチャネル伝送システム
JPH03106223A (ja) カウンタ回路

Legal Events

Date Code Title Description
BB Publication of examined application
MM Patent lapsed
MM Patent lapsed

Owner name: GPT LIMITED