FI96551B - Förfarande och anordning för symmetrering av en klocksignal - Google Patents
Förfarande och anordning för symmetrering av en klocksignal Download PDFInfo
- Publication number
- FI96551B FI96551B FI935225A FI935225A FI96551B FI 96551 B FI96551 B FI 96551B FI 935225 A FI935225 A FI 935225A FI 935225 A FI935225 A FI 935225A FI 96551 B FI96551 B FI 96551B
- Authority
- FI
- Finland
- Prior art keywords
- clock signal
- pulse
- voltage
- edge
- balanced
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000004146 energy storage Methods 0.000 claims 1
- 230000005284 excitation Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Mobile Radio Communication Systems (AREA)
Claims (5)
1. Förfarande för symmetrering av en klocksignal, kännetecknat av att vid den stigande eller 5 sjunkande kanten pA varje puis för den klocksignal (Fin), som skall symmetreras, alstras den första kanten pA den motsvarande symmetrerade klocksignalens (Fout) puis, den symmetrerade klocksignalens pulsförhAllande mäts och pA basen av det matta pulsförhAllandet regleras medelst en 10 regleringsslinga (R6, C2, A) en tidskonstanskrets (Rl, Cl), som ställer in den andra kanten pA puisen för den symmetrerade klocksignalen, pA s A sätt att den andra kanten pA den symmetrerade klocksignalens (Fout) puis läg-ger sig pA det önskade stället i den symmetrerade klock-15 signalen.
2. Förfarande enligt patentkrav 2, kännetecknat av att den spänning (Vd), som represente-rar pulsförhAllandet för den i regleringsslingan (R6, C2, A) symmetrerade klocksignalen (Fout), jämförs med en 20 pA förhand bestämd spänning (Vref), och för tidskonstans- kretsen (Rl, Cl) alstras en styrspänning (Vadj), vars mag-nitud beror pA längden pA den alstrade klocksignalens (Fout) 1-tillstAnd i förhAllande tili längden pA dess 0-tillstAnd. ”25
3. Anordning för symmetrering av en klocksignal, som skall symmetreras, varvid anordningen omfattar en integrator för alstring av en spänning, som är propor-tionell mot den symmetrerade klocksignalens pulsförhAl-lande, kännetecknad av att den ytterligare 30 omfattar: - en tidskonstanskrets (Rl, Cl), som har en för-änderlig utspänning, - ett pulsalstringsorgan (IC), som som svar pA den symmetrerade puls (Fin), som letts tili pulsalst- 35 ringsorganet (IC), alstrar den första kanten pA den sym- « II: 9 9655 metrerade puisen (Fout) och som svar p4 att den till puls-alstringorganet (IC) ledda föränderliga utspänningen (R) n4r ett triggervärde, bildar den andra kanten pä den symmetrerade puisen, 5. alstringsorgan (A, R2, R3) för styrspänning, varvid alstringsorganets (A, R2, R3) utgäng är kopplad tili tidskonstanskretsen (Rl, Cl) p4 sä sätt att styr-spänningen (Vadj) bestämmer den föränderliga utspänningens (R) förändringshastighet, varvid pulsens andra kant pä 10 basen av nämnda styrspänning (Vadj) lägger sig sä att en symmetrerad klocksignal bildas.
4. Anordning enligt patentkrav 3, k ä n n e -tecknad av att alstringsorganet för styrspän-ningen är en förstärkare (A), varvid den fr&n förstärka- 15 rens (A) utgäng erhällna styrspänningen (Vadj) förändras som svar p4 skillnaden mellan den mot puisen proportio-nella spänningen (Vd) och en referensspänning (Vref), vil-ka letts tili förstärkaren (A).
5. Anordning enligt patentkrav 3, kanne- 20 tecknad av att tidskonstanskretsen omfattar ett energilagrande organ (Cl) kopplat p4 sä sätt att styr-spänningens alstringsorgan urladdar det energilagrande organets (Cl) spanning fr4n och med det ögonblick d4 den första pulskanten alstras frän dess maximivärde mot 25 styrspänningen (Vadj), och frän och med det ögonblick dä den andra pulskanten alstras kopplas det energilagrande organet (Cl) tili pulsalstringsorganet (IC), som laddar nämnda organ (Cl) sä att nämnda utspänning stiger tili sitt maximivärde. •
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI935225A FI96551C (sv) | 1993-11-24 | 1993-11-24 | Förfarande och anordning för symmetrering av en klocksignal |
| PCT/FI1994/000525 WO1995015030A1 (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
| AU81465/94A AU680066C (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
| US08/649,721 US5786718A (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
| CN94194273A CN1092422C (zh) | 1993-11-24 | 1994-11-24 | 使时钟信号对称化的方法和装置 |
| EP95900786A EP0775387A1 (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI935225A FI96551C (sv) | 1993-11-24 | 1993-11-24 | Förfarande och anordning för symmetrering av en klocksignal |
| FI935225 | 1993-11-24 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI935225A0 FI935225A0 (sv) | 1993-11-24 |
| FI935225L FI935225L (sv) | 1995-05-25 |
| FI96551B true FI96551B (sv) | 1996-03-29 |
| FI96551C FI96551C (sv) | 1996-07-10 |
Family
ID=8539003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI935225A FI96551C (sv) | 1993-11-24 | 1993-11-24 | Förfarande och anordning för symmetrering av en klocksignal |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5786718A (sv) |
| EP (1) | EP0775387A1 (sv) |
| CN (1) | CN1092422C (sv) |
| FI (1) | FI96551C (sv) |
| WO (1) | WO1995015030A1 (sv) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060922A (en) * | 1998-02-20 | 2000-05-09 | Industrial Technology Research Institute | Duty cycle control buffer circuit with selective frequency dividing function |
| US6088415A (en) * | 1998-02-23 | 2000-07-11 | National Semiconductor Corporation | Apparatus and method to adaptively equalize duty cycle distortion |
| US6445219B1 (en) * | 1999-02-08 | 2002-09-03 | Siemens Aktiengesellschaft | Method and circuit configuration for converting a frequency signal to a DC voltage |
| DE19927903A1 (de) * | 1999-06-18 | 2000-12-28 | Bosch Gmbh Robert | Vorrichtung zum Betreiben einer Last |
| US20070024338A1 (en) * | 2005-07-28 | 2007-02-01 | Altera Corporation, A Corporation Of Delaware | Circuitry and methods for programmably adjusting the duty cycles of serial data signals |
| US20080136468A1 (en) * | 2006-12-06 | 2008-06-12 | Dandan Li | Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll |
| CN101087132B (zh) * | 2007-07-10 | 2010-05-19 | 中国人民解放军国防科学技术大学 | 基于相位合成的时钟50%占空比调节方法 |
| CN106921370B (zh) * | 2017-02-20 | 2021-04-13 | 江苏旭微科技有限公司 | 时钟信号的占空比调整电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4449102A (en) * | 1982-03-15 | 1984-05-15 | Bell Telephone Laboratories, Incorporated | Adaptive threshold circuit |
| JPH01307312A (ja) * | 1988-05-23 | 1989-12-12 | Advanced Micro Devicds Inc | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 |
| US4959557A (en) * | 1989-05-18 | 1990-09-25 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
| DE4020977A1 (de) * | 1990-07-02 | 1992-01-16 | Broadcast Television Syst | Schaltungsanordnung zur erzeugung eines symmetrischen impulssignals |
-
1993
- 1993-11-24 FI FI935225A patent/FI96551C/sv active
-
1994
- 1994-11-24 US US08/649,721 patent/US5786718A/en not_active Expired - Fee Related
- 1994-11-24 EP EP95900786A patent/EP0775387A1/en not_active Withdrawn
- 1994-11-24 CN CN94194273A patent/CN1092422C/zh not_active Expired - Fee Related
- 1994-11-24 WO PCT/FI1994/000525 patent/WO1995015030A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU8146594A (en) | 1995-06-13 |
| FI96551C (sv) | 1996-07-10 |
| CN1136371A (zh) | 1996-11-20 |
| WO1995015030A1 (en) | 1995-06-01 |
| CN1092422C (zh) | 2002-10-09 |
| FI935225L (sv) | 1995-05-25 |
| AU680066B2 (en) | 1997-07-17 |
| FI935225A0 (sv) | 1993-11-24 |
| EP0775387A1 (en) | 1997-05-28 |
| US5786718A (en) | 1998-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI96551B (sv) | Förfarande och anordning för symmetrering av en klocksignal | |
| CN111224636B (zh) | 超低功率、实时时钟发生器和抖动补偿方法 | |
| CN114337607B (zh) | 一种时钟信号占空比修调电路 | |
| US7106140B2 (en) | Calibratable phase-locked loop | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| KR100417752B1 (ko) | 고주파신호의주파수변조방법및장치 | |
| US5343167A (en) | One-shot control circuit for tracking a voltage-controlled oscillator | |
| US3641461A (en) | Temperature compensated crystal oscillator | |
| CN105227179B (zh) | 振荡电路 | |
| JPS5458467A (en) | Electronic watch | |
| FI87868B (fi) | Slingfilter foer en frekvenssyntetisator | |
| JPH10501108A (ja) | 位相固定ループを制御する方法および位相固定ループ | |
| AU680066C (en) | Method and device for symmetrizing a clock signal | |
| JP2006270424A (ja) | 基準信号に基づいて信号を発生させる発振装置 | |
| CN210469271U (zh) | 应用于锁相环系统的锁相加速电路及锁相环系统 | |
| RU2849752C1 (ru) | Устройство фазовой автоподстройки частоты | |
| TWI902176B (zh) | 開關頻率同步電路、方法及開關電源 | |
| KR100970916B1 (ko) | 위상 동기 루프의 루프-필터의 튜닝 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| SU455454A1 (ru) | Синхронный фильтр | |
| JPH02290332A (ja) | 位相ロックループ回路 | |
| KR100537877B1 (ko) | 컨트롤러 내장형 디지탈 위상 동기 루프_ | |
| JPS63174427A (ja) | 周波数可変発振装置 | |
| JPS54129959A (en) | Phase lock loop circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application |