FI89847C - Behandlingskrets foer en serieformad digital signal - Google Patents
Behandlingskrets foer en serieformad digital signal Download PDFInfo
- Publication number
- FI89847C FI89847C FI871113A FI871113A FI89847C FI 89847 C FI89847 C FI 89847C FI 871113 A FI871113 A FI 871113A FI 871113 A FI871113 A FI 871113A FI 89847 C FI89847 C FI 89847C
- Authority
- FI
- Finland
- Prior art keywords
- input
- sample
- output
- input terminal
- register
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/3816—Accepting numbers of variable word length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49994—Sign extension
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Communication Control (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Information Transfer Systems (AREA)
- Color Television Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
1 89047
Sarjamuotoisen digitaalisen signaalin käsittelypiiristö Tämä keksintö liittyy piiristöon digitaalisten signaalien käsittelemiseksi, jotka esiintyvät sarjamuotoisina 5 monibittisinä sanoina tai näytteinä.
Viime aikaiset edistysaskeleet integroidussa piiri- teknologiassa ovat voimistaneet suuntausta muuttaa analogisia signaalinkäsittelyjärjestelmiä digitaalisiksi signaalinkäsittelyjärjestelmiksi. Yllykkeenä tälle suuntaukselle on 10 suurempi järjestelmän luotettavuus, harvemmat järjestelmä- osat ja mahdollisuus yksinkertaistettuun automaattiseen asennukseen ja parametrien asetteluun. Erityisiä esimerkkejä ovat digitaaliset televisiovastaanottimet ja CD-levysoittimet.
Yleisesti digitaalisia käsittelyjärjestelmiä on kahta 15 tyyppiä, sarjatyyppisiä ja rinnakkaistyyppisiä. Rinnakkais-tyyppiset järjestelmät kykenevät käsittelemään kaistanleveydeltään laajempia signaaleja, mutta ne vaativat laajemman laitteiston kun taas sarjamuotoiset järjestelmät ovat yleisesti yksinkertaisempia, mutta signaalin kaistanleveydeltä 20 rajoitettuja (ainakin edullisia kuluttajasovellutuksia varten) . Tämän hetkistä digitaalista signaalinkäsittelyä ajatellen videosignaalien kaistanleveys edellyttää, että digitaaliset videojärjestelmät toteutetaan rinnakkaismuotoisella tekniikalla. Kuitenkin äänisignaalien kaistanleveys on esi-25 merkiksi riittävän kapea salliakseen sarjamuotoisen digitaalisen käsittelyn.
Sarjamuotoiset digitaaliset signaalit ovat monibitti-siä binäärisiä näytteitä tietyn näytteen vastaavien bittien esiintyessä jaksottaisesti ajan suhteen, vähiten merkitsevän •30 bitin (LSB) esiintyessä ensin ja merkitsevimmän bitin (MSB) tai merkkibitin esiintyessä viimeksi. Näyte on binääriluku, joka edustaa signaalin amplitudia. Digitaalisessa sarjamuotoisessa käsittelyjärjestelmässä näytteet käsitellään arit-meettisesti. Signaalin vahvistus tai vaimennus vastaa näyt-- 35 teen kertomista ja vastaavasti jakamista. Kertominen kahden 2 8 Ί Ρ ,1 7 potensseilla kasvattaa bittien lukumäärää vastaavassa näytteessä yhdellä bitillä kutakin kahden potenssia kohden ja jakaminen oleellisesti vähentää bittien lukumäärää näytteessä. Kahden N-bittisen näytteen tulo on 2N-bittinen näy-5 te. Kahden N-bittisen näytteen summa tai erotus on (N + 1)-bittinen näyte.
Tyypillisesti sarjamuotoisessa digitaalisessa käsittelyjärjestelmässä näytteisiin jaksottaisesti kohdistetaan joitakin edellä mainituista matemaattisista toiminnoista.
10 Tämän seurauksena käsiteltyjen näytteiden bittien lukumäärä kasvaa ja/tai laskee. On helposti ymmärrettävissä, että koska näytebitit esiintyvät jaksottaisesti muutos näytebi-tin leveydessä luo merkittäviä ajoitusvaikeuksia järjestelmän suunnittelijalle. Esimerkiksi summaus edellyttää tiet-15 tyä kellopulssien lukumäärää näytetoimintoa varten ja kertominen erilaista kellopulssien lukumäärää näytetoimintoa varten.
Esillä olevan keksinnön kohteena on aikaansaada laite sarjamuotoisten digitaalisten signaalien käsittelyjär-20 jestelmän suunnittelun yksinkertaistamista varten.
Tämä keksintö liittyy kehysorientoituun sarjamuo-. . toiseen digitaalisten signaalien käsittelyjärjestelmään, jossa kehys määrittää jakson kahden peräkkäisen N-bittisen sarjamuotoisen näytteen välillä. Toiminnallisiin ele-25 mentteihin järjestelmässä sisältyy sarjarekisteri kunkin siihen syötetyn näytteen jaksottaisten bittien vastaanottamiseksi ja ulossyöttämiseksi siinä järjestyksessä, että LSB on ensin ja MSB on viimeisenä. Salpa on kytketty sarjaan sarjarekisterin ulostuloon. Sarjamuotoiset 30 bitit syötetään jaksottaisesti salvan läpi, jotta sopivasti tasataan kukin näyte. Merkkibitti syötettäessä salpaan pidetään salvassa merkkibitin tilan toisintami-seksi vastaavan kehysaikavälin loppuosaa varten. Rekisteri- ja merkkibitin laajennuslaite muodostavat välineen 35 vaihtelevien näyteleveyksien absorpoimiseksi käsittely- 3 8 9 8 4 7 ketjussa, jossa on normaloidut kello- ja ohjaussignaalit.
Kuvio 1 on lohkokaavio sarjamuotoisesta digitaalisesta käsittelyelementistä, joka sisältää esillä olevaa 5 keksintöä luonnehtivat merkinlaajennusrekisterit.
Kuvio 2 on kelloajoitusaaltomuotodiagrammi, joka havainnollistaa järjestelmän ajoitusta keksintöön sisältyviä sarjaprosessoreita varten.
Kuviot 3-8 ovat lohkokaavioita esillä olevan kek-10 sinnön sisältäville sarjamuotoisille aritmeettisille kä- sittelyelementeille.
Kuvio 9A on osittain kaaviollinen lohkokaavio sarjamuotoisesta digitaalisesti verhokäyräilmaisimesta, joka käyttää kuvioissa 1 ja 3-8 esitettyä piiristöä; ja 15 Kuvio 9B on kuvion 9A laitteen analoginen ekvivalentti.
Kuvion 1 laite esittää tämän keksinnön suoritusmuodon perusmuodon, jota kuvataan kuviossa 2 esitettyjen kel-loaaltomuotojen avulla. Kuviossa 1 käsiteltävät sarjamuotoiset digitaaliset näytteet syötetään liittimelle 10.
20 Nämä näytteet esiintyvät näytteenottotaajuudella, jonka määrittää kuvion 2 aaltomuoto ST yhdessä näytteenottobit-titaajuuden kanssa, jonka määrittää aaltomuoto CLOCK.
Bittien lukumäärä näytettä kohden voi olla N, mutta yleisesti näytteen resoluutio voi olla alhaisempi kuin N-bit-25 tiä. Toisin sanoen vaikka kukin näyte voi sisältää N-bit- tiä maksimi mahdollinen singaalinäytearvo voidaan esittää (N-V)-bitillä. N ja V ovat molemmat kokonaislukuja, mutta V:n arvo voi vaihdella kautta koko järjestelmän johtuen siitä, että käsiteltyjen näytteiden mahdolliset 30 maksimiarvot voivat kasvaa tai vähetä ja tämän johdosta näytearvot vaadittavien bittien lukumäärä kasvaa tai vähenee. Esimerkiksi, jos näytteen bittien lukumäärä N on 20, mutta mahdollinen maksiminäytearvo on 255, joka voidaan esittää kahdeksalla bitillä, niin V on yhtä kuin 12.
.35 Jos tämä näyte kahdennetaan, kahdennettu näytearvo on 4 89847 510, mikä vaatii yhdeksän bittiä. Tässä tapauksessa V:n arvo ei voi olla enää suurempi kuin 11.
Kunkin sarjamuotoisen näytteen N-V informaatiobitit esiintyvät sarjassa vähiten merkitsevästä bitistä (LSB) 5 merkitsevimpään bittiin (MSB). Ylimääräiset V bitit on liitetty kunkin näytteen MSB:n loppuun absorboimaan käsiteltyjen näytteiden muuttuvat bittileveydet. Näytteiden oletetaan olevan kahden komplementtimuodossa (N-V):nnen bitin edustaessa merkkibittiä. Jotta tehokkaasti käsitel-10 täisiin kahden komplementtinäytteitä merkkibitti on tavanomaisesti pakotettu ottamaan kunkin vastaavan näytteen MSB-osa. Tämä ehto saavutetaan esillä olevassa keksinnössä toisintamalla (N-V):s merkkibitti seuraavissa V bittipaikassa. N-bittisellä näytteellä, jossa on V ylimääräistä 15 MSB:tä osoittaen näytteen (N-V):nnen merkkibitin (N-V) bit-tiresuluutiolla, on sama numeerinen arvo kuin (N-V) bitti-näytteellä .
Viitaten jälleen kuvioon 1 oletettakoon, että (N-V)-bittinen kahden komplementtinäyte syötetään liittimelle 10. 20 Tämä näyte on tahdistetusti ajastettu N-asteiseen sarja- siirtorekisteriin 14 kellosignaalin CLOCK N ohjauksen alaisena, jossa on N-ajastuspulssia. Ensimmäinen kellopulssi on tahdistettu esiintymään samanaikaisesti ensimmäisen tai viimeisen merkitsevän näytebitin kanssa. Näytebitit on 25 ajastettu rekisterin 14 N-V viimeisimppin merkitseviin bittipaikkoihin, toisin sanoen rekisteriasteisiin, jotka ovat lähinnä rekisterin ulostuloliitosta. Rekisterin V merkitsevimpiin paikkoihin (rekisteriasteisiin lähinnä sisääntuloliitosta) ladattu informaatio voi olla ykkösiä 30 tai nollia niiden arvojen ollessa merkityksettömiä.
CLOCK N:n N.. Kellopulssin lopussa CLOCK N pysäytetään ja sama näyte tallennetaan rekisteriin seuraavaan näytejaksoon asti. Tässä esimerkissä merkkibittiä ei toistaiseksi ole toisinnettu rekisterin (tai näytteen) V-MSB:hin.
5 89847 Jättäkäämme toistaiseksi elementti 16 huomiotta ja olettakaamme, että seuraavan näytejakson aikana CLOCK N jälleen käynnistetään N-kellojaksoksi ja rekisteriin 14 sisältyvä näyte kytketään bittisarjana sarjamuotoiseen arit-5 meettiseen käsittely-yksikköön SAPU 18. Olettakaamme myös, että SAPU 18 on nimetty lisäämään vakio, jota edustaa enemmän kuin N-V bittiä kulloiseenkin näytteeseen. Jos esillä olevan näytteen merkkibittiä ei ole toisinnettu tuloksena voi olla virhe. Esimerkiksi olettakaamme, että arvon kah-10 dek san (01000) kahden komplementtiesitys on summattava vallitsevaan arvoon. Olettakaamme edelleen,että N on yhtä kuin viisi, (N-V) on yhtä kuin neljä ja vallitseva näytear-vo on miinus yksi ja että vallitsevan näytteen V MSB:tä ovat nollia. Täten määriteltynä vallitseva näyte esitetään 15 (01111) . Summattaessa (01000) arvoon (01111) saadaan vir heellinen tulos (10111) tai miinus yhdeksän kahden komplementtina. Vaihtoehtoisesti, jos vallitsevan näytteen merk-kibitti (toinen bitti vasemmalta arvosta 01111) on toisinnettu MSB:hen, vallitsevasta näytteestä tulee (11111).
20 Kun tämä arvo summataan arvoon (01000) tuotetaan oikea tulos (00111) .
Merkkibitin toisintaminen on toteutettu kytkemällä merkkilaajennussalpa 16 sarjaan rekisterin 14 ulostuloliit-timen kanssa. Salvan 16 tilaa ohjataan ohjaussignaalilla "25 xnd päästämään läpi ensimmäiset N-V-1 näytebittiä, jotka rekisteri 14 on syöttänyt, ja salpaamaan ja pitämään (N-V):n näytebitin (merkkibitin) näyte jakson loppuosan ajaksi.
Salpa 16 voi olla tyyppiä SN74LS75 bistabilimultivibraatto-ri, joka on saatavilla Texas Instruments Inc'iltä, Dallas, - 30 Texas. Salvalle 16 syötetyn ohjaussignaalin XND ajoitus suhteessa CLOCK N:n aikaansaamien kellopulssien suhteen on esitetty kuviossa 2.
Tässä esimerkissä, koska salpa 16 pitää (N-V):n näytebitin näytteenottojakson loppuosan ajan, on helposti 35 ymmärrettävää, että arvot, jotka on tallennettu rekiste- 6 e; q ο ,ι 7 o y (j '7 / rin 12 V MSB paikkoihin ovat merkityksettömiä. Tulee kuitenkin huomata, että (N-V) bittinäytteen merkkibitti rekisterissä 14 on toisinnettu V MSB paikkoihin, niin ohjaussignaalin päällekytkentää voidaan viivästää CLOCK N:n (N-1) kellopuls-5 siin asti. Tässä tapauksessa bittien lukumäärä, joka määrittää näyteresoluution voi muuttua suuremmaksi tai pienemmäksi, mutta ohjauspulssin XND johtoreuna voidaan pitää vakiona kellopulssin (N-1) kohdalla.
Nimellisesti signaalin XND positiivisen suuntainen 10 siirtymä kehitetään esiintymään välittömästi kellopulssin jälkeen, joka vastaa näytteen merkitsevimmän arvoisen bitin paikkaa, jossa näytteessä on pienin lukumäärä arvobittejä tietyssä järjestelmässä. Näytteiden mahduttamiseksi, jotka on määritelty suuremmalla bittilukumäärällä käsiteltyinä 15 samanlaisilla piireillä järjestelmässä, signaalin XND positiivisen suuntaista siirtymää viivästetään sopivalla kello-jaksojen lukumäärällä esimerkiksi kiikkuasteilla.
Rekisterin 14 ja salvan 16 yhdistelmää nimitetään seu-raavassa merkkilaajennussiirtorekisteriksi SXSR.
20 SAPU:n 18 ulostulo on kytketty toiseen SXSR:ään 20.
SAPU 18 ei yleisesti sisällä näytemuistia, joten SXSR 20 on sovitettu hyväksymään näytebitit sellaisina kuin ne on käsitelty ja tallentamaan käsitellyt bitit seuraavaan näyte-jaksoon asti. Jos SAPU 18 käsittelee näytteitä viiveettä, 25 toisin sanoen vastaavan bitin käsittely suoritetaan sen vastaavan kellojakson sisällä, SXSR 20 ajastetaan kellolla CLOCK N. Vaihtoehtoisesti, jos käsitellyillä biteillä on bittiaikaviiveitä käsittelystään SAPU:ssa 18, SXSR 20 täytyy ajastaa useammalla kuin N pulssilla, jotta näytebitit 30 rekisterissä tasataan oikein seuraavaa näytejaksoa varten.
Tarkasteltakoon tilannetta, jossa näytebiteillä on M kellopulssin jakson viive käsittelystä SAPU:ssa 18. Jotta käsitellyn näytteen LSB tulee rekisteröidyksi N asteisen SXSR:n 20 LSB paikkaan vastaavan näytteen käsittelyn jäl-35 keen, SXSR 20 täytyy ajastaa N+M kellopulssilla. Kuvioissa 1 ia 2 CT,OCR P aikaansaa sopivat: pu 1 ss i I ukumäa rä I .
7 ^57
Yleisesti CLOCK P muodostaa joukon pulsseja näyte-jaksoa kohden tietyn SAPU:n sovittamiseksi järjestelmään, jolla on suurin käsittelyviive. Lisäksi rekisteriasteita on kytketty muiden SAPU:jen (joilla on vähäisemmät käsit-5 telyviiveet) ja niiden vastaavien SXSR:ien väliin, jotta yhteistä kellosignaalia CLOCK P voidaan käyttää vähintään käsittelypiirien pääjoukolle, joilla on käsittelyviiveitä. Ylimääräisten rekisteriasteiden lukumäärä on valittu siten, että käsittelyviive (kellopulssijaksoina) plus ylimääräiset 10 asteet plus N on yhtä kuin lukumäärä P.
Laite kuviossa 1 sisältää SXSR:n käsittälyelementin 18 sisääntulossa ja ulostulossa. Yleisesti SXSR 12 liittyy edeltävään käsittelyasteeseen eikä ole tarkoitus esittää, että esilläolevan keksinnön havainnollistava aritmeettinen 15 käsittelyelementti vaatii sekä sisääntulo- että ulostulo- SXSR:n. Itse asiassa tietyt käsittelytoiminnot voidaan ketjuttaa sarjamuotoisesti yhteen ilman välissä olevia SXSR:iä.
Järjestelmäkellot ja/tai ohjaussignaalit kehitetään ohjausyksikössä 22. Ohjausyksikkö 22 voi sisältää oskillaat-20 torin, josta isäntäkello, CLOCK, on johdettu. CLOCK N, CLOCK P, näytteenottosignaali ST ja merkkilaajennusohjaus-signaali XND voidaan kaikki johtaa isäntäkellosignaalista tavanomaisilla laskenta- ja portituspiireillä. Digitaalisig-naalien käsittelyä tunteva kykenee helposti kehittämään 25 tällaiset signaalit tietäessään kuviossa 2 esitetyt riippuvuudet.
Kuvio 3 esittää piiristön sarjanäytteen kertomisek- -(P-N) . . si vakiolla joka on yhtä kuin 2 . Näytteen kaikkien bittien siirtäminen yhden vähemmän merkitsevän bittipaikan 30 aikaansaa näytteen kertomisen tekijällä 1/2. Näytteen kaikkien bittien siirtäminen N vähemmän merkitsevää bittipaik-
-N
kaa aikaansaa skaalauksen tai kertomisen arvolla 2 ja bittien siirtäminen (P-N) vähemmän merkitsevää bittipaik- -(P-N) kaa aikaansaa kertomisen arvolla 2 . Olettakaamme, 35 että näytejakson alussa rekisteri 12 sisältää N-bittisen 8 8 9 8 4 7 näytteen. Olettakaamme myös, että SXSR-rekistereillä 12 ja 25 on sama lukumäärä asteita. SXSR 12 on ajastettu
kellolla CLOCK N ja SXSR 25 on ajastettu kellolla CLOCK P
kun P>N. N kellopulssin jälkeen näyte SXSR:ssä 12 on siir- 5 retty SXSR:ään 25. Kuitenkin CLOCK P jatkaa näytteen ajas- tusta edelleen SXSR:n 25 läpi. P-N näytebittiä menetetään SXSR:n 25 oikeasta reunasta. CLOCK P pulssien purskeen lopussa 2N-P alkuperäisen N-bittisen näytteen merkitsevin- tä bittiä ovat rekisterin 25 2N-P LSB paikoissa. Rekisterin 10 25 P-N MSB paikkaa on ladattu toisinnetuilla näytteen merkkibiteillä rekisteristä 12. Näytteen arvo rekisterissä -(P-N) 25 on 2 kertaa alkuperäisen N-bittisen näytteen arvo johtuen muutoksesta bittien merkityksessä. Huomaa, että rekisterin 25 merkinlaajennussalpa on kytketty päälle N-1 15 kellopulssin jälkeen tallennetun näytteen merkkibitin toisintamiseksi. Merkkibitin toisintaminen rekisterissä 25 esiintyy sinä aikana, jona P-N bittiä rekisteristä 12 on ajastettu ulos rekisteristä 12 kertomisen suorittamiseksi. Tämän piirin käytännönsovellutuksia varten erotuk-20 sen CLOCK P:n kellopulssien lukumäärä miinus CLOCK N:n kellopulssien lukumäärä täytyy olla pienempi kuin niiden bittien lukumäärä, jotka määrittävät alkuperäisten näytteiden resoluution tai muutoin siirretyille näytteille annetaan arvo yhtä kuin nolla.
25 Kuvio 4 on yksi suoritusmuoto asteesta näytteen- viivästämiseksi yhdellä näytejaksolla. Piiri koostuu SXSR:n 12, (P-N)-asteisen siirtorekisterin 26 ja SXSR:n 27 kaskadikytkennästä. Arvo (P-N) on yhtä kuin erotus CLOCK P:n ja CLOCK N:n pulssien lukumäärien välillä.
30 Asteiden lukumäärän molemmissa rekistereissä 12 ja 27 oletetaan olevan N. Asteiden lukumäärä yhdistetyissä rekistereissä 26 ja 27 on yhtä kuin (P-N) plus N tai P.
Näin ollen vaaditaan P kellopulssia LSB:n ajastamisek-si SXSR:stä 12 SXSR:n 27 LSB paikkaan. Tämä on tarkas-35 ti niiden pulssien lukumäärä, joka esiintyy CLOCK P-puls- 9 89047 sien purskeessa kussakin näytejaksossa. Siten rekisterit 26 ja 27 muodostavat yhden näytejakson viiveen, jos ne on ajastettu CLOCK P:llä. Sarjamuotoisen digitaalisen käsittelyn asiantuntijat ymmärtävät helposti, että rekisteri 5 26 voi olla ajastettu jatkuvasti isäntäkellolla CLOCK.
On myös ymmärrettävää, että N-asteinen SXSR sijoitettuna rekistereiden 26 ja 27 sijaan ajastettuna CLOCK N:llä aikaansaa yhden näytejakson viiveen sarjanäytettä varten.
Ottakaamme seuraavaksi huomioon, että rekisterit 10 26 ja 27 ajastetaan kellolla CLOCK N. Tässä tapauksessa CLOCK N pulssijonon lopussa SXSR:Itä 12 tulevan näytteen LSB tulee olemaan rekisterin 27 (P-N) LSB-paikassa. Oleellisesti näytteen kaikki bitit on siirretty (P-N) mer-kitsevämpiin bittipaikkoihin. Tämä siirto bittipaikan meriä kityksestä on sama kuin näytteen kertominen luvulla 2^P N^. Siten kahden monikerroilla kertominen voidaan suorittaa sijoittamalla signaalinkäsittelyreitille välissä olevia rekisteriasteita ja kahden monikerroilla jakaminen voidaan suorittaa lisäämällä kellopulsseja esimerkiksi rekisterin 20 kellosignaaliin.
Kuvio 5 esittää piiristön kahden sarjanäytteen summaammiseksi. Summattavat signaalit (SA ja SB) on esitetty vastaavasti SXSR:n 30 ja 32 aikaansaamiksi. Näytteet SA SXSR:Itä 30 ja näytteet SB SXSR:Itä 32 on kytket-25 ty täyssummaimen 36 yhteenlaskeviin/lisääviin sisääntulo-liittymiin A ja B. Summain 36 voi olla tyyppiä SN74H183, jota myy Texas Instruments Inc., Dallas, Texas. Summai-r. men 36 muodostamat summaulostulobitit on kytketty "D"- tyypin kiikulle 38. Kiikku 38 on sijoitettu sarjaan sum-30 masignaalireitille antamaan summaimelle 36 täysibittiaika kunkin bittisumman suorittamiseksi aikaansaamalla samalla stabiilit summabitit seuraaville piirielementeille.
Ulosmuistibittiä summaimelta 36 viivästetään yhdellä kellojaksolla "D"-tyyppisessä kiikussa 34 ja se 35 kytketään summaimen 36 muistisisääntuloliittimelle CI.
10 4 Q P A '7 •j y o 11
Kiikku 34 muodostaa muistinumeron summattavien/yhteenlas-kettavien näytebittien kunkin parin summasta lisättäväksi seuraavaksi merkitsevämpien lisättävien/yhteenlasketta-vien näytebittien parin summaan. Kiikku 34 on alunperin 5 palautettu nollaan kunkin näytejakson alussa signaalilla ST.
Summaulostuloa, joka on saatavissa kiikulta 38 viivästetään yhdellä kellojaksolla sisääntulonäytteiden suhteen. Jos kiikun 38 ulostulo on kytketty tavanomaiseen N-asteiseen SXSR-rekisteriin, jota ajastaa CLOCK N, näyt-10 teet kerrotaan tekijällä kaksi johtuen ylimääräisestä yhden bitin viiveestä. Näytesumman tallentamiseksi näyte-jakson keston ajaksi ja summien normaloimiseksi kiikun 38 ulostulo on kytketty (P-N-1)-asteisen rekisterin 40 ja N-asteisen rekisterin 42 kaskadikytkentään. Kiikku 38 ja 15 rekisteri 40 muodostavat yhdessä rekisterin, joka kytkettynä SXSR:ään 42 toimii samalla tavoin kuin rekisterit 26 ja 27 kuviossa 4. Kiikun 38 ja rekisterin 40 ajastaminen signaalilla CLOCK ja SXSR:n 42 ajastaminen CLOCK P:llä johtaa kunkin näytesumman asianmukaiseen tasaamiseen rekis-20 terissä 42 kunkin näytejakson lopussa.
Kuvio 6 esittää kahden komplementtipiirin. Kahden komplementointi suoritetaan invertoimalla (komplementoi-malla) näytebitit ja lisäämällä yksi yksikkö, joka vähentää komplementoidun näytteen arvoa vähiten merkitsevällä 25 bittiyksikköarvolla. Kuviossa 6 näytebitit on invertoitu invertterillä 45 ja kytketty tavanomaiseen puolisummai-meen 46, jollainen on esitetty sivulla 35 julkaisussa "Design of Digital Computers by Hans W. Gschwind (Springer -Verlag, New York, 1967). Puolisummaimen 46 ulostulo on kyt-30 ketty "D"-tyypin kiikulle 38 ja rekisterin 40 ja SXSR:n 42 kaskadikytkentään, joka toimii samalla tavoin kuin samanlainen yhdistelmä kuviossa 5.
Ulostulomuistibittiä, Co, puolisummaimelta 46 on viivästetty yhdellä kellojaksolla D-tyypin kiikussa 47 35 ja se on kytketty takaisin puolisummaimen yhteen lisää-
II
11 *9P/!7 vään/yhteenlaskevaan sisääntuloliittimeen (A). Kiikku 37 on asetettu arvoon yksi kunkin näytejakson alussa signaalilla ST. Tämä varmistaa, että ykkönen lisätään komplemen-toidun näytteen LSBrhen kahden komplementin muodostamiseksi.
5 Kuvion 6 piiristön toimintaperiaatteita voidaan so veltaa kuvion 5 piiristöön vähennyspiirin muodostamiseksi. Tämä on toteutettu lisäämällä invertteri 33 sarjaan yhteen lisäävään/yhteenlaskevaan sisääntuloreittiin ja asettamalla kiikku 34 näytejakson alussa (sen sijaan, että 10 kiikku palautettaisiin kuten summaustoiminnoissa).
Kuvio 7 esittää merkinlaajennusrekistereitä käyttävän itseisarvopiirin. Itseisarvo muodostetaan kahden komplementoimalla kaikki näytteet ja syöttämällä näytteet ja niiden vastaavat komplementit 2:1 multiplekseriin.
15 Käsiteltävän näytteen merkkibitti asettaa multiplekserin tilaan, jossa se päästää näytteen läpi, jos se on positiivinen, ja päästää näytteen kahden komplementin läpi, jos se on negatiivinen. Kuviossa 7 kahden komplementtipiiriä on nimitetty lohkoksi 52 ja se sisältää sellaisten element-20 tien, kuin kuvion 6 elementtien 45, 46, 47 ja 38 yhdistelmän. Kahden komplementtilohkon 52 ulostulo on kytketty multiplekserin 54 yhteen datasisääntuloliittimeen. Näytteet viivästettyinä kiikulla 53 kahden komplementtipii-rin 52 luontaisen viiveen kompensoimiseksi syötetään mul-25 tiplekserin 54 toiseen datasisääntuloliittimeen. Multiplekserin 54 ulostulo on kytketty rekistereihin 55 ja 56, jotka on ajastettu kellolla CLOCK P. Koska multiplekseriä ohjataan vastaavan näytteen merkkibitillä ja koska merkkibitti esiintyy näytearvoa edustavien bittien jälkeen, täytyy 30 varautua siihen, että merkkibitti on saatavilla näytejakson alussa ja koko sen aikana. Kuvion 7 järjestelyssä tämä on toteutettu ottamalla väliotto SXSR:stä 50 merkkibi-ti paikalta, Qs, ja tallentamalla sen arvo D-tyypin kiikkuun 51 signaalin ST ohjauksen alaisena. Merkkibitti tiet-35 tyä näytettä varten syötetään kiikulla 51 multiplekserin 54 oh jaussisääntul oon koko näyt ('jaksoa väri on.
12 3 9 8 4 7
Kuvio 8 esittää komparaattori/maksimiarvopiirin, joka syöttää ulos suuremman kahdesta näytteestä SA tai SB. Nämä kaksi näytettä SA ja SB on ladattu sarjamuotoisesti bitti bitiltä vastaavasti N-asteisiin rekistereihin 66 ja 5 67, missä niitä pidetään kunnes kaikkien näytebittien ver tailu on suoritettu komparaattorilla 61. Ulostulot rekistereistä 66 ja 67 on kytketty vastaaviin multiplekserin 68 sisääntuloliittimiin, joiden tilan on asettanut komparaattorin 61 ulostulo päästämään läpi suuremman näistä 10 kahdesta näytteestä. Yksi merkinlaajennussalpa 69 on kyt ketty sarjaan multiplekserin 68 ulostuloon liittämään merkinlaajennussalpa kuhunkin rekisteriin 66 ja 67.
Komparaattori 61 toimii seuraavasti. Näyte SA syötetään sarjamuotoisesti JA-veräjän 60 invertoimattomaan 15 sisääntuloon ja JA-veräjän 62 invertoivaan sisääntuloon.
Näyte SB on kytketty sarjamuotoisesti JA-veräjän 60 invertoivaan sisääntuloon ja JA-veräjän 62 invertoimattomaan sisääntuloon. JA-veräjien 60 ja 62 ulostuloliittimet on kytketty vastaavasti JK-kiikun 63 J ja K sisääntuloliitti-20 miin. JA-veräjillä 60 ja 62 on molemmilla loogiset nolla- ulostulotilat, jos kilpailevilla SA:n ja SB:n biteillä on sama tila. JA-veräjällä 60 on looginen ykkösulostulotila ainoastaan, kun näytteen SA bitti on suurempi kuin SB vastaava bitti. JA-veräjällä 62 on looginen nollaulostulo- 25 tila ainoastaan kun näytteen SB bitti on suurempi kuin vas taava näytteen SA bitti. Näytejakson alussa JK-kiikku 63 palautetaan, jotta sen ulostulolla Q on looginen nollatila. Kun J- ja K-sisääntulot ovat vastaavasti 1 ja 0, JK-kiikku 63 tuottaa loogisen nollaulostulon. Käänteisesti, kun 3.0 J- ja K-sisääntulot ovat vastaavasti 0 ja 1 , se tuottaa loogisen nollaulostulon. Koska näytteet SA ja SB syötetään sarjamuotoisesti JA-veräjille 60 ja 62 ja vastaavilla biteillä on samat arvot, molemmilla JA-veräjillä 60 ja 62 on loogiset nollaulostulot ja JK-kiikku 63 säilyttää ulos-35 tulotilan, jonka aiemmat (SA, SB) bitit ovat määränneet.
8 9 8 4 7 13
Siten JK-kiikku 63 syöttää loogista nollaa kunnes JA-verä-jällä 60 on looginen nolla. Tämä tapahtuu kun SA ja SB biteillä ensimmäistä kertaa on vastaavasti arvot 1 ja 0, jona hetkenä JK-kiikun ulostulo asetetaan loogiseksi yk-5 köseksi ilmaisten, että näyte SA ainakin testattujen bittien osalta on suurempi kuin näyte SB. Kiikku säilyttää tämän tilan kunnes esiintyy tila, jossa vastaavat bitit SA ja SB ovat arvoissa vastaavasti 0 ja 1 ilmaisten, että näyte SB on suurempi kuin näyte SA. Näyte, jolla on 10 merkitsevin looginen ykkönen kaikista vastaavista erisuurista näytebittipareista määrittää kiikun 63 ulostu-lotilan sen jälkeen kun näiden kahden näytteen kaikki arvobitit on syötetty sarjamuotoisesti komparaattorille.
Kahden komplementtinäytteiden napaisuuserot täytyy 15 ottaa huomioon, koska riippumatta arvobittien arvosta positiiviset luvut ovat aina suurempia kuin negatiiviset luvut. Tilanne, jossa SA ja SB ovat napaisuudeltaan vastakkaisia ilmaistaan JA-veräjien 60 ja 62 ulostulotilalla, kun näytemerkkibitit esiintyvät niiden sisääntuloissa.
20 Merkkibittien esiintyessä JA-veräjällä 60 on looginen ykkösulostulotila, jos näyte SA on negatiivinen ja näyte SB on positiivinen. JA-veräjällä 62 on looginen nollaulos-: tulotila, jos näyte SA on positiivinen ja näyte SB on ne- ..... gatiivinen. JA-verillä 60 ja 62 on molemmilla loogiset 25 nollat, jos näytteet SA ja SB ovat molemmat joko positiivisia tai negatiivisia.
Voidaan osoittaa, että näytteiden SA ja SB mille tahansa napaisuusyhdistelmälle JA-veräjän 62 TAI-porti-tus JK-kiikun 63 ulostulon kanssa JA-portitettuna JA-ve-30 räjän 60 komplementin kanssa keittää ohjaussignaalin, jolla on looginen ykköstila, jos näyte SA on suurempi kuin näyte SB ja looginen nollatila, jos näyte SB on suurempi kuin näyte SA. Tämän ohjaussignaalin kehittämiseksi JK-kiikun 63 ulostulo on kytketty JA-veräjän 35 64 invertoimattomaan sisääntuloon ja JA-veräjän 60 ulos- 14 8 9 8 4 7 tulo on kytketty JA-veräjän 64 invertoivaan sisääntuloon. JA-veräjien 64 ja 62 ulostuloliittimet on kytketty vastaaviin TAI-veräjän 65 sisääntuloliittimiin, jonka veräjän ulostulo on kytketty "D"-tyypin salvan 70 datasisääntulo-5 liittimeen. Ohjaussignaali ladataan salpaan 70 merkkibi-tin esiintymisen jälkeen ja se tallennetaan näytteenotto-jakson pituutta vastaavaksi ajaksi. Salpaan 70 tallennettu ohjaussignaali kytketään multiplekserin 68 ohjaussi-sääntuloon. Ohjaussignaali voidaan ladata salpaan 70 sig-10 naalilla XND viivästettynä esimerkiksi yhdellä kellojak-sollaT^. Ohjaussignaaleja kehitettyinä kunkin näytejakson aikana käytetään ohjaamaan multiplekseriä seuraavan näyte-jakson aikana.
Kuvio 1 ja kuviot 3-8 esittävät vastaavasti merkin-15 laajennusrekisterin sarjamuotoisen digitaalisen signaalin käsittelyä varten ja merkinlaajennusrekisterien yhdistelmiä varten esimerkiksi aritmeettisten käsittelylaitteiden kanssa sarjamuotoisen digitaalisen käsittelyn rakennelohkojen muodostamiseksi.
20 Kuvio 9 on yllä selvitettyjen piirien yhdistelmä, joka muodostaa sarjamuotoisen bittijonon digitaalisen il-- . maisimen amplitudimoduloidun kantoaallon digitaalisen esityksen verhokäyrän muodostamiseksi. Yhdistettäessä piirit muodostamaan ilmaisin useita SXSR-rekistereitä 25 jaetaan vastaaville piireille. Olettakaamme esimerkin vuoksi, että signaalisisäantulo kuvion 9 piiriin edustaa kantoaaltoa, jonka taajuus on viisi kertaa yhdistetyn NTSC-videosignaalin juovataajuus (78,67 kHz) ja se on moduloitu suhteellisen matalataajuisella signaalilla 30 (alle 20 kHz). Olettakaamme myös, että signaali on sarjamuotoinen kahden komplemonttisignaa1i, joka esiintyy 300 kHz näytteenottotaajuudella, Kellotaajuus on sattumanvaraisesti valittu olemaan 10,5 MHz, joka sallii korkeintaan 35 kellojaksoa näytejaksoa kohden. Lopuksi ero-35 tuksen (P-N) arvo kellopulssien CLOCK P ja CLOCK N luku- 15 9 8 4 7 määrien välillä valitaan olemaan 11. Edellä mainituilla parametreillä kuvion 9 piiri voidaan sovittaa ilmaisemaan tavanomaisen yleisradio-televisio-standardikomitean (BSTC) äänisignaalin sekundäärisen ääniohjelmasignaalin (SAP) läs-5 näolo.
Sarjamuotoisen bittijonon verhokäyräilmaisin sisältää itseisarvopiirin 100, joka on samanlainen kuin kuviossa 7 esitetty piiri, komparaattorin/maksimiarvopiirin 200, joka on samanlainen kuin kuviossa 8 esitetty piiri ja vä-10 hennyspiirin 300, joka on samanlainen kuin kuviossa 5 esitetty piiri. Elementit kuviossa 9 on nimetty samoilla vii tenumeroilla kuin niiden vastinosat kuvioissa 5, 7 ja 8. Itseisarvopiirin 100 ulostulorekisteri (56 kuviossa 7) on sulautettu komparaattorirekisteriin 66. Samalla tavoin vä-15 hentimen 300 ulostulorekisterit (42 kuviossa 5) on sulau tettu komparaattorirekisteriin 67.
Sisääntulonäytteet X syötetään itseisarvopiirin n 100 sisääntuloliittimelle 90. Edeltävien näytteiden itseisarvot | _^| , kerrottuna kahdella johtuen elementtien 52, 20 53 yhden bitin käsittelyviiveestä syötetään multiplekseril- lä 54 ja kytketään (P-N-1)-asteiseen rekisteriin 55. Rekisterin 55 lisätty viive kertoo näytteet multiplekseril-(P-N-1) : . tä 54 arvolla 2 , siten komparaattori/maksimiarvopii- rin 200 sisääntuloon syötetyt näytteet SA ovat yhtä kuin ----- 25 |xn_1) -2^P . Koska (P-N):n arvoksi määritettiin 11 sisääntulossa käytettävissä olevan näytteen arvo SA on | Xn_-j l 2^ . Tämä näyte on kytketty N-asteiseen rekisteriin 66, jota ajastaa CLOCK P. Näytteen ajastaminen N-asteiseen rekisteriin P kellopulsseilla aikaansaa kertomisen arvolla ... 30 2 tai 2 11. Näyteulostulo rekisteristä 66 vastaa näytettä, joka edeltää sen sisääntuloon kytkettyä näytettä yhdellä näytejaksolla. Tämä näyte, joka on läpikäynyt 11 skaalauksen termillä 2 rekisterissä 55 3a skaalauksen -1 1 li termillä 2 rekisterissä 66 on yhtä kuin J xn_21 - ft 9 P / 7 16 '·' 7 " ' 1 '
Ulostulosignaali kehitettynä komparaattori/mak-simiarvopiirillä 200 on suurin näytteistä, jotka on syötetty SA ja SB sisääntuloliittimille viivästettynä yhdellä näytejaksolla. Näytteet Y^ on kytketty suoraan vähen-5 täjän 300 vähentäjäsisääntuloliittimeen 31 ja vähennettä- väsisääntuloliittimeen 5-asteisen rekisterin 95 kautta. Rekisteri 95 kertoo Y^ näytteet syötettyinä vähennettävä-sisääntuloon termillä 2~* suhteessa Y^ näytteisiin, jotka on syötetty vähnentäjäsisääntuloon. Täyssummaimen ulos-10 syöttämä arvo on Yn (25-1). Tämä arvo on kytketty kompa- raattori/maksimiarvopiirin 200 SB sisääntuloliittimeen kiikun 38 ja rekisterin 97 kautta, jotka aikaansaavat erotusnäytteen kertomisen arvolla 2^. Näyte kytkettynä SB sisääntuloliittimelle on Y (2^-1)-2^ tai Y (1-2 ^)2^.
n n 15 Komparaattori 200 näin ollen itse asiassa vertaa | Xn_^| arvoja arvoihin Y^ (1-2 ^) jasyöttää ulos suuremman.
Tekijä (1-2 määrittää verhokäyräilmaisimen aikavakion. Aikavakion määrittämiseksi tulee ottaa huomioon yksikkö-askel yhdestä nollaan. Viimeistä näytettä varten ennen 20 askelta ulossyötetyn Y^in arvo on yhtä kuin yksi. Ensim mäiselle näytteelle, joka on syötetty ulos askeleen jälkeen ulostulevan Yn=n arvo on yhtä kuin (1-2 b), joka on suurempi arvoista Y (1-2 ja nolla. Askeleen jälkeen ulossyötetylle n. näytteelle ulostuleva Y^ on yhtä kuin 25 (1-2 "*)n. Ulostulo laskee arvoon 1/2, kun ulossyötettyjen näytteiden lukumäärä n on yhtä kuin 21,8 siis likimain 22. Kukin näytejakso on yhtä kuin 1/3000000 sekuntia.
Siten esimerkinomaisen piirin aikavakio on 22/3000000 tai likimain 73 ^us.
30 Oheisissa patenttivaatimuksissa termi merkinlaa- jennusrekisteri on ajastettu siirtorekisteri, jossa on salpa kytkettynä sarjaan rekisterin ulostuloon päästämään valinnaisesti läpi rekisterin syöttämät näytebitit tai pitämään tietty rekisterin syöttämä bitti merkinlaajennus-35 signaalin ohjauksen alaisena.
Claims (8)
1. Laite sarjamuotoisten kahden komplementtien digitaalisten signaalien käsittelemiseksi, jotka esiin- 5 tyvät tasaisin aikavälein näytteen kaikkien bittien esiin tyessä vähemmässä kuin näyteaikavälissä, käsittäen sarjamuotoisen aritmeettisen käsittely-yksikön (18), jossa on sisääntulo- ja ulostuloliitin, sarjamuotoisen siirtorekisterin (20), jossa on si-10 sääntulo-, ulostulo- ja kellosisääntuloliittimet, tun nettu merkinlaajennusrekisteristä (14,16), jossa on sisääntulo-, ulostulo-, kellosisääntulo- ja merkinlaajennus-sisääntuloliitin, 15 välineestä sarjamuotoisen siirtorekisterin, arit meettisen käsittely-yksikön ja merkinlaajennusvksikön kytkemiseksi sarjaan, jolloin aritmeettinen käsittely-yksikkö on sijoitettu rekisterien väliin, välineestä ensimmäisen kellosignaalin (22) kehit-20 tämiseksi, jossa on ensimmäinen ennalta määrätty pulssi- lukumäärä näyteaikaväliä kohden, toisen kellosignaalin kehittämiseksi, jossa on toinen ennalta määrätty pulssi-lukumäärä näyteaikaväliä kohden ja merkinlaajennussignaa-lin kehittämiseksi, joka esiintyy sarjamuotoisten digi-25 taalisten näytteiden ennaltamäärätyn bitin esiintyessä ja välineestä ensimmäisten ja toisten kellosignaalien kytkemiseksi sarjamuotoisen siirtorekisterin ja merkinlaa-jennusrekisterin vastaaviin kellosisääntuloliittimiin ja välineestä merkinlaajennussignaalin kytkemiseksi merkin-·’ ;30 laajennussisääntuloliittimelle .
2. Patenttivaatimuksen 1 mukainen laite, jossa sarjamuotoinen aritmeettinen käsittely-yksikkö (SAPU) sisältää binäärisen summaimen, tunnettu kokosummainpiiristä (34, 36), jossa on ensimmäinen 35 lisättävä/yhteenlaskcttnva sisääntuloliit in kytkettynä β Q Q *. 7
18. J υ ^ / SAPU:n sisääntuloliittimelle, sununaulostuloliitin kytkettynä SAPU:n ulostuloliittimelle, toinen lisättävä/yhteenlas-kettava sisääntuloliitin sarjamuotoisen bittinäytteen syöttämiseksi, muistibittisisään- ja muistibittiulosliitin, ja 5 yhden näytebitin viive-elementistä (34) kytkettynä muistibittisisään- ja muistibittiulosliittimien väliin.
3. Patenttivaatimuksen 2 mukainen laite, tunnettu invertteristä (33) sijoitettuna SAPU:n sisääntu-loliittimen ja ensimmäisen lisättävä/yhteenlaskettava si- 10 sääntuloliittimen väliin ja välineestä (SET) viive-elementin asettamiseksi yhteen tilaan kunkin näytejakson alussa, jolloin täyssummain aikaansaa sen toiselle ja ensimmäiselle lisättävä/yhteenlaskettava sisääntuloliittimelle syötettyjen sarjanäyttei- 15 den välisen eron.
4. Patenttivaatimuksen 1 mukainen laite, tunnettu siitä, että sarjamuotoinen aritmeettinen käsittely-yksikkö (SAPU) sisältää kahden komplementoivan piirin käsittäen 20 invertterin (45) kytkettynä sarjaan SAPU:n sisään- tuloliittimen kanssa, puolisummaimen (46), jossa on ensimmäinen lisättävä/yhteenlaskettava sisääntuloliitin kytkettynä sarjaan : invertterin kanssa, toinen lisättävä/yhteenlaskettava ..•25 sisääntuloliitin, sununaulostuloliitin kytkettynä SAPU:n ulostuloliittimelle ja muistibitin ulostuloliitin, yhden näytebittijakson viive-elementti (47) kytkettynä muistibitin ulostuloliittimen ja toisen lisättävä/yhteenlaskettava sisääntuloliittimen väliin ja -‘30 välineen (SET) viive-elementin asettamiseksi yh teen tilaan kunkin näyteaikavälin alussa.
5. Patenttivaatimuksen 1 mukainen laite, tunnettu siitä, että sarjamuotoinen aritmeettinen käsittely-yksikkö (SAPU) sisältää binäärisen kertojan sarjamuo- 35 toisten bittinäytteiden kertomiseksi tekijällä 2 , missä 19 8 9 8 47 K on kokonaisluku, käsittäen K-asteisen siirtorekisterin (26) kytkettynä SAPU:n sisääntulo- ja ulostuloliittymien väliin.
6. Patenttivaatimuksen 1 mukainen laite, t u n - 5. e t t u siitä, että sarjamuotoinen aritmeettinen käsittely-yksikkö (SAPU) sisältää itseisarvopiirin (50, 51, 52, 53, 54, 55, 56) ja rekisterin (50) kytkettynä SAPU:n sisään-tuloliittimelle sisältää välioton kahden komplementtinäyt-teiden merkkibitin aikaansaamiseksi kunkin näytejakson alus-10 sa, joka itseisarvopiiri käsittää salvan (51), kytkettynä väliottoon merkkibitin tallentamiseksi, kytkinvälineen (52), jossa on ulostuloliitin kytkettynä SAPU:n ulostuloliittimeen, ensimmäinen ja toinen data-15 sisääntuloliitin, ja ohjausliitin kytkettynä salpaan ensimmäiselle ja toiselle datasisääntuloliittimelle syötettyjen näytteiden vaihtoehtoiseksi syöttämiseksi merkkibitin ollessa vastaavasti ykkönen tai nolla, sarjamuotoisen bittijonon kahden komplementtipiirin (52), jossa on sisääntuloliitin kytkettynä SAPU:n sisään-20 tuloliittimeen ja ulostuloliitin kytkettynä ensimmäiseen datasisääntuloliittimeen, - kompensoivan viive-elementin (53) kytkettynä SAPU:n sisääntuloliittimen ja toisen datasisääntulololiittimen väliin, joka kompensoiva viive-elementti aikaansaa viive- '"25 jakson, joka on yhtä suuri kuin kahden komplementtipiirin käsittelyviive.
7. Patenttivaatimuksen 6 mukainen laite, tunnettu siitä, että siirtorekisteri (ulostulorekisteri) : kytkettynä SAPUrn ulostuloliittimelle on sulautettu ver- - 30 tailuvälineeseen, joka käsittää ensimmäisen sisääntuloliittimen kytkettynä ulostu-lorekisteriin (66) ennalta määrättyyn asteeseen, asteiden lukumäärän ennalta määrätyn asteen ja rekisterin ulostulon välillä ollessa N, missä iso N on kokonaisluku ja 35 toisen sisääntuloliittimen sarjamuotoisen bittinäytteen 20 8 98 47 syöttämiseksi verrattavaksi ensimmäiselle sisääntuloliit-timelle syötettyihin näytteisiin, N-asteisen siirtorekisterin (67), jossa on sisään-tuloliitin kytkettynä toiseen sisääntuloliittimeen ja ulos-5 tuloliitin, toisen kytkinvälineen (68), jossa on ensimmäinen ja toinen datasisääntuloliitin kytkettynä vastaavasti ulostu-lorekisterin ja N-asteisen rekisterin ulostuloliittimille, ohjaussisääntuloliitin ja ulostuloliitin, jolle suurempi 10 ensimmäiselle ja toiselle sisääntuloliittimelle syötetyistä näytteistä tuotetaan, välineen (60, 62, 63, 64, 65) kytkettynä ensimmäiseen ja toiseen sisääntuloliittimeen ohjaussignaalin tuottamiseksi, jolla on ensimmäinen ulostulotila, jos ensim-15 maiselle sisääntuloliittimelle syötetyllä näytteellä on looginen ykkönen merkitsevämmässä bittipaikassa poissulkien merkkibitit kuin näytteellä, joka on syötetty toiselle sisääntuloliittimelle, tai ensimmäiselle sisääntuloliittimelle syötetty näyte on positiivinen ja toiselle sisääntulo-20 liittimelle syötetty näyte on negatiivinen, ja jolla muutoin on toinen tila ja salvan (70) ohjaussignaalin kytkemiseksi toiselle kytkinvälineelle, jolloin toinen kytkinväline kytkee ulos-tulorckisterin tai N-asteisen rekisterin ulostuloliitti-25 melleen ohjaussignaalia varten, jolla on vastaavasti en simmäinen ja toinen tila.
8. Patenttivaatimuksen 7 mukainen laite, tunnettu siitä, että väline ohjaussignaalin tuottamiseksi käsittää 30 ensimmäisen (60) ja toisen (62) JA-veräjän, joissa on vastaavat invertoimattomat sisääntulot kytkettyinä vastaavasti ensimmäiseen ja toiseen sisääntuloliittimeen ja vastaavat invertoivat sisääntulot kytkettyinä vastaavasti toiseen ja ensimmäiseen sisääntuloliittimeen ja joissa on 35 vastaavat ulostuloliittimet, 2i 8 9 0 4? JK-kiikun (63), jossa on J ja K sisääntuloliittimet vastaavasti kytkettyinä ensimmäisen ja toisen JA-veräjän ulostuloliittimille ja jossa on ulostuloliitin, kolmannen JA-veräjän (64) , jossa on invertoiva 5 ja invertoimaton sisääntuloliitin kytkettyinä vastaavasti ensimmäisen JA-veräjän ja JK-kiikun ulostuloliittimille ja jossa on ulostuloliitin ja TAI-veräjän (65), jossa on vastaavat sisääntuloliittimet kytkettyinä kolmannen ja toisen JA-veräjän ulos-10 tuloliittimille ja ulostuloliitin kytkettynä salpaan. 8984? 22
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/842,653 US4774686A (en) | 1986-03-21 | 1986-03-21 | Serial digital signal processing circuitry |
US84265386 | 1986-03-21 |
Publications (4)
Publication Number | Publication Date |
---|---|
FI871113A0 FI871113A0 (fi) | 1987-03-13 |
FI871113A FI871113A (fi) | 1987-09-22 |
FI89847B FI89847B (fi) | 1993-08-13 |
FI89847C true FI89847C (fi) | 1993-11-25 |
Family
ID=25287908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI871113A FI89847C (fi) | 1986-03-21 | 1987-03-13 | Behandlingskrets foer en serieformad digital signal |
Country Status (11)
Country | Link |
---|---|
US (1) | US4774686A (fi) |
EP (1) | EP0238300B1 (fi) |
JP (1) | JPH0612547B2 (fi) |
KR (1) | KR950012379B1 (fi) |
AT (1) | ATE105950T1 (fi) |
AU (1) | AU596647B2 (fi) |
CA (1) | CA1267731A (fi) |
DE (1) | DE3789819T2 (fi) |
DK (1) | DK144187A (fi) |
ES (1) | ES2053531T3 (fi) |
FI (1) | FI89847C (fi) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5133064A (en) * | 1987-04-27 | 1992-07-21 | Hitachi, Ltd. | Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices |
US5010511A (en) * | 1988-04-18 | 1991-04-23 | General Electric Company | Digit-serial linear combining apparatus useful in dividers |
US5084834A (en) * | 1988-04-18 | 1992-01-28 | General Electric Company | Digit-serial linear combining apparatus |
US5119324A (en) * | 1990-02-20 | 1992-06-02 | Stardent Computer | Apparatus and method for performing arithmetic functions in a computer system |
EP0489952B1 (de) * | 1990-12-11 | 1998-08-19 | Siemens Aktiengesellschaft | Schaltungsanordnung zur digitalen Bit-seriellen Signalverarbeitung |
US5311848A (en) * | 1991-07-18 | 1994-05-17 | Yamaha Hatsudoki Kabushiki Kaisha | Induction system for engine |
JP3003467B2 (ja) * | 1993-08-02 | 2000-01-31 | 松下電器産業株式会社 | 演算装置 |
US6803970B1 (en) | 1994-03-24 | 2004-10-12 | Samsung Electronics Co., Ltd. | Digital television receiver with match filter responsive to field synchronization code |
KR100260421B1 (ko) * | 1996-11-07 | 2000-07-01 | 윤종용 | 최종 중간 주파수 신호 포락선의 필드 동기화 코드에 응답하는정합필터를 구비한 디지털 수신기 |
US6009448A (en) * | 1997-08-18 | 1999-12-28 | Industrial Technology Research Institute | Pipelined parallel-serial architecture for a modified least mean square adaptive filter |
US6156196A (en) * | 1997-12-22 | 2000-12-05 | Zhiling Gao | Apparatus for visible, preparative column chromatography |
TWI226601B (en) * | 2003-01-17 | 2005-01-11 | Winbond Electronics Corp | System and method of synthesizing a plurality of voices |
KR100783691B1 (ko) * | 2006-05-11 | 2007-12-07 | 한국과학기술원 | 프리엠퍼시스를 가지는 직렬 전송 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5235264B2 (fi) * | 1971-09-29 | 1977-09-08 | ||
US3914590A (en) * | 1974-11-04 | 1975-10-21 | Gen Electric | Serial two{3 s complementer |
DE2811488A1 (de) * | 1978-03-16 | 1979-09-27 | Siemens Ag | Integrierbarer demodulator fuer getraegerte digitalsignale |
JPS5557948A (en) * | 1978-10-25 | 1980-04-30 | Hitachi Ltd | Digital adder |
JPS583028A (ja) * | 1981-06-30 | 1983-01-08 | Fujitsu Ltd | 2進数シリアル演算方式 |
-
1986
- 1986-03-21 US US06/842,653 patent/US4774686A/en not_active Expired - Lifetime
-
1987
- 1987-03-13 FI FI871113A patent/FI89847C/fi not_active IP Right Cessation
- 1987-03-17 ES ES87302260T patent/ES2053531T3/es not_active Expired - Lifetime
- 1987-03-17 EP EP87302260A patent/EP0238300B1/en not_active Expired - Lifetime
- 1987-03-17 AT AT87302260T patent/ATE105950T1/de not_active IP Right Cessation
- 1987-03-17 DE DE3789819T patent/DE3789819T2/de not_active Expired - Fee Related
- 1987-03-17 AU AU70073/87A patent/AU596647B2/en not_active Ceased
- 1987-03-20 JP JP62064480A patent/JPH0612547B2/ja not_active Expired - Fee Related
- 1987-03-20 DK DK144187A patent/DK144187A/da not_active Application Discontinuation
- 1987-03-20 CA CA000532617A patent/CA1267731A/en not_active Expired - Fee Related
- 1987-03-21 KR KR1019870002586A patent/KR950012379B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DK144187A (da) | 1987-09-22 |
FI89847B (fi) | 1993-08-13 |
JPS62235680A (ja) | 1987-10-15 |
EP0238300A3 (en) | 1990-09-12 |
AU7007387A (en) | 1987-09-24 |
EP0238300B1 (en) | 1994-05-18 |
FI871113A (fi) | 1987-09-22 |
JPH0612547B2 (ja) | 1994-02-16 |
FI871113A0 (fi) | 1987-03-13 |
KR950012379B1 (ko) | 1995-10-17 |
KR870009595A (ko) | 1987-10-27 |
AU596647B2 (en) | 1990-05-10 |
ES2053531T3 (es) | 1994-08-01 |
DK144187D0 (da) | 1987-03-20 |
DE3789819T2 (de) | 1994-11-24 |
CA1267731A (en) | 1990-04-10 |
DE3789819D1 (de) | 1994-06-23 |
EP0238300A2 (en) | 1987-09-23 |
ATE105950T1 (de) | 1994-06-15 |
US4774686A (en) | 1988-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI89847C (fi) | Behandlingskrets foer en serieformad digital signal | |
US3701894A (en) | Apparatus for deriving synchronizing pulses from pulses in a single channel pcm communications system | |
US3604911A (en) | Serial-parallel digital correlator | |
US8395417B2 (en) | Digital noise filter | |
US4686676A (en) | Apparatus and method for determining true data in a digital data stream from distorted data | |
KR970022736A (ko) | 병렬처리용 나눗셈회로 | |
KR920008269B1 (ko) | 배율기 회로 | |
CA2037219C (en) | Electronic circuit for generating error detection codes for digital signals | |
EP0304841B1 (en) | Bit-serial integrator circuitry | |
US5901189A (en) | Symmetrical correlator | |
US4658239A (en) | Differential pulse code modulation coder | |
KR0147942B1 (ko) | 승산기에서의 부스 레코딩회로 | |
JPH09168035A (ja) | 伝送データ整形装置 | |
US4399549A (en) | Odd number frequency division with symmetrical output | |
SU1737508A1 (ru) | Устройство дл воспроизведени цифровых сигналов с магнитного носител | |
US20050025191A1 (en) | Pseudorandom data pattern verifier with automatic synchronization | |
JP3115756B2 (ja) | デマルチプレクサ回路 | |
JP3516652B2 (ja) | 多ビット信号の同期化方法とその回路 | |
SU860060A1 (ru) | Устройство дл воспроизведени квадратичной зависимости | |
JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
JPH0317257B2 (fi) | ||
KR970022733A (ko) | 비트 시리얼 기법을 이용한 미분기 | |
JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
JPH04299412A (ja) | 動作クロック不要な2進法ロジック除算方法及び装置 | |
JPS63299545A (ja) | 定形デ−タ検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BB | Publication of examined application | ||
MM | Patent lapsed | ||
MM | Patent lapsed |
Owner name: RCA CORPORATION |