FI122011B - Förfarande för att bilda en elektronikmodul, intermediär produkt för tillverkning av en elektronikmodul, minneselement, tryckt elektronikprodukt, givaranordning och RFID-identifikation - Google Patents

Förfarande för att bilda en elektronikmodul, intermediär produkt för tillverkning av en elektronikmodul, minneselement, tryckt elektronikprodukt, givaranordning och RFID-identifikation Download PDF

Info

Publication number
FI122011B
FI122011B FI20075429A FI20075429A FI122011B FI 122011 B FI122011 B FI 122011B FI 20075429 A FI20075429 A FI 20075429A FI 20075429 A FI20075429 A FI 20075429A FI 122011 B FI122011 B FI 122011B
Authority
FI
Finland
Prior art keywords
layer
memory
intermediate product
electrode
layers
Prior art date
Application number
FI20075429A
Other languages
English (en)
Finnish (fi)
Other versions
FI20075429A0 (sv
FI20075429L (sv
Inventor
Heikki Seppae
Tomi Mattila
Mark Allen
Ari Alastalo
Original Assignee
Teknologian Tutkimuskeskus Vtt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teknologian Tutkimuskeskus Vtt filed Critical Teknologian Tutkimuskeskus Vtt
Priority to FI20075429A priority Critical patent/FI122011B/sv
Publication of FI20075429A0 publication Critical patent/FI20075429A0/sv
Priority to CN2008101099822A priority patent/CN101325245B/zh
Priority to US12/155,671 priority patent/US7915097B2/en
Priority to EP08157721.5A priority patent/EP2001053B1/en
Publication of FI20075429L publication Critical patent/FI20075429L/sv
Application granted granted Critical
Publication of FI122011B publication Critical patent/FI122011B/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in subclasses H10F, H10H, H10K or H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Claims (34)

1. Förfarande för att bilda en elektronikmodul, vid vilket förfarande en struktur bildas för modulen, vilken struktur omfattar ätminstone en första materialzon (102; 202; 303; 402) och ätminstone en andra materialzon (101, 103; 201, 203; 301, 305; 5 401, 403), vilken första materialzon (102; 202; 303; 402) är bildad av ett första material, som kan strukturellt transformeras med hjälp av elektrisk interaktion för att öka dess konduktivitet ätminstone lokalt, varvid det första materialet uppvisar en första transformationströskel, kännetecknad av att 10 den andra materialzonen (101, 103; 201, 203; 301, 305; 401, 403) bildas av ett andra material, som kan strukturellt transformeras för att öka dess konduktivitet, och vilket andra material uppvisar en andra transformationströskel, som är lägre än det första materialets transformationströskel, och det första och andra materialet är dä den nämnda strukturen bildas i en icke-15 transformerad form.
2. Förfarande i enlighet med patentkrav 1, kännetecknat av att det andra materialets strukturella transformation kan initieras genom att höja materialets temperatur med hjälp av intern elektrisk interaktion eller extern värmeexponering.
^ 3. Förfarande i enlighet med patentkrav 1 eller 2, kännetecknat av att nämnda cm 20 strukturella transformation ätminstone för det första materialets del är till sin natur o permanent. δ g
4. Förfarande i enlighet med nägot av de föregäende patentkraven, kännetecknat av CL ^ att som första material används ett nanopartikelinnehällande material, vilket första (M [jt material företrädesvis innehäller fodrade nanopartiklar, vilka typiskt uppvisar en I'-- § 25 metallkäma. (M
5. Förfarande i enlighet med nägot av de föregäende patentkraven, kännetecknat av att som andra material används ett nanopartikelinnehällande material, vilket andra material företrädesvis innehäller inkapslade nanopartiklar, vilka typiskt uppvisar en metallkäma. 5
6. Förfarande i enlighet med nägot av de föregäende patentkraven, kännetecknat av att strukturen bildas pä ett substrat (100; 200; 300; 400), företrädesvis pä papper, kartong eller plast.
7. Förfarande i enlighet med nägot av de föregäende patentkraven, kännetecknat av att strukturen bildas pä substratet medelst tryckning eller aerosolapplicering. 10
8. Förfarande i enlighet med nägot av de föregäende patentkraven, kännetecknat av att som nämnda elektriska modul bildas ett minneselement, vilket förfarande om-fattar bildande av en eller ett flertal minnesenheter, av vilka var och en omfattar tvä elektrodskikt (201, 203; 301, 305; 401, 403) och ett minnesskikt (202; 303; 402), varvid minnesskiktet (202; 303; 402) bildas av nämnda första material och ät-15 minstone ett av elektrodskikten (201, 203; 301, 305; 401, 403) bildas av nämnda andra material.
9. Förfarande i enlighet med patentkrav 8, kännetecknat av att ätminstone ett elektrodskikt (201, 203; 301, 305; 401, 403) transformeras under förhällanden högre ^ än elektrodskiktets (202; 303; 402) transformationströskel, men lägre än minnes- o ^ 20 skiktets transformationströskel, företrädesvis medelst ett värmesintringsförfarande oo ? eller genom att leda ett lämpligt elektriskt transformationsfält eller spänning genom ° det ätminstone ena elektrodskiktet (202; 303; 402), företrädesvis ortogonalt i för- X £ hällande tili skiktets pian. σ> (M
10. Förfarande i enlighet med nägot av patentkraven 8-9, kännetecknat av att o o 25 nämnda struktur bildar en sandwich-struktur, där minnesskiktet (202, 303) appliceras mellan de yttre elektrodskikten (201, 203; 301, 305).
11. Förfarande i enlighet med patentkrav 10, kännetecknat att ett flertal dylika sandwich-strukturer bildas i en form av ett en-, tvä- eller tredimensionellt rutnät, varvid ätminstone det ena av ytterskikten (201, 203; 301, 305) eller de bäda ytter-skikten (201, 203; 301, 305) bildas som kontinuerliga band, vilka skär ett eller flera 5 band bildade av det andra ytterskiktet (201, 203; 301, 305) pä sä sätt, att ätminstone i skämingsomrädena förblir minnesskiktet (202; 303) mellan ytterskikten (201, 203; 301,305).
12. Förfarande i enlighet med patentkrav 10 eller 11, kännetecknat av att - det första elektrodskiktet (201) trycks pä substratet (200) och el- 10 ektrodskiktet (201) fär torka, - minnesskiktet (202) trycks pä det torkade första elektrodskiktet (201) och delvis överlappande det första elektrodskiktet (201) och minnesskiktet (202) fär torka, och - det andra elektrodskiktet (203) trycks pä det torkade minnesskiktet 15 (202) och delvis överlappande minnesskiktet (202) och det andra el ektrodskiktet (203) far torka.
13. Förfarande i enlighet med nägot av patentkraven 10-12, kännetecknat av att pä sandwich-strukturen appliceras ett isolerande tilläggsmaterialskikt.
14. Förfarande i enlighet med nägot av patentkraven 8-9, kännetecknat av att ^ 20 nämnda struktur utgörs av en pian struktur och minnesskiktet (402) och elektrod- ^ skikten (401, 403) är anordnade lateralt i förhällande tili varandra. co cp
° 15. Förfarande i enlighet med patentkrav 14, kännetecknat av att X £ - det första och andra elektrodskiktet (401, 403) trycks pä substratet (400) pä ett avständ frän varandra, 25. minnesskiktet (402) trycks mellan det första och andra elektrodskiktet o ^ (401,403).
16. Intermediär produkt för tillverkning av en elektronikmodul, som omfattar - ätminstone en första materialzon (102; 202; 303; 402), som är bildad av ett första material, som kan strukturellt transformeras med hjälp av el-ektrisk interaktion för att öka dess konduktivitet ätminstone lokalt, varvid det första materialet uppvisar en första transformationströskel, och 5 - ätminstone en andra materialzon, som är belägen i närheten av den första materialzonen, kännetecknad av att den andra materialzonen bildas av ett andra material, som även kan transformeras strukturellt för att öka dess konduktivitet, vilket andra material uppvisar en andra 10 transformationströskel, som är lägre än det första materialets transformationströskel, och det första och andra materialet är i en icke-transformerad form.
17. Intermediär produkt i enlighet med patentkrav 16, kännetecknad av att det andra materialets strukturella transformation kan initieras genom att höja materialets temp- 15 eratur med hjälp av intern elektrisk interaktion eller extern värmeexponering.
18. Intermediär produkt i enlighet med patentkrav 16 eller 17, kännetecknad av att nämnda strukturella transformation ätminstone för det första materialets del är till sin natur permanent.
19. Intermediär produkt i enlighet med nägot av patentkraven 16 - 18, kännein 20 tecknad av att det första materialet innehäller nanopartiklar, företrädesvis i fodrad ^ form. co o i
° 20. Intermediär produkt i enlighet med nägot av patentkraven 16 - 19, känne- X £ tecknad av att det andra materialet innehäller nanopartiklar, företrädesvis i fodrad form. m h-· o ° 25
21. Intermediär produkt i enlighet med nägot av patentkraven 16 - 20, känne tecknad av att nämnda struktur är utbredd pä ett pappers-, kartong- eller plastsubstrat (100, 200, 300, 400).
22. Intermediär produkt i enlighet med nägot av patentkraven 16 - 21, känne-tecknad av att den utgörs av en intermediär produkt för tillverkning av ett funktion-ellt minneselement och att den omfattar en eller ett flertal minnesenheter, av vilka var och en vidare omfattar 5. tvä elektrodskikt (201, 203; 301, 305; 401, 403), vilka är tillverkade av nämnda andra material, - ett minnesskikt (202; 303; 402), som är tillverkat av nämnda första material, varvid elektrodskikten (201, 203; 301, 305; 401, 403) och minnesskiktet (202; 303; 10 402) anordnas i förhällande tili varandra pä sä sätt, att minnesskiktets (202; 303; 402) strukturella transformation kan förverkligas genom att mellan elektrodskikten (201, 203; 301, 305; 401, 403) koppia en spänning.
23. Intermediär produkt i enlighet med patentkrav 22, kännetecknad av att den omfattar ett flertal minnesenheter i form av ett en-, tvä- eller tredimensionellt rutnät, 15 varvid elektrodskikten (201, 203; 301, 305; 401, 403) är anordnade pä sä sätt, att man kan skriva pä och avläsa ffän varje minnesenhet individuellt.
24. Intermediär produkt i enlighet med patentkrav 22 eller 23, kännetecknad av att elektronikmodulen utgörs av ett skriv en gäng, läs mänga gänger (WORM) -element.
25. Intermediär produkt i enlighet med patentkrav 22 eller 23, kännetecknad av att ^ 20 den omfattar en styrenhet, som är anordnad att gruppera minneselementets minnes- o ^ enheter i minnesblock och i minnesblockspekarenheter för att bilda ett minnes- ° element av RAM-typ med ett begränsat antal möjliga skrivhändelser. δ X
£ 26. Intermediär produkt i enlighet med nägot av patentkraven 22 - 25, kännein tecknad av att den omfattar organ för att koppia nämnda spänning mellan elektrod it £ 25 skikten (201, 203; 301, 305; 401, 403). o o (M
27. Intermediär produkt i enlighet med patentkrav 26, kännetecknad av att nämnda organ för att koppia spänning är anordnade att ästadkomma att minnesskiktets kon- duktivitet ökar stegvis kontrollerat pä sä sätt, att ett minneselement bildas, där varje minnesenhet kan uppvisa tre eller flera bestämda konduktivitetstillständ.
28. Intermediär produkt i enlighet med nägot av patentkraven 22 - 27, känne-tecknad av att nämnda skikt bildar en sandwich-struktur, där minnesskiktet är be- 5 läget mellan de yttre elektrodskikten (201, 203; 301, 305).
29. Intermediär produkt i enlighet med nägot av patentkraven 22 - 28, känne-tecknad av att den omfattar ett flertal dylika sandwich-strukturer i en form av ett en-, tvä- eller tredimensionelit rutnät, varvid ätminstone det ena av ytterskikten (201, 203) eller de bäda ytterskikten (201, 203) bildas som kontinuerliga band, vilka skär 10 ett eller flera band bildade av det andra ytterskiktet (201, 203) pä sä sätt, att ätminstone i skämingsomrädena förblir mittskiktet (202) mellan ytterskikten (201, 203).
30. Intermediär produkt i enlighet med nägot av patentkraven 22 - 27, känne-tecknad av att nämnda skikt (401, 402, 403) är anordnade lateralt i förhällande tili 15 varandra, varvid de bildar en pian struktur.
31. Minneselement, kännetecknat av att det är tillverkat av en intermediär produkt i enlighet med nägot av patentkraven 22 - 30 genom att strukturellt transformera ätminstone ett av elektrodskikten (201, 203; 301, 305; 401, 403) ätminstone lokalt pä ^ sä sätt, att skiktets (201, 203; 301, 305; 401, 403) konduktivitet är större än ett icke- o ^ 20 transformerat skikts konduktivitet. oo o
° 32. Tryckt elektronikprodukt, som omfattar en intermediär produkt i enlighet med £ nägot av patentkraven 16-30. σ> (M [o
33. Givaranordning, som omfattar en givare, som är ansluten tili en intermediär pro- o dukt för tillverkning av ett funktionellt minneselement i enlighet med nägot av 25 patentkraven 22 - 30 för att lagra data som produceras av givaren.
34. RFID-identifikation, som omfattar en intermediär produkt för tillverkning av ett funktionelit minneselement i enlighet med nägot av patentkraven 22-30. δ (M co o δ X cn CL σ> (M sj- m h-· o o (M
FI20075429A 2007-06-08 2007-06-08 Förfarande för att bilda en elektronikmodul, intermediär produkt för tillverkning av en elektronikmodul, minneselement, tryckt elektronikprodukt, givaranordning och RFID-identifikation FI122011B (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FI20075429A FI122011B (sv) 2007-06-08 2007-06-08 Förfarande för att bilda en elektronikmodul, intermediär produkt för tillverkning av en elektronikmodul, minneselement, tryckt elektronikprodukt, givaranordning och RFID-identifikation
CN2008101099822A CN101325245B (zh) 2007-06-08 2008-06-06 电子模块及其制造方法和应用
US12/155,671 US7915097B2 (en) 2007-06-08 2008-06-06 Electronic module with conductivity transformation region, method of manufacture and applications thereof
EP08157721.5A EP2001053B1 (en) 2007-06-08 2008-06-06 Electronics module, method for the manufacture thereof and applications

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20075429A FI122011B (sv) 2007-06-08 2007-06-08 Förfarande för att bilda en elektronikmodul, intermediär produkt för tillverkning av en elektronikmodul, minneselement, tryckt elektronikprodukt, givaranordning och RFID-identifikation
FI20075429 2007-06-08

Publications (3)

Publication Number Publication Date
FI20075429A0 FI20075429A0 (sv) 2007-06-08
FI20075429L FI20075429L (sv) 2008-12-09
FI122011B true FI122011B (sv) 2011-07-15

Family

ID=38212400

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20075429A FI122011B (sv) 2007-06-08 2007-06-08 Förfarande för att bilda en elektronikmodul, intermediär produkt för tillverkning av en elektronikmodul, minneselement, tryckt elektronikprodukt, givaranordning och RFID-identifikation

Country Status (4)

Country Link
US (1) US7915097B2 (sv)
EP (1) EP2001053B1 (sv)
CN (1) CN101325245B (sv)
FI (1) FI122011B (sv)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI124372B (sv) 2009-11-13 2014-07-31 Teknologian Tutkimuskeskus Vtt Förfarande och produkter relaterade till lagrade partiklar
CN104347589B (zh) * 2013-08-02 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种反熔丝结构
FI20155964A (sv) * 2015-12-17 2017-06-18 Teknologian Tutkimuskeskus Vtt Oy Elektronisk komponent, krets, anordning, förfarande för framställning av komponenten samt funktionsförfarande
CN112054121B (zh) * 2020-09-14 2023-04-07 清华大学 阻变存储器、阻变存储器芯片及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US7294366B2 (en) * 1998-09-30 2007-11-13 Optomec Design Company Laser processing for heat-sensitive mesoscale deposition
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
US6821848B2 (en) * 2002-04-02 2004-11-23 Hewlett-Packard Development Company, L.P. Tunnel-junction structures and methods
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US6807079B2 (en) 2002-11-01 2004-10-19 Hewlett-Packard Development Company, L.P. Device having a state dependent upon the state of particles dispersed in a carrier
EP1579499B1 (en) * 2002-12-18 2010-10-27 International Business Machines Corporation Method of self-assembling electronic circuitry and circuits formed thereby
KR100973282B1 (ko) * 2003-05-20 2010-07-30 삼성전자주식회사 나노 결정층을 구비하는 소노스 메모리 장치
DE102004003363A1 (de) * 2004-01-22 2005-08-18 Infineon Technologies Ag Verfahren zum Herstellen von Nanospeicherelementen zur Ladungsspeicherung
DE102004007633B4 (de) * 2004-02-17 2010-10-14 Qimonda Ag Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
WO2005089165A2 (en) * 2004-03-10 2005-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
DE102004020497B8 (de) 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
WO2005109516A1 (en) * 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
US20070057311A1 (en) 2004-10-29 2007-03-15 Agfa-Gevaert Conventionally printable non-volatile passive memory element and method of making thereof
US20060098485A1 (en) * 2004-10-29 2006-05-11 Agfa-Gevaert Printable non-volatile passive memory element and method of making thereof
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
WO2006076606A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
DE102005005938B4 (de) * 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
CN101238528B (zh) 2005-07-01 2011-12-07 新加坡国立大学 导电复合材料及制备方法、包括导电复合材料的存储器件
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
DE102005035445B4 (de) * 2005-07-28 2007-09-27 Qimonda Ag Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung
US7491962B2 (en) * 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
JP2007073969A (ja) * 2005-09-07 2007-03-22 Samsung Electronics Co Ltd 電荷トラップ型メモリ素子及びその製造方法
KR100790861B1 (ko) * 2005-10-21 2008-01-03 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
FI121562B (sv) 2006-07-21 2010-12-31 Valtion Teknillinen Förfarande för tillverkning av ledare och halvledare
US9011762B2 (en) 2006-07-21 2015-04-21 Valtion Teknillinen Tutkimuskeskus Method for manufacturing conductors and semiconductors

Also Published As

Publication number Publication date
US7915097B2 (en) 2011-03-29
EP2001053B1 (en) 2014-10-29
EP2001053A3 (en) 2012-03-28
FI20075429A0 (sv) 2007-06-08
EP2001053A2 (en) 2008-12-10
FI20075429L (sv) 2008-12-09
CN101325245B (zh) 2011-06-22
CN101325245A (zh) 2008-12-17
US20080303583A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
Singh et al. Comparative analysis of memristor models and memories design
CN105118916B (zh) 电阻式存储器架构和装置
KR101889880B1 (ko) 자기 저장 매체 및 데이터 기록 장치
Wang et al. Overview of emerging memristor families from resistive memristor to spintronic memristor
KR100375392B1 (ko) 2차원 또는 3차원 구조의 도전성 및/또는 반도전성 구조를 형성 및 제거하는 방법과 상기 형성 방법에 사용되는 전계 발생기/변조기
US10460804B2 (en) Voltage-controlled resistive devices
FI122011B (sv) Förfarande för att bilda en elektronikmodul, intermediär produkt för tillverkning av en elektronikmodul, minneselement, tryckt elektronikprodukt, givaranordning och RFID-identifikation
CN103503154B (zh) 磁阻随机存取存储器器件及其形成方法
WO2003094170A3 (en) Layout for thermally selected cross-point mram cell
ATE358876T1 (de) Multi-level speicherzelle
DE602005026160D1 (de) Dielektrische antifuse für eine elektrothermisch programmierbare vorrichtung
TW200701222A (en) Thin film fuse phase change ram and manufacturing method
Hayat et al. Can conventional phase-change memory devices be scaled down to single-nanometre dimensions?
CN101325244A (zh) 基于纳米粒子的结构及其制造方法
ATE547814T1 (de) Phasenänderungsstromdichte-steuerstruktur
US20180336947A1 (en) Temperature gradients for controlling memristor switching
Zhao et al. Memristor based on a layered FePS3 2D material with dual modes of resistive switching
US7759160B2 (en) Method for producing conductor structures and applications thereof
Yang et al. Effect of processing parameters on laser sintering of silver MOD inks for inkjet printing
WO2016040792A1 (en) Voltage-controlled resistive devices
NO20015509D0 (no) Elektrodeanordning, fremgangsmåte til dets fremstilling, apparat omfattende elektrodeanordningene, samt bruk av sistnevnte
JP5265582B2 (ja) Ａｍ４ｘ８型遷移元素の四面体アグリゲートを有する空隙尖晶石を電子データ再書き込み可能不揮発性メモリに使用すること及び対応する物質
CN101185167A (zh) 可编程相变存储器及其方法
Cai et al. Resistive switching in a negative temperature coefficient metal oxide memristive one-port
JP2002158418A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
PC Transfer of assignment of patent

Owner name: TEKNOLOGIAN TUTKIMUSKESKUS VTT

Free format text: TEKNOLOGIAN TUTKIMUSKESKUS VTT

FG Patent granted

Ref document number: 122011

Country of ref document: FI

MM Patent lapsed