FI116584B - Kapasitiivinen kiihtyvyysanturijärjestely - Google Patents
Kapasitiivinen kiihtyvyysanturijärjestely Download PDFInfo
- Publication number
- FI116584B FI116584B FI20030946A FI20030946A FI116584B FI 116584 B FI116584 B FI 116584B FI 20030946 A FI20030946 A FI 20030946A FI 20030946 A FI20030946 A FI 20030946A FI 116584 B FI116584 B FI 116584B
- Authority
- FI
- Finland
- Prior art keywords
- digital
- sensor arrangement
- acceleration sensor
- arrangement according
- capacitive
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pressure Sensors (AREA)
- Analogue/Digital Conversion (AREA)
Description
! 116584
KAPASITIIVINEN KIIHTYVYYSANTURI JÄRJESTELY
Keksinnön ala 5
Keksintö liittyy kiihtyvyyden mittauksessa käytettäviin mittalaitteisiin, ja tarkemmin sanottuna kapasitiivisiin kiihtyvyysantureihin. Keksinnön avulla pyritään tarjoamaan parannettu anturijärjestely, joka mahdollistaa luotettavan 10 ja suorituskykyisen kiihtyvyyden mittauksen erityisesti pienikokoisissa kapasitiivisissa kiihtyvyysanturiratkaisuissa.
Keksinnön taustaa 15 Kapasitiiviseen kiihtyvyysanturiin perustuva mittaus on osoittautunut periaatteeltaan yksinkertaiseksi ja luotettavaksi tavaksi kiihtyvyyden mittauksessa. Kapasitanssi-mittaus perustuu anturin elektrodiparin kahden pinnan väliseen raon muutokseen. Pintojen välinen kapasitanssi eli 20 sähkövarauksen säilytyskapasiteetti riippuu pintojen pinta- V,* alasta sekä pintojen välisestä etäisyydestä. Kapasitanssi- M'|' mittausta voidaan käyttää jo varsin alhaisilla kiihtyvyyden ·' mittausalueilla.
* » j ' : 25 Kapasitiivisen anturin mittausperiaate vaikuttaa olennai- ; ,* sesti anturin mittaustarkkuuteen. Eräs optimaalinen kapa sitiivisen kiihtyvyysanturin mittaustapa onkin mitata antu-1 ria niin, että mitattavien elektrodien yli oleva varaus säilyy yhtä suurena, jolloin varauksesta johtuvat sähkö-\ 30 staattiset voimat kumoavat toisensa ja niistä aiheutuva i · mittausvirhe minimoituu.
« ’ Tunnettua tekniikkaa selostetaan seuraavassa viitaten esi- merkinomaisesti oheiseen kuvaan, joista: 2 116584 kuva 1 esittää tunnetun tekniikan mukaisen kiihtyvyysanturi järjestelyn mittauskytkentää.
Kuvassa 1 on esitetty tunnetun tekniikan mukaisen kiihty-5 vyysanturijärjestelyn mittauskytkentä. Tunnetun tekniikan mukainen kiihtyvyysanturijärjestelyn mittauskytkentä käsittää mitattavan anturin 1 i.e. elektrodiparit, varausvahvis-timen 2, analogisen integraattorin 3 ja takaisinkytkennän 4.
10
Tunnetun tekniikan mukaisessa kiihtyvyysanturin mittauskyt-kennässä varausvahvistin 2 ilmaisee jännite-eron joka on analogiselta integraattorilta 3 tulevan lähtösignaalin Vm ja anturin 1 keskielektrodin välillä ja muuntaa potentiaa-15 lieron vuoksi vahvistimelle 2 virtaavan varauksen jännitteeksi. Saatu jännite integroidaan analogisella integraat-torilla 3, kunnes saavutetaan tilanne jossa lähtösignaali Vm vastaa ideaalista jännitteenjakoa. Tällöin piiri on tilassa jossa mitattavan anturin 1 kondensaattorien Cl ja C2 20 terminaalien välillä vallitsee varausbalanssi (Qci=Qc2) · * · · ·;· Tunnetun tekniikan mukainen kiihtyvyysanturin mittauskyt- kentä muuntaa anturikapasitanssien Cl ja C2 arvosta analo-gisen jännitteen Vm = Vr * (C1-C2) / (C1+C2) , joka on verran- * · t '•‘j 25 nollinen käytettyyn referenssi jännitteeseen Vr ja jolla on käytettävissä kiihtyvyysantureissa hyvin lineaarinen vaste.
•Tunnetun tekniikan mukaisessa kiihtyvyysanturin mittauskyt- t t · kennässä ongelmana ovat analogisen integraattorin offset-30 virheet, jotka kuitenkin aina vaikuttavat piirin toimintaan. Analoginen integraattori on myös erityisesti multi- » » pleksatussa sovellutuksessa herkkä häiriöille.
t » »
Tunnetun tekniikan mukaisessa kiihtyvyysanturin mittauskyt-35 kennässä myös varausvahvistimen kohdalla on ongelmana tarve 1 1 6584 3 anturikapasitanssien vaihtelun johdosta suureen yhteismuo-toisen toiminta-alueeseen sekä multipleksatussa tilanteessa tarve suureen kaistanleveyteen, joka tekee varausvahvisti-mien suunnittelun haastavaksi ja kasvattaa helposti etuas-5 teen tehonkulutusta.
Keksinnön yhteenveto
Keksinnön päämääränä on aikaansaada sellainen parannettu an-10 turijärjestely, jolla saavutetaan symmetriaetuja, ja joka mahdollistaa luotettavan ja suorituskykyisen kiihtyvyyden mittauksen erityisesti pienikokoisissa kapasitiivisissa kiihtyvyysanturiratkaisuissa.
15 Keksinnön ensimmäisen piirteen mukaan tarjotaan kapasitii-vinen kiihtyvyysanturijärjestely, joka järjestely käsittää ainakin yhden mitattavan elektrodiparin kiihtyvyyden kapa-sitiiviseen mittaamiseen siten, että järjestely lisäksi käsittää 20 - digitaalisen komparaattorin, : - digitaalisen integraattorin, ·*· - takaisinkytkentähaaraan digitaaliselta integraattorilta M * i tulevan lähdön ja digitaalisen komparaattorin väliin sijoi-tetun D/A-muuntimen, ja 25 - kellosignaalin generaattorin, siten, että digitaalinen komparaattori ilmaisee digitaaliselta integraattorilta tulevan D/A-muuntimessa analogiseen | muotoon muunnetun lähtösignaalin ja mitattavan elektrodi- parin keskielektrodin välisen jännite-eron ja muuntaa po-30 tentiaalieron vastaavaksi digitaaliseksi signaaliksi, ja • · * että digitaaliselta komparaattorilta saatua potentiaalieroa vastaava digitaalinen signaali summataan digitaalisessa in-,· * tegraattorissa, josta digitaalisesta integraattorista saa- ,'·· daan ulostulona digitaalinen lähtösignaali.
35 116584 4
Edullisesti, digitaaliselta integraattorilta lähtevää digitaalista lähtösignaalia ohjataan kohti tilaa, jossa mitattavan elektrodiparin kondensaattorien terminaalien välillä vallitsee varausbalanssi. Edullisesti, digitaalinen integ-5 raattori on toteutettu ylösalas-laskurilla. Vaihtoehtoisesti, digitaalinen integraattori on toteutettu digitaalisella laskurilogiikalla. Edelleen edullisesti, digitaalisella laskurilogiikalla ohjataan digitaalisen integraatto-rin lisäksi myös D/A-muunninta.
10
Edullisesti, kellosignaalin generaattorin kellotus on sovitettu sopivan mittausfunktion aikaansaamiseksi. Edullisesti, tulossa on digitaalisen komparaattorin sijaan käytetty varausvahvistimen ja komparaattorin kombinaatiota. 15 Edullisesti, A/D-muunnos on yhdistetty mitattavan elektrodiparin analogiamittausfunktioon. Edullisesti, mitattavan elektrodiparin jatkokalibrointi tehdään digitaalisesti.
Keksinnön toisen piirteen mukaan tarjotaan kapasitiivinen 20 kiihtyvyysanturijärjestely, joka järjestely käsittää joukon : mitattavia elektrodipareja kiihtyvyyden kapasitiiviseen mittaamiseen siten, että järjestely lisäksi käsittää « « I 4 : - digitaalisen komparaattorin, - joukon digitaalisia integraattoreita, • 4 · 25 - joukon aikajakoisia multipleksereitä, • · - multiplekserien ohjauslogiikan, takaisinkytkentähaaraan digitaalisilta integraattoreilta • multiplekserin kautta tulevan lähdön ja digitaalisen kompa-
I t · I
raattorin väliin sijoitetun D/A-muuntimen, ja 30 - kellosignaalin generaattorin, • » · * · * siten, että digitaalinen komparaattori ilmaisee digitaali- * · silta integraattoreilta (multiplekserin kautta tulevan D/A-V · muuntimessa analogiseen muotoon muunnetun lähtösignaalin ja t » :‘ · mitattavien elektrodiparien keskielektrodin välisen 35 jännite-eron ja muuntaa potentiaalierot vastaaviksi digi- 116584 5 taalisiksi signaaleiksi, ja että digitaalisen komparaattorin muuntama kutakin anturia vastaava jännite summataan digitaalisessa integraattorissa, josta digitaalisesta integ-raattorista saadaan ulostulona digitaalinen lähtösignaali.
5
Edullisesti, mittauksessa käytetään aikajakoista signaalin multipleksausta siten, että multiplekserien avulla aikaja-koisesti vuorotellen toteutetaan yhden anturin mittaus kerrallaan yhdessä aikavälissä ja vastaavasti kunkin seuraavan 10 anturin mittaus kussakin seuraavassa aikavälissä. Edullisesti, digitaaliselta integraattorilta lähtevää digitaalista lähtösignaalia ohjataan kohti tilaa, jossa kunkin anturin osalta mitattavan elektrodiparin kondensaattorien terminaalien välillä vallitsee varausbalanssi.
15
Edullisesti, digitaalinen integraattori on toteutettu ylösalas-laskurilla. Vaihtoehtoisesti, digitaalinen integraattori on toteutettu digitaalisella laskurilogiikalla. Edelleen edullisesti, digitaalisella laskurilogiikalla oh-20 jataan digitaalisen integraattorin lisäksi myös D/A-; muunninta.
Edullisesti, kellosignaalin generaattorin kellotus on sovi-.·**. tettu sopivan mittausfunktion aikaansaamiseksi. Edulli- 25 sesti, tulossa on digitaalisen komparaattorin sijaan käy- i · .*·*. tetty varausvahvistimen ja komparaattorin kombinaatiota.
• * • · *
Edullisesti, A/D-muunnos on yhdistetty mitattavien elektro- : ,·, diparien analogiamittausfunktioihin. Edullisesti, mitatta- • · * .···, vien elektrodiparien jatkokalibrointi tehdään digitaali- • » ’·’ 30 sesti.
* · · ’·*·' Edullisesti, digitaaliset integraattorit on toteutettu sub- : mieron CMOS teknologialla. Edullisesti, kytkentä on sovi- tettu toimimaan erittäin matalilla alle 2,0 Voltin jännit-35 teillä. Edullisesti, mitattavien elektrodiparien proses- 116584 6 sointiin liittyviä herkkyysvaihteluja on kalibroitu säätämällä D/A-muuntimen siirtofunktiota.
Edullisesti, digitaalisena lähtösignaalina on suoraan digi-5 taalisten integraattoreiden ulostulot, jotka siirretään jatkoprosessointiin rinnakkaismuotoisena signaalina. Vaihtoehtoisesti, digitaalisena lähtösignaalina on suoraan digitaalisten integraattoreiden ulostulot, jotka siirretään jatkoprosessointiin sarjamuotoisena signaalina.
10
Edullisesti, D/A-muuntimen tehonkulutus on sovitettu alhaiselle tasolle CMOS-teknologian ja SC piiritekniikan avulla. Edullisesti, järjestely on sovitettu useampiterminaalisille antureille. Vaihtoehtoisesti, järjestely on sovitettu kol-15 meakseliselle kiihtyvyysanturille.
Edullisesti, järjestely käsittää lisäksi piirielimiä, joilla eliminoidaan parasiittisiä kapasitansseja. Vaihtoehtoisesti, järjestely käsittää lisäksi piirielimiä, joilla 20 eliminoidaan epäideaalisuuksia.
• Piirustusten lyhyt selitys
Seuraavassa keksintöä ja sen edullisia toteutustapoja se-25 lostetaan yksityiskohtaisesti viitaten esimerkinomaisesti • · oheisiin kuviin, joista: kuva 1 esittää tunnetun tekniikan mukaisen kiihtyvyys- : anturi järjestelyn mittauskytkentää, kuva 2 esittää keksinnön mukaisen kiihtyvyysanturijär- 30 jestelyn mittauskytkentää, * I ► ;;; kuva 3 esittää keksinnön mukaisen vaihtoehtoisen kiihty- vyysanturijärjestelyn mittauskytkentää.
y * · t
Kuva 1 on esitetty edellä. Seuraavassa keksintöä ja sen 35 edullisia toteutustapoja selostetaan viitaten kuviin 2-3.
116584 7
Keksinnön yksityiskohtainen selitys
Kuvassa 2 on esitetty keksinnön mukaisen kiihtyvyysanturi-5 järjestelyn mittauskytkentä. Keksinnön mukainen kiihty-vyysanturijärjestelyn mittauskytkentä käsittää mitattavan anturin 1 i.e. elektrodiparit, digitaalisen komparaattorin 5, digitaalisen integraattorin 6, kellosignaalin generaattorin 8 ja takaisinkytkentähaaraan sijoitetun D/A-muuntimen 10 7.
Keksinnön mukaisessa kiihtyvyysanturin mittauskytkennässä digitaalinen komparaattori 5 ilmaisee jännite-eron joka on digitaaliselta integraattorilta 6 tulevan D/A-muuntimessa 7 15 analogiseen muotoon muunnetun lähtösignaalin ja anturin 1 keskielektrodin välillä ja muuntaa potentiaalieron vastaavaksi digitaaliseksi signaaliksi.
Digitaaliselta komparaattorilta 5 saatua potentiaalieroa 20 vastaava digitaalinen signaali summataan digitaalisessa in- tegraattorissa 6, josta saadaan ulostulona digitaalinen ';· lähtösignaali. Digitaaliselta integraattorilta 6 lähtevää X : digitaalista lähtösignaalia ohjataan kohti tilaa, jossa mi- tattavan anturin 1 kondensaattorien Cl ja C2 terminaalien : 25 välillä vallitsee varausbalanssi (Qci=Qc2) · • * * » » ·
Digitaalinen integraattori 6 voidaan toteuttaa esimerkiksi > ylösalas-laskimella tai digitaalisella laskurilogiikalla.
i I I »
Digitaalisella laskurilogiikalla voidaan ohjata digitaali-30 sen integraattorin 6 lisäksi myös D/A-muunninta 7.
» I » • » · * ·
Keksinnön mukaiseen kiihtyvyysanturin mittauskytkentään on V ; lisätty takaisinkytkentähaaraan sijoitettu D/A-muunnin 7, joka hoitaa tarvittavan takaisinkytkennän komparaattoripii-35 rille 5. Käyttämällä sopivaa kellotusta kellosignaalin ge- 116584 8 neraattorin 8 avulla saadaan aikaan sopivan mittausfunktion toteuttava kytkentä. Tulossa voidaan digitaalisen komparaattorin 5 sijaan vaihtoehtoisesti käyttää varausvahvistimen ja komparaattorin kombinaatiota.
5
Keksinnön mukaisen ratkaisun avulla signaali saadaan muunnettua digitaaliseen muotoon. Ratkaisussa digitaalimuunnos yhdistetään anturin analogiamittausfunktioon, jolloin anturin lähtösignaaliksi saadaan digitaalinen signaali. Keksin-10 nön mukaisessa ratkaisussa anturin jatkokalibrointi voidaan näin tehdä heti digitaalisesti, eikä erillistä A/D-muunninta tarvita.
Kuvassa 3 on esitetty keksinnön mukainen vaihtoehtoinen 15 kiihtyvyysanturijärjestelyn mittauskytkentä. Keksinnön mukainen vaihtoehtoinen kiihtyvyysanturijärjestelyn mittauskytkentä käsittää joukon mitattavia antureita 9 i.e. useita elektrodipareja, digitaalisen komparaattorin 5, joukon digitaalisia integraattoreita 10, kellosignaalin generaatto-20 rin 12, takaisinkytkentähaaraan sijoitetun D/A-muuntimen 11 sekä aikajakoiset multiplekserit 13-16 ja multiplekserien j· 13-16 ohjauslogiikan.
i * · > * ·
Keksinnön mukaisen vaihtoehtoisen kiihtyvyysanturin mitta- * » 25 uskytkennän mittausta on sovellettu useampi terminaalisille 4 · antureille käyttäen aikajakoista signaalin multipleksausta.
I i • 4 »
Mittauskytkentä käsittää multiplekserit 13-16, joiden : ,·, avulla aikajakoisesti vuorotellen toteutetaan yhden anturin
t « I
I I f · ,···, mittaus kerrallaan yhdessä aikavälissä ja seuraavan anturin « · 30 mittaus vastaavasti seuraavassa aikavälissä, ja niin edel- !!!* leen.
* · • » » : : Keksinnön mukaisessa kiihtyvyysanturin vaihtoehtoisessa : mittauskytkennässä digitaalinen komparaattori 5 ilmaisee 35 mitattavista antureista 9 saatavat jännite-erot digitaali- 9 116584 silta integraattoreilta 10 multiplekserin kautta tulevan D/A-muuntimessa 11 analogiseen muotoon muunnetun lähtösig-naalin ja anturien 9 keskielektrodien välillä ja muuntaa potentiaalierot vastaaviksi digitaalisiksi signaaleiksi.
5
Digitaalisen komparaattorin 5 muuntama kutakin anturia vastaava jännite summataan digitaalisessa integraattorissa 10, josta saadaan ulostulona digitaalinen lähtösignaali. Digitaaliselta integraattorilta 10 lähtevää digitaalista läh-10 tösignaalia ohjataan kohti tilaa, jossa kunkin mitattavan anturin 9 kondensaattorien Cl ja C2 terminaalien välillä vallitsee varausbalanssi (Qci=Qc2)
Digitaalinen integraattori 10 voidaan toteuttaa esimerkiksi 15 ylösalas-laskimella tai digitaalisella laskurilogiikalla. Digitaalisella laskurilogiikalla voidaan ohjata Digitaalisen integraattorin 10 lisäksi myös D/A-muunninta 11.
Keksinnön mukaiseen kiihtyvyysanturin mittauskytkentään on 20 lisätty takaisinkytkentähaaraan sijoitettu D/A-muunnin 11, : joka hoitaa tarvittavan takaisinkytkennän komparaattoripii- rille 5. Käyttämällä sopivaa kellotusta kellosignaalin ge- neraattorin 12 avulla saadaan aikaan sopivan mittausfunk- tion toteuttava kytkentä. Tulossa voidaan digitaalisen kom- j'.\ 25 paraattorin 5 sijaan vaihtoehtoisesti käyttää varausvahvis- • « timen ja komparaattorin kombinaatiota.
> I » ; .·. Keksinnön mukaisen ratkaisun avulla kunkin anturin signaali » » » I I t · saadaan erikseen muunnettua digitaaliseen muotoon. Ratkai- * i
t » I
·, 30 sussa digitaalimuunnos yhdistetään anturien 9 analogiamit- ► I * tausfunktioihin, jolloin anturien 9 lähtösignaaleiksi saa- » · ’*;·* daan digitaaliset signaalit. Keksinnön mukaisessa ratkai- 1 > f : sussa antureiden jatkokalibroinnit voidaan näin tehdä heti : digitaalisesti, eikä erillisiä A/D-muuntimia tarvita.
35 ίο 116584
Keksinnön mukaiseen kiihtyvyysanturin mittauskytkennän etuna on analogisen integraattorin korvaaminen digitaalisella integraattorilla, jolloin piirin toimintaan eivät vaikuta analogisen integraattorin offsetvirheet. Integraat-5 torit ovat myös erityisesti multipleksatussa sovellutuksessa epäherkempiä häiriöille. Integraattorit voidaan toteuttaa modernilla sub-micron CMOS teknologialla. Kytkentä voidaan suunnitella toimimaan myös erittäin matalilla alle 2,0 Voltin jännitteillä.
10
Anturielementin prosessointiin liittyviä herkkyysvaihtelua voidaan kalibroida pois säätämällä D/A-muuntimen 11 siirtofunktiota. Piirin digitaalisena lähtösignaalina on suoraan integraattorin ulostulo, joka voidaan siirtää jatko-15 prosessointiin joko rinnakkais- tai sarjamuotoisena signaalina. D/A-muuntimen tehonkulutus voidaan CMOS-teknologialla (CMOS, Complementary Metal Oxide Semiconductor) saada hyvin pienelle tasolle käyttäen SC piiritekniikkaa (SC, Switched Capacitor).
20
Lisäksi kytkennän etuna on varausvahvistimen korvaaminen nopealla komparaattorilla. Varausvahvistimen ongelmana on tarve anturikapasitanssien vaihtelun johdosta suureen yh-t···. teismuotoisen toiminta-alueeseen sekä multipleksatussa ti- 25 lanteessa tarve suureen kaistanleveyteen, joka tekee va- i » rausvahvistimien suunnittelun haastavaksi ja kasvattaa helposti etuasteen tehonkulutusta. Nopean komparaattorin . . avulla nämä ongelmat suurelta osin poistuvat.
f t I • » 30 Keksinnön mukaista kiihtyvyysanturijärjestelyn mittauskyt-*,*.* kentää voidaan soveltaa myös useampiterminaalisille antu- reille, kuten esimerkiksi kolmeakseliselle kiihtyvyysantu-rille käyttäen aikajakoista signaalin multipleksausta. Kek-: sinnön mukaista kiihtyvyysanturin mittauskytkentää voidaan i » 35 myös kehittää edelleen tarkemmaksi muun muassa lisäämällä 11 116584 kytkentään piirielimiä, joilla eliminoidaan parasiittisiä kapasitansseja sekä muita epäideaalisuuksia.
• i t » I · t · * ‘ I * · ♦ t * * * t « * » « » i i I »
Claims (18)
1. Kapasitiivinen kiihtyvyysanturijärjestely, joka järjestely käsittää ainakin yhden mitattavan elektrodiparin (1) , 5 (9) kiihtyvyyden kapasitiiviseen mittaamiseen, tunnettu siitä, että järjestely lisäksi käsittää digitaalisen komparaattorin (5), ainakin yhden digitaalisen integraattorin (6), (10), joukon aikajakoisia multipleksereitä (13-16), 10. multiplekserien (13-16) ohjauslogiikan, takaisinkytkentähaaraan digitaalisilta integraattoreilta (6), (10) multiplekserin (14) kautta tulevan lähdön ja di gitaalisen komparaattorin (5) väliin sijoitetun D/A-muuntimen (7), (11), ja 15. kellosignaalin generaattorin (8), (12), siten, että digitaalinen komparaattori (5) ilmaisee digitaalisilta integraattoreilta (6), (10) multiplekserin (14) kautta tulevan D/A-muuntimessa (7), (11) analogiseen muotoon muunne- 20 tun lähtösignaalin ja mitattavien elektrodiparien (1), (9) keskielektrodin välisen jännite-eron ja muuntaa potentiaalierot vastaaviksi digitaalisiksi signaaleiksi, - digitaalisen komparaattorin (5) muuntama kutakin anturia vastaava jännite summataan digitaalisessa integraattorissa 25 (6), (10), josta digitaalisesta integraattorista (6), (10) saadaan ulostulona digitaalinen lähtösignaali, digitaaliselta integraattorilta (6), (10) lähtevää digi- | taalista lähtösignaalia ohjataan kohti tilaa, jossa kunkin * ♦ · · ;***. anturin osalta mitattavan elektrodiparin (1) , (9) konden- 30 saattorien terminaalien välillä vallitsee varausbalanssi, > * t I I I ja että ‘1' - mittauksessa käytetään aikajakoista signaalin multiplek- * * t ',· · sausta siten, että multiplekserien (13-16) avulla aikaja- ,’·* koisesti vuorotellen toteutetaan yhden anturin mittaus ker- 1 1 6584 rallaan yhdessä aikavälissä ja vastaavasti kunkin seuraavan anturin mittaus kussakin seuraavassa aikavälissä.
2. Patenttivaatimuksen 1 mukainen kapasitiivinen kiihty- 5 vyysanturijärjestely, tunnettu siitä, että digitaalinen integraattori (6) , (10) on toteutettu ylösalas- laskurilla.
3. Patenttivaatimuksen 1 mukainen kapasitiivinen kiihty- 10 vyysanturijärjestely, tunnettu siitä, että digitaalinen integraattori (6) , (10) on toteutettu digitaali sella laskurilogiikalla.
4. Patenttivaatimuksen 3 mukainen kapasitiivinen kiihty- 15 vyysanturijärjestely, tunnettu siitä, että digi taalisella laskurilogiikalla ohjataan digitaalisen integ-raattorin (6), (10) lisäksi myös D/A-muunninta (7), (11).
5. Jonkin edellä olevan patenttivaatimuksen 1-4 mukainen 20 kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että kellosignaalin generaattorin (8), (12) kellotus ;· on sovitettu sopivan mittausfunktion aikaansaamiseksi. » ·
6. Jonkin edellä olevan patenttivaatimuksen 1-5 mukainen 25 kapasitiivinen kiihtyvyysanturi järjestely, tunnettu siitä, että tulossa on digitaalisen komparaattorin (5) sijaan käytetty varausvahvistimen ja komparaattorin kombinaa-: tiota. • » *, 30
7. Jonkin edellä olevan patenttivaatimuksen 1-6 mukainen ;;; kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että A/D-muunnos on yhdistetty mitattavien elektro-ν’ ·’ diparien (1) , (9) analogiamittausfunktioihin. 116584
8. Jonkin edellä olevan patenttivaatimuksen 1-7 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että mitattavien elektrodiparien (1), (9) jatkokali- brointi tehdään digitaalisesti. 5
9. Jonkin edellä olevan patenttivaatimuksen 1-8 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että digitaaliset integraattorit (6), (10) on toteu tettu sub-micron CMOS teknologialla. 10
10. Jonkin edellä olevan patenttivaatimuksen 1-9 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että kytkentä on sovitettu toimimaan erittäin matalilla alle 2,0 Voltin jännitteillä. 15
11. Jonkin edellä olevan patenttivaatimuksen 1-10 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että mitattavien elektrodiparien (1), (9) pro sessointiin liittyviä herkkyysvaihteluja on kalibroitu sää- 20 tämällä D/A-muuntimen (7), (11) siirtofunktiota.
;* 12. Jonkin edellä olevan patenttivaatimuksen 1-11 mukainen kapasitiivinen kiihtyvyysanturi jär jestely, tunnettu :siitä, että digitaalisena lähtösignaalina on suoraan digi-25 taalisten integraattoreiden (6), (10) ulostulot, jotka ;“'j siirretään jatkoprosessointiin rinnakkaismuotoisena signaa lina. I i » *
13. Jonkin edellä olevan patenttivaatimuksen 1-11 mukainen ·. 30 kapasitiivinen kiihtyvyysanturijärjestely, tunnettu * « » ;;; siitä, että digitaalisena lähtösignaalina on suoraan digi- ';· taalisten integraattoreiden (6), (10) ulostulot, jotka V · siirretään jatkoprosessointiin sarjamuotoisena signaalina. • » 116584
14. Jonkin edellä olevan patenttivaatimuksen 1-13 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että D/A-muuntimen tehonkulutus on sovitettu alhaiselle tasolle CMOS-teknologian ja SC piiritekniikan avulla. 5
15. Jonkin edellä olevan patenttivaatimuksen 1-14 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että järjestely on sovitettu useampiterminaalisille antureille. 10
16. Jonkin edellä olevan patenttivaatimuksen 1-14 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että järjestely on sovitettu kolmeakseliselle kiihtyvyysanturille .
17. Jonkin edellä olevan patenttivaatimuksen 1-16 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että järjestely käsittää lisäksi piirielimiä, joilla eliminoidaan parasiittisiä kapasitansseja. 20
18. Jonkin edellä olevan patenttivaatimuksen 1-16 mukainen kapasitiivinen kiihtyvyysanturijärjestely, tunnettu siitä, että järjestely käsittää lisäksi piirielimiä, joilla eliminoidaan epäideaalisuuksia. 25 * • · · • · · 1 » · > » 1 • I » 1 116584
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20030946A FI116584B (fi) | 2003-06-25 | 2003-06-25 | Kapasitiivinen kiihtyvyysanturijärjestely |
| DE112004001082T DE112004001082T5 (de) | 2003-06-25 | 2004-06-15 | Kapazitive Beschleunigungssensoranordnung |
| PCT/FI2004/000367 WO2004113930A1 (en) | 2003-06-25 | 2004-06-15 | Capacitive acceleration sensor arrangement |
| US10/873,614 US7340955B2 (en) | 2003-06-25 | 2004-06-23 | Capacitive acceleration sensor arrangement |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20030946A FI116584B (fi) | 2003-06-25 | 2003-06-25 | Kapasitiivinen kiihtyvyysanturijärjestely |
| FI20030946 | 2003-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FI20030946A0 FI20030946A0 (fi) | 2003-06-25 |
| FI116584B true FI116584B (fi) | 2005-12-30 |
Family
ID=8566298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI20030946A FI116584B (fi) | 2003-06-25 | 2003-06-25 | Kapasitiivinen kiihtyvyysanturijärjestely |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7340955B2 (fi) |
| DE (1) | DE112004001082T5 (fi) |
| FI (1) | FI116584B (fi) |
| WO (1) | WO2004113930A1 (fi) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100259285A1 (en) * | 2007-03-05 | 2010-10-14 | Nokia Corporation | Providing feedback in an electronic circuit |
| US7528755B2 (en) * | 2007-09-06 | 2009-05-05 | Infineon Technologies Ag | Sigma-delta modulator for operating sensors |
| US7956621B2 (en) * | 2008-06-11 | 2011-06-07 | Analog Devices, Inc. | Anti-capture method and apparatus for micromachined devices |
| EP2343507B1 (fr) | 2009-12-24 | 2012-11-28 | EM Microelectronic-Marin SA | Procédé de mesure d'un paramètre physique et circuit électronique d'interface d'un capteur capacitif pour sa mise en oeuvre |
| JP5104936B2 (ja) * | 2010-11-22 | 2012-12-19 | 株式会社デンソー | 加速度および角速度検出装置 |
| EP2541213B1 (fr) | 2011-07-01 | 2017-03-08 | EM Microelectronic-Marin SA | Procédé pour réduire la non linéarité pendant la mesure d'un paramètre physique et circuit électronique pour sa mise en oeuvre |
| EP2618164B1 (fr) | 2012-01-20 | 2014-07-16 | EM Microelectronic-Marin SA | Procédé de mesure d'un paramètre physique et circuit électronique d'interface d'un capteur capacitif pour sa mise en oeuvre |
| EP2618163B1 (fr) | 2012-01-20 | 2014-09-17 | EM Microelectronic-Marin SA | Procédé de mesure d'un paramètre physique et circuit électronique d'interface d'un capteur capacitif pour sa mise en oeuvre |
| EP2662667B1 (fr) | 2012-05-10 | 2016-01-06 | EM Microelectronic-Marin SA | Procédé de mesure d'un paramètre physique et circuit électronique d'interface d'un capteur capacitif pour sa mise en oeuvre |
| US9810583B2 (en) * | 2013-05-17 | 2017-11-07 | Analog Devices, Inc. | Encoder circuit with feedback DAC |
| US9689889B1 (en) * | 2013-07-24 | 2017-06-27 | Hanking Electronics, Ltd. | Systems and methods to stabilize high-Q MEMS sensors |
| US9939290B1 (en) * | 2013-09-16 | 2018-04-10 | Panasonic Corporation | Method for calibration of a system with time-multiplexed sensors |
| WO2020061798A1 (en) | 2018-09-26 | 2020-04-02 | Texas Instruments Incorporated | Method and sensor system with integrated calibration mechanism |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046269B2 (ja) * | 1980-04-23 | 1985-10-15 | 三菱電機株式会社 | 内燃機関の点火時期制御装置 |
| JPS63212768A (ja) | 1987-02-27 | 1988-09-05 | Mitsubishi Motors Corp | 内燃機関の点火時期制御装置 |
| US4860232A (en) * | 1987-04-22 | 1989-08-22 | Massachusetts Institute Of Technology | Digital technique for precise measurement of variable capacitance |
| JPH01115718A (ja) | 1987-10-30 | 1989-05-09 | Nec Home Electron Ltd | 緩衝器制御装置 |
| JP3262013B2 (ja) * | 1997-02-24 | 2002-03-04 | 三菱電機株式会社 | 容量型センサインターフェース回路 |
| DE19846461B4 (de) * | 1997-10-08 | 2006-05-11 | Hitachi, Ltd. | Sensoreinstellschaltung |
| US6901801B2 (en) * | 2003-07-28 | 2005-06-07 | The Boeing Company | Capacitance acceleration derivative detector |
| US7124634B2 (en) * | 2003-07-29 | 2006-10-24 | The Boeing Company | Single plate capacitive acceleration derivative detector |
-
2003
- 2003-06-25 FI FI20030946A patent/FI116584B/fi not_active IP Right Cessation
-
2004
- 2004-06-15 DE DE112004001082T patent/DE112004001082T5/de not_active Withdrawn
- 2004-06-15 WO PCT/FI2004/000367 patent/WO2004113930A1/en active Application Filing
- 2004-06-23 US US10/873,614 patent/US7340955B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE112004001082T5 (de) | 2006-10-26 |
| FI20030946A0 (fi) | 2003-06-25 |
| US7340955B2 (en) | 2008-03-11 |
| WO2004113930A1 (en) | 2004-12-29 |
| US20060162454A1 (en) | 2006-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI116584B (fi) | Kapasitiivinen kiihtyvyysanturijärjestely | |
| US6278283B1 (en) | Capacitance detecting circuit | |
| EP3410129B1 (en) | Sensor device and method for continuous fault monitoring of sensor device | |
| JP3262013B2 (ja) | 容量型センサインターフェース回路 | |
| JP2936286B2 (ja) | 精密容量性トランスデューサ回路と方法 | |
| JP4105255B2 (ja) | ブリッジ回路の読出し回路およびこの読出し回路を有するセンサ | |
| CN102879020B (zh) | 用于减小物理参数测量期间的非线性的方法以及用于实现该方法的电子电路 | |
| TWI482947B (zh) | 量測物理參數的方法與用於實施該方法之電容性感應器的電子介面電路 | |
| KR100390307B1 (ko) | 센서 신호 처리 장치 | |
| EP3093653B1 (en) | Sensor circuit and method for measuring a physical or chemical quantity | |
| FI93580B (fi) | Menetelmä ja laitteisto epäsymmetrisen paine-eroanturin takaisinkytkemiseksi | |
| US8410969B2 (en) | Wide range charge balancing capacitive-to-digital converter | |
| US9804190B2 (en) | Apparatus and method for calibration of capacitance mismatch and temperature variations in a MEMS device | |
| JP2014529972A (ja) | センサ回路によってもたらされる疑似力を単一の増幅器を用いて除去する、変換器フロントエンド用の、線形の静電容量−電圧変換器 | |
| US9110113B2 (en) | Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same | |
| JP2000065664A (ja) | 静電容量式力学量センサ | |
| Rödjegård et al. | A differential charge-transfer readout circuit for multiple output capacitive sensors | |
| JP6087927B2 (ja) | 容量性センサのための表面充電の減少技術 | |
| US5078220A (en) | Multiple sensor capacitive measurement system | |
| JP6042003B2 (ja) | 電子測定回路 | |
| JP2004279261A (ja) | 物理量検出装置 | |
| US20160202287A1 (en) | Acceleration sensor | |
| JP2002098712A (ja) | 容量式物理量検出装置 | |
| JP2005017216A (ja) | ３軸加速度センサ | |
| EP3296709B1 (en) | Temperature-to-digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Ref document number: 116584 Country of ref document: FI |
|
| PC | Transfer of assignment of patent |
Owner name: MURATA ELECTRONICS OY |
|
| MM | Patent lapsed |