ES2745740A1 - Transistor de efecto de campo de union, metodo de obtencion y uso del mismo - Google Patents

Transistor de efecto de campo de union, metodo de obtencion y uso del mismo Download PDF

Info

Publication number
ES2745740A1
ES2745740A1 ES201830860A ES201830860A ES2745740A1 ES 2745740 A1 ES2745740 A1 ES 2745740A1 ES 201830860 A ES201830860 A ES 201830860A ES 201830860 A ES201830860 A ES 201830860A ES 2745740 A1 ES2745740 A1 ES 2745740A1
Authority
ES
Spain
Prior art keywords
block
layer
trenches
trench
jfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
ES201830860A
Other languages
English (en)
Other versions
ES2745740B2 (es
Inventor
Comes Miguel Ullán
Fontanillo Carlos Couso
Villena Salvador Hidalgo
Gual David Flores
David Quirion
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to ES201830860A priority Critical patent/ES2745740B2/es
Priority to EP19854146.8A priority patent/EP3846222A4/en
Priority to PCT/ES2019/070578 priority patent/WO2020043927A1/es
Publication of ES2745740A1 publication Critical patent/ES2745740A1/es
Application granted granted Critical
Publication of ES2745740B2 publication Critical patent/ES2745740B2/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Transistor de efecto de campo de unión y método de obtención del mismo. En este documento se detallan tanto un dispositivo transistor de efecto de campo de unión (JFET), objeto de un primer aspecto de la invención, como el método para obtener el mismo, objeto de un segundo aspecto de la invención. El dispositivo transistor de efecto de campo de unión (JFET), presenta una serie de trincheras circulares concéntricas que se encuentran protegidas por una o varias trincheras de protección. Dichas trincheras de protección tienen forma rectangular con esquinas redondeadas y se desdoblan en trincheras de protección flotantes y trincheras de protección polarizadas, tal manera que una trinchera de protección polarizada es exterior a la última trinchera concéntrica mientras que una trinchera de protección flotante es exterior a dicha trinchera de protección polarizada.

Description

DESCRIPCIÓN
TRANSISTOR DE EFECTO DE CAMPO DE UNIÓN, MÉTODO DE OBTENCIÓN Y
USO DEL MISMO
OBJETO DE LA INVENCIÓN
El objeto de la invención se enmarca en el campo de los dispositivos semiconductores y sus procesos de fabricación.
Más concretamente el objeto de la invención va dirigido a un dispositivo transistor tipo JFET y a un método de obtención del mismo.
ANTECEDENTES DE LA INVENCIÓN
El JFET (del inglés Junction Field-Effect Transistor, en español transistor de efecto de campo de juntura o unión) es un tipo de dispositivo electrónico de tres terminales S (fuente / Source), G (puerta / Gate) y D (drenador / Drain), cuyo funcionamiento como interruptor electrónico está basado en el efecto de campo eléctrico que se produce por la diferencia de tensión aplicada entre los terminales S y G, VGS. Según este valor de entrada VGS, la salida del transistor tipo JFET presentará un comportamiento que se simplifica definiendo dos zonas: activa (on) y corte (off). Los distintos valores de IDS en función de la VGS vienen dados por una gráfica o ecuación denominada ecuación de entrada.
En la zona activa, al permitirse el paso de corriente, el transistor dará una salida en el circuito que viene definida por la propia corriente de drenador (IDS) y la tensión entre el drenador y la fuente VDS. A la gráfica o ecuación que relaciona estás dos variables se le denomina ecuación de salida, y en ella es donde se distinguen las tres zonas de funcionamiento: óhmica, triodo y saturación.
Físicamente, un transistor tipo JFET de los denominados "canal P" está formado por un substrato de semiconductor tipo P, en cuyos extremos se sitúan dos terminales de salida (drenador y fuente) flanqueada por dos regiones con dopaje de tipo N en las que se conectan los terminales conectados entre sí (puerta). Al aplicar una tensión positiva VGS entre puerta y fuente, (unión PN) se crea una zona de vaciamiento de portadores en el canal (región flanqueada por los electrodos de puerta) reduciendo el flujo de corriente entre la fuente y el drenador (IDS). Cuando esta VGS sobrepasa un valor determinado, el canal está totalmente vacío de portadores y la corriente IDS entre fuente y drenador es despreciable. A ese valor de VGS se le denomina tensión de corte (Voff). Para un JFET "canal N" las zonas P y N se invierten, y las VGS y Voff son negativas, cortándose la corriente para tensiones menores que Voff (negativas).
Este tipo de dispositivos son conocidos, a la par que aquellos procedimientos de obtención de los mismos. En este sentido, se tiene conocimiento de diversos documentos como el US8068321B2 en el que se detalla un JFET convencional para la protección contra sobretensiones (protección contra picos de tensión no deseados) de un convertidor DC / DC de baja tensión. No obstante, el dispositivo funciona como un interruptor normalmente apagado (Normally-off) que sólo se activa cuando tiene que proteger el sistema principal soportando la corriente no deseada y donde la conducción se basa en electrones y la tecnología se basa en un substrato N+ inicial sobre el que se crece una capa epitaxial N" delgada. A continuación, se realizan implantes para crear la puerta (boro) y la fuente (fósforo).
Asimismo, en el documento US6251716B1 se describe un JFET con baja resistencia y alta velocidad de conmutación en dispositivos de alta corriente (100 A en chips de gran área). Sin embargo, la capacidad en tensión está limitada por el espesor de la capa N epitaxial. Además, la citada alta velocidad de conmutación no se puede lograr si se requiere una capacidad de alta tensión y la conducción se basa en electrones y la tecnología se basa en un substrato N+ inicial, sobre el que se hace crecer una capa delgada N- epitaxial, para a continuación crear las múltiples puertas (boro) y la región de drenador (fósforo).
En el documento US6380569B1 se describe un dispositivo JFET convencional de alta potencia y alta tensión, aunque en funcionamiento normalmente en apagado y basado en substratos N+ / N" convencionales. Además, una trinchera, que incluye un óxido de puerta y el necesario material de relleno conductor, controla la región JFET. De hecho, presenta difusiones de tipo P en la parte inferior de la trinchera para evitar una ruptura prematura. El dispositivo se dirige a aplicaciones de potencia, donde la velocidad de conmutación no es crucial pero donde se requiere una alta capacidad de corriente.
Por otro lado, se tiene que en el documento US20090075435A1 se detalla un dispositivo JFET que se basa en el uso de una región aislante creada en el sustrato, en una zona cercana a su superficie. Se trata esencialmente de un SOI JFET y como consecuencia de ello, la fuente, drenador y electrodos de puerta tienen que ser colocado en el mismo lado del sustrato, dando lugar a un voltaje bajo. Las tecnologías de proceso que se describen en US20090075435A1 se basan en la capa de aislante y difieren entre ellas en la forma en que se crea la capa superior de semiconductores y dopado. En todos los casos, se crea una trinchera poco profunda y se llena de polisilicio; la sección transversal del JFET propuesto en US20090075435A1 se basa en corrientes de electrones y su topología es tal que el JFET propuesto en US20090075435A1 proporciona una velocidad de conmutación extremadamente rápida y de bajo nivel parasitario; es decir está diseñado para aplicaciones de alta frecuencia y de baja tensión.
A la vista de lo anterior, los dispositivos JFET encontrados en el estado del arte son ampliamente usados como interruptores o como elemento pasivo de protección. Sin embargo, ninguno de ellos es válido para aplicaciones de alta radiación, ya que para su fabricación es necesario utilizar un óxido internivel que falla bajo exposición de radiación ionizante. Por otro lado, aunque el uso de sustratos tipo N en dispositivos electrónicos mejora algunas de sus prestaciones eléctricas, los vuelve más vulnerables a los efectos de la radiación, y por tanto incapaces de operar en entornos con alta presencia de radiación. Así, una de las líneas de investigación relevantes de la electrónica de potencia moderna es la búsqueda de dispositivos apropiados para circuitos de distribución de potencia y control de sistemas que sean capaces de operar en entornos de alta radiación.
En el documento P201531371 se detalla un dispositivo JFET vertical, en el que la corriente fluye desde la parte superior del chip (fuente) hacia la parte inferior (drenador), atravesando todo el bloque de silicio, así como un método para la fabricación del citado dispositivo JFET mediante DRIE (Deep reactive-ion etching). En este documento se describe una serie de trincheras profundas ciegas en un bloque de material semiconductor tipo P. Estas trincheras luego se rellenan con una capa de material conductor de tipo N estando dichas trincheras configuradas preferentemente con una sección circular o poligonal definiendo un cuerpo que encierra un volumen del bloque semiconductor de tipo P; es decir, visto en planta, el polígono o círculo definidos en la superficie del bloque por las paredes de la trinchera es de un material de tipo P, mientras que la trinchera debe ser rellenada con un material conductor de tipo N. La trinchera actúa como puerta del dispositivo transistor, mientras que la parte de semiconductor del bloque encerrado entre las paredes de la trinchera (los citados círculos o polígonos vistos en planta) será la parte activa intrínseca del transistor JFET, denominada canal. Sin embargo, debido a su diseño, la tensión de ruptura (breakdown voltage) en modo de corte no supera los 300 V. Esta tensión resulta demasiado baja para ciertas aplicaciones, donde valores de hasta 1000 V son necesarios para el buen funcionamiento de los sensores. Es conocido que la limitación en voltaje (voltaje máximo de ruptura) del V-JFET es intrínseca a su diseño, debido al pequeño radio de curvatura de la celda básica (<35 micrómetros). La ruptura se produce en las celdas con menor radio, ya que cuando existe una diferencia de tensión, el campo eléctrico se eleva rápidamente en ellas hasta alcanzar la rotura del silicio 3105 V/cm. Ello puede ser evitado elevando el radio de la celda básica, sin embargo, este radio no puede ser simplemente incrementado, ya que se degradarían de forma abrupta algunas de las prestaciones eléctricas del dispositivo como: la tensión de corte (Voff), la corriente de corte (Ioff) o la corriente de saturación (Isat). Por otro lado, la capacidad de conducción de corriente de cada celda en el dispositivo descrito en P201531371 es bastante limitada (0.3 A/cm2), lo que implica tener que hacer dispositivos con áreas excesivamente grandes (>1 cm2) para poder suplir esta carencia, incompatibles con encapsulados convencionales de potencia para dispositivos discretos.
DESCRIPCIÓN DE LA INVENCIÓN
En un primer aspecto de la invención se tiene un dispositivo JFET con múltiples anillos concéntricos, mientras que en un segundo aspecto de la invención se tiene un método para la fabricación del dispositivo JFET del primer aspecto; método que de manera preferente hace uso de la técnica de procesamiento DRIE (Deep reactive-ion etching).
El transistor objeto de un primer aspecto de la invención presenta una sucesión de anillos concéntricos (multi-anillo), donde la distancia entre los anillos consecutivos es lo suficientemente pequeña para mantener intactas las características eléctricas de un dispositivo JFET y que la trinchera de cada anillo proteja, frente a la ruptura eléctrica, al anillo adyacente interno. De esta forma, el único anillo que debe ser protegido frente a la ruptura eléctrica será el anillo más externo de todos ellos, el cual se puede diseñar con un radio de curvatura arbitrariamente grande (dependiendo únicamente del número de anillos concéntricos que se incluyen). La protección de los anillos exteriores de cada celda se realiza con elementos tridimensionales, a diferencia del arte previo (P201531371), donde la terminación del dispositivo V-JFET está fabricada solo con elementos 2D (anillos de guardia e implantaciones superficiales) los cuales demuestran ser insuficientes para una protección efectiva del borde de la celda. Los elementos tridimensionales de protección usados en la invención presente son denominados trincheras de guarda, las cuales pueden estar polarizadas o ser flotantes dependiendo de los requisitos de la realización. El sistema de protección de trincheras de guarda se puede implementar de la siguiente manera, un primer anillo de protección o guarda se polariza a la misma tensión que las trincheras de los dispositivos MR-JFET, consiguiendo generar una transición desde el anillo exterior del MR-JFET (con dimensiones mayores de 150 pm) a un anillo lineal polarizado de radio infinito (línea recta) y minimizando las probabilidades de rotura. A partir de este anillo lineal polarizado, se generan anillos flotantes consecutivos y paralelos, haciendo que el campo eléctrico del fondo de las trincheras se reduzca de forma suave y progresiva, como si fueran anillos de guarda 2D.
Adicionalmente, esta transición que se acaba de explicar puede realizarse de manera más progresiva, introduciendo más anillos polarizados entre la transición del anillo exterior hasta llegar a la forma lineal.
Otra ventaja de disponer anillos concéntricos es que las trincheras profundas pueden ser grabadas manteniendo la estabilidad mecánica, ya que en ningún caso estas trincheras coinciden con los planos cristalográficos del silicio.
Por tanto, el uso de la disposición “multi-anillo” proporciona grandes ventajas frente al arte previo, por ejemplo:
• El evidente aumento del radio de curvatura del anillo exterior, lo que aumenta la tensión de ruptura del dispositivo.
• Como las celdas pueden diseñarse de diferentes tamaños, variando el número de anillos, se puede aprovechar más área del silicio. Esto incrementa la capacidad de corriente del dispositivo. Asimismo, se puede disponer de una celda (varios anillos concéntricos) o varias celdas (varias agrupaciones de anillos concéntricos) dentro de las mismas trincheras de protección.
• Los contactos de fuente (source), que se ponen en el centro entre cada dos anillos consecutivos (canales), tienen mayor área y por tanto aumenta la inyección de electrones hacia el canal, elevando su capacidad de corriente.
El transistor del objeto de la invención puede operar como una resistencia del tamaño del volumen de conducción intrínseco (canal o canales) en aquellas situaciones en las que se encuentra en la región lineal, esta resistencia puede ser cercana a cero a bajos voltajes en la entrada o baja polarización fuente-drenador. En estas situaciones se procede a incrementar la polarización fuente-drenador de tal manera que se produce un incremento de voltaje en el canal. La parte inferior del canal se vacía progresivamente hasta alcanzar una tensión de "estrangulamiento" en la que la parte inferior del canal está completamente vaciada y la corriente se satura. Por otro lado, si se aumenta la tensión de puerta, invirtiendo la unión PN formada con el semiconductor interno y la puerta del dispositivo, el canal se ve cada vez más empobrecido, hasta que esté totalmente vacío en un valor de V0tr en particular, y consecuentemente no hay conducción de corriente en el canal.
En una realización del primer aspecto de la invención, el canal del transistor objeto de la invención es de silicio tipo P, y las trincheras están llenas de un material tipo N como puede ser polisilicio el cual puede encontrarse altamente dopado. De esta manera, el dispositivo puede ser utilizado como un interruptor de potencia resistente a la radiación en aplicaciones de distribución de potencia. El silicio de tipo P no se invierte (a tipo N) por efecto el daño por desplazamiento de la radiación no ionizante, lo que hace que el sustrato sea más resistente para este tipo de radiación. Por otra parte, los únicos óxidos presentes en el dispositivo están en su superficie, lo que hace que el dispositivo sea más robusto frente a los daños por radiación ionizante debido a su configuración vertical. Adicionalmente, el radio del canal intrínseco se puede reducir hasta obtener una tensión de corte baja que permita el uso de un circuito de control de baja potencia realizado con un proceso CMOS sub-micrónico (DSM) CMOS, lo que hace que el sistema completo sea aún más resistente a la radiación, ya que los procesos DSM son intrínsecamente más resistentes a la radiación. De esta manera, el dispositivo puede ser utilizado como un interruptor de potencia en aplicaciones de distribución de energía en entornos sometidos a alta radiación.
Entre los posibles usos del transistor de la invención u obtenible mediante el método del segundo aspecto de la invención se tiene el uso como interruptor o como interruptor radhard (los denominados switch o switch rad-hard). Además, podría ser usado como limitador de corriente normalmente encendido (current limiter normally-on).
DESCRIPCIÓN DE LOS DIBUJOS
Para complementar la descripción que se está realizando y con objeto de ayudar a una mejor comprensión de las características de la invención, de acuerdo con un ejemplo preferente de realización práctica de la misma, se acompaña como parte integrante de dicha descripción, un juego de dibujos en donde con carácter ilustrativo y no limitativo, se ha representado lo siguiente:
Figuras 1-5: Muestran respectivas vistas en planta y (secciones transversales) marcadas mediante líneas discontinuas que muestran la fabricación de una realización preferente del objeto de la invención.
REALIZACIÓN PREFERENTE DE LA INVENCIÓN
En un ejemplo de realización de la invención se tiene que el segundo aspecto de la misma relacionado con el método de obtención del dispositivo transistor JFET, también referido a lo largo de este ejemplo como dispositivo o simplemente transistor, del primer aspecto de la invención se inicia, en una realización preferente de la invención descrita aquí (figuras 1-5).
De esta manera, se tiene que el segundo aspecto de la invención relacionado con el método de obtención del transistor JFET del primer aspecto de la invención se inicia, tal y como se observa en la figura 1. El material de partida para la realización es un bloque (1) de semiconductor tipo P preferentemente, una realización alternativa puede hacerse con un semiconductor tipo N, cambiando convenientemente el resto de dopajes. A partir de este bloque (1), se hace un crecimiento de una primera capa de dieléctrico (2), como puede ser óxido de silicio, mediante procesos térmicos para pasivar la superficie de Si.
A continuación, se realiza un patrón sobre la primera capa de dieléctrico (2) junto con una implantación selectiva de elementos dopantes (3) de tipo N cuando el bloque (1) es de un semiconductor tipo P y viceversa con dopantes tipo P cuando el semiconductor del bloque (1) es tipo N, para posteriormente proceder a un proceso térmico para conformar el resultado que se aprecia en la figura 2. Notar que los distintos colores del relleno de la vista de planta de la figura 2 representan el patrón de la implantación realizada.
A continuación, se procede a depositar una capa de metal que, una vez definida según el patrón correspondiente, hará de máscara selectiva para el posterior grabado profundo de silicio. De esta forma se crean coronas concéntricas circulares (trincheras ciegas menores de 5 micras de anchura) que harán de contactos de puerta (4), practicada en la primera capa de dieléctrico (2) y que llega hasta el interior del bloque (1) de material semiconductor, hasta una profundidad de alrededor de 80 mieras, como se ve en la figura 3. La diferencia entre el radio menor de una corona y el radio mayor de la corona inmediatamente anterior a esta es constante en toda la serie de coronas, de tal manera que sucesivos canales (6) concéntricos con forma de corona circular de material semiconductor del bloque (1) quedan definidos en el espacio entre las trincheras (4) circulares concéntricas.
Adicionalmente, en el mismo proceso de grabado profundo de silicio se realizan trincheras de protección (51, 61) cuyo número de las mismas depende de la protección necesaria de la realización en particular pero siempre al menos una de cada una de ellas, las cuales también son menores de 5 micras de anchura, practicadas en la primera capa de dieléctrico (2) y que llega hasta el interior del bloque (1) de material semiconductor, hasta una profundidad de alrededor de 80 micras. Estas trincheras de protección (51, 61), preferiblemente con planta en forma de rectángulo o cuadrado y preferentemente con esquinas redondeadas, alrededor de la trinchera (4) circular más externa, a una distancia del orden de 20 micras, servirán de trincheras de guarda para el borde del dispositivo. En la realización preferente del segundo aspecto de la invención la trinchera (4) inmediatamente más externa a la última trinchera (4) de la celda se encuentra polarizada a la misma tensión que la puerta (5). Mientras la subsiguiente trinchera (4) permanece flotante contribuyendo a una elevación de la tensión de ruptura mediante el suavizado del campo eléctrico en el dispositivo.
Posteriormente se graba el metal que ha servido de máscara, retirándolo completamente. Alternativamente se puede usar otro material diferente, como óxido de silicio, para hacer de máscara del grabado profundo.
En una realización preferente que se muestra en la figura 4, se procede a rellenar la trinchera (4) realizada en el bloque (1) con polisilicio dopado conductor (41) cuyo dopaje es tipo P ó N según sea necesario en función del tipo de semiconductor del bloque (1) siendo el dopaje del tipo contrario al del semiconductor del bloque (1). Posteriormente se realiza un proceso térmico para extender los dopantes tipo P ó N desde el polisilicio dopado hacia las paredes de la trinchera definiendo de este modo los diferentes contactos de puerta (41) del transistor tipo JFET de la invención.
En este mismo proceso de rellenado de la trinchera y proceso térmico posterior, también se definen el primer y segundo anillo de guarda definidos por las trincheras de protección (51, 61) correspondientes a una trinchera polarizada de protección (51) y a una trinchera flotante de protección (61), de tal manera que se tiene al menos una trinchera polarizada de protección (51) practicada en la capa de dieléctrico (2) y que llega hasta el interior del bloque (1) de material semiconductor y exterior a la serie concéntrica de trincheras (4) y al menos una trinchera flotante de protección (61) practicada en la capa de dieléctrico (2) y que llegan hasta el interior del bloque (1) de material semiconductor y exterior a la trinchera polarizada de protección (51) y preferentemente coincidente al menos parcialmente con el borde del transistor.
A continuación se lleva a cabo un proceso de grabado selectivo de la primera capa de dieléctrico (2) en una zona específica en el centro de los canales (6), para realizar una implantación selectiva de elementos dopantes de tipo P ó N según sea necesario, del mismo tipo que el semiconductor del bloque (1), sólo en las zonas donde se ha grabado la primera capa de dieléctrico (2) es decir el óxido de silicio, para posteriormente proceder a un proceso térmico para conformar el resultado que se aprecia en la figura 4, definiendo los contactos de fuente (71) del transistor.
A continuación, se realiza un proceso de implementación selectiva de elementos dopantes de P ó N según sea necesario, del mismo tipo que el semiconductor del bloque (1), en el dorso del bloque (1) para posteriormente proceder a un proceso térmico para conformar el resultado que se aprecia en la figura 4, definiendo los contactos de drenador (72) del transistor.
Seguidamente, se realiza un crecimiento o, alternativamente depósito, de una segunda capa de dieléctrico (8) que puede ser óxido de silicio, mediante procesos térmicos para hacer la función de capa aislante entre capas conductoras. Seguidamente, se realiza un grabado selectivo de esta segunda capa de dieléctrico (8) en zonas específicas para la apertura de respectivas ventanas de contacto (91, 101) para la puerta (4) y la trinchera de protección (51) y para la fuente (10) del transistor, como se ve en la figura 5.
Alternativamente, en aquellas realizaciones en las que el bloque (1) es de semiconductor tipo N, el dopaje del conductor (41) que define la puerta (4), será de tipo P y a su vez, el de los elementos que definen el drenador (72) y la fuente (71), deberá ser tipo N.
A continuación, se deposita una primera capa de material conductor (9) en la superficie como se ve en la vista de planta de la figura 5, que contacta la puerta (4) y un primer anillo de guarda definido por la trinchera polarizada de protección (5) a través de la ventana de contacto (91) que deja al descubierto la implantación (3).
A continuación, se deposita una segunda capa de material conductor (10) que cubre la celda junto con todos los canales (6) como se ve en el alzado de la figura 5, que contacta todos los contactos de fuente (71), a través de las ventanas de los contactos de fuente (101) que dejan al descubierto las implantaciones, como se aprecia en el corte OB de la figura 5
Finalmente, se deposita una tercera capa de material conductor eléctrico de baja resistividad (721) que cubre toda la superficie por su parte inferior, en el dorso del bloque (1) como se ve en el corte AO y BO de la figura 5, que define el contacto de drenador (721) del dispositivo.

Claims (11)

REIVINDICACIONES
1. - Transistor tipo JFET que comprende un bloque (1) de material semiconductor dopado uniformemente tipo P ó N o con una capa epitaxial altamente dopada, estando el transistor tipo JFET caracterizado porque comprende:
- una primera capa de dieléctrico (2) que cubre al menos parcialmente una superficie del bloque (1),
- al menos una serie de trincheras (4) circulares concéntricas practicadas en la capa de dieléctrico (2) y que llegan hasta el interior del bloque (1) de material semiconductor definiendo entre ellas una serie de canales (6) de material semiconductor del bloque (1) donde la pared interna de la trinchera (4) comprende un material semiconductor dopado de tipo contrario a aquel del material semiconductor del bloque (1) definiendo de este modo la puerta (4) del transistor tipo JFET,
- al menos una trinchera polarizada de protección (51) practicada en la capa de dieléctrico (2) y que llega hasta el interior del bloque (1) de material semiconductor y es exterior a la serie o series de trincheras (4) concéntricas,
- al menos una trinchera flotante de protección (61) practicada en la capa de dieléctrico (2) y que llegan hasta el interior del bloque (1) de material semiconductor y exterior a la trinchera polarizada de protección (51),
- una segunda capa de dieléctrico (8) que cubre al menos parcialmente la superficie del bloque (1) y la primera capa de dieléctrico (2),
- una primera capa de material conductor eléctrico de baja resistividad (9) que cubre al menos parcialmente la puerta (5), y contacta la puerta (5) definiendo un contacto de puerta (81), y con la trinchera polarizada (61),
- una segunda capa de material conductor eléctrico de baja resistividad (10) que cubre al menos parcialmente los canales (6) por su parte superior definiendo un contacto de fuente (71), y
- una tercera capa de material conductor eléctrico de baja resistividad (72) que cubre al menos parcialmente el canal (6) por su parte inferior definiendo un contacto de drenador (721).
2. - Transistor tipo JFET según reivindicación 1 caracterizado porque las trincheras (4) presentan una sección de varias coronas circulares concéntricas.
3. - Transistor tipo JFET según reivindicación 1 ó 2 caracterizado porque las trincheras (4) tiene una profundidad menor que el grosor del bloque (1).
4. - Transistor tipo JFET según cualquiera de las realizaciones 1 a 3 caracterizado porque el canal es de silicio, y las trincheras (41) están llenas de polisilicio.
5. - Transistor tipo JFET según cualquiera de las realizaciones 1 a 4 caracterizado por la adición de coronas circulares o poligonales de protección polarizadas (51) alrededor de las coronas circulares que forman la celda del JFET (4).
6. - Transistor tipo JFET según cualquiera de las realizaciones 1 a 5 caracterizado por la adición de coronas circulares o poligonales de protección flotantes (61) alrededor de las coronas circulares que forman la celda del JFET (4) o de las coronas polarizadas (51)
7. - Transistor tipo JFET según reivindicación 1 caracterizado por que la capa de dieléctrico (8) es de un material que se selecciona de entre dióxido de silicio y nitruro de silicio.
8. - Método de obtención de un transistor JFET, método caracterizado porque comprende:
i. crecer una primera capa de dieléctrico (2) sobre una superficie del bloque (1), i. estampar la primera capa de dieléctrico (2),
ii. dopar al menos una zona de la superficie del bloque (1) a través de la primera capa de dieléctrico (2) con dopantes (3) de tipo inverso a aquel del bloque (1), iv. aplicar un tratamiento térmico de recocido al resultado del paso anterior, v. realizar una serie de taladros ciegos:
- con forma de corona sobre la primera capa de dieléctrico (2), que llegan hasta una zona interior del bloque (1) y define unas trincheras (4) concéntricas,
- con forma rectangular o cuadrada con esquinas redondeadas, que llegan hasta una zona interior del bloque (1) y define una o varias trincheras polarizadas de protección (51) y una o varias trincheras flotantes de protección (62) donde la trinchera polarizada de protección (51) es exterior a las trincheras (4) y la trinchera flotante de protección (61) es exterior a la trinchera polarizada de protección (51),
vi. realizar un proceso térmico para extender los dopantes tipo N desde el polisilicio dopado de la hacia las paredes de las trincheras (4) definiendo de este modo las puertas (41) del transistor,
vii. practicar al menos un grabado selectivo en la primera capa de dieléctrico (2) definiendo una ventana que expone la superficie del bloque (1) en el centro de cada canal (6), para realizar una implementación selectiva de elementos dopantes de sólo en las zonas donde se ha grabado el óxido de silicio, para posteriormente proceder a un proceso térmico, definiendo una fuente (71),
viii. realizar un proceso implementación selectiva de elementos dopantes en el dorso del bloque (1) para posteriormente proceder a un proceso térmico definiendo el drenador (721) del dispositivo,
ix. depositar una segunda capa de dieléctrico (8) para hacer la función de capa aislante entre capas conductoras, y realizar un grabado selectivo de dicha segunda capa de dieléctrico (8) en zonas específicas para la apertura de ventanas (91,101) de contacto a la puerta (41) y trinchera polarizada (51) y a la fuente (92),
x. depositar una primera capa material conductor (9), que contacta la puerta (41) del transistor,
xi. grabar selectivamente la capa de material conductor (10) en zonas específicas para definir un contacto de fuente (10) del transistor, y
xii. depositar una tercera capa de material conductor eléctrico de baja resistividad (721) que cubre al menos parcialmente el canal (6) por su parte inferior en el dorso del bloque (1), que contacta el drenador (72) del dispositivo y define el contacto de drenador (721) del dispositivo.
9. - Método según reivindicación 8 caracterizado porque la trinchera (4) tiene un grosor no mayor de 5 micras.
10. - Método según reivindicación 8 caracterizado porque la trinchera (4) tiene una profundidad de entre 60 y 100 micras.
11. - Uso del transistor tipo JFET descrito en una cualquiera de las reivindicaciones 1 a 7 u obtenible mediante el método descrito en una cualquiera de las reivindicaciones 8 a 2 como interruptor o como limitador de corriente.
ES201830860A 2018-08-31 2018-08-31 Transistor de efecto de campo de union, metodo de obtencion y uso del mismo Active ES2745740B2 (es)

Priority Applications (3)

Application Number Priority Date Filing Date Title
ES201830860A ES2745740B2 (es) 2018-08-31 2018-08-31 Transistor de efecto de campo de union, metodo de obtencion y uso del mismo
EP19854146.8A EP3846222A4 (en) 2018-08-31 2019-08-29 Junction Field Effect Transistor, Method of Fabrication and Use
PCT/ES2019/070578 WO2020043927A1 (es) 2018-08-31 2019-08-29 Transistor de efecto de campo de unión, método de obtención y uso del mismo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES201830860A ES2745740B2 (es) 2018-08-31 2018-08-31 Transistor de efecto de campo de union, metodo de obtencion y uso del mismo

Publications (2)

Publication Number Publication Date
ES2745740A1 true ES2745740A1 (es) 2020-03-03
ES2745740B2 ES2745740B2 (es) 2020-07-30

Family

ID=69636733

Family Applications (1)

Application Number Title Priority Date Filing Date
ES201830860A Active ES2745740B2 (es) 2018-08-31 2018-08-31 Transistor de efecto de campo de union, metodo de obtencion y uso del mismo

Country Status (3)

Country Link
EP (1) EP3846222A4 (es)
ES (1) ES2745740B2 (es)
WO (1) WO2020043927A1 (es)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151620B (zh) * 2020-10-27 2022-07-19 杰华特微电子股份有限公司 一种具有esd防护结构的结型场效应管
CN113410135B (zh) * 2021-06-15 2023-06-30 西安微电子技术研究所 一种抗辐照结型场效应晶体管的制作方法
CN117096178B (zh) * 2023-10-17 2024-01-16 富芯微电子有限公司 一种耐高压的平面型半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963807A (en) * 1995-07-20 1999-10-05 Fuji Electric Co., Ltd. Silicon carbide field effect transistor with increased avalanche withstand capability
WO2017051051A1 (es) * 2015-09-25 2017-03-30 Consejo Superior De Investigaciones Científicas (Csic) Transistor tipo jfet y método de obtención del mismo

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251716B1 (en) 1999-01-06 2001-06-26 Lovoltech, Inc. JFET structure and manufacture method for low on-resistance and low voltage application
US6380569B1 (en) 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
JP4639431B2 (ja) * 2000-05-24 2011-02-23 富士電機システムズ株式会社 トレンチゲート型半導体装置
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
JP4498796B2 (ja) * 2004-03-29 2010-07-07 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7557393B2 (en) 2006-08-10 2009-07-07 Dsm Solutions, Inc. JFET with built in back gate in either SOI or bulk silicon
US8068321B2 (en) 2008-10-31 2011-11-29 Monolithic Power Systems, Inc. Input surge protection device using JFET
JP2013243272A (ja) * 2012-05-22 2013-12-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US10050154B2 (en) * 2015-07-14 2018-08-14 United Silicon Carbide, Inc. Trench vertical JFET with ladder termination

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963807A (en) * 1995-07-20 1999-10-05 Fuji Electric Co., Ltd. Silicon carbide field effect transistor with increased avalanche withstand capability
WO2017051051A1 (es) * 2015-09-25 2017-03-30 Consejo Superior De Investigaciones Científicas (Csic) Transistor tipo jfet y método de obtención del mismo

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FERNANDEZ-MARTINEZ, P.; RE, L.; FLORES, D.; HIDALGO, S.; QUIRION, D.; ULAN, M. A new vertical JFET technology for the powering scheme of the ATLAS upgrade inner tracker . 2016 IEEE Nuclear Science Symposium, Medical Imaging Conference and Room-Temperature Semiconductor Detector Workshop, NSS/MIC/RTSD 2016, , 2016, 978-1-5090-1642-6, (DOI: 10.1109/NSSMIC.2016.8069654) *
VELIADIS, V.; MCCOY, M.; MCNUTT, T.; HEARNE, H.; CHEN, L-S; DESALVO, G.; CLARKE, C.; GEIL, B.; KATSIS, D.; SCOZZIE, S.;. Fabrication of a robust high-performance floating guard ring edge termination for power Silicon Carbide Vertical Junction Field Effect Transistors . 22nd International Conference on Compound Semiconductor Manufacturing Technology, CS MANTECH 2007, 2007, Páginas 217-220 [en línea][recuperado el 31/05/2019]. Recuperado de Internet (URL:https://pdfs.semanticscholar.org/952f/1210dd385920edcff9353d15b196403a49ef.pdf), 978-1-893580-09-1; 1-893580-09-1, *
VELLVEHI, M.; PERPIÑA, X.; SANCHEZ, D.; FERNANDEZ-MARTINEZ, P.; FLORES, D.; JORDA, X.; . Failure Analysis in Power Devices using Lock-in Infrared Thermography . 2018 19th International Conference on Thermal, Mechanical and Multi-Physics Simulation and Experiments in Microelectronics and Microsystems (EuroSimE), abril 2018, Páginas 1-7 978-1-5386-2359-6, (DOI: 10.1109/EuroSimE.2018.8369896) *

Also Published As

Publication number Publication date
EP3846222A4 (en) 2022-05-18
WO2020043927A1 (es) 2020-03-05
ES2745740B2 (es) 2020-07-30
EP3846222A1 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
US10727330B2 (en) Semiconductor device with diode region
US10263070B2 (en) Method of manufacturing LV/MV super junction trench power MOSFETs
US8878283B2 (en) Quasi-vertical gated NPN-PNP ESD protection device
JP2018129378A (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
ES2745740B2 (es) Transistor de efecto de campo de union, metodo de obtencion y uso del mismo
JP2003505886A (ja) セル状トレンチゲート電界効果トランジスタ
EP3005419A1 (en) Trench shield connected jfet
JP2000031484A (ja) 高セル密度のバ―チカルトレンチゲ―ト型ｍｏｓｆｅｔ
JP6705944B2 (ja) パワーデバイス及びその製造方法
JP2005510881A (ja) オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス
TW201306264A (zh) 半導體功率元件及其製備方法
CN106165101B (zh) 半导体装置
EP0583037B1 (en) A semiconductor protection component
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
TWI566410B (zh) 半導體元件、終端結構及其製造方法
CA1142271A (en) Field effect semiconductor device
KR102106187B1 (ko) 절연 게이트 전계 효과 트랜지스터 디바이스 및 이의 제조 방법
CN110098124A (zh) 功率半导体器件和用于制造功率半导体器件的方法
JP3869580B2 (ja) 半導体装置
WO1999004435A1 (en) Novel cell topology for power transistors with increased packing density
ES2610187B1 (es) Transistor tipo jfet y método de obtención del mismo
JP2012109590A (ja) 半導体装置
US9231120B2 (en) Schottky diode with leakage current control structures
CN110945633B (zh) 半导体装置
CN108565259B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
BA2A Patent application published

Ref document number: 2745740

Country of ref document: ES

Kind code of ref document: A1

Effective date: 20200303

FG2A Definitive protection

Ref document number: 2745740

Country of ref document: ES

Kind code of ref document: B2

Effective date: 20200730