ES2400278A2 - Sensores de imagen de cancelación de ruido - Google Patents

Sensores de imagen de cancelación de ruido Download PDF

Info

Publication number
ES2400278A2
ES2400278A2 ES201190041A ES201190041A ES2400278A2 ES 2400278 A2 ES2400278 A2 ES 2400278A2 ES 201190041 A ES201190041 A ES 201190041A ES 201190041 A ES201190041 A ES 201190041A ES 2400278 A2 ES2400278 A2 ES 2400278A2
Authority
ES
Spain
Prior art keywords
signal
output
sampled
noise
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
ES201190041A
Other languages
English (en)
Other versions
ES2400278B1 (es
ES2400278R1 (es
Inventor
Hiok Nam Tay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of ES2400278A2 publication Critical patent/ES2400278A2/es
Publication of ES2400278R1 publication Critical patent/ES2400278R1/es
Application granted granted Critical
Publication of ES2400278B1 publication Critical patent/ES2400278B1/es
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

Un sensor de imagen que tiene una pluralidad de píxeles dentro de una matriz de píxeles acoplada a un circuito de control y uno o varios circuitos de sustracción. El circuito de control puede causar que un transistor de salida acoplado a un píxel proporcione una señal de salida de primera referencia, una señal de salida de reinicio común y una señal de salida de primer reinicio de nodo de detección, entre los cuales un circuito de sustracción puede formar una diferencia ponderada para crear una señal de ruido. El circuito de control puede causar que el transistor de salida proporcione una señal de salida de segundo reinicio de nodo de detección, una señal de salida de respuesta a luz y una señal de salida de segunda referencia, entre los cuales un circuito de sustracción puede formar una diferencia ponderada para crear una señal normalizada de respuesta a luz. La señal de salida de respuesta a luz corresponde a la imagen que va a ser capturada por el sensor. La señal de ruido puede deducirse de la señal normalizada de respuesta a luz para generar una señal sin-ruido.

Description

Sensores de imagen de cancelación de ruido.
Referencia cruzada a solicitudes relacionadas
Esta solicitud reivindica la prioridad de la solicitud provisional de patente de Estados Unidos Nº 61/138,085 presentada el 16 de diciembre de 2008 y la solicitud provisional de patente de Estados Unidos Nº 61/257,825 presentada el 03 de noviembre de 2009.
Fondo de la invención
1.
Campo de la invención
La materia divulgada por lo general se refiere a sensores de imagen de estado sólido.
2.
Información de antecedentes
El equipo fotográfico, como cámaras digitales y videocámaras digitales, puede contener sensores de imagen electrónicos que capturan la luz para transformarla en imágenes fijas o vídeo. Los sensores de imagen electrónicos normalmente contienen millones de elementos de captura de luz tales como fotodiodos.
Los sensores de imagen de estado sólido pueden ser o del tipo de dispositivo de carga acoplada (CCD) o del tipo de semiconductores de óxido metálico complementario (CMOS).
En cualquier tipo de sensor de imagen, los fotosensores son apoyados por un sustrato y dispuestos en una matriz bidimensional. Los sensores de imagen normalmente contienen millones de píxeles para proporcionar una imagen de alta resolución.
Breve resumen de la invención
Un sensor de imagen que tiene una pluralidad de píxeles dentro de una matriz de píxeles acoplada a un circuito de control y a uno o varios circuitos de sustracción. El circuito de control puede hacer que un transistor de salida acoplado a un píxel proporcione una señal de salida de primera referencia, una señal de salida de reinicio común y una señal de salida de primer reinicio de nodo de detección, entre los cuales un circuito de sustracción puede formar una diferencia ponderada para crear una señal de ruido. El circuito de control puede hacer que el transistor de salida proporcione una señal de salida de segundo reinicio de nodo de detección, una señal de salida de respuesta a luz y una señal de salida de segunda referencia, entre los cuales un circuito de sustracción puede formar una diferencia ponderada para crear una señal normalizada de respuesta a luz. La señal de salida de respuesta a luz corresponde a la imagen que va a ser capturada por el sensor. La señal de ruido puede deducirse de la señal normalizada de respuesta a luz para generar una señal sin ruido.
Breves descripciones de los dibujos
La Figura 1 es un esquema de una primera realización de un sensor de imagen y un sistema de captura de imagen;
La Figura 2 es una ilustración de un método para la salida de datos de píxel para una imagen a una memoria externa o procesador;
La Figura 3 es una ilustración de un método para recuperar y combinar datos de píxeles para una imagen;
La Figura 4 es una ilustración de un capacitor en el circuito de píxel de la Figura 13.
La Figura 5 es un esquema de una primera realización de un capacitor variable en el circuito de lector de luz de la Figura 14C;
La Figura 6 es un esquema de una segunda realización de un capacitor variable en el circuito de lector de luz de la Figura 14C;
La Figura 7 es un esquema de una tercera realización de un capacitor variable en el circuito de lector de luz de la Figura 14C;
La Figura 8 es una ilustración de otro método para recuperar y combinar datos de píxeles de una imagen; La Figura 9 es una ilustración de una secuencia de datos de imagen para el método de la Figura 8 para almacenar y combinar datos de píxeles para una imagen;
La Figura 10 es un arreglo de layout de píxeles de dos direcciones diferentes de layout en una matriz;
La Figura 11 es otro arreglo de layout de los píxeles de dos orientaciones diferentes de layout en una matriz;
La Figura 12 es un esquema de una realización de un par de píxeles que comparten un conmutador de reinicio, un transistor de salida y un conmutador de selección, y de un excitador de línea IN;
La Figura 13 es un esquema de una realización de un píxel del sensor de imagen y un excitador de línea de IN;
La Figura 14A es un esquema de una realización de un circuito de lector de luz;
La Figura 14B es un esquema de otra realización de un circuito de lector de luz;
La Figura 14C es un esquema de una realización de un circuito de lector de luz de triple muestreo;
La Figura 15A es un diagrama de flujo para una operación del sensor de imagen de acuerdo con los segundos métodos de ruido y normalización;
La Figura 15B es un diagrama de flujo para una operación alternativa del sensor de imagen de acuerdo con los primeros métodos de ruido y normalización;
La Figura 15C es un diagrama de flujo para una operación alternativa del sensor de imagen de acuerdo con los terceros métodos de ruido y normalización;
La Fig. 15D es un diagrama de flujo para una operación del sensor de imagen de acuerdo con los cuartos métodos de ruido y normalización;
La Figura 16 es un diagrama de tiempo para la operación del sensor de imagen en la Figura 15D;
La Figura 17A es una ilustración que muestra niveles de señales de tensión en un nodo de almacenaje y en un correspondiente nodo de detección y que ilustra una secuencia de muestreo utilizable para los segundos métodos de ruido y normalización;
La Figura 17B es una ilustración que muestra niveles de señales de tensión en un nodo de almacenaje y en un correspondiente nodo de detección y que ilustra una secuencia de muestreo utilizable para los primeros métodos de ruido y normalización;
La Figura 17C es una ilustración que muestra niveles de señales de tensión en un nodo de almacenaje y en un correspondiente nodo de detección y que ilustra una secuencia de muestreo utilizable para los terceros métodos de ruido y normalización;
La Figura 17D es una ilustración que muestra niveles de señales de tensión en un nodo de almacenaje y en un correspondiente nodo de detección y que ilustra una secuencia de muestreo utilizable para mezclar el tercer método de ruido con el segundo método de normalización;
La Fig. 17E es una ilustración que muestra niveles de señales de tensión en un nodo de almacenaje y en un correspondiente nodo de detección y que ilustra una secuencia de muestreo utilizable para mezclar el tercer método de ruido con el primer método de normalización;
La Figura 17F es una ilustración modificada de la Figura 17A para los segundos métodos de ruido y normalización y que ilustra un offset de referencia;
La Figura 17G es una ilustración modificada de la Figura 17A para los segundos métodos de ruido y normalización y que ilustra una segunda referencia antes del segundo reinicio del nodo de detección;
La Figura 17H es una ilustración modificada de la Figura 17A para los segundos métodos de ruido y normalización y que ilustra un primer offset de trampolín;
La Figura 17I es una ilustración modificada de la Figura 17A para los segundos métodos de ruido y normalización y que ilustra un escalón de GND1; La Figura 17J es una ilustración modificada de la Figura 17B para los primeros métodos de ruido y normalización y que ilustra la tercera y la cuarta referencias;
La Figura 17K es una ilustración modificada de la Figura 17J para describir una operación de la cuarta realización de acuerdo con los primeros métodos de ruido y normalización;
La Figura 17L es un diagrama modificado de la Figura 17A para describir una operación de la cuarta realización de acuerdo con los segundos métodos de ruido y normalización;
La Figura 17M es un diagrama modificado de la Figura 17J para describir una operación de la cuarta realización de acuerdo con los terceros métodos de ruido y normalización;
La Figura 18A-18C son esquemas para un circuito de lógica para generar señales de control;
La Figura 18D es un esquema para un circuito de lógica para generar señales SAM3, SAM4 y TF para la Figura 17B;
La Figura 19 es un esquema para una unidad del descodificador de fila para dirigir las señales globales RST, TF y SEL a partir del circuito de lógica de las Figuras 18A-18C en una fila de píxeles como las señales de fila RST(n), TF(n) y SEL(n);
La Figura 20 es un diagrama de tiempos de la unidad de decodificador de fila que se muestra en la Figura 19;
La Figura 21 es un esquema de una segunda realización de un sensor de imagen y un sistema de captura de imagen;
La Figura 22 es un esquema de una tercera realización de un sensor de imagen y un sistema de captura de imagen;
La Figura 23 es un esquema de una cuarta realización de un sensor de imagen y un sistema de captura de imagen;
La Figura 24 es un esquema de una quinta realización de un sensor de imagen y un sistema de captura de imagen;
La Figura 25 es un diagrama de flujo de un proceso para calibrar el ruido residual para un determinado conjunto de multiplicadores con signo para un grupo de píxeles que tienen un diseño y una orientación similares;
La Figura 26 es un diagrama de flujo de un proceso para calibrar ruidos residuales de una pluralidad de conjuntos de multiplicadores con signo sobre varios grupos de píxeles;
La Figura 27 es un esquema de un circuito de controlador para excitar señales TF(n) y RST(n) para una fila de píxeles.
Descripción detallada
Se divulga un sensor de imagen que tiene uno o más píxeles dentro de una matriz de píxeles, y cada píxel comprende un fotodetector y un conmutador de transferencia que conecta el fotodetector a un nodo de detección. El nodo de detección está conectado a una línea vertical de señal a través de un conmutador de reinicio. Un transistor de salida está conectado para acoplar una señal de salida del nodo de detección a una línea vertical. La matriz de píxeles puede acoplarse a un circuito de control y a uno o varios circuitos de sustracción. El circuito de control puede hacer que el transistor de salida proporcione una señal de salida de primera referencia, una señal de salida de reinicio común y una señal de salida de primer reinicio de nodo de detección. El conmutador de transferencia está en una región de tríodo durante la señal de salida de reinicio común. El conmutador de reinicio está en una región de tríodo cuando se proporciona la señal de salida de primera referencia. Los conmutadores de reinicio y transferencia se apagan cuando se proporciona la señal de salida de primer reinicio de nodos de detección. Un circuito de sustracción puede muestrear la señal de salida de reinicio común, la señal de salida de primer reinicio de nodo de detección y la señal de salida de primera referencia. Un circuito de sustracción puede formar una diferencia ponderada entre la señal muestreada de salida de reinicio común, la señal muestreada de salida de primer reinicio de nodo de detección y la señal muestreada de salida de primera referencia para crear una señal de ruido. El circuito de control puede hacer que el píxel proporcione una señal de salida de segundo reinicio de nodo de detección, una señal de salida de respuesta a luz y una señal de salida de segunda referencia. El conmutador de transferencia está en una región de tríodo durante la señal de salida de respuesta a luz. El conmutador de reinicio está en una región de tríodo durante la señal de salida de segunda referencia. Los conmutadores de reinicio y transferencia se apagan cuando se proporciona la señal de salida de segundo reinicio de nodo de detección. Un circuito de sustracción puede muestrear la señal de salida de segundo reinicio de nodo de detección, la señal de salida de respuesta a luz y la señal de salida de segunda referencia. La señal de salida de respuesta a luz corresponde a una imagen que va a ser capturada por el sensor. Un circuito de sustracción puede formar una diferencia ponderada entre la señal muestreada de salida de segundo reinicio de nodo de detección, la señal muestreada de salida de segunda referencia y la señal muestreada de salida de respuesta a luz para crear una señal normalizada de respuesta a luz. La señal de ruido puede restarse de la señal normalizada de respuesta a luz para generar una señal sin ruido a partir del sensor. Un offset de cc puede restarse aún más para formar la señal sin ruido. Un sistema de captura de imagen puede comprender el sensor de imagen y un procesador que forman la señal sin ruido. Uno o más de los pasos pueden realizarse en el procesador.
Un circuito de sustracción puede proporcionar una señal de ruido muestreando y restando la señal de salida de reinicio común y la señal de salida de primer reinicio de nodo de detección de la señal de salida de primera referencia, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. El circuito de sustracción puede proporcionar una señal normalizada de respuesta a luz muestreando y restando la señal de salida de respuesta a luz y la señal de salida de segundo reinicio de nodo de detección de la señal de salida de segunda referencia, habiendo sido multiplicada cada una por un multiplicador con signo respectivo.
La señal de ruido puede deducirse de la señal normalizada de respuesta a luz en el sensor de imagen para formar una señal sin ruido. Alternativamente, la señal de ruido y la señal normalizada de respuesta a luz pueden transferirse a un procesador externo donde la señal de ruido se resta de la señal normalizada de respuesta a luz.
Alternativamente, la señal del ruido y la señal normalizada de respuesta a luz pueden formarse en parte en el circuito de sustracción en el sensor de imagen y en parte en el procesador. La señal de ruido puede ser almacenada en una memoria y posteriormente extraída de la memoria para sustraerse de la señal normalizada de respuesta a luz.
Una señal de offset precalibrada puede deducirse además de la señal normalizada de respuesta a luz para formar la señal de imagen sin ruido. La señal de offset precalibrada puede obtenerse de una memoria, por ejemplo una memoria no volátil como una memoria flash.
La señal de ruido puede formarse en uno de los varios métodos mutuamente equivalentes, que se mencionan en los siguientes como métodos de ruido. Cada uno de los métodos puede realizarse completamente en el sensor de imagen, o parcialmente en el sensor de imagen y parcialmente en el procesador.
En un primer método de ruido, una segunda diferencia de ruido se sustrae de una primera diferencia de ruido, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de ruido es resultado de restar la señal muestreada de salida de reinicio común de la señal muestreada de salida de primera referencia. La segunda diferencia de ruido es resultado de restar la señal muestreada de salida de primero reinicio de nodo de detección de la señal muestreada de salida de primera referencia.
En un segundo método de ruido, una tercera diferencia de ruido se resta de la primera diferencia de ruido, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de ruido es como se describió anteriormente. La tercera diferencia de ruido es resultado de restar la señal de salida de primer reinicio de nodo de detección de la señal de salida de reinicio común.
En un tercer método de ruido, la tercera diferencia de ruido se resta de la segunda diferencia de ruido, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La segunda y la tercera diferencias de ruido son como se describió anteriormente.
En un cuarto método de ruido, la señal de ruido se forma directamente a partir de la señal de salida de primera referencia, la señal de salida de primer nodo de detección y la señal de salida de reinicio común, habiendo sido multiplicada cada una por un multiplicador con signo, sin formar la primera, segunda, y tercera diferencias de ruido.
Hay otros métodos posibles para formar la señal de ruido de la señal de salida de reinicio común, la señal de salida de primer reinicio de nodo de detección, y la señal de salida de primera referencia manipulando las términos de acuerdo con las reglas de álgebra, que un experto en la técnica puede reconocer como equivalentes o equivalentes dentro de un multiplicador o una constante aditiva.
El método de ruido puede realizarse en parte en el dominio analógico y en parte en el dominio digital, o totalmente en el dominio analógico o totalmente en el dominio digital. Una parte del método de ruido puede realizarse en un procesador externo en un sistema de captura de imagen que comprende el sensor de imagen y el procesador. El sistema de captura de imagen puede comprender una memoria no volátil que contiene instrucciones de ordenador (computador) que cuando se ejecutan hacen que el procesador o el sensor de imagen realicen uno o más de los cálculos en uno o más de los métodos de ruido. Del mismo modo, la señal normalizada de respuesta a luz puede formarse en uno de los varios métodos mutuamente equivalentes, mencionados en los siguientes como métodos de normalización. Cada uno de los métodos puede realizarse completamente en el sensor de imagen, o en parte en el sensor de imagen y en parte en el procesador.
Cada método de normalización tiene una contraparte correspondiente en un método de ruido que tiene un conjunto similar de multiplicadores con signo.
En un primer método de normalización, una segunda diferencia de normalización se sustrae de una primera diferencia de normalización, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de normalización es el resultado de restar la señal de salida de respuesta a luz de la señal de salida de segunda referencia. La segunda diferencia de normalización es el resultado de restar la señal de salida de segundo reinicio de nodo de detección de la señal de salida de segunda referencia.
En un segundo método de normalización, una tercera diferencia de normalización se resta de la primera diferencia de normalización, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de normalización es como se describió anteriormente. La tercera diferencia de normalización es el resultado de restar la señal de salida de segundo reinicio de nodo de detección de la señal de salida de respuesta a luz.
En un tercer método de normalización, la tercera diferencia de normalización se resta de la segunda diferencia de normalización, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La segunda y la tercera diferencias de normalización son como se describió anteriormente.
En un cuarto método de normalización, la señal normalizada de respuesta a luz es formada directamente de la señal de salida de respuesta a luz, la señal de salida de segundo reinicio de nodo de detección y la señal de salida de segunda referencia, sin formar la primera, la segunda o la tercera diferencias.
Hay otros métodos posibles para formar la señal normalizada de respuesta a luz de la señal de salida de respuesta a luz, la señal de salida de segundo reinicio de nodo de detección, y la señal de salida de segunda referencia manipulando los términos de acuerdo con las reglas de álgebra, que un experto en la técnica puede reconocer como equivalentes o equivalentes dentro de un factor multiplicador o una constante aditiva.
El método de normalización puede realizarse en parte en el dominio analógico y en parte en el dominio digital, o totalmente en el dominio analógico o totalmente en el dominio digital. Una parte del método de normalización puede realizarse en un procesador externo en un sistema de captura de imagen que comprenda el sensor de imagen y el procesador.
El sistema de captura de imagen puede comprender una memoria no volátil que contiene instrucciones de ordenador (computador) que cuando se ejecutan hacen que el procesador o el sensor de imagen realice uno o más de los cálculos en uno o más de los métodos de ruido o normalización.
El primer método de ruido puede compartir un mismo conjunto de multiplicadores con signo con el primer método de normalización, o dentro del 10% de ellos, y puede compartir los circuitos que realiza al menos una parte de los métodos, por ejemplo, los multiplicadores. Asimismo el segundo método de ruido puede compartir un mismo conjunto de multiplicadores con el segundo método de normalización; el tercer método de ruido con el tercer método de normalización; y el cuarto método de ruido con el cuarto método de normalización.
Este proceso aumenta una relación señal/ruido (SNR) de la imagen sin ruido.
Con referencia a la Figura 13, un píxel 14 comprende un conmutador de transferencia 117 y un fotodetector 100, por ejemplo, un fotodiodo. El conmutador de transferencia 117 tiene una fuente conectada al fotodetector 100 y un drenador acoplado a una puerta de un transistor de salida 116, por ejemplo, un transistor de fuente-seguidor. La fuente aparece mencionada más abajo como el nodo de fotodiodo (o nodo de almacenamiento) 115 y el drenador como el nodo de detección 111. Un conmutador de reinicio 112 tiene una fuente conectada al nodo de detección 111 y un drenador conectado a una línea IN 120. El conmutador de reinicio 112 puede reiniciar el nodo de detección 111 a un potencia de polarización variable proporcionada a la matriz de píxeles 12 por un controlador 17 que puede excitar la línea IN 120 a uno de varios niveles de voltaje de acuerdo con un control de una señal de control DIN. Un conmutador de selección 114 puede ser en serie con el transistor de salida 116 de modo que la señal de salida del transistor de salida 116 está conectada para transmitir a una línea OUT 124, como se muestra en la Figura 13. La línea OUT 124 es parte de las señales verticales 16 que conectan la matriz de píxeles 12 a los lectores de luz 16, 16'. Alternativamente, varios píxeles cada uno compuesto por un fotodetector y un conmutador de transferencia pueden agregarse juntos para compartir un conmutador de reinicio 112, un conmutador de selección 114 y un transistor de salida 116 para lograr mayores densidades de superficie, como se muestra en la Figura 12. El entero sensor de imagen 10 preferiblemente se construye con procesos de fabricación y circuitos de CMOS. El sensor de imagen CMOS tiene características de alta velocidad, bajo consumo de energía, pequeños píxeles y alta SNR.
Primera realización
Con referencia a los dibujos indicados más particularmente con los números de referencia, la Figura 1 muestra una primera realización de un sensor de imagen 10 de la invención presente. El sensor de imagen 10 incluye una matriz de píxeles 12 que comprende una pluralidad de píxeles individuales para foto-detección 14. Los píxeles 14 están dispuestos en una matriz bidimensional de filas y columnas.
La matriz de píxeles 12 está acoplada a circuitos de lector de luz 16, 16' en un bus 18 y un decodificador de fila 20 por líneas de control 22. El decodificador de fila 20 puede seleccionar una fila individual de la matriz de píxeles 12.
Los lectores de luz 16, 16' pueden entonces leer columnas discretas específicas dentro de la fila seleccionada. Juntos, el decodificador de fila 20 y lectores de luz 16, 16' permiten la lectura de un píxel individual 14 en la matriz de
12.
Las salidas 19a, 19b de los lectores de luz 16, 16' pueden ser sometidas a una amplificación respectiva y a la inversión de signo respectiva a través de dos circuitos 21 bajo un control de señales de COEF1 y COEF2, respectivamente, y luego mutuamente restar en un sustractor analógico 17 acoplado a los circuitos de amplificación
21.
El sustractor analógico 17 puede ser acoplado a un convertidor analógico-digital 24 (ADC) por líneas de salida 26. El ADC 24 genera una cadena de bits digital que corresponde a la amplitud de una señal proporcionada por el sustractor analógico 17.
El ADC 24 puede acoplarse a un par de primeras memorias intermedias de imagen 28 y 30 y a un par de segundas memorias intermedias de imagen 32 y 34 por las líneas 36 y 38, 40 y 42. Las primeras memorias intermedias de imagen 28 y 30 son acopladas a un controlador de memoria 44 por las líneas 46 y un conmutador 48. Las segundas memorias intermedias de imagen 32 y 34 son acopladas a un combinador de datos 50 por las líneas 52 y a un conmutador 54. El controlador de memoria 44 y combinador de datos 50 son conectados a una memoria intermedia de lectura de vuelta 56 por líneas 58 y 60, respectivamente. La salida de la memoria intermedia de lectura de vuelta 56 es conectada al controlador 44 por las líneas 62. El combinador de datos 50 es conectado al controlador de memoria 44 por las líneas 64. Además, el controlador 44 es conectado al ADC 24 por las líneas 66.
El controlador de memoria 44 es acoplado a un bus externo 68 por un bus de controlador 70. El bus externo 68 puede ser acoplado a un procesador externo 72, una memoria externa 74 y/o una memoria programable eléctricamente de sólo lectura (EPROM) 78, que puede ser una memoria flash. El bus 70, procesador 72, memoria 74 y EPROM 78 típicamente se encuentran en cámaras digitales existentes, cámaras y teléfonos celulares.
Tráfico de datos
Para capturar una imagen fija, los lectores de luz 16, 16' recuperan las señales muestreadas de salida de primera referencia, las señales muestreadas de salida de reinicio común y las señales muestreadas de salida de primer reinicio de nodo de detección para la formación de los datos de ruido (una primera imagen) de la fotografía de la matriz de píxeles 12 por la línea. El conmutador 38 está en un estado que conecta el ADC 24 para las primeras memorias intermedias de imagen 28 y 30. Los conmutadores 40 y 48 se establecen para que los datos entren en una memoria intermedia 28 o 30 y sean recuperados de la otra memoria intermedia 30 o 28 por el controlador de memoria 44. Por ejemplo, la segunda línea del píxel puede ser almacenada en la memoria intermedia 30 mientras la primera línea de datos de píxeles es recuperada a partir de la memoria intermedia 28 por el controlador de memoria 44 y almacenada en la memoria externa 74.
Cuando está disponible la primera línea de la segunda imagen (los datos de respuesta a luz normalizados) de la fotografía, el conmutador 38 es seleccionado para alternativamente almacenar datos de la primera imagen y datos de la segunda imagen en las primeras memorias intermedias de imagen 28 y 30 y en las segundas memorias intermedias de imagen 32 y 34, respectivamente. Los conmutadores 48 y 54 pueden seleccionarse para proveer datos de la primera y la segunda imágenes a la memoria externa 74 o procesador 72 de un modo intercalado. El combinador 50 está configurado en modo de paso-a-través (“pass-through mode”) para pasar datos de segundas memorias intermedias de imagen 32 y 34 para el controlador de memoria 44. Este proceso se muestra en la Figura 2.
Existen varios métodos para recuperar y combinar los datos de las primera y segunda imágenes. Como se muestra en la Figura 3, en un método cada línea de la primera y la segunda imágenes son recuperadas a partir de la memoria externa 74 a la velocidad de datos de la memoria, almacenadas en la memoria intermedia de lectura de vuelta 56, combinadas en el combinador de datos 50 y transmitidas al procesador 72 a la velocidad de datos del procesador.
Las Figuras 8 y 9 ilustran un método alternativo. Las líneas de datos de píxeles de la primera imagen de la fotografía pueden almacenarse en la memoria externa 74. Cuando la primera línea de la segunda imagen de la fotografía está disponible, la primera línea de la primera imagen se obtiene a partir de la memoria 74 a la velocidad de datos de la memoria y se combina en el combinador de datos 50 como se muestra en la Figura 8 y 9. Los datos combinados se transfieren al procesador externo 72 a la velocidad de datos del procesador. Como se muestra en la Figura 9, la memoria externa está proporcionando y a la vez tomando líneas de datos de píxeles de la primera imagen a la velocidad de datos de la memoria. La Figura 8 muestra también que se pueden introducir datos de calibración opcional en el sensor de imagen para combinarse para formar datos combinados en el combinador de datos 50. Los datos de calibración pueden almacenarse en la memoria externa 74 o en un EPROM 78 independiente.
Para reducir el ruido en las imágenes, el controlador 44 preferentemente transfiere datos cuando el lector de luz 16 no está recuperando señales de salida.
En otro método, la primera y la segunda imágenes pueden ser proveídos al procesador 72 siguiendo el tiempo de la secuencia que se muestra en la Figura 2. El procesador 72 puede almacenar en una segunda memoria (no se muestra) la imagen de datos de calibración obtenida a partir del EPROM 78 durante el inicio de la cámara. El procesador 72 puede almacenar las líneas de la primera imagen en una tercera memoria (no se muestra). Cuando una primera línea de la segunda imagen llega en el procesador 72, el procesador 72 puede recuperar una primera línea de la imagen de datos de calibración a partir de la segunda memoria y una primera línea de la primera imagen a partir de la tercera memoria y los combina con la primera línea de la segunda imagen para formar una primera línea de la fotografía. El procesador realiza lo mismo para la segunda línea de la imagen, para la tercera y subsiguientes.
Píxel
La Figura 13 muestra un esquema para una realización de un píxel 14 de la matriz de píxeles 12. El píxel 14 puede contener un fotodetector 100. A modo de ejemplo, el fotodetector 100 puede ser un fotodiodo. El fotodetector 100 puede estar conectado a un transistor (conmutador) de reinicio 112 a través de un transistor (conmutador) de transferencia 117. El fotodetector 100 también puede estar acoplado a un transistor (conmutador) de selección 114 a través de un transistor de salida (es decir, seguidor de fuente) 116. Los transistores 112, 114, 116, 117 pueden ser transistores de efecto de campo (FETs).
Una puerta del conmutador de transferencia 112 puede estar conectada a una línea TF(n) 121. Una puerta del transistor reinicio 112 puede estar conectada a una línea RST(n) 118. Un nodo de drenador del transistor de reinicio 112 puede estar conectado a una línea IN 120. Una puerta del transistor de selección 114 puede estar conectada a una línea SEL 122. Un nodo de fuente del transistor de selección 114 puede estar conectado a una línea de salida
124. La línea SEL(n) 118, la línea TF(n) 122 y la línea RST(n) 126 pueden ser comunes para una fila completa de píxeles en la matriz de píxeles 12. Asimismo, las líneas IN 120 y OUT 124 pueden ser comunes para una columna completa de píxeles en la matriz de píxeles 12. La línea SEL(n) 118, la línea TF(n) 122 y la línea RST(n) 121 están conectadas al descodificador de fila 20 y forman parte de las líneas de control 22.
Con referencia a la Figura 13, la línea RST(n) 118 y línea TF(n) 121 son excitadas por excitadores de triestado 374. La Figura 27 muestra un esquema de un excitador de triestado 374. El excitador de triestado 374 tiene una entrada A y una salida Y. La salida Y puede estar conectada a una tensión de alimentación VDD a través de un transistor de actuación (“pullup”) MN3 907. Cuando la entrada A está a un nivel de lógica bajo, la salida Y es a un nivel bajo, por ejemplo, 0 voltios. Cuando la entrada A sube a un nivel de lógica alto, por ejemplo, 3,3 voltios, la salida Y se alza a un nivel de tensión que es aproximadamente un voltaje de umbral más bajo que un voltaje de entrada del transistor de actuación (“pullup”) MN3, que en esta realización es el nivel de lógica alto de la entrada A, luego la corriente de actuación (“pullup”) disminuye rápidamente hasta convertirse en esencialmente cero, con lo cual la salida Y se
convierte en triestado. La línea RST(n) 118 y la línea TF(n) 121 que están excitadas a este triestado pueden ser acopladas por capacitancia a un nivel de tensión aún más alta a través de un capacitor por una señal que hace una transición de bajo a alto durante el triestado. En esta realización, una transición de bajo a alto en la línea IN 120 acopla capacitivamente en la línea RST(n) 118 y la línea TF(n) 121 a través de las capacitancias de puerta a canal, puerta a fuente y puerta a drenador del conmutador de reinicio 112 y la capacitancia de un capacitor de metal a metal 126, respectivamente.
El capacitor metal a metal 126 se ilustra en la Figura 4. La línea IN 120 puede transportarse en un cable de metal3. La línea TF(n) 121 puede transportarse en un cable de metal2. Una región metal2 extendida forma una placa de fondo del capacitor 126. Una placa superior metálica independiente aislada de la placa de fondo por un aislante como un nitruro de silicio de 1000 Angstrom de groso se encuentra encima de la placa de fondo y se conecta con el cable de metal3 a través de una vía llamada via2.
La línea IN puede ser excitada por un circuito de excitador IN 17 a uno de cuatro niveles de voltaje, de mayor a menor, VPH0, VPH1, VPH2 y 0 voltios, seleccionable por la entrada de control DIN(1:0). DIN = "11" selecciona el VPH0; "10" el VPH1; "01" el VPH2; y "00" el voltio 0.
La Figura 12 muestra un esquema de una realización alternativa para dos píxeles 14, siendo cada uno de una de dos filas adyacentes de la matriz de píxeles 12. Los dos píxeles 14 forman un par de píxeles 14'. El par de píxeles 14' incluye dos detectores 100a, 100b conectados a un nodo de detección compartido 111 mediante conmutadores de transferencia 117a, 117b, respectivamente. Los conmutadores de transferencia 117a, 117b son controlados por señales horizontales TF(n+1) 121a y TF(n) 121b, respectivamente, conectadas a sus respectivas puertas. Un conmutador de reinicio 112 compartido conecta el nodo de detección 111 a la línea vertical 120 de acuerdo con un control de una señal horizontal RST(n) 118 compartida que está conectada a una puerta del conmutador de reinicio
112. El conmutador de reinicio 112 y el conmutador de transferencia 117a, cuando los dos se encienden juntos tal que cada uno entra en una región de tríodo excitando la señal RST(n) 118 y también la señal TF(n+1) 121a a alto, pueden reiniciar el fotodetector 100a a un voltaje transmitido por la señal vertical 120. Asimismo, el conmutador de reinicio 112 y el conmutador de transferencia 117b, cuando los dos se encienden juntos tal que cada uno entra en una región de tríodo excitando la señal RST(n) 118 y también la señal TF(n) 121b al alto, pueden reiniciar el fotodetector 100b a un voltaje transmitido por la señal vertical 120.
Con referencia a la Figura 12, un transistor de salida 116 está conectado a una línea OUT 124 vertical a través de un transistor de selección 114 enciendo por la señal horizontal SEL(n) 122. El transistor de salida 116 y el transistor de selección 114 son compartidos entre los dos pares de fotodetector y conmutador de transferencia. Una señal puede transmitirse a partir del fotodetector 100a a la línea OUT 124 vertical excitando señales horizontales TF(n+1) 121a y SEL(n) 122. Asimismo, una señal puede transmitirse a partir del fotodetector 100b a la línea OUT 124 vertical excitando señales horizontales TF(n) 121b y SEL(n) 122.
De manera similar, tres o más pares de fotodetector y conmutador de transferencia pueden compartir un conmutador de reinicio, un transistor de salida y un conmutador de selección. Cada par puede residir en una fila diferente entre un grupo de filas adyacentes. Una señal de selección común y una señal de reinicio común pueden estar compartidas por las filas adyacentes.
Recuperación de la señal de píxeles: Lector de luz
La Figura 14a muestra una realización de un circuito de lector de luz 16. El lector de luz 16 puede incluir una pluralidad de circuitos de muestreo 150 cada uno de los cuales está conectado a una línea OUT 124 de la matriz de píxeles 12. Cada circuito de muestreo 150 puede incluir un primer capacitor 152 y un segundo capacitor 154. El primer capacitor 152 es acoplado a la línea OUT 124 y una señal de tierra virtual GND1 156 por los conmutadores 158 y 160, respectivamente. El segundo capacitor 154 es acoplado a la de la línea OUT 124 y la señal de tierra virtual GND1 por los conmutadores 162 y 164, respectivamente. Los conmutadores 158 y 160 son controlados por una línea de control SAM1 166. Los conmutadores 162 y 164 son controlados por una línea de control SAM2 168. Los capacitores 152 y 154 pueden ser interconectados para que realicen una sustracción por voltaje (o carga) cerrando el conmutador 170. El conmutador 170 es controlado por una línea de control SUB 172.
Los circuitos de muestreo 150 son conectados a un amplificador operacional 180 por una pluralidad de primeros conmutadores 182 y una pluralidad de segundos conmutadores 184. El amplificador 180 tiene un terminal negativo "-" acoplado a los primeros capacitores 152 por los primeros conmutadores 182 y un terminal positivo "+" acoplado a los segundos capacitores 154 por los segundos conmutadores 184. El amplificador operacional 180 tiene una salida positiva "+" conectada a una línea de salida OP 188 y una salida negativa "-" conectada a una línea de salida OM
186. Con referencia a la Figura 1, por ejemplo, para el lector de luz 16 las líneas de salida 186 y 188 están conectadas a un circuito de amplificación 21 a través de la señal 19a, mientras que para el lector de luz 16' las líneas de salida 186 y 188 están conectadas a otro circuito de amplificación 21 a través de la señal 19b.
El amplificador operacional 180 proporciona una señal amplificada que es una diferencia entre una tensión almacenada en el primer capacitor 152 y una tensión almacenada en el segundo capacitor 154 de un circuito de muestreo 150 conectado al amplificador 180. La amplificación del amplificador 180 puede modificarse mediante el ajuste de los capacitores variables 190. Se pueden descargar los capacitores variables 190 cerrando un par de conmutadores 192. Los conmutadores 192 pueden estar conectados a una línea de control correspondiente (no se muestra). Aunque se muestra y se describe solo un amplificador, se sobreentiende que puede utilizarse más de un amplificador en el circuito de lector de luz 16.
La Figura 14B muestra otro lector de luz 16'. El lector de luz 16' difiere del lector de luz 16 que se muestra en la Figura 14A en que el primer capacitor 152 se muestrea por una señal SAM3 167 en lugar de la señal SAM1 166, y el segundo capacitor 154 se muestrea por una señal SAM4 169 en lugar de la señal SAM2 168. Con referencia a la Figura 1, las líneas de salida 186, 188 de lector de luz 16' están conectadas a un circuito de amplificación 17 mediante señal 19b.
Operación: primera realización
La primera realización que se muestra en la Figura 1 se puede operar bajo cualquier combinación de cualquiera del primer, segundo y tercer métodos de ruido con cualquiera del primer, segundo y tercer métodos de normalización. La Figura 15 muestra un diagrama de flujo de una operación de la primera realización según el segundo método de ruido y el segundo método de normalización; la Figura 15B una operación de acuerdo con el primer método de ruido y el primer método de normalización; y, la Figura 15C una operación de acuerdo con el tercer método de ruido y el tercero método de normalización. Sin embargo, puede utilizarse un método de ruido, por ejemplo, el tercer método de ruido, junto con un método de normalización no correspondiente, por ejemplo, el segundo método de normalización. Por ejemplo, puede montarse un diagrama de flujo para emparejar el tercer método de ruido con el segundo método de normalización reemplazando el paso 316c de la Figura 15C por el paso 316a de la Figura 15A. Asimismo, se puede montar un diagrama de flujo para un emparejamiento del tercer método de ruido con el primer método de normalización reemplazando el paso 306b de la Figura 15B por el paso 316c de la Figura 15C.
En correspondencia con las Figuras 15A-15C, respectivamente, las Figuras 17A-17C ilustran cambios en los niveles de voltaje del nodo de almacenamiento 115 de un píxel 14 y un correspondiente nodo de detección 111 en un proceso de generación de la señal de ruido y la señal normalizada de respuesta a luz, particularmente indicando cuál entre la señal de salida de primera referencia, la señal de salida de reinicio común, la señal de salida de primer reinicio de nodo de detección es muestreada por las señales SAM1, SAM2, SAM3 y SAM4, respectivamente, en los métodos diferentes de ruido y cuál entre la señal de salida de segunda referencia, la señal de salida de segundo reinicio de nodo de detección y la señal de salida de la respuesta a luz es muestreada por las señales SAM1, SAM2, SAM3 y SAM4, respectivamente, en los diferentes métodos de normalización.
A diferencia de las Figuras 17A-17C que muestran un uso de un método de ruido junto con el correspondiente método de normalización, la Figuras 17D y 17E ilustran métodos de ruido y de normalización no correspondientes. La Figura 17D muestra un uso del tercer método de ruido con el segundo método de normalización. La Figura 17E muestra un uso del tercer método de ruido con el primer método de normalización. Estas figuras demuestran que un método de ruido puede utilizarse junto con un método de normalización no correspondiente.
Cada una de las Figuras 17A-17E también puede utilizarse para describir una operación de una realización alternativa del sensor de imagen de la invención presente bajo el cuarto método de ruido y el cuarto método de normalización, que no forman las señales intermedias de diferencias de ruido y de normalización.
La Figura 15A muestra un diagrama de flujo de una operación de una primera realización del sensor de imagen 10 según el segundo método de ruido y el segundo método de normalización. En el paso 300, una señal de primera referencia es excitada en el nodo de detección 111 a través de la línea IN 120 y, a continuación, una señal de salida de primera referencia es suministrada por el transistor de salida 116 y es almacenada en el lector de luz 16 como una señal muestreada de salida de primera referencia. Con referencia al esquema en la Figura 13 y al diagrama de tiempo en la Figura 16, esto puede lograrse mediante conmutar las líneas RST(n) 118, TF(n) 121, y IN 120 a partir de un voltaje bajo a un voltaje alto para encender el conmutador de reinicio y que entre en una región de tríodo 112
y. El conmutador de transferencia 117 puede encenderse al mismo tiempo para transmitir la señal de primera referencia para el fotodetector 100 excitando la línea TF(n) 121 a alto. La línea RST(n) 118 y la línea TF(n) 121 se excitan a alto para una fila completa. La línea IN 120 se excita a alto para una columna completa. La línea RST(n) 118 y la línea TF(n) 121 primero se excitan a alto mientras la línea IN 120 está inicialmente baja.
Cada una de la línea RST(n) 118 y la línea TF(n) 121 puede estar conectada para ser excitada por un excitador de triestado 374 cuya salida entra en un triestado después de excitar a un nivel alto a partir de 0 voltios. Posteriormente, cuando la línea IN 120 está conmutada a un estado alto a partir de un estado bajo, el acoplamiento capacitivo (debido a la capacitancia de puerta a canal del conmutador de reinicio 112 y a una capacitancia del capacitor 126) provoca tensiones de las puertas del conmutador de reinicio 112 y el conmutador de transferencia 117 para que suban, manteniendo el conmutador de reinicio 112 y conmutador de transferencia 117 respectivamente en una región de tríodo. Cuando el conmutador de reinicio 112 y el conmutador de transferencia 177 están en sus regiones de tríodo respectivas, las tensiones en los nodos de almacenamiento 115 y de detección 111 se excitan al nivel de tensión en la línea IN 120. Proporcionar una mayor tensión de puerta suficientemente alta tal que el conmutador de reinicio 112 y el conmutador de transferencia 117 se mantengan simultáneamente en la región de tríodo permite que el fotodetector se reinicie a un nivel superior, permitiendo así una mayor gama de cambios de voltaje en la línea OUT 124 para apoyar un gama dinámica más grande en la señal de salida provista por los píxeles 14.
La línea SEL(n) 122 también se conmuta a un nivel alto de tensión que enciende el conmutador de selección 114. La tensión del nodo de detección 111 se acopla a la línea OUT 124 a través del transistor de salida 116 y el transistor de selección 114 después de un desplazamiento de nivel en el transistor de salida 116. La línea de control SAM1 166 del lector de luz 16 (véase la Figura 14A) está seleccionada para que la tensión en la línea OUT 124 se almacene en el primer capacitor 152 como una señal muestreada de salida de primera referencia.
Con referencia a la Figura 15A, en el paso 302, a continuación, se reinician el nodo de detección 111 y el nodo de almacenamiento 115, y se almacena una señal de salida de reinicio común en el lector de luz 16 como una señal muestreada de salida de reinicio común. Con referencia a las Figuras 13 y 16, esto puede lograrse excitando la línea RST(n) 118 a bajo para desactivar el conmutador de reinicio 112 y reiniciar el píxel 14, manteniendo la línea TF(n) 121 a nivel alto de manera que el conmutador de transferencia 117 permanezca en la región de tríodo. Desactivar el conmutador de reinicio 112 crea una señal de error en el fotodetector 100 debido al ruido de reinicio, la inyección de carga y la alimentación directa de reloj. Como se muestra en la Figura 17A, la señal de error reduce la tensión común en el nodo de almacenamiento 115 y el nodo de detección 111 a VB cuando el conmutador de reinicio 112 se desactiva. La línea SAM2 168 y la línea SAM3 167 son excitadas a alto, la línea SEL 122 se excita a bajo y, luego, a alto de nuevo, de manera que se almacena una versión de nivel desplazado de tensión del nodo de detección 111 como una señal muestreada de salida de reinicio común en el segundo capacitor 154 del lector de luz 16 (véase la Figura 14A) y el primer capacitor 152 del lector de luz circuito 16' (véase la Figura 14B).
Con referencia a la Figura 15A, en el paso 304, el conmutador de transferencia 117 luego se desactiva y una señal de salida de primer reinicio de nodo de detección se almacena en el lector de luz 16' como una señal muestreada de salida de primer reinicio de nodo de detección. Con referencia a las Figuras 13 y 16, esto puede lograrse excitando la línea TF(n) 121 a bajo para desactivar el conmutador de transferencia 117. Desactivar el conmutador de transferencia 117 crea una señal de error en el nodo de almacenamiento 115 y el nodo de detección 111 debido al ruido de reinicio, la inyección de cargas y la alimentación directa de reloj. Como se muestra en la Figura 17A, la señal de error reduce la tensión en el nodo de almacenamiento 115 a VC1 y el nodo de detección 111 a VC2, respectivamente, cuando el conmutador de transferencia 112 está desactivado. La línea SAM4 169 se excita a alto, la línea SEL 122 se excita abajo y luego a alto de nuevo, de manera que una versión de nivel desplazado de tensión del nodo de detección 111 se almacena como señal muestreada de salida de primera reinicio de nodo de detección en el segundo capacitor 154 del circuito lector de luz 16'.
Con referencia a la Figura 15A, en el paso 306a la señal muestreada de salida de reinicio común luego se resta de la señal muestreada de salida de primera referencia para dar una primera señal de diferencia de ruido, y la señal muestreada de salida de primero reinicio de nodo de detección se resta de la señal muestreada de salida de reinicio común para dar una tercera señal de diferencia de ruido. La tercera señal de diferencia de ruido luego se resta de la primera señal de diferencia de ruido para dar la señal de ruido, siendo sometida cada una de la primera y la tercera señales de diferencia de ruido a la amplificación respectiva. La señal de ruido se convierte en cadenas de bits digitales por el ADC 24. Los datos digitales de salida se almacenan en la memoria externa 74 de acuerdo con una de las técnicas descritas en las Figuras 2, 3, 8 o 9. Los datos de ruido corresponden a la primera imagen. Con referencia a las Figuras 1, 13, 14A y 14B, las sustracciones para producir la primera y la tercera diferencias pueden lograrse cerrando conmutadores 170, 171, 182, 183, 184 y 185 de los lectores de luz 16, 16' para restar la tensión en el segundo capacitor 154 de la tensión en el primero capacitor 152. Las señales de salida 19a, 19b de lectores de luz 16, 16' que representan la primera y la tercera diferencias de ruido, respectivamente, se multiplican por circuitos analógicos de amplificación 21 por multiplicadores con signo COEF1 y COEF2, respectivamente y, a continuación, se restan mutuamente en el sustractor analógico 17 para dar la señal de ruido. Un ADC 24 acoplado al sustractor analógico 17 digitaliza la señal de ruido en datos de ruido, que posteriormente se almacenan en la memoria 74.
Los multiplicadores con signo COEF1 y COEF2 pueden ser seleccionados o proporcionados por el procesador externo 72 o un circuito de calibración integrado (no se muestra) o a partir de una memoria no volátil, incorporada o externa al sensor de imagen. Los multiplicadores con signo pueden ser determinados o predeterminados de acuerdo con uno de varios métodos de calibración que se describen más adelante en esta descripción. Cada uno de los multiplicadores COEF1 y COEF2 puede tener un signo respectivo. Los multiplicadores COEF1 y COEF2 pueden cambiarse entre generar la primera imagen y generar la segunda imagen cuando estén en uso métodos de ruido y normalización no correspondientes.
Con referencia a la Figura 15A, en el paso 308 las líneas TF(n), RST(n), SEL(n) se mantienen en bajo para la duración de un tiempo de exposición mientras el fotodiodo acumula cargas. Con referencia a la Figura 15A, en el paso 310 se reinicia el nodo de detección 111 y la señal de salida de segundo reinicio de nodo de detección luego se almacena en el lector de luz 16 como una señal muestreada de salida de segundo reinicio de nodo de detección. Con referencia a las Figuras 13 y 16, esto puede realizarse excitando la línea RST(n) 118 a alto para que entre en el triestado y luego capacitivamente acoplando a un mayor nivel de tensión excitando la línea IN 120 de un nivel bajo a un nivel alto (en lo sucesivo "segundo nivel de trampolín"), luego excitando la línea RST(n) 118 a bajo para desactivar el conmutador de reinicio 112 y reiniciar el nodo de detección
111. La tensión de nodo de detección ahora es VD2, mientras que el nodo de almacenamiento es VD1, como se muestra en la Figura 17A. La línea TF(n) 121 se mantiene baja. La línea SAM4 169 se excita a alto, la línea SEL(n) 122 se excita a alto, por lo que se almacena una versión de nivel desplazado de la tensión del nodo de detección como una señal muestreada de salida de segundo reinicio de nodo de detección en el segundo capacitor 154 del circuito lector de luz 16' (véase la Figura 14B). El segundo nivel de trampolín es un nivel de voltaje de nodo de detección justo antes de que el conmutador de reinicio 112 se desactive para el segundo reinicio del nodo de detección. El segundo nivel de trampolín puede ser igual a o diferente del primer nivel de referencia.
Con referencia a la Figura 15A, en el paso 312 la señal de salida de respuesta a luz se muestrea a partir del transistor de salida 116 y se almacena en los circuitos de lector de luz 16, 16' como una señal muestreada de salida de respuesta a luz. La señal de salida de respuesta a luz corresponde a la imagen óptica que es detectada por el sensor de imagen 10. Con referencia a las Figuras 13, 14A, 14B y 16, esto puede lograrse teniendo las líneas TF(n) 121, SEL(n) 122, SAM3 167 y SAM2 168 en un estado alto, la línea RST(n) 118 en un estado bajo y el conmutador de transferencia 117 en una región de tríodo. La Figura 17A muestra VE como una tensión común entre el nodo de almacenamiento 115 y el nodo de detección 111. El segundo capacitor 154 y el primer capacitor 152 de los lectores de luz 16, 16', respectivamente, almacenan una versión de nivel desplazado de tensión común del nodo de almacenamiento 115 y el nodo de detección 111 como la señal muestreada de salida de respuesta a luz.
Con referencia a la Figura 15A, en el paso 314 la señal de salida de segunda referencia se genera a partir del nodo de detección 111 y el transistor de salida 116 y se almacena en el lector de luz 16. Con referencia a las Figuras 13, 14A y 16, la línea RST(n) 118 primero se excita a alto y, a continuación, en un triestado. El conmutador de reinicio 112 entra en una región de tríodo. La línea IN 120 se excita a alto, capacitivamente acoplando el nodo de puerta 118 del conmutador de reinicio 112 a un nivel superior de voltaje para hacer que el conmutador de reinicio 112 permanezca en la región de tríodo para que el nivel de tensión en el nodo de detección 111 se excite al nivel de tensión en la línea IN 120. La tensión del nodo de detección está ahora en VG como se muestra en la Figura 17A.
Las líneas SEL(n) 122 y SAM1 166 luego se excitan a alto para almacenar el voltaje de salida de segunda referencia en el primer capacitor 152 del lector de luz 16 como una señal muestreada de salida de segunda referencia.
Con referencia a la Figura 15A, en el paso 316a la señal muestreada de salida de respuesta a luz se resta de la señal muestreada de salida de segunda referencia para formar una primera diferencia de normalización, la señal muestreada de salida de segundo reinicio de nodo de detección se resta de la señal muestreada de salida de respuesta a luz para formar una tercera diferencia de normalización, y la tercera diferencia de normalización se resta de la primera diferencia de normalización para formar una señal normalizada de respuesta a luz. La señal normalizada de respuesta a luz se convierte en una cadena digital de bits para crear datos de salida de luz normalizados que se almacenan en las segundas memorias intermedias de imagen 32 y 34. La señal de respuesta de luz normalizada corresponde a la segunda imagen. Con referencia a las Figuras 13, 14 y 16, el proceso de sustracción puede realizarse cerrando los conmutadores 170, 182, 183, 184 y 185 de los lectores de luz 16, 16'. Las señales de salida 19a, 19b de lectores de luz 16, 16' que representan la primera y la tercera diferencias de normalización, respectivamente, son multiplicadas en circuitos de amplificación analógicos 21 bajo multiplicadores COEF1 y COEF2, respectivamente, y luego mutuamente restadas en el sustractor analógico 17 para dar la señal normalizada de respuesta a luz. Los valores COEF1 y COEF2 pueden ser los mismos que en la generación de la señal de ruido o tener una proporción del 10% de la misma. La señal normalizada de respuesta a luz se convierte en una cadena digital de bits por el ADC 24 como datos de respuesta a luz normalizados.
Con referencia a la Figura 15A, en el paso 318 los datos de ruido (y también los datos de calibración) se recuperan de la memoria externa. En el paso 320, los datos de ruido (y también los datos de calibración) son combinados con los datos de salida de luz normalizados de acuerdo con uno de los métodos que se muestran en la Figura 8 en el sensor de imagen por el combinador 50, o en la Figura 2 por el procesador 72. Los datos de ruido corresponden a la primera imagen y los datos de salida de luz normalizados corresponden a la segunda imagen. Así se elimina un ruido de reinicio en los datos de respuesta a luz normalizados para formar una imagen sin ruido. El sensor de imagen realiza esta cancelación de ruido con un píxel que tiene sólo cuatro transistores, habiendo reducido la corriente de oscuridad en el nodo de almacenamiento 115 separando el nodo de almacenamiento 115 a partir del nodo de detección 111 mediante el conmutador de transferencia 117. Emplear compartir el conmutador de selección 114 y el transistor de salida 116 entre los detectores adyacentes puede lograr menos de dos transistores por píxel. Este sensor de imagen proporciona cancelación de ruido manteniendo un desplazamiento relativamente pequeño entre píxeles. La Figura 17A muestra un uso de la primera realización del sensor de imagen de la Figura 1 de acuerdo con el diagrama de flujo de la Figura 15A. Las primeras diferencias de ruido y normalización se forman en el lector de luz 16, que muestrea la señal de salida de primera referencia con la señal SAM1 166 en paso 300 y muestrea la señal de salida de reinicio común con la señal SAM2 168 en el paso 302 del diagrama de flujo en la Figura 15A y, después de una exposición a la luz, muestrea la señal de salida de segunda referencia con la señal SAM1 166 en el paso 314 y muestrea la señal de salida de respuesta a luz con la señal SAM2 168 en el paso 312 del diagrama de flujo. Las terceras diferencias de ruido y normalización se forman en el lector de luz 16', que muestrea la señal de salida de reinicio común con la señal SAM3 167 en el paso 302 y muestrea la señal de salida de primer reinicio de nodo de detección con la señal SAM4 169 en el paso 304 del diagrama de flujo en la Figura 15A y, después de la exposición a la luz, muestrea la señal de salida de respuesta a luz con la señal SAM3 167 en el paso 314 y muestrea la señal de salida de segunda reinicio con la señal SAM4 169 en el paso 312 del diagrama de flujo.
En consecuencia, la Figura 17A muestra que la señal SAM1 166 muestrea la señal de salida de primera referencia, las señales SAM2 168 y SAM3 167 muestrean la señal de salida de reinicio común, y la señal SAM4 169 muestrea la señal de salida de primer reinicio de nodo de detección para formar la señal de ruido. La Figura 17A muestra también que la señal SAM1 166 muestrea la señal de salida de segunda referencia, las señales SAM2 168 y SAM3 167 muestrean la señal de salida de respuesta a luz, y la señal SAM4 169 muestrea la señal de salida de segundo reinicio de nodo de detección para formar la señal normalizada de respuesta a luz después de la exposición a la luz. El lector de luz 16 forma las primeras diferencias de ruido y normalización. El lector de luz 16' forma las terceras diferencias de ruido y normalización. El sustractor analógico 17 resta entre la primera diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la señal de ruido de acuerdo con el segundo método de ruido. El sustractor analógico 17 resta entre la primera diferencia de normalización y la tercera diferencia de normalización, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la señal normalizada de respuesta a luz de acuerdo con el segundo método de normalización.
El proceso descrito se realiza en una secuencia sobre las diferentes filas de los píxeles en la matriz de píxeles 12. Como se muestra en la Figura 16, pueden generarse señales de ruido a partir de la enésima fila de la matriz de píxeles mientras se generan señales de respuesta a luz normalizadas a partir de la fila de n-l-ésimo, donde l es la duración de la exposición en múltiplos de un periodo de línea.
Como se mencionó anteriormente, el paso 306a del diagrama de flujo en la Figura 15A puede ser sustituido por el paso 306b de la Figura 15B o el paso 306c de la Figura 15C. También, el paso 316a en la Figura 15A puede ser sustituido por el paso 316b de la Figura 15B o el paso 316c de la Figura 15C.
La Figura 17B muestra un uso de la primera realización del sensor de imagen de la Figura 1 según el diagrama de flujo de la Figura 15B. En la Figura 15B, los pasos 306a, 316a de la Figura 15A son reemplazados por los pasos 306b, 316b, donde la segunda diferencia de ruido reemplaza a la tercera diferencia de ruido y la segunda diferencia de normalización reemplaza a la tercera diferencia de normalización, respectivamente. Las segundas diferencias de ruido y normalización se forman en el lector de luz 16', que muestrea la señal de salida de primera referencia con la señal SAM3 167 para el paso 300 y muestrea la señal de salida de primer reinicio de nodo de detección con la señal SAM4 169 para el paso 304 del diagrama de flujo en la Figura 15B y, después de una exposición a la luz, muestrea la señal de salida de segunda referencia con la señal de SAM3 167 para el paso 314 y muestrea la señal de salida de segundo reinicio de nodo de detección con la señal SAM4 169 para el paso 310 del diagrama de flujo. En consecuencia, la Figura 17B muestra que las señales SAM1 166 y SAM3 167 muestrean la señal salida de primera referencia, la señal SAM2 168 muestrea la señal de salida de reinicio común, y la señal SAM4 169 muestrea la señal de salida de primer reinicio de nodo de detección para formar la señal de ruido. La Figura 17B también muestra que las señales SAM1 166 y SAM3 167 muestrean la señal de salida de segunda referencia, la señal SAM2 168 muestrea la señal de salida de respuesta a luz y la señal SAM4 169 muestrea la señal de salida de segundo reinicio de nodo de detección para formar la señal normalizada de respuesta a luz. El lector de luz 16 forma las primeras diferencias de ruido y normalización. El lector de luz 16' forma las segundas diferencias de ruido y normalización. El sustractor analógico 17 resta entre la primera diferencia de ruido y la segunda diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la señal de ruido de acuerdo con el primer método de ruido. El sustractor analógico 17 resta entre la primera diferencia de normalización y la segunda diferencia de normalización, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la señal normalizada de respuesta a luz de acuerdo con el primer método de normalización.
La Figura 17C muestra un uso de la primera realización del sensor de imagen de la Figura 1 de acuerdo con el diagrama de flujo de la Figura 15C. En la Figura 15C, los pasos 306a, 316a de la Figura 15A son reemplazados por los pasos 306c y 316c, donde la segunda diferencia de ruido reemplaza a la primera diferencia de ruido y la segunda diferencia de normalización reemplaza a la primera diferencia de normalización, respectivamente. Las segundas diferencias de ruido y normalización se forman en el lector de luz 16, que muestrea la señal de salida de primera referencia con la señal SAM1 166 para el paso 300 y muestrea la señal de salida de primer reinicio de nodo de detección con la señal SAM2 168 para el paso 304 del diagrama de flujo en la Figura 15C y, después de una exposición a la luz, muestrea la señal de salida de segunda referencia con la señal SAM1 166 para el paso 314 y muestrea la señal de salida de segundo reinicio de nodo de detección con la señal SAM2 168 para el paso 310 del diagrama de flujo. En consecuencia, la Figura 17C muestra que la señal SAM1 166 muestrea la señal de salida de la primera referencia, la señal SAM3 167 muestrea la señal de salida de reinicio común y las señales SAM2 168 y SAM4 169 muestrean la señal de salida de primer reinicio de nodo de detección para formar la señal de ruido. La Figura 17C muestra también que la señal SAM1 166 muestrea la señal de salida de segunda referencia, la señal SAM3 167 muestrea la señal de salida de respuesta a luz y las señales SAM2 168 y SAM4 169 muestrean la señal de salida de segundo reinicio de nodo de detección para formar la señal normalizada de respuesta a luz. El lector de luz 16 forma las segundas diferencias de ruido y normalización. El lector de luz 16' forma las terceras diferencias de ruido y normalización. El sustractor analógico 17 resta entre la segunda diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la señal de ruido de acuerdo con el tercer método de ruido. El sustractor analógico 17 resta entre la segunda diferencia de normalización y la tercera diferencia de normalización, habiendo sido multiplicada cada una por un multiplicador con signo respectivo que puede ser el mismo que se utiliza para el tercer método de ruido, para formar la señal normalizada de respuesta a luz de acuerdo con el tercer método de normalización.
La Figura 17D muestra un uso de la primera realización del sensor de imagen de la Figura 1 de acuerdo con una pareja mixta del tercer método de ruido con el segundo método de normalización. En consecuencia, la Figura 17D muestra que la señal SAM1 166 muestrea la señal de salida de primera referencia, la señal SAM3 167 muestrea la señal de salida de reinicio común, y las señales SAM2 168 y SAM4 169 muestrean la señal de salida de primer reinicio de nodo de detección, para formar la señal de ruido. La Figura 17D muestra también que la señal SAM1 166 muestrea la señal de salida de segunda referencia, las señales SAM2 168 y SAM3 167 muestrean la señal de salida de respuesta a luz, y la señal SAM4 169 muestrea la señal de salida de segundo reinicio de nodo de detección, para formar la señal normalizada de respuesta a luz. El lector de luz 16 constituye la segunda diferencia de ruido y la primera diferencia de normalización. El lector de luz 16' constituye la tercera diferencia de ruido y la tercera diferencia de normalización. El sustractor analógico 17 resta entre la segunda diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar una señal de ruido de acuerdo con el tercer método de ruido. El sustractor analógico 17 resta entre la primera diferencia de normalización y la tercera diferencia de normalización, habiendo sido multiplicada cada una por un respectivo multiplicador con signo, para formar una señal normalizada de respuesta a luz de acuerdo con el segundo método de normalización.
La Figura 17E muestra un uso de la primera realización del sensor de imagen conforme a una pareja mixta del tercer método de ruido y el primer método de normalización. El lector de luz 16 constituye la segunda diferencia de ruido y la primera diferencia de normalización. El lector de luz 16' constituye la tercera diferencia de ruido y la segunda diferencia de normalización. El sustractor analógico 17 resta entre la segunda diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar una señal de ruido de acuerdo con el tercer método de ruido. El sustractor analógico 17 resta entre la primera diferencia de normalización y la segunda diferencia de normalización, habiendo sido multiplicada cada una por un respectivo multiplicador con signo, para formar una señal normalizada de respuesta a luz de acuerdo con el primer método de normalización.
Puede aplicarse un nivel adicional de tercera referencia en el primer método de ruido. La Figura 17J muestra un ejemplo de ello. Para implementar el primer método de ruido en la primera realización, se puede modificar la Figura 17B para que sea la Figura 17J añadiendo un nivel de tercera referencia para aplicarlo en el nodo de detección 111 inmediatamente después del paso 304 y cambiando SAM3 para que muestree durante este nivel de tercera referencia y almacene una señal muestreada de salida de tercera referencia en lugar de muestrear durante el nivel de primera referencia en el paso 300. La segunda diferencia de ruido en este caso es la señal muestreada de salida de tercera referencia menos la señal muestreada de primer reinicio de nodo de detección.
Asimismo, para los muestreos después de la exposición a la luz, se puede aplicar un nivel de cuarta referencia en el nodo de detección 111 antes del segundo reinicio del nodo de detección en el paso 310 y SAM3 se mueve del paso 314 para muestrear la señal de salida de cuarta referencia generada en este momento para almacenar una señal muestreada de salida de cuarta referencia. La segunda diferencia de normalización en este caso es la señal muestreada de cuarta referencia menos la señal muestreada de salida de segundo reinicio de nodo de detección. Cabe señalar que aquí el nivel de cuarta referencia también toma el papel del segundo nivel de trampolín. Sin embargo, como un experto en la técnica puede reconocer fácilmente, puede proporcionarse un segundo nivel de trampolín diferente del nivel de cuarta referencia en la línea IN 120 y puede ser excitado en el nodo de detección 111 a través del conmutador de reinicio 112 entre el nivel de cuarta referencia y el segundo reinicio del nodo de detección para ajustar el nivel de segundo reinicio de nodo de detección y simultáneamente el nivel de respuesta a luz. Las señales de control correspondientes se cambian del diagrama de tiempos de la Figura 16 de la primera realización, y los circuitos lógicos correspondientes se cambian de los esquemas de las Figuras 18A-18D, algo que un experto en la técnica sabría realizar fácilmente. Los niveles de tercera y cuarta referencias pueden o no ser los mismos que los niveles de primera y segunda referencias. En el caso que difieran, un offset de cc puede restarse en un circuito analógico, en un circuito digital o en el procesador externo 72, algo que un experto en la técnica sabría realizar fácilmente.
La primera realización que funciona bajo los segundos métodos de ruido y normalización y además utiliza los tiempos de nivel de voltaje de GND1 como se muestra en la Figura 17I (descritos más adelante en esta descripción) es el modo mejor.
Segunda realización
La Figura 21 muestra una segunda realización del sensor de imagen. En esta realización alternativa, el circuito de amplificación analógico 21 y el sustractor analógico 17 de la primera realización en la Figura 1 son reemplazados por el circuito de amplificación digital 21' y el sustractor digital 17', respectivamente, encontrados después del ADC
24. Alternativamente, las funciones del circuito de amplificación analógico 21 y el sustractor analógico 17 pueden ser reemplazadas y realizadas por un circuito digital o un procesador integrado programable que ejecute instrucciones del ordenador (computador) que cuando se ejecuten hagan que el procesador programable integrado realice esas funciones en datos digitales del ADC 24. La segunda realización puede funcionar como la primera realización.
Tercera realización
La Figura 22 muestra una tercera realización. En la tercera realización, los lectores de luz 16, 16', el circuitos de amplificación analógicos 21 y el sustractor analógico 17 de la primera realización en la Figura 1 se reemplazan por el lector de luz de triple-muestreo 16" que se muestra en la Figura 14C.
La Figura 14C muestra un esquema del lector de luz triple muestreo 16". El lector de luz de triple muestreo 16" comprende múltiples circuitos de triple muestreo 150", cada uno compuesto por un primer par de capacitores 152, 154 y un segundo par de capacitores 153, 155. El primer par de capacitores 152, 154 comprende un primer capacitor 152 y un segundo capacitor 154, teniendo cada uno de ellos una primera capacitancia. El segundo par de capacitores 153, 155 comprende un tercer capacitor 153 y un cuarto capacitor 155, teniendo cada uno de ellos una segunda capacitancia. Se puede variar la relación entre la primera y la segunda capacitancias. A modo de ejemplo, la proporción puede determinarse con arreglo a un procedimiento de calibración ejecutado en el sensor de imagen 10" o en el procesador externo 72 según uno de los procedimientos de calibración que se describen más adelante en esta descripción. Dentro de cada par, un capacitor está acoplado eléctricamente a un terminal positivo "+" de un amplificador 180 y otro capacitor a un terminal negativo "-" del amplificador 180. Juntos, cada par, el amplificador 190 y un par de capacitores de realimentación 190 conectados entre terminales de salida y terminales de entrada del amplificador 180 pueden realizar una resta entre dos señales muestreadas de tensión en los capacitores dentro del par. El lector de luz 150" puede realizar una primera resta para restar una segunda tensión del segundo capacitor de una primera tensión del primer capacitor, una segunda resta para restar una cuarta tensión del cuarto capacitor de una tercera tensión del tercero capacitor y una tercera resta para restar una segunda diferencia resultante de la segunda resta de una primera diferencia resultante de la primera resta cerrando los conmutadores 182 a 184 y abriendo los conmutadores 190, 170 y 171, dando a cada una de la primera y la segunda diferencias un peso igual a la primera y la segunda capacitancias, respectivamente. Cuando los dos conmutadores 170, 171 están cerrados, el lector de luz de triple muestreo 16" efectivamente realiza la primera a la tercera restas a la vez sin tener que formar señales intermedias para la primera o la segunda diferencias. Así, el lector de luz de triple muestreo 16" es capaz de realizar uno de entre el primero al tercer método de ruido sin formar todas las diferencias de ruido primera a la tercera de los métodos de ruido respectivos. Asimismo, el lector de luz de triple muestreo 16" es capaz de realizar cualquier de entre el primero al tercer método de normalización sin formar todas las diferencias de normalización primera a tercera según los métodos de normalización respectivos. Así, está claro que el lector de luz 16" es capaz de llevar a cabo el cuarto método de ruido que requiere una resta entre las tres señales constituyentes de componentes de la señal de ruido, y el cuarto método de normalización que requiere una resta entre las tres señales constituyentes de componentes de la señal normalizada de respuesta a luz, sin tener que generar las diferencias intermedias de ruido/normalización. De las tres señales constituyentes que se combinan para formar la señal de ruido, una primera señal que es muestreada por sólo un capacitor del primer par de capacitores tiene un peso de la primera capacitancia, una segunda señal que es muestreada por un capacitor del primer par de capacitores y un capacitor del segundo par de capacitores tiene un peso de una suma o una diferencia entre las primera y segunda capacitancias, y una tercera señal que es muestreada por sólo un capacitor del segundo par de capacitores tiene un peso de la segunda capacitancia. Lo mismo es válido para las tres señales constituyentes que se combinan para formar la señal normalizada de respuesta a luz.
Aunque se muestra y se describe un solo amplificador 180, se sobreentiende que puede utilizarse más de un amplificador en el circuito de lector de luz 16".
Para capturar una señal de ruido y una señal normalizada de respuesta a luz para un píxel 14, el circuito de triple muestreo 150" puede muestrear la señal de salida de primera referencia, la señal de salida de reinicio común y la señal de salida de primer reinicio de nodo de detección para formar la señal de ruido, y puede muestrear la señal de salida de segunda referencia, la señal de salida de respuesta a luz y la señal de salida de segundo reinicio de nodo de detección para formar la señal normalizada de respuesta a luz, según el diagrama 15D y el diagrama de flujo 16.
El circuito de triple muestreo 150” puede muestrear la señal de salida de primera referencia en el primer capacitor
152, la señal de salida de primer reinicio de nodo de detección en el cuarto capacitor 155 y la señal de salida de reinicio común en el segundo capacitor 153 y en el tercer capacitor 154. Cuando los conmutadores 182 a 185, 170 y 171 están cerrados y los conmutadores 158 a 165 y 190 están abiertos, las cargas del primer al cuarto capacitor se transfieren a los capacitores 190 alrededor del amplificador 180. Esto lleva a cabo eficazmente una primera resta entre las señales muestreadas de salida almacenadas en el primero capacitor 152 y en el segundo capacitor 154, una segunda resta entre las señales muestreadas de salida almacenadas en el tercer capacitor 153 y en el cuarto capacitor 155 y una tercera resta entre los resultados de la primera y la segunda restas, habiéndose dado multiplicadores sin signo (o pesos) de la primera y la segunda capacitancias a los resultados de la primera y la segunda restas, respectivamente, como el diagrama de flujo de la Figura 15A, excepto que no es necesario formar la primera y la tercera diferencias intermedias de ruido y normalización. Por lo tanto, la Figura 15D muestra un diagrama de flujo que describe adecuadamente una operación de la tercera realización.
La Figura 17A muestra un ejemplo de cómo pueden secuenciarse las señales de muestreo SAM1 a SAM4 para operar la tercera realización según el diagrama de flujo de la Figura 15A excepto formar las diferencias de ruido y normalización.
Alternativamente, el circuito de triple muestreo 150” puede muestrear la señal de salida de primera referencia en el
primer capacitor 152 y el tercero 153, la señal de salida de reinicio común en el segundo 154 capacitor, y la señal de primer reinicio de nodo de detección en el cuarto capacitor 155. Cuando los conmutadores 170 y 171, 182 a 185 están cerrados, y los conmutadores 158 a 165 y 190 están abiertos, las cargas del primer capacitor al cuarto se transfieren a los capacitores 190 alrededor del amplificador 180. Esto lleva a cabo eficazmente una primera resta entre las señales muestreadas de salida almacenadas en el primer capacitor 152 y el segundo capacitor 154,, una segunda resta entre las señales muestreadas de salida almacenadas en el tercer capacitor 153 y el cuarto capacitor 155, y una tercera resta entre los resultados de la primera y la segunda restas, habiéndose dado multiplicadores sin signo (o pesos) de la primera y la segunda capacitancias, respectivamente, a los resultados de la primera y la segunda restas, como el diagrama de flujo de la Figura 15B excepto que no es necesario formar la primera y la segunda diferencias intermedias de ruido y normalización. La Figura 17B muestra un ejemplo de cómo pueden secuenciarse las señales SAM1 a SAM4.
Un adicional nivel de tercera referencia puede aplicarse en el primer método de ruido, como cuando se aplica el primer método de ruido en la primera realización, como ya se demostró en la Figura 17J. Como en la primera realización, para implementar el primer método de ruido, se puede modificar la Figura 17B para que sea la Figura 17J añadiendo un nivel de tercera referencia para aplicarse en el nodo de detección 111 inmediatamente después del paso 304 y cambiando el muestreo de SAM3 para muestrear durante este nivel de tercera referencia y almacenar una señal muestreada de salida de tercera referencia en lugar de muestrear durante el nivel de primera referencia en el paso 300. La segunda diferencia de ruido en este caso es la señal muestreada de salida de tercera referencia menos la señal muestreada de primer reinicio de nodo de detección.
Asimismo, para los muestreos después de exposición a la luz, se puede aplicar un cuarto nivel de referencia en el nodo de detección 111 antes del segundo reinicio del nodo de detección en el paso 310 y el muestreo de SAM3 se traslada del paso 314 para muestrear la señal de salida de la cuarta referencia generada en este momento para almacenar una señal muestreada de salida de cuarta referencia. La segunda diferencia de normalización en este caso es la señal muestreada de cuarta referencia menos la señal muestreada de salida de segundo reinicio de nodo de detección.
Los tiempos de las señales de control se cambian del diagrama de tiempos de la Figura 16 de la primera realización y los circuitos de lógica se cambian de los esquemas de la Figura 18A a la Figura 18D, como lo sabría realizar fácilmente un experto en la técnica. El tercer y el cuarto niveles de referencia pueden o no ser los mismos que el primer y el segundo niveles de referencia. Cuando difieren, un offset de CC puede restarse en un circuito analógico, en un circuito digital o en el procesador externo 72, como lo sabría realizar fácilmente un experto en la técnica.
Para el lector de luz 16", si bien la primeras y la segunda capacitancias proporcionan multiplicadores sin signo, puede aplicarse una inversión de signo a través de una de varias formas. En una forma, las conexiones a las entradas "+" y "-" del primer capacitor 152 y del segundo capacitor 154 del amplificador pueden intercambiarse para conseguir una inversión de signo en la primera capacitancia y asimismo para las conexiones del tercer capacitor 153 y del cuarto capacitor 155 para aplicar una inversión de signo en la segunda capacitancia. De otra manera, las señales de muestreo SAM1 166 y SAM2 168 para el primer capacitor 152 y el segundo capacitor 154 pueden intercambiarse para aplicar una inversión de signo en la primera capacitancia, y asimismo las señales de muestreo SAM3 167 y SAM4 169 para el tercer capacitor 153 y el cuarto capacitor 155 para aplicar una inversión de signo en la segunda capacitancia.
Los multiplicadores sin signo ofrecidos por la primera y la segunda capacitancias pueden combinarse con una o más formas de aplicar la inversión de signo en circuito(s) para proporcionar multiplicadores con signo. Una persona experta en la técnica tiene claro que las invenciones de la presente solicitud no se limitan a las conexiones que se muestran en los esquemas o se describen en la descripción, sino que abarcan diversas modificaciones, combinaciones y permutaciones posibles a través de esas formas.
Al experto en la técnica también le queda claro que similares inversiones de signo son aplicables en lectores de luz 16, 16'. Al experto en la técnica le resulta evidente que las invenciones de la presente aplicación que utilicen lectores de luz 16, 16' no están limitadas a las conexiones que se muestran en los esquemas o se describen en la descripción, sino que abarcan diversas modificaciones, combinaciones y permutaciones posibles a través de esas formas.
Alternativamente, el circuito de muestreo triple 150” puede probar la señal de salida de primera referencia en el primer capacitor 152, el primer nodo de detección reinicia la señal en el segundo capacitor 154 y el cuarto capacitor 155 y la señal de salida de reinicio común en el tercer capacitor 153. Cuando los conmutadores 182 a 185, 170 y 171 están cerrados, y se abren los conmutadores 158 a 165 y 190, las cargas del primer al cuarto capacitores se transfieren a los capacitores 190 alrededor del amplificador 180. Esto lleva a cabo eficazmente una primera sustracción entre las señales muestreadas de salida almacenadas en el primer capacitor 152 y el segundo capacitor 154, un segundo resta entre las señales muestreadas de salida almacenadas en el tercero capacitor 153 y el cuarto capacitor 155 y una tercera resta entre los resultados de la primera y la segunda restas, habiéndose dado multiplicadores sin signo (o pesos) de la primera y la segunda capacitancias, respectivamente, a los resultados de la primera y la segunda restas, como el diagrama de flujo de la Figura 15C excepto que no es necesario formar el intermedio segundo y terceros diferencias de ruido y normalización. La Figura 17C muestra un ejemplo de cómo se pueden secuenciar las señales de muestreo SAM1 a SAM4.
El tercer capacitor 153 y el cuarto capacitor 155 pueden ser capacitores variables, cuya segunda capacitancia es seleccionada por una señal de control CVAL (no se muestra). Las Figuras 5-7 ilustran tres realizaciones posibles de este capacitor variable. Aunque sólo dos valores de capacitancia son compatibles con los ejemplos que se muestran en las Figuras 5 a 7, más valores de capacitancia son posibles por las modificaciones de los circuitos que se muestran como lo puede entender inmediatamente un experto en la técnica. Además, el primer capacitor 152 y el segundo capacitor 154 también pueden ser capacitores variables para proporcionar más selecciones para la relación entre la primera y la segunda capacitancias.
La Figura 5 ilustra una realización de un capacitor variable. Tres capacitores C1, CS y C0 están conectados en paralelo entre las terminales PIX y AMP. Los capacitores C0 y C1 están en serie con los conmutadores S0 y S1, respectivamente, para controlar la conectividad. Cuando CVAL = 0, el conmutador S0 está cerrado mientras que el conmutador S1 está abierto, haciendo que el capacitor C0 se conecte mientras que el capacitor C1 se desconecta, con una capacitancia total de C0 + CS entre los terminales PIX y AMP. Cuando CVAL = 1, el conmutador S1 está cerrado mientras que el conmutador S0 está abierto, haciendo que el capacitor C1 se conecte mientras que el capacitor C0 se desconecta, dando una capacitancia total de C1 + CS entre los terminales PIX y AMP.
La Figura 6 ilustra otra realización de un capacitor variable. Dos capacitores C0 y C1 están conectados en paralelo entre terminales PIX y AMP. El capacitor C0 y C1 además están en serie con los conmutadores S0 y S1, respectivamente, para controlar la conectividad. Cuando CVAL = 0, el conmutador S0 está cerrado mientras que el conmutador S1 está abierto, haciendo que el capacitor C0 se conecte mientras que el capacitor C1 se desconecta, dando una capacitancia total de C0 entre los terminales PIX y AMP. Cuando CVAL = 1, el conmutador S1 está cerrado mientras que el conmutador S0 está abierto, haciendo que el capacitor C1 esté conectado mientras que el capacitor C0 está desconectado, dando una capacitancia total de C1 entre los terminales PIX y AMP.
La Figura 7 muestra otra realización de un capacitor variable. Dos capacitores CS y C1 están conectados en paralelo entre terminales PIX y AMP. El capacitor C1 está en serie con un conmutador S1 para controlar la conectividad. Cuando CVAL = 0, el conmutador S1 está abierto, haciendo que el capacitor C1 se desconecte, dando una capacitancia total de CS entre los terminales PIX y AMP. Cuando CVAL = 1, el conmutador S1 está cerrado, haciendo que el capacitor C1 esté conectado, dando una capacitancia total de C1 + CS entre los terminales PIX y AMP.
Cuarta realización
La Figura 23 ilustra una cuarta realización de un sensor de imagen. A modo de ejemplo, a continuación se describe una operación de la cuarta realización de acuerdo con los segundos métodos de ruido y normalización. El lector de luz 16 puede muestrear la señal de salida de primera referencia en el primer capacitor 152 y la señal de salida de reinicio común en el segundo capacitor 154, proporcionar la primera diferencia de ruido a partir del amplificador 180 para el ADC 24, muestrear la señal de salida de reinicio común en el primer capacitor 152 y la señal de salida del primer reinicio de nodo de detección en el segundo capacitor 154 y proporcionar la tercera diferencia de ruido al ADC 24. El ADC 24 digitaliza la primera y la tercera diferencias de ruido. Las diferencias de ruido digitalizadas luego pueden transmitirse al procesador externo 72 que forma la señal de ruido con el segundo método de ruido. Alternativamente, la señal de ruido puede formarse en el sensor de imagen 11 por un circuito de computación (no se muestra). De manera similar, el lector de luz 16 puede muestrear la señal de salida de segundo reinicio de nodo de detección en el primer capacitor 152 y la señal de salida de respuesta a luz en el segundo capacitor 154, proveer una tercera diferencia de normalización negada a partir del amplificador 180 al ADC 24, muestrear la señal de salida de segunda referencia en el primer capacitor 152 y la señal de salida de la respuesta a luz en el segundo capacitor 154, y proveer la primera diferencia de normalización al ADC 24. La primera y la tercera diferencias de normalización se digitalizan. Las diferencias de normalización digitalizadas pueden transmitirse al procesador externo 72 para combinarse para formar la señal normalizada de respuesta a luz según el primer método de normalización. Alternativamente, puede formarse la señal normalizada de respuesta a luz en el sensor de imagen 11 por un circuito de computación (no se muestra).
Tenga en cuenta que la tercera diferencia de normalización negada puede proporcionarse al ADC 24 en lugar de la tercera diferencia de normalización sin negación, o viceversa, intercambiando las señales muestreadas por el primer capacitor 152 y el segundo capacitor 154, para proporcionar una polaridad de señal más adecuada para la gama de entrada del ADC 24, algo bien conocido para un experto en la técnica.
En la cuarta realización, el lector de luz 16 puede formar cualquiera de dos diferencias de ruido entre la primera a la tercera diferencias de ruido y cualquiera de entre dos diferencias de normalización entre la primera a la tercera diferencias de normalización, y transmitir las diferencias al ADC 24 que se van digitalizare y luego transmitirse al procesador externo 72 o bien procesarse en el sensor de imagen 11 para formar la señal del ruido y la señal normalizada de respuesta a luz según el correspondiente método de ruido y normalización, respectivamente, y luego restar la señal de ruido de la señal normalizada de respuesta a luz para formar la señal sin ruido o para formar directamente la señal sin ruido con los dos pares de diferencias de ruido y normalización.
Como lo reconocería inmediatamente un experto en la técnica, la secuencia entre las señales SAM1 a SAM4 en las Figuras 17A-17E puede ser modificada para adaptarse a la cuarta realización reemplazando la señal SAM3 por la señal SAM1 y reemplazando la señal SAM4 por la señal SAM2. Por ejemplo, para aplicar los segundos métodos de ruido y normalización en la cuarta realización como se describió anteriormente, se puede modificar la Figura 17B para que sea la Figura 17L reemplazando los muestreos de SAM3 y SAM4 por los muestreos de SAM1 y SAM2, como se muestra en la Figura 17L. Después de cada par consecutivo de muestreos de SAM1 y SAM2, el lector de luz 16 provee la correspondiente diferencia de ruido o normalización, luego procede al siguiente par.
Como otro ejemplo, para implementar los primeros métodos de ruido y normalización en la cuarta realización, se puede modificar la Figura 17B para que sea la Figura 17J añadiendo un tercer nivel de referencia para aplicarlo en el nodo de detección 111 inmediatamente después del paso 304 y cambiar SAM3 para muestrear durante este tercer nivel de referencia y almacenar una señal muestreada de salida de tercera referencia en lugar de muestrear durante el primer nivel de referencia en el paso 300 y, a continuación, modificar la Figura 17K reemplazando los muestreos de SAM3 y SAM4 por otro par de muestreos SAM1 y SAM2. Asimismo, para los muestreos después de exposición a la luz, un cuarto nivel de referencia se puede aplicar en el nodo de detección 111 antes del segundo reinicio de nodo de detección en el paso 310 y mover el muestreo de SAM3 del paso 314 para muestrear la señal de salida de la cuarta referencia en este momento para almacenar una señal muestreada de salida de cuarta referencia. Asimismo, un nuevo cambio de la Figura 17J para que sea la Figura 17K reemplaza los muestreos de SAM3 y SAM4 por otro par de muestreos SAM1 y SAM2. Los tiempos de las señales de control se cambian con respecto al diagrama de tiempos de la Figura 16 de la primera realización y los circuitos de lógica se cambian con respecto a los esquemas de las Figuras 18A-18D, como sabría realizarlo fácilmente un experto en la técnica.
Como otro ejemplo, para implementar los terceros métodos de ruido y normalización en la cuarta realización, se pueden modificar las Figuras 17C-17M trayendo el primer nivel de referencia para aplicarlo en el nodo de detección 111 inmediatamente después del primer reinicio del nodo de detección, manteniendo SAM1 para muestrear durante este primer nivel de referencia y, a continuación, reemplazando los muestreos de SAM3 y SAM4 con otro par de muestreos SAM1 y SAM2. Asimismo, para los muestreos después de la exposición a la luz, el segundo nivel de referencia podrá ser llevado a aplicar en el nodo de detección 111 antes del segundo reinicio del nodo de detección, manteniendo SAM1 para muestrear este segundo nivel de referencia y, a continuación, reemplazando los muestreos de SAM3 y SAM4 con otro par de muestreos de SAM1 y SAM2. Tenga en cuenta que el muestreo de SAM4 puede sustituirse con el muestreo de SAM1, mientras que el muestreo de SAM3 puede sustituirse con el muestreo de SAM2. Los tiempos de las señales de control pueden cambiarse con respecto al diagrama de tiempos de la Figura 16 de la primera realización y los circuitos de lógica pueden modificarse respecto a los esquemas de las Figuras 18A-18D, algo que sabría realizar fácilmente un experto en la técnica. Cabe señalar que aquí el segundo nivel de referencia también toma el papel del segundo nivel de trampolín. Sin embargo, como puede reconocer fácilmente un experto en la técnica, se puede proporcionar un segundo nivel de trampolín diferente del segundo nivel de referencia en la línea IN 120 y excitarse en el nodo de detección 111 a través del conmutador de reinicio 112 entre el segundo nivel de referencia y el segundo reinicio de nodo de detección para ajustar el segundo nivel de reinicio de nodo de detección y de manera concomitante el nivel de respuesta a luz.
La cuarta realización puede modificarse para almacenar una señal de diferencia de ruido/normalización provista por el amplificador 180 en un capacitor como una señal analógica y, a continuación, posteriormente restar entre esta señal analógica y la siguiente señal de diferencia de ruido/normalización provista por el amplificador 180, digitalizando el ADC 24 un resultado a partir de la sustracción.
Realización quinta
La Figura 24 ilustra una quinta realización. En la quinta realización, los circuitos analógicos de amplificación 21 y el sustractor analógico 17 de la primera realización en la Figura 1 son reemplazados por un multiplexor analógico 23 que tiene una salida acoplada al ADC 24. Cada una de señales de salida del lector de luz 19a, 19b transmite una diferencia de ruido o normalización que es multiplexada por el multiplexor analógico 23 a ser digitalizada por el ADC
24. Las diferencias digitalizadas de ruido y normalización pueden combinarse según cualquiera de entre el primero al cuarto métodos de ruido y normalización en el sensor de imagen 11' por un circuito de computación (no se muestra) o en el procesador externo 72.
Alternativamente, pueden usarse dos (o más) ADCs cada ADC digitalizando salidas de lectores de luz 16, 16', respectivamente.
Realización sexta
En una sexta realización (no se muestra en el dibujo), cada señal de salida de primera referencia, la señal de salida de primer reinicio de nodo de detección, la señal de salida de reinicio común, la señal de salida de segunda referencia, la señal de salida de segundo reinicio de nodo de detección y la señal de salida de respuesta a luz pueden ser muestreadas y digitalizadas directamente por uno o más ADCs, secuencial o simultáneamente, luego posteriormente combinada aritméticamente en el dominio digital, ya sea en el sensor de imagen por un circuito de computación (no se muestra) o externamente en el procesador 72, según cualquiera de los métodos de ruido y/o métodos de normalización, o incluso para formar el resultado de restar la diferencia de normalización del ruido señal, sometiendo cada una a una amplificación respectiva, sin formar una o las dos diferencias de ruido y normalización.
Otras realizaciones y operaciones alternativas
Otras realizaciones alternativas del sensor de imagen son posibles. Por ejemplo, el ADC(s) en cada una de las realizaciones primera a sexta puede estar ubicado fuera del sensor de imagen, por ejemplo en un sustrato de semiconductores que es diferente del sustrato de semiconductores que soporta el sensor de imagen. Los lectores de luz 16, 16', 16 ", los circuitos analógicos de amplificación 17, y el sustractor analógico 21 asimismo pueden estar ubicados fuera del sensor de imagen.
Otros modos alternativos de operaciones son posibles. Una primera variación es que el segundo nivel de referencia puede tener un offset (en lo sucesivo "offset de referencia") hacia abajo con respecto a un nivel de tensión que se transmite en la línea IN inmediatamente antes de que el conmutador de reinicio 112 cambie de una región de tríodo a un estado OFF para el reinicio común (en lo sucesivo "primer nivel de trampolín") (por ejemplo, en la Figura 17A el primer nivel de trampolín es también el nivel de primera referencia). A modo de ejemplo, como se muestra en la Figura 17, el nivel de segunda referencia puede ser en nivel VPH2, seleccionado cambiando DIN(1:0) a "01", mientras que el nivel de primera referencia tiene el nivel de VPH0, seleccionado cambiando DIN(1:0) a "11". El offset de referencia puede estar en una misma dirección y a una cantidad similar como el nivel de reinicio común se desvía del primer nivel de trampolín (que es también el nivel de primera referencia), por ejemplo en 50mV del nivel de reinicio común. Tener un offset de referencia distinto de cero tiene el beneficio de minimizar un offset cc en la señal de salida de respuesta a luz, ya que esos offset cc sometidos a alta amplificación pueden saturar el amplificador 180 en el lector de luz. El offset de referencia puede elegirse entre 50mV y 300mV, preferiblemente de 150mV. Un offset cc separado en la señal de ruido debido a una diferencia entre los niveles de primera y segunda referencias puede reducirse posteriormente en el dominio digital en el combinador 50 o en el procesador externo 72. Alternativamente, el offset cc separado en la señal de ruido puede eliminarse en el dominio analógico antes de la digitalización por el ADC 24 por cualquiera de los métodos y circuitos analógicos de sustracción de señal cc conocidos en la técnica.
Incluso son posibles otras variaciones, como se describe a continuación.
En una segunda variante, la línea IN 120 está excitada a un primer nivel de trampolín que es superior al nivel de primera referencia. A modo de ejemplo, la Figura 17H muestra un primer nivel de trampolín superior después de que se muestrea la señal de salida de primera referencia en el paso 300 y antes del paso 302. A modo de ejemplo, el primer nivel de trampolín puede obtenerse conmutando DIN(1:0) a "11" para seleccionar el nivel de VPH0, mientras que el nivel de primera referencia puede obtenerse conmutando conmutar DIN(1:0) a "10" para seleccionar el nivel de VPH1. El offset del primer nivel de trampolín por encima del nivel de la primera referencia (en lo sucesivo "primer offset de trampolín") puede cancelar parcialmente la caída de tensión del nodo de almacenamiento y el nodo de detección durante el reinicio común en el paso 302, por lo que se reduce un offset entre el nivel de primera referencia y el nivel de reinicio común (en lo sucesivo "offset de reinicio ") y simultáneamente un offset cc en la señal de ruido. El primer offset de trampolín puede ser entre 50mV a 300mV, preferiblemente de 150mV. En este método, el nivel de segunda referencia puede ser el mismo que el nivel de primera referencia, ya que el nivel de reinicio del nodo de almacenamiento está esencialmente cerca del nivel de primera referencia, como dentro de 100mV, por lo que un offset cc en la señal normalizada de respuesta a luz es asimismo reducido cuando se selecciona el nivel de segunda referencia para que sea igual al nivel de primera referencia.
En una tercera variante, la señal de GND1 de tierra virtual 156 en el lector de luz que se conecta a los capacitores 152 a 154 tiene un voltaje que varía entre un primer nivel de GND1 cuando se muestrea la señal de salida de primera referencia y un segundo nivel de GND1 cuando se muestrea la señal de salida de reinicio común, una diferencia (en lo sucesivo "escalón de GND1") entre 50mV y 300mV, preferiblemente de 150mV. A modo de ejemplo, la Figura 17I muestra cambios de nivel de tensión en el nodo de almacenamiento y la señal de GND1 156. El segundo nivel de GND1 se desvía en la misma dirección que el nivel de reinicio común se desvía del nivel de primera referencia, que es también el primer nivel de trampolín en este ejemplo. La señal de GND1 156 toma el segundo nivel de GND1 al tomar los muestreos de la señal de salida de reinicio común, las señales de salida de primera y segunda reinicios del nodo de detección y la señal de salida de respuesta a luz, mientras que al muestrear las señales de salida de primera y segunda referencias toma el primer nivel de GND1. El escalón de GND1 así parcialmente cancela un offset cc entre el nivel de reinicio común y el nivel de primera referencia y, simultáneamente, también un offset cc entre el nivel de luz de respuesta y el nivel de segunda referencia. El nivel de segunda referencia puede ser el mismo que el nivel de primera referencia, por ejemplo el nivel de VPH1 seleccionado por DIN (1:0) = "10". Un excitador de señal analógico para la señal de GND1 156 puede tener dos o más niveles de salida, que son seleccionables por una entrada digital, similar al excitador de línea IN 17 y puede ser controlado por un circuito de lógica construido según una técnica similar de construcción como el circuito de lógica para generar las señales DIN(1:0).
La tercera variación esencialmente utiliza una técnica de cancelación de offset analógico o sustracción de cc en el lector de luz. Diferentes alternativas de esta técnica son posibles, como se conoce en la técnica. En una de las alternativas, en lugar de variar la señal de GND1 156, un par de capacitores de cancelación de offset (no se muestra) pueden estar conectados a la entradas de "+" y "-" del amplificador 180 para realizar la cancelación de offset. Estos capacitores de cancelación de offset pueden ser cargados a voltajes dados, sus capacitancias pueden ser iguales a los capacitores de muestreo 152, 154 o diferentes. Cuando un circuito de muestreo 150, 150' o 150" del lector de luz está conectado al amplificador 180 para transferir cargas, los capacitores de cancelación de offset también se cargan a los voltajes dados, luego se conectan para transferir cargas a los capacitores de realimentación 190 para efectuar la cancelación de desvío.
Otra alternativa de esta técnica es precargar los capacitores de realimentación 190 a un tensión diferencial adecuada (en lo sucesivo "voltaje de precarga") antes de cada transferencia de cargas a partir de un circuito de muestreo 150, 150' o 150". El voltaje de precarga tiene una dirección opuesta al offset de reinicio en el sentido de que la tensión de precarga parcialmente cancela un cambio de la salida del amplificador 180 que ocurre debido al offset de reinicio. El voltaje de precarga puede incrementarse en magnitud por un aumento en una amplificación del amplificador 270 (es decir, el amplificador 180 junto con los capacitores de realimentación 190) cuando los capacitores de realimentación 190 toman un valor menor de capacitancia.
En una cuarta variación, el nivel de segunda referencia se proporciona en la línea IN 120 y la correspondiente señal de salida de segunda referencia no es muestreada después de que se muestrea la señal de salida de respuesta a luz pero antes de desactivar el conmutador de reinicio 112 en el paso 310 que precede a la señal de salida de segundo reinicio del nodo de detección. A modo de ejemplo, la Figura 17G muestra los correspondientes niveles de voltaje del nodo de detección y del nodo de almacenamiento. Se inserta un paso 309 inmediatamente antes del paso 310 del diagrama de flujo. En el paso 309, el conmutador de reinicio 112 está en una región de tríodo, el conmutador de transferencia 117 está en un estado OFF y la línea IN 120 es excitada al nivel de segunda referencia. La correspondiente señal de salida de segunda referencia en la línea OUT 124 es muestreada por una señal SAM1 y almacenada como señal muestreada de salida de la segunda referencia. Aunque la Figura 17G muestra que un segundo nivel de trampolín independiente es excitado en el nodo de detección 111 entre el nivel de segunda referencia y el reinicio de nodo de detección, un experto en la técnica puede reconocer que el segundo nivel de trampolín puede tomar el mismo nivel de tensión que el nivel de segunda referencia o diferente.
Es posible realizar varias combinaciones y permutaciones de las anteriores realizaciones, variaciones y técnicas, y un experto en la técnica podría realizarlas fácilmente. Cada combinación y permutación tiene un correspondiente diagrama de tiempo y circuito lógico para las señales de control globales que se pueden construir por modificaciones en el diagrama de tiempo de la Figura 16 y esquemática de circuito lógico de las Figuras 18A a 18D, que se describe más abajo, esto es algo que un experto en la técnica podría realizar fácilmente.
Generar señales de Control
Las diversas señales de control global RST, SEL, TF, DIN(1), DIN(0), SAM1, SAM2, SAM3, SAM4 y SUB pueden generarse en un circuito como el descodificador de fila 20. La Figura 18A y la Figura 18B muestran una realización de la lógica para generar las señales DIN(1), DIN(0), SEL, TF, SAM1, SAM2, SAM3, SAM4 y RST de acuerdo con el diagrama de tiempo de la Figura 16. La lógica puede incluir una pluralidad de comparadores 350 con una entrada conectada a un contador 352 y otra entrada conectada a señales de cableado que contienen un valor inferior de cuenta y un valor superior de cuenta. El contador 352 secuencialmente genera un recuento. Los comparadores 350 comparan la cuenta actual con los valores de cuenta superior e inferior. Si la cuenta actual se encuentra entre los valores de cuenta superior e inferior, los comparadores 350 proporcionan un lógico 1. Los valores de cuenta superior e inferior de cada una de las señales de control pueden modificarse para apoyar intervalos diferentes de lo que se muestra en la Figura 16, como lo reconocería fácilmente un experto en la técnica. Por ejemplo, para apoyar la secuencia de tiempo de señales SAM1, SAM2, SAM3 y SAM4 que se muestra en la Figura 17B, que difiere de la Figura 17A en que la señal SAM3 muestrea junto con la señal SAM1 en lugar de con la señal SAM2, el circuito lógico en la Figura 18C puede modificarse de tal manera que el excitador que excita la señal SAM3 reciba la señal SAM1 en lugar de la señal SAM2.
Los comparadores 350 están conectados a múltiples puertas OR 358. Las puertas OR 358 están conectadas a biestables 360. Los biestables 360 proporcionan las correspondientes señales DIN(1), DIN(0), SEL, TF, SAM1, SAM2, SAM3, SAM4 y RST.
Los biestables 360 cambian entre una lógica 0 y una lógica 1 de acuerdo con la lógica establecida por las puertas OR 358, los comparadores 350 y la cuenta actual del contador 352. Por ejemplo, las señales de cableado para el comparador acoplado con el biestable de DIN(1) pueden contener un valor de cuenta de 1 y un valor de cuenta de
22. Si la cuenta del contador es mayor o igual a 1 pero inferior a 22 el comparador 350 proporcionará una lógica 1 que hará que el biestable DIN(1) 360 proporcionar una lógica 1. Los valores de cuenta inferior y superior establecen la secuencia y la duración de los pulsos que se muestran en la Figura 16.
El sensor 10, 10', 10 ", 11, 11' puede tener múltiples excitadores 374 de reinicio RST(n) y transferir TF(n), estando conectado cada excitador 374 a una fila de píxeles y conectado a la salida Y de una puerta AND 375. La Figura 19 muestra una unidad del circuito de salida del decodificador de fila entre una fila de píxeles y el circuito que se muestra en las Figuras 18A hasta 18D. La Figura 20 ilustra una operación del circuito de la Figura 19. El decodificador de fila 20 genera señales RSTEN(n), SELEN(n), TFEN(n) y cada una de las mismas puede tener un valor de lógica de '1' o '0' en cualquier momento. A '1' permite que la correspondiente señal RST(n), SEL(n), TF(n) transmita una señal de pulso recibida de las señales de control globales RST, SEL y TF, respectivamente. Además, en los flancos ascendentes de la señal IN, cada una de las señales RST(n) y TF(n) se acopla capacitivamente a un mayor nivel de tensión, como se muestra en la Figura 20, después de que el excitador de triestado 374 excita RST(n) y TF(n), respectivamente, a un nivel alto, y luego en un triestado.
Teoría de operación
A continuación, se explica un efecto de cancelación de ruido provisto por los sensores de imagen 10, 10', 10", 11, 11' que operan según el primer método de ruido y el primer método de normalización con referencia a la secuencia de muestreo que se muestra en la Figura 17A. Posteriormente, se muestra que los segundos hasta los cuartos métodos de ruido y normalización son equivalentes a los primeros métodos de ruido y normalización, respectivamente.
Deje que ΔnQb designe la carga de ruido temporal en el nodo común entre el nodo de almacenaje 115, el nodo de detección 111 y el canal del conmutador de transferencia 117 en paso 302, que . ΔnqC2 designe la carga de ruido temporal en el nodo de detección en paso 304, y que ΔnqC1 designe la carga de ruido temporal en el nodo de almacenaje en el paso 304. Estas son cargas de ruido temporal que afectan la primera imagen (es decir, la señal de ruido). Deje que ΔnQD1 designe la carga de ruido temporal en el nodo de almacenaje 115 en paso 310, que ΔnqD2 designe la carga de ruido temporal en el nodo de detección 111 en el paso 310, y que . Δnqe designe la carga de ruido temporal en el nodo común entre el nodo de almacenaje 115, el nodo de detección 111 y el canal del conmutador de transferencia 117 en el paso 312. Estas son cargas de ruido temporal que afectan la segunda imagen (es decir, la señal normalizada de respuesta a luz).
En la primera imagen, las cargas de ruido temporal están relacionadas como: ΔnQB -ΔnqC2 = ΔnqC1, debido a la conservación de cargas. En la segunda imagen, las cargas de ruido temporal están relacionadas como: ΔnqC1 + ΧqD2 = ΔnqE, debido a la conservación de cargas. Al sustituir ΔnQC1 en ambas relaciones,
ΔnQE -ΔnQD2 -ΔnqB + ΔnqC2 = 0.
Las cargas de ruido temporal ΔnQE, ΔnQD2, Δnqb y ΔnQC2 tienen como resultado los voltajes de ruido temporal ΔnVGE, ΔnVGD2, ΔnVAB y ΔnVAC2, respectivamente, relacionados con las cargas de ruido temporal por -ΔnqE = CTotal.ΔnVGE, -ΔnqD2 = Cdetección.ΔnVGD2,-ΔnqB = CTotal.ΔnVAB, y -ΔnqC2 = Cdetección.ΔnVAC2, respectivamente. Cdetección es la capacitancia en el nodo de detección 111. CTotal es la capacitancia total en el nodo de almacenamiento 115, el nodo de detección 111, y las capacitancias de canal-a-puerta, puerta-a-drenador y puerta-a-fuente del conmutador de transferencia 117. Aquí, VGE = VG - VE, VGD2 = VG - VD2, VAB = VA - Vb, y VAC2 = VA - VC2.
Según los primeros métodos de ruido y normalización, formar VAB y VAC2, en donde la primera y la segunda son diferencias de ruido, respectivamente, y VGE y VGD2, en donde la primera y la segunda son diferencias de normalización, respectivamente. La tercera imagen (es decir, la señal sin ruido), I3 = I2 - I1 = [CTotal.VGE -Cdetección.VGD2]-[CTotal.VAB - Cdetección.VAC2], donde I1 = CTotal.VAB - Cdetección.VAC2 y I2 = CTotal.VGE - Cdetección.VGD2. El ruido temporal ΔnI3 = [CTotal.ΔnVGE - Cdetección.ΔnVGD2]-[CTotal.ΔnVAB - Cdetección.ΔnVAC2] = -(ΔnQE -ΔnQD2 -ΔnqB + ΔnqC2) = 0. En I3, CTotal.VGE es el único término que varía con la exposición a la luz. Por lo tanto, I3 depende de VGE y no contiene ruidos temporales de conmutador que surgen debido a conmutaciones de transistores de reinicio y transferencia.
De manera similar, en los segundos métodos de ruido y normalización, formar VAB y VBC2, en donde la primera y la tercera son diferencias de ruido, respectivamente y VGE y VED2, en donde la primera y la tercera son diferencias de normalización, respectivamente. Aquí, VBC2 = VB - VC2 y VED2 = VE - VD2. La tercera imagen,
I3 = [CTotal.VGE - Cdetección.VGE - Cdetección.VGD2 + Cdetección.VGE] -[CTotal.VAB - Cdetección.VAB - Cdetección.VAC2 + Cdetección.VAB]
= [(CTotal - Cdetección).VGE - Cdetección.(VGD2 - VGE)] - [(CTotal - Cdetección).VAB - Cdetección.(VAC2 - VAB)]
= [(CTotal - Cdetección).VGE -Cdetección.VED2] - [(CTotal - Cdetección).VAB - Cdetección.VBC2]
= I2 - I1.
Aquí,
I1 = [(CTotal -Cdetección).VAB - Cdetección.VBC2]
y
Me2 = [(CTotal – Cdetección).VGE – Cdetección.VED2].
De manera similar, en los terceros métodos de ruido y normalización, formar VBC2 y VAC2, en donde la tercera y la segunda son diferencias de ruido, respectivamente, y VED2 y VGD2, en donde la tercera y la segunda son diferencias de normalización, respectivamente. Al sustituir VGE = VGD2 - VED2,
I2 = CTotal.VGE - Cdetección.VGD2 = (CTotal - Cdetección).VGD2 - CTotal.VED2.
Sólo el segundo término en I2 depende de la exposición a la luz. Sustituyendo VAB = VAC2 - VBC2,
I1 = (CTotal - Cdetección).VAC2 - CTotal.VBC2.
La tercera imagen, I3 = I2 - I1 = [(CTotal - Cdetección).VGD2 - CTotal.VED2]: [(CTotal - Cdetección).VAC2 - CTotal.VBC2].
Calibración
La calibración puede realizarse para hallar un conjunto adecuado de multiplicadores con signo para los métodos de ruido y normalización elegidos, por ejemplo, multiplicadores con signo COEF1, COEF2 en la Figura 1 o la Figura 21,
o la primera y la segunda capacitancias del circuito de triple-muestreo 150" para el lector de luz de triple-muestreo 16" del sensor de imagen 10" de la Figura 22, o equivalente de mismo para las otras realizaciones. A continuación, se describe un método de calibración para buscar un conjunto adecuado de multiplicadores con signo.
Para cada píxel entre múltiples píxeles que comparten un layout y una orientación, formar una diferencia entre un par de señales sin ruido, en donde cada una se deriva formando una señal de ruido, seguida por una señal normalizada de respuesta a luz y, a continuación, restando la señal de ruido de la señal normalizada de respuesta a luz. La diferencia tiene un ruido temporal residual pero nada de la media de la señal sin ruido. Formar cuadrados de las diferencias de múltiples píxeles y una suma de los cuadrados. Puesto que ruidos temporales residuales de píxeles diferentes son independientes, la suma de los cuadrados es una buena aproximación de un múltiplo de una variación del ruido residual de cada píxel, es decir 2nσ2, donde n es el número de píxeles y σ2 es la varianza.
Para la pluralidad de píxeles, encontrar la suma de los cuadrados para cada uno de los dos conjuntos diferentes de multiplicadores con signo. Normalizar cada suma dividiendo por un cuadrado de un número que es directamente proporcional a la señal sin ruido que se produciría en el conjunto correspondiente de multiplicadores con signo, dada una duración predeterminada de exposición e iluminación de los píxeles. Se prefiere el conjunto que da una menor suma normalizada de los cuadrados. Este procedimiento puede realizarse para más de dos conjuntos de multiplicadores con signo para identificar un conjunto adecuado de multiplicadores con signo para formar la señal sin ruido para la pluralidad de píxeles.
A modo de ejemplo, la Figura 10 muestra un arreglo de layout de píxeles de dos orientaciones diferentes de layout en una matriz. En las columnas impares, los fotodiodos y los conmutadores de transferencia asumen una orientación, mientras que asumen una orientación diferente en las columnas pares. Debido a la asimetría entre estos dos grupos diferentes de píxeles, un error sistemático de coincidencia tiende a existir en capacitancias y otras características eléctricas entre los grupos. Dentro de cada grupo, por otro lado, la semejanza entre píxeles ayuda a minimizar las discrepancias. Por lo tanto, se debe realizar la calibración para producir un conjunto de multiplicadores con signo que son adecuados para cada grupo y cada grupo puede utilizar el conjunto que es adecuado para sí mismo en los métodos de ruido y normalización.
La Figura 11 muestra otro ejemplo de disposición de layout de los píxeles de dos orientaciones diferentes de layout en una matriz. La Figura 11 corresponde a una matriz de tres por dos de los fotodiodos 100a, 100 b y conmutadores de transferencia 117a, 117b correspondientes al esquema de la Figura 12, en donde dos fotodiodos 100a, 100b comparten un nodo de detección 111 mediante los conmutadores de transferencia 117a, 117b, respectivamente. Cada píxel comprende un fotodiodo 100a o 100b y un conmutador de transferencia 117a o 117b, y dos píxeles comparten un conmutador de reinicio 112, un transistor de salida 116 y un conmutador de selección 114. En las filas impares, los fotodiodos y los conmutadores de transferencia asumen una orientación, mientras que en las filas pares asumen una orientación diferente. Por la misma razón ya mencionada, puede realizarse una calibración para producir un conjunto de multiplicadores con signo que sean adecuados para cada grupo, y cada grupo puede utilizar el conjunto que le resulte adecuado en los métodos de ruido y normalización.
Alternativamente, a partir del mismo pixel, pueden formarse más de dos señales sin ruido, una pluralidad de pares entre las señales sin-ruido se restan y cuadran, las cuadrados se suman para formar una suma de cuadrados. Esas sumas de cuadrados de una pluralidad de píxeles similares pueden sumarse más para formar una suma final de cuadrados. Este procedimiento se ilustra en la Figura 25 y la Figura 26. Con referencia a la Figura 26, cada q designa un conjunto diferente de multiplicadores con signo, cada p designa un grupo diferente de píxeles similares, existiendo Z conjuntos diferentes de multiplicadores con signo y P layouts de píxeles diferentes. Para cada combinación de p y q, se ejecuta el proceso ilustrado por el diagrama de flujo de la Figura 25. En el diagrama de flujo de la Figura 25, se forman N+1 señales sin ruido para cada píxel en el grupo de píxel p. Cada par sucesivo de señales sin ruido de cada píxel en el grupo se resta y eleva al cuadrado. Los N cuadrados se suman y se pueden sumar todavía más en todos los píxeles dentro del grupo.
A continuación, se describe un procedimiento alternativo.
Para comparar dos conjuntos diferentes de multiplicadores con signo, capturar repetidamente primeras y segundas imágenes, manteniendo el sensor de imagen en la oscuridad o bajo una iluminación suficientemente tenue de tal manera que la exposición a la luz cause una señal de salida de respuesta a luz insignificante en comparación con un ruido de reinicio de un píxel 14 en la matriz de píxeles 12, o bien que cause un cambio insignificante en la señal de salida de respuesta a luz, por ejemplo, debido a un ruido de disparo, en comparación con el ruido de reinicio. Para cada uno de uno o más píxeles, formar una señal sin ruido de cada par de un número de pares de primeras y segundas imágenes, preferiblemente 9 o más pares. Normalizar cada señal sin ruido dividiendo por un número que
es directamente proporcional a una señal sin ruido libre de offset de cc que se produciría en el mismo conjunto de multiplicadores con signo si se da una iluminación predeterminada no desdeñable en el píxel(s). Encontrar una variación entre las señales sin ruido normalizadas. Se prefiere el conjunto de multiplicadores con signo que da una menor variación. Este procedimiento se puede repetir para más de dos conjuntos de multiplicadores con signo para hallar un conjunto de multiplicadores con signo que sea adecuado para formar una señal sin-ruido.
El sensor de imagen puede tener un circuito para controlar las capturas repetidas de primeras y segundas imágenes y ajustes de los multiplicadores con signo usados en los métodos de ruido y normalización. Alternativamente, pueden ajustarse los multiplicadores con signo bajo un control de un controlador externo (no se muestra) o ordenador (computador) (no se muestra).
Cualquiera de estos procedimientos de calibración puede realizarse completamente en el sensor de imagen, o parcialmente en el sensor de imagen y parcialmente en el procesador externo. Alternativamente, se puede realizar una parte de este procedimiento en un ordenador (computador) independiente o bajo un control del ordenador (computador) independiente.
Puede escribirse un dato que corresponde a un conjunto de multiplicadores de amplificación en una memoria no volátil o como configuración de fusibles o antifusibles en el sensor de imagen o un dispositivo independiente que está incluido o va a incluirse en el sistema de captura de imagen o, por ejemplo el procesador externo 72 o una tarjeta de memoria, como tarjetas de memoria flash conocidas.
El fin
Aunque en los dibujos adjuntos, se describen y muestran ciertas realizaciones de ejemplo, se sobreentiende que tales realizaciones son meramente ilustrativas de la invención más amplia y no son restrictivas, y que la presente invención no se limita a las construcciones específicas y a los arreglos que se muestran y describen, ya que a los expertos en la técnica se les pueden ocurrir otras varias modificaciones.
Por ejemplo, aunque se muestran y se describen técnicas entrelazadas que comprenden líneas completas de una imagen, se sobreentiende que los datos pueden ser intercalados de manera que intervenga menos que una línea completa, o más de una línea. A modo de ejemplo, la mitad de la primera línea de la imagen A se puede transferir, seguida por la mitad de la primera línea de la imagen B, seguida de la segunda mitad de la primera línea de la imagen A y así sucesivamente. Asimismo, las dos primeras líneas de la imagen A pueden ser transferidas, seguidas por las dos primeras líneas de la imagen B, seguidas por la tercera y la cuarta líneas de la imagen A y así sucesivamente.

Claims (10)

  1. REIVINDICACIONES
    1. Sensor de imagen, que comprende: un fotodetector; un transistor de salida que tiene una puerta acoplada para recibir una señal a partir de dicho fotodetector; un transistor de reinicio que tiene un drenador acoplado para reiniciar una puerta de dicho transistor de salida; un transistor de transferencia acoplado para transferir dicha señal a partir de dicho fotodetector a dicha puerta; un circuito de muestreo acoplado para recibir una señal de salida de dicho transistor de salida; y, un circuito de control que tiene un número de configuraciones, que incluye: una primera configuración para conmutar dicho transistor de reinicio para una primera región de tríodo para que
    dicho transistor de salida proporcione una señal muestreada de salida de primera referencia; una segunda configuración para conmutar dicho transistor de reinicio para un estado OFF y dicho transistor de
    transferencia para una segunda región de tríodo para que dicho transistor de salida proporcione una señal muestreada de salida de reinicio común; una tercera configuración para conmutar dicho transistor de transferencia en un segundo estado OFF para que dicho
    transistor de salida proporcione una señal muestreada de salida de primer reinicio de nodo de detección; una cuarta configuración para conmutar dicho circuito de muestreo para muestrear y almacenar dicha señal
    muestreada de salida de primera referencia cuando dicho transistor de reinicio está en dicha primera región de tríodo; una quinta configuración para conmutar dicho circuito de muestreo para muestrear y almacenar dicha señal
    muestreada de salida de reinicio común cuando dicho transistor de transferencia está en dicha segunda región de
    tríodo; y, una sexta configuración para conmutar dicho circuito de muestreo para muestrear y almacenar dicha señal muestreada de salida de primer reinicio de nodo de detección cuando dicho transistor de transferencia está en dicho segundo estado OFF.
  2. 2.
    Sensor de imagen de acuerdo con la 1ª reivindicación, caracterizado por el hecho de que comprende adicionalmente:
    una configuración para formar una diferencia ponderada entre dicha señal muestreada de salida de primera referencia, dicha señal muestreada de salida de reinicio común y dicha señal muestreada de salida de primer reinicio de nodo de detección.
  3. 3.
    Sensor de imagen de acuerdo con la 1ª reivindicación, caracterizado por el hecho de que comprende adicionalmente:
    una configuración para formar una primera diferencia entre un primer par de dichas señales muestreada de salida.
  4. 4.
    Sensor de imagen de acuerdo con la 3ª reivindicación, caracterizado por el hecho de que dicha primera diferencia es una diferencia entre dicha señal muestreada de salida de primera referencia y dicha señal muestreada de salida de reinicio común.
  5. 5.
    Sensor de imagen de acuerdo con la 3ª reivindicación, caracterizado por el hecho de que dicha primera diferencia es una diferencia entre dicha señal muestreada de salida de primera referencia y dicha señal muestreada de salida de primer reinicio de nodo de detección.
  6. 6.
    Sensor de imagen de acuerdo con la 3ª reivindicación, caracterizado por el hecho de que a dicha primera diferencia es una diferencia entre dicha señal muestreada de salida de reinicio común y dicha señal muestreada de salida de primer reinicio de nodo de detección.
  7. 7.
    Sensor de imagen de acuerdo con la 3ª reivindicación, caracterizado por el hecho de que comprende adicionalmente:
    una configuración para formar una segunda diferencia entre un segundo par de dichas señales muestreadas de salida; y,
    una configuración para formar una diferencia entre dichas primera y segunda diferencias.
  8. 8.
    Método para cancelar un ruido en una señal de imagen generada a partir de un fotodetector conectado a un nodo de detección a través de un conmutador de transferencia, que incluye: una etapa para muestrear una señal muestreada de salida de primera referencia; una etapa para muestrear una señal muestreada de salida de reinicio común; una etapa para muestrear una señal muestreada de salida de primer reinicio de nodo de detección; una etapa para muestrear una señal muestreada de salida de segundo reinicio de nodo de detección; una etapa para muestrear una señal muestreada de salida de respuesta a luz;
    una etapa para muestrear una señal muestreada de salida de segunda referencia; y, una etapa para formar una señal de imagen sin-ruido a partir de dichas señales muestreadas de salida de primera y segunda referencias, dichas señales muestreadas de salida de primer y segundo reinicios de nodo de detección, dicha señal muestreada de salida de reinicio común y dicha señal muestreada de salida de respuesta a luz.
  9. 9.
    Método de acuerdo con la 8ª reivindicación, caracterizado por el hecho de que comprende adicionalmente:
    una etapa para formar una señal de ruido a partir de dicha señal muestreada de salida de primera referencia, dicha señal muestreada de salida de reinicio común y dicha señal muestreada de salida de primer reinicio de nodo de detección.
  10. 10.
    Método de acuerdo con la 9ª reivindicación, caracterizado por el hecho de que cada una de dicha señal muestreada de salida de primera referencia, dicha señal muestreada de salida de reinicio común y dicha señal muestreada de salida de primer reinicio de nodo de detección recebe un multiplicador diferente con signo en la etapa para formar dicha señal de ruido.
ES201190041A 2008-12-16 2009-12-16 Sensores de imagen de cancelación de ruido Expired - Fee Related ES2400278B1 (es)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13808508P 2008-12-16 2008-12-16
US61/138,085 2008-12-16
US25782509P 2009-11-03 2009-11-03
US61/257,825 2009-11-03
PCT/IB2009/055799 WO2010044081A2 (en) 2008-12-16 2009-12-16 Noise-cancelling image sensors

Publications (3)

Publication Number Publication Date
ES2400278A2 true ES2400278A2 (es) 2013-04-08
ES2400278R1 ES2400278R1 (es) 2013-08-27
ES2400278B1 ES2400278B1 (es) 2014-06-24

Family

ID=42106985

Family Applications (1)

Application Number Title Priority Date Filing Date
ES201190041A Expired - Fee Related ES2400278B1 (es) 2008-12-16 2009-12-16 Sensores de imagen de cancelación de ruido

Country Status (13)

Country Link
US (4) US8451348B2 (es)
EP (1) EP2377156A2 (es)
JP (2) JP5732707B2 (es)
CN (1) CN102257616B (es)
BR (1) BRPI0923519A2 (es)
DE (1) DE112009003725T5 (es)
ES (1) ES2400278B1 (es)
GB (1) GB2480927B (es)
HK (1) HK1165157A1 (es)
MX (1) MX2011006316A (es)
SG (1) SG172124A1 (es)
TW (2) TWI618412B (es)
WO (1) WO2010044081A2 (es)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2377156A2 (en) 2008-12-16 2011-10-19 Hiok Nam Tay Noise-cancelling image sensors
FR2942093B1 (fr) * 2009-02-06 2011-04-15 Trixell Sas Procede de correction d'images obtenues par une matrice de points photosensibles.
US8649594B1 (en) * 2009-06-04 2014-02-11 Agilence, Inc. Active and adaptive intelligent video surveillance system
US20120049041A1 (en) * 2010-09-01 2012-03-01 International Business Machines Corporation Switched rail circuitry and modified cell structure and method of manufacture and use
US8830334B2 (en) * 2010-11-30 2014-09-09 Aptina Imaging Corporation Systems and methods for providing shiftable column circuitry of imager pixel arrays
JP2013062611A (ja) * 2011-09-12 2013-04-04 Sony Corp 固体撮像素子およびカメラシステム
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
US10197501B2 (en) 2011-12-12 2019-02-05 Kla-Tencor Corporation Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
JP6149408B2 (ja) * 2013-01-29 2017-06-21 株式会社リコー 固体撮像素子、画像読取装置及び画像形成装置
CN103986889B (zh) * 2013-02-08 2017-06-13 豪威科技股份有限公司 用于传感器故障检测的系统及方法
US9767986B2 (en) 2014-08-29 2017-09-19 Kla-Tencor Corporation Scanning electron microscope and methods of inspecting and reviewing samples
US10748730B2 (en) 2015-05-21 2020-08-18 Kla-Tencor Corporation Photocathode including field emitter array on a silicon substrate with boron layer
JP6740230B2 (ja) * 2015-07-31 2020-08-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US10462391B2 (en) 2015-08-14 2019-10-29 Kla-Tencor Corporation Dark-field inspection using a low-noise sensor
US10778925B2 (en) 2016-04-06 2020-09-15 Kla-Tencor Corporation Multiple column per channel CCD sensor architecture for inspection and metrology
US10313622B2 (en) 2016-04-06 2019-06-04 Kla-Tencor Corporation Dual-column-parallel CCD sensor and inspection systems using a sensor
US9998700B1 (en) 2016-12-05 2018-06-12 Omnivision Technologies, Inc. Image sensor failure detection
US10943760B2 (en) 2018-10-12 2021-03-09 Kla Corporation Electron gun and electron microscope
KR20200098024A (ko) 2019-02-11 2020-08-20 삼성전자주식회사 이미지 센서의 펄스 생성기 및 이의 구동 방법
JP2021023680A (ja) * 2019-08-07 2021-02-22 ソニー・オリンパスメディカルソリューションズ株式会社 信号処理デバイス
CN110501691B (zh) * 2019-08-13 2022-03-08 Oppo广东移动通信有限公司 Tof模组的噪声滤除方法、tof模组及装置
JP7446182B2 (ja) * 2020-08-26 2024-03-08 東京エレクトロン株式会社 基板処理装置及びノイズ影響低減方法
CN112422955B (zh) * 2020-10-27 2022-08-12 西安微电子技术研究所 一种用于cmos图像传感器的adc固有噪声分析方法
US11330145B1 (en) 2021-06-10 2022-05-10 Bank Of America Corporation Image processing edge device for document noise removal
US20240014825A1 (en) * 2022-07-11 2024-01-11 Applied Materials, Inc. Algorithm for accurately converting a wide range of photo signals into an electrical current

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714239B2 (en) * 1997-10-29 2004-03-30 Eastman Kodak Company Active pixel sensor with programmable color balance
US6369853B1 (en) * 1997-11-13 2002-04-09 Foveon, Inc. Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications
US6243134B1 (en) * 1998-02-27 2001-06-05 Intel Corporation Method to reduce reset noise in photodiode based CMOS image sensors
US6885396B1 (en) * 1998-03-09 2005-04-26 Micron Technology, Inc. Readout circuit with gain and analog-to-digital a conversion for image sensor
KR19990084630A (ko) * 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
JP2000165764A (ja) * 1998-09-24 2000-06-16 Alps Electric Co Ltd ディジタルテレビジョン信号受信ユニット
US7015964B1 (en) * 1998-11-02 2006-03-21 Canon Kabushiki Kaisha Solid-state image pickup device and method of resetting the same
US6850278B1 (en) * 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
JP3592106B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
US6965408B2 (en) * 2000-02-28 2005-11-15 Canon Kabushiki Kaisha Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit
JP3667214B2 (ja) * 2000-08-25 2005-07-06 キヤノン株式会社 固体撮像装置およびその駆動方法
US6855937B2 (en) * 2001-05-18 2005-02-15 Canon Kabushiki Kaisha Image pickup apparatus
JP3827146B2 (ja) * 2001-09-12 2006-09-27 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US20030076431A1 (en) * 2001-10-24 2003-04-24 Krymski Alexander I. Image sensor with pixels having multiple capacitive storage elements
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
US20030193594A1 (en) * 2002-04-16 2003-10-16 Tay Hiok Nam Image sensor with processor controlled integration time
JP3621400B2 (ja) * 2003-03-03 2005-02-16 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4337373B2 (ja) * 2003-03-13 2009-09-30 株式会社ニコン 固体撮像素子及びそれを用いた固体撮像装置
JP4154268B2 (ja) * 2003-03-27 2008-09-24 キヤノン株式会社 撮像装置
JP4380403B2 (ja) * 2004-04-22 2009-12-09 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
KR100672993B1 (ko) * 2005-01-19 2007-01-24 삼성전자주식회사 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법
US7282685B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
JP2008017100A (ja) * 2006-07-05 2008-01-24 Olympus Corp 固体撮像装置
US7929035B2 (en) * 2007-03-08 2011-04-19 Imagerlabs, Inc. Ultra low noise CMOS imager
WO2008150283A1 (en) * 2007-05-21 2008-12-11 Micron Technology, Inc. Suppression of row-wise noise in cmos image sensors
WO2009050591A2 (en) * 2007-09-05 2009-04-23 Hiok Nam Tay Wide dynamic range cmos image sensor
JP4424753B2 (ja) * 2007-12-28 2010-03-03 キヤノン株式会社 固体撮像装置及びその駆動方法
JP4735684B2 (ja) * 2008-08-26 2011-07-27 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその駆動方法
EP2377156A2 (en) 2008-12-16 2011-10-19 Hiok Nam Tay Noise-cancelling image sensors

Also Published As

Publication number Publication date
JP2012512555A (ja) 2012-05-31
TW201611611A (zh) 2016-03-16
US20140063293A1 (en) 2014-03-06
GB2480927B (en) 2014-10-15
WO2010044081A3 (en) 2010-09-02
TW201103320A (en) 2011-01-16
CN102257616B (zh) 2013-11-20
US8582004B2 (en) 2013-11-12
GB2480927A (en) 2011-12-07
JP5732707B2 (ja) 2015-06-10
HK1165157A1 (en) 2012-09-28
DE112009003725T5 (de) 2012-10-11
US20100149385A1 (en) 2010-06-17
GB201110216D0 (en) 2011-08-03
US20140333803A1 (en) 2014-11-13
WO2010044081A2 (en) 2010-04-22
SG172124A1 (en) 2011-07-28
US8451348B2 (en) 2013-05-28
TWI507034B (zh) 2015-11-01
MX2011006316A (es) 2011-09-01
US9055246B2 (en) 2015-06-09
ES2400278B1 (es) 2014-06-24
CN102257616A (zh) 2011-11-23
BRPI0923519A2 (pt) 2016-01-26
EP2377156A2 (en) 2011-10-19
TWI618412B (zh) 2018-03-11
JP2015111927A (ja) 2015-06-18
US8730358B2 (en) 2014-05-20
ES2400278R1 (es) 2013-08-27
US20130222653A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
ES2400278A2 (es) Sensores de imagen de cancelación de ruido
KR100890152B1 (ko) Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀
TWI463648B (zh) 陣列行積分器
US8411184B2 (en) Column output circuits for image sensors
US20100002112A1 (en) Cmos image sensor with noise cancellation
US7427790B2 (en) Image sensor with gain control
CN103607547B (zh) 镜像像素成像装置及其成像方法
US9210345B2 (en) Shared readout low noise global shutter image sensor method
US20020154231A1 (en) Image sensor using multiple array readout lines
US9160956B2 (en) Shared readout low noise global shutter image sensor
TW200537920A (en) Solid-state image pickup device and driving method therefor
CN102065247A (zh) 图像传感器及其操作方法
US20110058082A1 (en) CMOS Image Sensor with Noise Cancellation
JP4744828B2 (ja) 光検出装置
EP1874044B1 (en) Solid state imaging device
JP5070945B2 (ja) 固体撮像装置、撮像装置
CA2779947A1 (en) Noise-cancelling image sensors
CN105100655B (zh) 像素电路
JP2006101559A (ja) 固体撮像装置
JP5430502B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
FG2A Definitive protection

Ref document number: 2400278

Country of ref document: ES

Kind code of ref document: B1

Effective date: 20140624

FD2A Announcement of lapse in spain

Effective date: 20211004