JP4735684B2 - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4735684B2 JP4735684B2 JP2008217108A JP2008217108A JP4735684B2 JP 4735684 B2 JP4735684 B2 JP 4735684B2 JP 2008217108 A JP2008217108 A JP 2008217108A JP 2008217108 A JP2008217108 A JP 2008217108A JP 4735684 B2 JP4735684 B2 JP 4735684B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- receiving surface
- light receiving
- current source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 24
- 238000005070 sampling Methods 0.000 claims description 79
- 238000012546 transfer Methods 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 34
- 230000003321 amplification Effects 0.000 claims description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 23
- 230000008859 change Effects 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000002123 temporal effect Effects 0.000 claims 3
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 33
- 238000004364 calculation method Methods 0.000 description 13
- 239000013256 coordination polymer Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 229930091051 Arenine Natural products 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
各画素は、光を受光して光電荷を生成及び蓄積するフォトダイオードPD、フォトダイオードPDからの光電荷を転送する転送トランジスタT、転送トランジスタTを通じて光電荷が転送されるフローティングディフュージョンFD、フローティングディフュージョンFDに接続して形成され、フローティングディフュージョンFD内の光電荷を排出するためのリセットトランジスタRS、ゲート電極がフローティングディフュージョンFDに接続して形成され、フローティングディフュージョンFD内の光電荷を電圧信号に増幅変換する増幅トランジスタ(ソースフォロワ)SF、及び、増幅トランジスタに直列に接続して形成され、画素を選択するための選択トランジスタXを有して構成されており、いわゆる4トランジスタ型のCMOSイメージセンサである。例えば、上記の4つのトランジスタはいずれもnチャネルMOSトランジスタである。
受光面において複数個の画素がアレイ状に配置されている。図面上は代表して4個の画素(PX1〜PX4)を示しており、この構成の画素の組が行方向及び列方向に繰り返されて構成されている。
各画素PXには行シフトレジスタSRVで制御された駆動ライン(φT,φR,φX)と、電源電圧VR及びグラウンドGNDなどが接続されている。
各画素は列シフトレジスタSRH及び駆動ライン(φNS,φN)で制御されて、後述のようにして、各画素から、駆動ラインφXCLRによってメモリをクリア可能に構成されたアナログメモリAMを経て、電荷信号(S)+CFDノイズ(N)とCFDノイズ(N)の各信号がそれぞれのタイミングで各出力ラインに出力される。
各画素を構成する増幅トランジスタSFの出力側ソースドレインがバイアス電流源(以下、電流源とも称する)CSに接続されている。増幅トランジスタSFのゲートにフローティングディフュージョンからVinが入力されると、出力ラインVoutから出力電圧に応じた電流Icsが電流源CSに流れる。
上記の出力ラインVoutは、スイッチSWを介してアナログメモリキャパシタCAMに接続されており、スイッチSWのオン時に上記の出力電圧に応じた電荷がアナログメモリキャパシタCAMに蓄積される。
また、出力ラインVoutには、寄生容量Clineも存在しており、総容量Ctotal=CAM+Clineとなる。
また、電流が増加すると、消費電力は増大する。
式(2)から、出力に要する時間は、バイアス電流源CSの電流Icsが大きいほど早くなることがわかる。
時刻0の電圧は、入力電圧なしの状態の出力、即ち、暗信号に対応する電圧Vdarkであり、電流Icsが大きいほどVdarkでは小さく、電流Icsが小さいほどVdarkでは大きくなる。
時刻0での電圧Vdarkの大小と同様に、一定の値となったときの出力ラインVoutの出力電圧は、電流Icsが大きいほどVdarkでは小さく、電流Icsが小さいほどVdarkでは大きくなる。
ここで、上記の時刻0での電圧Vdarkから一定の値となるまでの時間が電流Icsの大きさによって変わり、電流Icsが小さいほど一定の値となるまでの時間が長くなる。
従来、上記の電流量はCMOSイメージセンサの設計時に決定される。また、画素を構成するトランジスタは、画素としての特性を最大限にするため、通常のCMOSトランジスタと構造が異なっている。このため、通常のCMOSトランジスタに関する知見やシミュレーションを適用できず、実験的、経験的な設計に頼るしかなく、最適化されている状態とは言えない。
しかし、電流源の大きさが異なってしまうと、所定の期間の取り方によっては一定の値となる前にサンプリングしてしまう場合がある。
さらに、受光面画素を構成する増幅トランジスタの一方のソースドレインにおいて受光面画素に受光面出力ラインが接続されている。
また、受光面出力ラインに電流源が形成されており、受光面出力ラインの出力値をサンプリングするサンプリング部が受光面出力ラインに接続されている。
ここで、電流源に接続して電流源調整部が形成されている。電流源調整部は、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングするように、電流源の電流を調整する。
あるいはさらに好適には、前記受光面を構成する前記受光面画素の一部が選択されて前記参照用画素として用いられ、前記参照用画素として用いられる前記受光面画素に接続された前記受光面出力ラインが前記参照用出力ラインとして用いられる。
本実施形態に係る固体撮像装置はCMOSイメージセンサである。
図1は本実施形態に係るCMOSイメージセンサの受光面を構成する1つの受光面画素(ピクセル)PXの等価回路図である。
各受光面画素は、光を受光して光電荷を生成及び蓄積するフォトダイオードPD、フォトダイオードPDからの光電荷を転送する転送トランジスタT、転送トランジスタTを通じて光電荷が転送されるフローティングディフュージョンFD、フローティングディフュージョンFDに接続して形成され、フローティングディフュージョンFD内の光電荷を排出するためのリセットトランジスタRS、ゲート電極がフローティングディフュージョンFDに接続して形成され、フローティングディフュージョンFD内の光電荷を電圧信号に増幅変換する増幅トランジスタ(ソースフォロワ)SF、及び、増幅トランジスタに直列に接続して形成され、画素を選択するための選択トランジスタXを有して構成されており、いわゆる4トランジスタ型のCMOSイメージセンサである。例えば、上記の4つのトランジスタはいずれもnチャネルMOSトランジスタである。
各受光面画素PXにおいて、転送トランジスタT、リセットトランジスタRSのゲート電極に、φT、φRの各駆動ラインが接続され、また、選択トランジスタXのゲート電極には行シフトレジスタから駆動される画素選択ラインSL(φX)が接続される。また、リセットトランジスタRSと選択トランジスタXの一方の(出力側)ソースドレインに所定の電源電圧VRが印加され、さらに、増幅トランジスタSFの出力側ソースドレインが電流源CSに接続されており、さらに出力ラインVoutが接続され、列シフトレジスタにより制御されて電圧信号が出力される。
選択トランジスタX、駆動ラインφXについては、画素の選択、非選択動作ができるように、フローティングディフュージョンFDの電圧を適宜な値に固定できればよいから、それらを省略することも可能である。また、選択トランジスタXについては、増幅トランジスタSFと出力ラインVoutとの間に配置することも可能である。
受光面画素PXを構成する増幅トランジスタSF.pxの一方のソースドレインにおいて、受光面画素PXに受光面出力ラインVout.pxが接続されている。
また、受光面出力ラインVout.pxに電流源CS.pxが形成されている。
また、受光面出力ラインVout.pxに接続され、受光面出力ラインVout.pxの出力値をサンプリングするサンプリング部SMが形成されている。
サンプリング部SMは、上記の受光面出力ラインVout.pxの出力信号を取得する。
サンプリング部SMには不図示の信号処理回路に接続されており、上記のように取得された信号の信号処理がなされる。
出力信号のサンプリングは、水平ブランキング期間に行なわれ、サンプリングの時間は、水平ブランキング期間内で許容される最大値に設定され得る。
電流源調整部CSAは、サンプリング部SMが受光面出力ラインVout.pxの出力値をサンプリングする際に、受光面出力ラインVout.pxへの出力直後と比較して出力値が実質的に一定となってからサンプリング部SMが出力値をサンプリングするように、電流源CS.pxの電流を調整する。
参照用画素RFは、例えば、図1に示す上記の受光面画素PXと同一の構成を有しており、上述の受光面画素PXと同様に動作する構成である。図2においては、参照用画素RFを構成する増幅トランジスタSF.rfが示されている。
さらに、電流源調整部CSAは、例えば、参照用出力ラインVout.rfからの参照用出力を参照し、電流源CS.pxの電流を調整するように参照用出力に応じて電流源にフィードバックするフィードバック部FBを有する。
また、フィードバック部FBは、参照用出力ラインVout.rfからの参照用出力を参照し、電流源CS.pxの電流を調整するように参照用出力に応じて電流源にフィードバックする。
上記において、フィードバック部FBは、まず参照用出力ラインVout.rfの電流源CS.rfに対してフィードバックし、得られた電流Ics.rfをカレントコピーして、電流源CS.pxにフィードバックする。
また、受光面画素PXは、画像データを生成するのに活用される有効な画素に限らず、ダミー画素を含んでいても良い。
参照用出力サンプリング部で得られた参照用出力に応じて、電流源にフィードバックする。
図3は、本実施形態のCMOSイメージセンサの受光面と電流調整部を拡大した回路ブロック図である。
受光面IMにおいて、受光面画素PXがアレイ状に配置されており、例えば、受光面出力ラインVout.pxが受光面画素PXのカラムごとに形成され、電流源CS.pxが受光面出力ラインVout.pxにそれぞれ形成されている。
一方、例えば、電流調整部を構成する参照用画素RF及び参照用出力ラインVout.rfが受光面IMの外部に形成されている。参照用画素RFとしてカラムRFCを構成する複数個の参照用画素RFを有している。
参照用出力ラインVout.rfの電流源CS.rfの電流を調整するように、参照用出力ラインVout.rfに接続してフィードバック部FBが設けられている。
受光面IMにおいて複数個の受光面画素PXがアレイ状に配置されている。図面上は代表して4個の受光面画素(PX1〜PX4)を示しており、この構成の受光面画素の組が行(ロー)方向及び列(カラム)方向に繰り返されて構成されている。
各画素は列シフトレジスタSRH及び駆動ライン(φNS,φN)で制御されて、後述のようにして、各画素から、駆動ラインφXCLRによってメモリをクリア可能に構成されたアナログメモリAMを経て、電荷信号(S)とCFDノイズ(N)の差分の信号N−S(以下信号NSと表記する)とCFDノイズ(N)(以下信号Nとする)の各信号がそれぞれのタイミングで各出力ラインに出力される。
上記の信号Nと信号NSとから、差分を取って信号Sが算出される。以降の信号処理は、従来のCMOSイメージセンサと同様である。
このフィードバック部FBの出力が受光面画素PXに接続された受光面出力ラインVout.pxの電流源CS.pxとなるトランジスタにも接続されて、電流を調整する構成となっている。
図5に示す構成においては、受光面IMにおいて、受光面画素PXがアレイ状に配置されており、例えば、受光面出力ラインVout.pxが受光面画素PXのカラムごとに形成され、電流源CS.pxが受光面出力ラインVout.pxにそれぞれ形成されている。
ここで、例えば、受光面IMを構成する受光面画素PXの一部が選択されて参照用画素RFとして用いられ、参照用画素RFのカラムRFCを構成している。
また、参照用画素RFとして用いられる受光面画素PXに接続された受光面出力ラインVout.pxが参照用出力ラインVout.rfとして用いられる。
参照用出力ラインVout.rfの電流源CS.rfの電流を調整するように、参照用出力ラインVout.rfに接続してフィードバック部FBが設けられている。
例えば、受光面IMを構成する受光面画素PXの一部が選択されて参照用画素(RF1,RF2)として用いられ、参照用画素RFのカラムRFCを構成している。
また、参照用画素RFとして用いられる受光面画素PXに接続された受光面出力ラインVout.pxが参照用出力ラインVout.rfとして用いられる。
上記を除いて、図4に示す構成とほとんど同様である。
図面上は、フィードバック部FBは、参照用画素RFのカラムRFCの最も電流源CS.rfよりの箇所に接続された構成について示しているが、画素のデータをアナログメモリAMに取り込むためのゲート(φNS,φN)とアナログメモリAMの間の箇所に接続する構成としてもよい。
図5及び図6に示す構成においては、図3及び図4の構成に対して、参照用画素専用の画素と参照用出力ライン専用の出力ラインを持たないので、占有面積の縮小が可能である。
図7は本実施形態のCMOSイメージセンサにおける電流源の調整処理の手順を示すフローチャートである。
次に、第2ステップST2として、参照用出力に応じて電流源にフィードバックする。即ち、受光面画素の出力値をサンプリングする時、一定になってからサンプリングするように、電流源の電流を調整する。
上記の後、第3ステップST3として、受光面画素において出力値をサンプリングする。
あるいは、1枚目のフレーム撮像前に調整して電流源電流を固定し、その後の1連の撮像中は固定したままとしてもよい。
あるいは、複数フレームごとに電流を調整するようにしてもよい。
本実施形態に係るCMOSイメージセンサは、第1実施形態と実質的に同様である。
図8は、本実施形態に係るCMOSイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
フィードバック部は、差分演算部DIF、比較部COM、積算部INT、チャージポンプ部CP、クロックコントロール部CC、バッファBUF、内部容量Cint、外部容量Cextなどを有する。
フィードバック部は、参照用画素の出力信号に対して、参照用出力ラインVout.rfの電圧(以下、出力電圧Vout.rfとも称する)が規定の時間内に安定することを目的としている。規定の時間内とは、サンプリング期間のことであり、このサンプリングは、水平ブランキング期間に行なわれ、サンプリング期間は、水平ブランキング期間内において許容される最大値に設定され得る。
安定条件とは、時間を延ばしても出力電圧Vout.rfが変化しないということであり、ΔVを許容電圧としたときに、下記式(3)を満たすときに変動が安定になったと判断するものである。
差分演算部DIFは、Vout.rfの時間変動を判別する。差分演算部DIFは、下記式(4a)及び(4b)に示すように、異なる2つの時刻での出力電圧Vout.rfの差分を出力する。
図9に示されるように、上記式(4a)で示されるVdiffout1は、時刻t−Δtの出力電圧と、時刻tの出力電圧の差分である。また、上記式(4b)で示されるVdiffout2は、時刻tの出力電圧と、時刻t+Δtの出力電圧の差分である。
上記の構成においては、時刻t−Δtがわからなければならなく、時刻tに対してΔtだけ早い時刻を知らせるクロックが必要である。追加のクロックを設けてもよいが、サンプリングクロックの入力をΔt早くすることで、図10に示す回路構成により、追加クロックは不要となる。
図10において、タイミングジェネレータTGに時刻t−Δtにサンプリングクロック(t−Δt)を入力すると、時刻t−Δtに差分演算部へのサンプリングクロックDS(t−Δt)、時刻tに差分演算部へのサンプリングクロックDS(t)、時刻t+Δtに差分演算部へのサンプリングクロックDS(t+Δt)をそれぞれ出力する。さらに、時刻tにおいては受光面画素のカラムへのサンプリングクロックCSも出力する。
Δtの生成方法は、例えば水平周波数のクロックを利用するなどの方法で、比較的容易に実現できる。
電流の最適値が選択されるのは、図9に示すように、時刻tでぎりぎり間に合うような場合である。即ち、時間[t−Δt,t]間では間に合っていないが、時間[t,t+Δt]で初めて間に合うような場合である。
比較部COMでは、差分演算部DIFからの出力(Vdifffout1,Vdiffout2)と比較電圧(ΔV1、ΔV2)との比較により、以下の表1に示すように、プラス出力線plus、ゼロ出力線zero、マイナス出力線minusのいずれかにパルスを出力する。
比較部COMの動作は、例えば、水平期間中に1回行われる。
合計値がプラスであれば、プラス出力線plusに、ゼロであればゼロ出力線zeroに、マイナスであればマイナス出力線minusに、1つだけパルスを出力する。
出力は、コントロールクロック(ctrl_clk)と同期して行われ、コントロールクロック(ctrl_clk)の周期の期間中の結果を平滑化(平均化)する。
例えば、コントロールクロック(ctrl_clk)が1フレームの周期である場合、全ての列の暗時出力(ノイズ信号の出力)の平均によって、次フレームの電流源電流調整を行うことができる。
出力後は、合計値はゼロにリセットされる。
1回あたりの電荷注入または流出数qは、下記式(5)で示される。
複数個の電流源(CS1a〜CS1c,CS2a〜CS2c)がスイッチ(S1,S2)及びスイッチ(S1a〜S1c,S2a〜S2c)を介して直列及び/または並列に接続されている。
例えば、チャージポンプ部CPが出力電流を大きくする場合には、スイッチS1をオンにして、スイッチS1a〜S1cを順次オンにしていく。また、出力電流を小さくする場合には、スイッチS2をオンにして、スイッチS2a〜S2cを順次オンにしていく。
上記のスイッチを順次切り替える動作は、例えばフレームごとに行う。この場合、フレームごとに出力電流を調整して、数フレームのうちに、適正な電流に調整することができる。
通常動作時には、横帯のような画像不良を防止するためにバイアス電流源を遅い垂直周波数で制御することが望ましい場合がある。また、スタートアップ時などバイアス電流源の電流値が適正値から大きく離れている場合には、早い水平周波数で利用することが望ましい場合がある。これに応じて、コントロールブロック部CCは、例えば、スタートアップを検出して、1から数フレームの期間は水平周波数を選択し、その後垂直周波数を選択するようにする。
表2は、決定すべき数値パラメータをまとめたものである。電流源の電流は自己決定されるので表2には載せられていない。また、表2において空欄のパラメータについては、以下の説明に従って決定する。
スタートアップする初期状態においては、クロックコントロール部により水平周波数が選択され、回路全体ではTh=27.6μsの周期で動作している。
1周期あたりのチャージポンプによりIcp・Tpulseの電荷流出があるので、必要なチャージポンプ回数nは、下記式(6)で示される。
バイアス電流源を制御する電圧Vbiasは、デジタル的に制御されているので、量子的な誤差が存在する。
チャージポンプ部CPの出力ノードの電圧値の調整可能幅ΔVbias_intは、下記式(8)で示される。
上記の式(6)のnは、初期状態までに必要なチャージポンプの回数である。仮に初期状態にするために1フレーム分の時間を目標とすると、SVGAフォーマットでは、nを垂直画素数の600程度に設定する。
Cint=100pF、Icp=10μA、Tpulse=20nsとした場合、式(6)から下記式(11)が計算され、n=500回が得られる。
チャージポンプによる量子化誤差は、式(9)から、下記式(13)のように計算される。
図12(A)は、光を照射していない暗信号(暗時の出力Vout_dark)の時間変化である。
電流が安定したところでは、Vout_dark=VrefとなるようにVrefを選択されている。
この信号が間に合うように、後述のようにIcsを調整するものである。
電流の増加で一時的に遅くなったように見えるが、やがて小さくなる。
スタート時、0AとするとVdiffout=0で安定してしまうので、わずかに電流を流すようにする。
Vdiffoutの変化時に、バイアス電流源のVthを超えて初めて電流が流れ始める。
スタート時から徐々に上昇し、Icsの変化の終了とともにVbiasの上昇が終了し、スタートアップが完了する。
図13(A)及び(B)はスタート時(828μs=30クロック)の暗信号と明信号であり、図13(C)及び(D)は電流の流れ始めの時(8694μs=315クロック)の暗信号と明信号であり、図13(E)及び(F)は電流の安定時(16560μs=600クロック)の暗信号と明信号である。
図13(A)〜(D)では、バイアス電流値がまだ安定していないのに対して、図13(E)及び(F)ではサンプリング時間に信号が安定していることがわかる。
このとき、暗信号には変動は見られない。これは暗時出力レベルと等しいVrefを選択しているからである。
本実施形態は、第2実施形態におけるフィードバック部を図14に示す構成に置き換えたものである。
図14は、本実施形態に係るCMOSイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
本実施形態に係るフィードバック部においては、比較部COMの0出力が1ビットである。
即ち、比較部COMは、差分演算部DIFからの出力Vdiffoutが入力され、プラス出力線plusとマイナス出力線minusのいずれかに出力する。
積算部INTは、比較部COMから出力をもとに、プラス出力線plusとマイナス出力線minusのいずれかに1つだけパルスを出力する。
本実施形態の場合、式(3)の許容電圧ΔVが正確に設定できない場合に有効である。これは、比較部COMは、ΔVより小さいと安定していると判断するため、ΔVの精度に大きく依存するからである。
上記の表3においては、ΔVは0.1mV程度の大きさである。第2実施形態のような1.5ビットの比較部の場合、±ΔVの許容誤差の範囲に入ると電流はそれ以上変化しなくなり、固定される電流はある程度幅を持った電流量となる。
本実施形態の1ビットの比較部では、常にどちらかの判断が行われることになり、最終的にある電流量に収束していく。
本実施形態は、第2実施形態におけるフィードバック部を構成する差分演算部DIFを図15に示す微分回路に置き換えたものである。
図15は、上記の微分回路の回路図である。
差分回路DFに抵抗素子RとキャパシタCが接続された構成であり、入力Vinに対して、出力Voutは下記式(16)で示される。
数値見積もりをしてみると、安定状態でdVin/dt=1mV/100nsとした場合に、C=1pF、R=1kΩでは、許容電圧はおよそ10μVとなる。この値は小さすぎで、この信号で比較部で比較するのは非常に困難である。
ゲインを上げるためには“−RC”を上げるしかないが、キャパシタCを大きくするのはアナログメモリのデザインから乖離してしまうので抵抗素子Rを大きくする必要があり、例えば1MΩとすることが考えられる。
本実施形態は、第2実施形態におけるフィードバック部を図16に示す構成に置き換えたものである。
図16は、本実施形態に係るCMOSイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
本実施形態に係るフィードバック部においては、チャージポンプ部CPの出力ノードに電圧リミッタVLが設けられている構成である。
そこで、Vbias_intの電圧が上がりすぎる、または下がりすぎるのを防止するために、電圧リミッタVLを設けたものである。
また、電源投入時に電圧リミッタVLにVbias_intの初期電圧を印加するようにしておくと、スタートアップの時間を短縮できる。
本実施形態は、第2実施形態におけるフィードバック部を図17に示す構成に置き換えたものである。
図17は、本実施形態に係るCMOSイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
本実施形態に係るフィードバック部においては、チャージポンプ部の代わりにカウンタCNT及びデジタルアナログコンバータDACが設けられている構成である。
本実施形態においては、カウンタCNT以降はデジタル信号として取り扱われる。
一方、本発明の固体撮像装置は、上記のトレードオフに対しても最適な電流量を自動的に決定することができる。
また、画素モデルによらないため、固体撮像装置の設計段階において仮に画素構造が変更になったとしても、新しい画素モデルに対して新しい最適電流値を与えることができる。
最適電流値は従来実験的に求められてきたが、本発明によればそれは不要となり、設計、検証、再設計のフローで電流値の最適化がなされていた従来の開発フローに対し、本発明では1回の設計で済ませることができる。
通常であれば、プロセス的なばらつきを考慮してマージンを多少大きめにして電流値を設計するが、本発明では回路内で最適値を自動的に得るので、無理のない設計が可能である。
例えば、画素の構成は実施形態に限定されず、種々の構成を採用できる。例えば、付加容量素子及び結合トランジスタを備えたワイドダイナミックレンジ化に対応したCMOSイメージセンサに適用可能である。
電流源の電流値の調整は、いずれのタイミングで行っても良く、フレームごと、あるいはスタート時などに行うことができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。
Claims (14)
- 光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ゲート電極が前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有し、受光面にアレイ状に集積された受光面画素と
前記受光面画素を構成する前記増幅トランジスタの一方のソースドレインにおいて前記受光面画素に接続された受光面出力ラインと、
前記受光面出力ラインに形成された電流源と、
前記受光面出力ラインに接続され、前記受光面出力ラインの出力値をサンプリングするサンプリング部と、
前記電流源に接続して形成され、前記出力値をサンプリングする際に、前記受光面出力ラインへの出力直後と比較して前記出力値が実質的に一定となってから前記サンプリング部が前記出力値をサンプリングするように、前記電流源の電流を調整する電流源調整部と、
を有し、
前記電流源の電流が、暗信号の出力電圧の時間変化に基づいて調整される、固体撮像装置。 - 前記受光面出力ラインが前記受光面画素のカラムごとに形成され、
前記電流源が前記受光面出力ラインにそれぞれ形成されており、
前記電流源調整部は、複数個の前記電流源の電流を調整する、
請求項1に記載の固体撮像装置。 - 前記電流源調整部が、
前記受光面の外部または内部に設けられた参照用画素と、
前記参照用画素と前記電流源調整部に接続された参照用出力ラインと、
前記参照用出力ラインからの参照用出力を参照し、前記電流を調整するように前記参照用出力に応じて前記電流源にフィードバックするフィードバック部と、
をさらに有する、請求項1または2に記載の固体撮像装置。 - 前記参照用画素及び前記参照用出力ラインが前記受光面の外部に形成されている、請求項3に記載の固体撮像装置。
- 前記受光面を構成する前記受光面画素の一部が選択されて前記参照用画素として用いられ、
前記参照用画素として用いられる前記受光面画素に接続された前記受光面出力ラインが前記参照用出力ラインとして用いられる、
請求項3に記載の固体撮像装置。 - 前記参照用画素としてカラムを構成する複数個の参照用画素を有する、請求項3〜5のいずれかに記載の固体撮像装置。
- 前記フィードバック部は、前記参照用出力ラインに接続されて前記参照用出力をサンプリングする参照用出力サンプリング部を含み、前記参照用出力サンプリング部で得られた参照用出力に応じて前記電流源にフィードバックする、請求項3〜6のいずれかに記載の固体撮像装置。
- 光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ゲート電極が前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有し、受光面にアレイ状に集積された受光面画素と、
前記受光面画素を構成する前記増幅トランジスタの一方のソースドレインにおいて前記受光面画素に接続された受光面出力ラインと、
前記受光面出力ラインに形成された電流源と、
前記受光面出力ラインに接続され、前記受光面出力ラインの出力値をサンプリングするサンプリング部と、
を有する固体撮像装置において、
前記出力値をサンプリングする際に、前記受光面出力ラインへの出力直後と比較して前記出力値が実質的に一定となってから前記サンプリング部が前記出力値をサンプリングするように、前記電流源の電流を調整する工程を有し、
前記電流源の電流が、暗信号の出力電圧の時間変化に基づいて調整される、固体撮像装置の駆動方法。 - 前記固体撮像装置が、前記受光面の外部または内部に設けられた参照用画素と、前記参照用画素と前記電流源調整部に接続された参照用出力ラインとをさらに有し、
前記電流源の電流を調整する工程において、前記参照用出力ラインからの参照用出力を参照し、前記参照用出力に応じて前記電流源にフィードバックして前記電流を調整する、
請求項8に記載の固体撮像装置の駆動方法。 - 前記固体撮像装置において、前記参照用画素及び前記参照用出力ラインが前記受光面の外部に形成されている、請求項8または9に記載の固体撮像装置の駆動方法。
- 前記固体撮像装置において、前記受光面を構成する前記受光面画素の一部が選択されて前記参照用画素として用いられ、前記参照用画素として用いられる前記受光面画素に接続された前記受光面出力ラインが前記参照用出力ラインとして用いられる、請求項8または9に記載の固体撮像装置の駆動方法。
- マトリクス状に配置され、それぞれ出力トランジスタを含む複数の受光素子と、
上記複数の受光素子の各列に対応し、それぞれ上記出力トランジスタに接続されて行毎に上記受光素子の出力信号を読み出すための複数の読み出しラインと、
上記複数の読み出しラインにそれぞれ接続され、上記出力トランジスタに電流を供給するための複数の電流源回路と、
上記複数の読み出しラインにそれぞれ接続され、上記受光素子の出力信号をサンプリングするための複数のサンプリング回路と、
上記読み出しラインに接続され、当該読み出しラインに接続される上記受光素子の出力信号を検出し、当該検出結果に応じて上記電流源回路が上記出力トランジスタに供給する電流を制御する制御回路と、
を有し、
上記サンプリング回路による上記受光素子の出力信号のサンプリング終了時に、上記読み出しラインに現れる上記出力信号が実質的に一定になるように、上記制御回路が上記複数の電流源回路から供給される電流を制御し、
上記電流源回路から供給される電流が、暗信号の出力電圧の時間変化に基づいて制御される、CMOS型固体撮像装置。 - 上記電流源回路がMOSトランジスタを含み、
上記制御回路が上記MOSトランジスタに印加される電圧を制御する、
請求項12に記載のCMOS型固体撮像装置。 - 上記サンプリングが水平ブランキング期間に行なわれる、請求項12または13に記載のCMOS型固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217108A JP4735684B2 (ja) | 2008-08-26 | 2008-08-26 | 固体撮像装置及びその駆動方法 |
US12/547,813 US8218044B2 (en) | 2008-08-26 | 2009-08-26 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217108A JP4735684B2 (ja) | 2008-08-26 | 2008-08-26 | 固体撮像装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010056675A JP2010056675A (ja) | 2010-03-11 |
JP4735684B2 true JP4735684B2 (ja) | 2011-07-27 |
Family
ID=41724827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008217108A Active JP4735684B2 (ja) | 2008-08-26 | 2008-08-26 | 固体撮像装置及びその駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8218044B2 (ja) |
JP (1) | JP4735684B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG172124A1 (en) * | 2008-12-16 | 2011-07-28 | Hiok Nam Tay | Noise-cancelling image sensors |
US9001107B2 (en) * | 2011-07-14 | 2015-04-07 | SK Hynix Inc. | Image pixel and image pixel control method |
JP6261162B2 (ja) * | 2012-10-02 | 2018-01-17 | キヤノン株式会社 | 撮像装置、撮像装置の駆動方法 |
JP6953263B2 (ja) * | 2017-10-05 | 2021-10-27 | キヤノン株式会社 | 固体撮像装置および撮像システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3618248B2 (ja) * | 1999-03-26 | 2005-02-09 | シャープ株式会社 | 増幅型固体撮像装置用出力回路 |
JP4967489B2 (ja) * | 2006-07-12 | 2012-07-04 | ソニー株式会社 | 固体撮像装置 |
JP2008042347A (ja) * | 2006-08-02 | 2008-02-21 | Canon Inc | 撮像素子及びその制御方法、及び撮像装置 |
US7969476B1 (en) * | 2007-05-24 | 2011-06-28 | Advasense Technologies Ltd. | Method for accessing a pixel and a device having pixel access capabilities |
JP2009171027A (ja) * | 2008-01-11 | 2009-07-30 | Nikon Corp | 撮像装置 |
-
2008
- 2008-08-26 JP JP2008217108A patent/JP4735684B2/ja active Active
-
2009
- 2009-08-26 US US12/547,813 patent/US8218044B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100053392A1 (en) | 2010-03-04 |
JP2010056675A (ja) | 2010-03-11 |
US8218044B2 (en) | 2012-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1582054B1 (en) | Cmos active pixel with hard and soft reset | |
KR100996008B1 (ko) | Dc 레벨 제어 방법, 클램프 회로, 및 촬상 장치 | |
JP5806566B2 (ja) | A/d変換器および固体撮像装置 | |
US8987646B2 (en) | Pixel and method | |
JP4683436B2 (ja) | 光検出装置 | |
US7692713B2 (en) | Solid state image pickup device and camera utilizing a maximum value signal corresponding to a predetermined carrier-accumulation end level | |
US20150122975A1 (en) | Solid-state imaging apparatus | |
US7884870B2 (en) | Photoelectric conversion apparatus with current limiting units to limit excessive current to signal lines | |
US7375751B2 (en) | CMOS image sensor | |
US9571775B1 (en) | Image sensor power supply rejection ratio improvement through ramp generator in continuous time readout circuitry | |
JP6172608B2 (ja) | 固体撮像装置、その駆動方法及び撮影装置 | |
JP4252078B2 (ja) | 光検出装置 | |
CN108337457B (zh) | 图像传感器 | |
US9478568B2 (en) | Photoelectric conversion device having two switch elements | |
US9041842B2 (en) | Image sensor pixel cell readout architecture | |
JP2015139081A (ja) | イメージセンサ、駆動方法、及び、電子機器 | |
KR102514417B1 (ko) | 픽셀 신호 전달 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 | |
US9374545B2 (en) | Amplifier adapted for CMOS imaging sensors | |
JP4735684B2 (ja) | 固体撮像装置及びその駆動方法 | |
US7417678B2 (en) | Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses | |
WO2011064924A1 (ja) | 固体撮像装置および撮像装置 | |
JP4857996B2 (ja) | 撮像装置 | |
US11268850B2 (en) | Analog front end for signal reading by having a variable bias voltage generation circuit correct characteristics of a sensor | |
JP2006197426A (ja) | 固体撮像装置および半導体装置 | |
Kapusta et al. | A 14b 74MS/s CMOS AFE for true high-definition camcorders |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4735684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |