ES2343947T3 - Sistema y procedimiento para evitar atascos usando un temporizador para un sistema de acceso por paquetes con enlace descendente de alta velocidad. - Google Patents

Sistema y procedimiento para evitar atascos usando un temporizador para un sistema de acceso por paquetes con enlace descendente de alta velocidad. Download PDF

Info

Publication number
ES2343947T3
ES2343947T3 ES03000116T ES03000116T ES2343947T3 ES 2343947 T3 ES2343947 T3 ES 2343947T3 ES 03000116 T ES03000116 T ES 03000116T ES 03000116 T ES03000116 T ES 03000116T ES 2343947 T3 ES2343947 T3 ES 2343947T3
Authority
ES
Spain
Prior art keywords
data
block
timer
blocks
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES03000116T
Other languages
English (en)
Inventor
Seung-June Yi
Woon-Young Yeo
So-Young Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Application granted granted Critical
Publication of ES2343947T3 publication Critical patent/ES2343947T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/12—Wireless traffic scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/10—Flow control between communication endpoints
    • H04W28/14—Flow control between communication endpoints using intermediate storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0602—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using antenna switching
    • H04B7/0604—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using antenna switching with predefined switching scheme
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15528—Control of operation parameters of a relay station to exploit the physical medium
    • H04B7/15535—Control of relay amplifier gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H04L1/1841—Resequencing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1848—Time-out mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0014—Three-dimensional division
    • H04L5/0023—Time-frequency-space
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0042—Arrangements for allocating sub-channels of the transmission path intra-user or intra-terminal allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0078—Timing of allocation
    • H04L5/0082—Timing of allocation at predetermined intervals
    • H04L5/0083—Timing of allocation at predetermined intervals symbol-by-symbol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/02—Arrangements for optimising operational condition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/14—Separate analysis of uplink or downlink
    • H04W52/143—Downlink power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/24—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/24—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters
    • H04W52/245—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters taking into account received signal strength
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/38—TPC being performed in particular situations
    • H04W52/46—TPC being performed in particular situations in multi hop networks, e.g. wireless relay networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W8/00—Network data management
    • H04W8/02—Processing of mobility data, e.g. registration information at HLR [Home Location Register] or VLR [Visitor Location Register]; Transfer of mobility data, e.g. between HLR, VLR or external networks
    • H04W8/04—Registration at HLR or HSS [Home Subscriber Server]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W80/00—Wireless network protocols or protocol adaptations to wireless operation
    • H04W80/02—Data link layer protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15507—Relay station based processing for cell extension or control of coverage area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H04L1/1845—Combining techniques, e.g. code combining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0096—Channel splitting in point-to-point links
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/22—TPC being performed according to specific parameters taking into account previous information or commands
    • H04W52/225—Calculation of statistics, e.g. average, variance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/24—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters
    • H04W52/241—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters taking into account channel quality metrics, e.g. SIR, SNR, CIR, Eb/lo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/24—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters
    • H04W52/242—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters taking into account path loss

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Databases & Information Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

Un procedimiento para procesar bloques de datos que incluyen datos en paquetes en un receptor de un sistema de comunicaciones móviles, en el que: si un temporizador no está activo (S503), iniciar (S504) el temporizador para un bloque de datos que se recibe correctamente, teniendo el bloque de datos (DB) un número de secuencia (TSN) superior a un número de secuencia de otro bloque de datos (DB) que se esperaba recibir primero; y cuando el temporizador expira (S506), entregar (S507) a una capa superior, todos los bloques de datos recibidos correctamente (DB) entre bloques de datos hasta e incluyendo un bloque de datos que tiene un número de secuencia que está inmediatamente antes del número de secuencia del bloque de datos para el que se inició el temporizador, entregar (S508) a la capa superior, todos los bloques de datos recibidos correctamente hasta un siguiente bloque de datos no recibido, incluyendo el bloque de datos para el que se inició el temporizador, y estando el método caracterizado por: reiniciar (S510) el temporizador para un bloque de datos con el número de secuencia más alto entre los bloques de datos recibidos que no pueden entregarse a la capa superior.

Description

Sistema y procedimiento para evitar atascos usando un temporizador para un sistema de acceso por paquetes con enlace descendente de alta velocidad.
Antecedentes de la invención 1. Campo de la invención
La presente invención se refiere, en general, a comunicaciones inalámbricas, y, más particularmente, a un sistema y procedimiento para mejorar la eficacia de transmisión de datos en paquetes recibidos por un receptor en un sistema de comunicaciones de radio móvil.
2. Antecedentes de la técnica relacionada
Un sistema de telecomunicaciones móvil universal (UMTS) es un sistema de comunicación móvil de tercera generación que ha evolucionado a partir de una norma conocida como sistema global para comunicaciones móviles (GSM). Esta norma es una norma europea que tiene el objetivo de proporcionar un servicio de comunicación móvil mejorado basado en una tecnología de red principal GSM y un acceso múltiple por división de código de banda ancha (W-CDMA). En diciembre de 1998, el ETSI de Europa, el ARIB/TTC de Japón, el T1 de los Estados Unidos y el TTA de Corea formaron un proyecto de asociación de tercera generación (3GPP) con el fin de crear las especificaciones para normalizar el UMTS.
El trabajo hacia la normalización del UMTS realizado por el 3GPP ha dado como resultado la formación de cinco grupos de especificaciones técnicas (TSG), cada uno de los cuales está dirigido a formar elementos de red que tienen operaciones independientes. Más específicamente, cada TSG desarrolla, aprueba y gestiona una especificación de norma en una región relacionada. Entre ellos, un grupo de red de acceso de radio (RAN) (TSG-RAN) desarrolla una especificación para la función, artículos deseados e interfaz de una red de acceso de radio terrestre UMTS (UTRAN), que es una nueva RAN para respaldar la tecnología de acceso W-CDMA en el UMTS.
El grupo TSG-RAN incluye un grupo plenario y cuatro grupos de trabajo. El grupo de trabajo 1 (WG1) desarrolla una especificación para una capa física (una primera capa). El grupo de trabajo 2 (WG2) especifica las funciones de una capa de enlace de datos (una segunda capa) y una capa de red (una tercera capa). El grupo de trabajo 3 (WG3) define una especificación para una interfaz entre una estación base en la UTRAN, un controlador de red de radio (RNC) y una red principal. Finalmente, el grupo de trabajo 4 (WG4) trata requisitos deseados para la evaluación del rendimiento del enlace de radio y artículos deseados para la gestión de los recursos de radio.
La figura 1 muestra una estructura de una UTRAN de 3GPP. Esta UTRAN 110 incluye uno o más subsistemas de red de radio (RNS) 120 y 130. Cada RNS 120 y 130 incluye un RNC 121 y 131 y uno o más nodos B 122 y 123 y 132 y 133 (por ejemplo, una estación base) gestionado por los RNC. Los RNC 121 y 131 están conectados a un centro de conmutación móvil (MSC) 141 que realiza comunicaciones con conmutación de circuito con la red GSM. Los RNC también están conectados a un nodo de soporte de servicio de radio por paquetes general de servicio (SGSN) 142 que realiza comunicaciones con conmutación de paquetes con una red de servicio de radio por paquetes general
(GPRS).
Los nodos B se gestionan por los RNC, reciben información enviada por la capa física de un terminal 150 (por ejemplo, estación móvil, equipo de usuario y/o unidad de abonado) a través de un enlace ascendente y transmiten datos a un terminal 150 a través de un enlace descendente. Por tanto, los nodos B operan como puntos de acceso de la UTRAN para un terminal 150.
Los RNC realizan funciones que incluyen asignar y gestionar recursos de radio. Un RNC que gestiona directamente un nodo B se denomina RNC de control (CRNC). El CRNC gestiona recursos de radio comunes. Por otra parte, un RNC de servicio (SRNC) gestiona recursos de radio dedicados asignados a terminales respectivos. El CRNC puede ser el mismo que el SRNC. Sin embargo, cuando el terminal se desvía de la región del SRNC y se mueve a la región de otro RNC, el CRNC puede ser diferente del SRNC. Dado que las posiciones físicas de diversos elementos en la red del UMTS pueden variar, se necesita un interfaz para conectar los elementos. Los nodos B y los RNC están conectados entre sí mediante un interfaz Iub. Dos RNC se conectan entre sí mediante un interfaz Iur. Un interfaz entre el RNC y la red principal se denomina Iu.
La figura 2 muestra una estructura de un protocolo de interfaz de acceso de radio entre un terminal que opera basándose en una especificación RAN 3GPP una UTRAN. El protocolo de interfaz de acceso de radio está formado horizontalmente por una capa física (PHY), una capa de enlace de datos y una capa de red, y está dividido verticalmente en un plano de control para transmitir una información de control y un plano de usuario para transmitir información de datos. El plano de usuario es una región a la que se transmite información de tráfico de un usuario tal como voz o un paquete de IP. El plano de control es una región a la que se transmite información de control tal como un interfaz de una red o mantenimiento y gestión de una llamada.
\newpage
En la figura 2, las capas de protocolo pueden dividirse en una primera capa (L1), una segunda capa (L2), y una tercera capa (L3) basándose en tres capas inferiores de un modelo de norma de interconexión de sistema abierta (OSI) bien conocido en un sistema de comunicación.
La primera capa (L1) opera como una capa física (PHY) para un interfaz de radio y está conectada a una capa de control de acceso medio (MAC) superior a través de uno o más canales de transporte. La capa física transmite datos entregados a la capa física (PHY) a través de un canal de transporte a un receptor usando diversos procedimientos de codificación y modulación adecuados para circunstancias de radio. El canal de transporte entre la capa física (PHY) y la capa MAC está dividido en un canal de transporte dedicado y un canal de transporte común basándose en si se usa exclusivamente por un único terminal o se comparte por varios terminales.
La segunda capa L2 opera como una capa de enlace de datos y deja que varios terminales compartan los recursos de radio de una red W-CDMA. La segunda capa L2 está dividida en la capa MAC, una capa de control de enlace de radio (RLC), una capa de protocolo de convergencia de datos en paquetes (PDCP) y una capa de control de difusión/multidifusión (BMC).
La capa MAC entrega datos a través de una relación de correlación apropiada entre un canal lógico y un canal de transporte. Los canales lógicos conectan una capa superior a la capa MAC. Se proporcionan diversos canales lógicos según la clase de información transmitida. En general, cuando se transmite información del plano de control, se usa un canal de control. Cuando se transmite información del plano de usuario, se usa un canal de tráfico. La capa MAC está dividida en dos subcapas según las funciones realizadas. Las dos subcapas son una subcapa MACd que está situada en el SRNC y gestiona el canal de transporte dedicado y una subcapa MAC-c/sh que está situada en el CRNC y gestiona el canal de transporte común.
La capa RLC forma una unidad de datos de protocolo (PDU) RLC adecuada para la transmisión mediante las funciones de segmentación y concatenación de una unidad de datos de servicio (SDU) RLC recibida de una capa superior. La capa RLC también realiza una función de petición de repetición automática (ARQ) mediante la cual se retransmite una PDU RLC perdida durante la transmisión. La capa RLC opera en tres modos, un modo transparente (TM), un modo no reconocido (UM) y un modo reconocido (AM). El modo seleccionado depende del procedimiento usado para procesar la SDU RLC recibida de la capa superior. Una memoria intermedia RLC intermedia las salidas de SDU RLC o las PDU RLC recibidas de la capa superior en la capa RLC.
La capa de protocolo de convergencia de datos en paquetes (PDCP) es una capa superior de la capa RLC que permite transmitir artículos de datos a través de un protocolo de red tal como el IPv4 o el IPv6. Puede usarse una técnica de compresión de cabecera para comprimir y transmitir la información de cabecera en un paquete que puede usarse para la transmisión eficaz del paquete de IP.
La capa de control de difusión/multidifusión (BMC) permite transmitir un mensaje desde un centro de difusión de celdas (CBC) a través de interfaz de radio. La función principal de la capa BMC es programar y transmitir un mensaje de difusión de celdas a un terminal. En general, los datos se transmiten a través de la capa RLC que opera en el modo no reconocido.
La capa PDCP y la capa BMC están conectadas a la SGSN porque se usa un procedimiento de conmutación de paquetes, y sólo están ubicadas en el plano de usuario porque sólo transmiten datos de usuario. Al contrario que la capa PDCP y la capa BMC, la capa RLC puede incluirse en el plano de usuario y el plano de control según una capa conectada a la capa superior. Cuando la capa RLC pertenece al plano de control, se reciben datos de una capa de control de recursos de radio (RRC). En los demás casos, la capa RLC pertenece al plano de usuario. En general, el servicio de transmisión de datos de usuario proporcionados desde el plano de usuario hacia la capa superior por la segunda capa (L2) se denomina portadora de radio (RB). El servicio transmisión de información de control proporcionada desde el plano de control hacia la capa superior por la segunda capa (L2) se denomina portadora de radio de señalización (SRB). Tal como se muestra en la figura 2, puede existir una pluralidad de entidades en las capas RLC y PDCP. Esto se debe a que un terminal tiene una pluralidad de RB, y generalmente se usan una o dos entidades RLC y sólo una entidad PDCP
para una RB. Las entidades de la capa RLC y la capa PDCP pueden realizar una función independiente en cada capa.
La capa RRC situada en la parte inferior de la tercera capa (L3) sólo se define en el plano de control y controla los canales lógicos, los canales de transporte y los canales físicos en relación con la configuración, la reconfiguración y la liberación de las RB. En este momento, la configuración de la RB significa procedimientos de estipulación de las características de una capa y un canal de protocolo, que se requieren para proporcionar un servicio específico, y fijar los parámetros detallados respectivos y los procedimientos de operación. Es posible transmitir mensajes de control recibidos desde la capa superior a través de un mensaje RRC.
El sistema W-CDMA mencionado anteriormente intenta lograr una velocidad de transmisión de 2 Mbps en zonas de interior y en una circunstancia picocélulas, y una velocidad de transmisión de 384 kbps en una condición de radio general. Sin embargo, a medida que el Internet inalámbrico se extiende más y aumenta el número de abonados, se proporcionarán servicios más diversos. Con el fin de respaldar estos servicios, se espera que se necesitarán velocidades de transmisión superiores. En el consorcio 3GPP actual, están realizándose investigaciones para proporcionar altas velocidades de transmisión desarrollando la red W-CDMA. Se conoce un sistema representativo como el sistema de acceso por paquetes de enlace descendente de alta velocidad (HSDPA).
El sistema HSDPA se basa en el WCDMA. Respalda una velocidad máxima de 10 Mbps al enlace descendente y se espera que proporcione un tiempo de retardo más corto y una capacidad mejorada con respecto a los sistemas existentes. Las siguientes tecnologías se han aplicado al sistema HSDPA con el fin de proporcionar una velocidad de transmisión superior y una capacidad ampliada: adaptación de enlace (LA), petición de repetición automática híbrida (HARQ), selección de celdas rápida (FCS) y antena de múltiples entradas y múltiples salidas (MIMO).
La LA usa un esquema de modulación y codificación (MCS) adecuado para la condición de un canal. Cuando la condición del canal es buena, se usa una modulación de alto grado tal como 16QAM o 64QAM. Cuando la condición del canal es mala, se usa una modulación de bajo grado tal como QPSK.
En general, los procedimientos de modulación de bajo grado respaldan una menor cantidad de tráfico de transmisión que los procedimientos de modulación de alto grado. Sin embargo, en los procedimientos de modulación de bajo grado, la proporción de éxito de transmisión es alta cuando la condición de canal no es deseable y por tanto, resulta ventajoso usar esta forma de modulación cuando las influencias de desvanecimiento o interferencia son grandes. Por otra parte, la eficacia de frecuencia es mejor en los procedimientos de modulación de alto grado que en los procedimientos de modulación de bajo grado. En los procedimientos de modulación de alto grado es posible, por ejemplo, lograr una velocidad de transmisión de 10 Mbps usando el ancho de banda de 5 MHz de W-CDMA. Sin embargo, los procedimientos de modulación de alto grado son muy sensibles al ruido y las interferencias. Por tanto, cuando un terminal de usuario está ubicado cerca de un nodo B, es posible mejorar la eficacia de transmisión usando 16QAM o 64QAM. Y, cuando el terminal está ubicado en los límites de la celda o cuando la influencia del desvanecimiento es grande, un procedimiento de modulación bajo tal como QPSK es útil.
El procedimiento HARQ es un procedimiento de retransmisión que se diferencia de los procedimientos de retransmisión existentes usados en la capa RLC. El procedimiento HARQ se usa en relación con la capa física, y se garantiza una proporción de éxito de decodificación superior combinando datos retransmitidos con datos recibidos previamente. Es decir, un paquete que no se transmite satisfactoriamente no se descarta sino que se almacena. El paquete almacenado se combina con un paquete retransmitido en una etapa anterior a la decodificación y se decodifica. Por tanto, cuando se usa el procedimiento HARQ junto con la LA, es posible aumentar significativamente la eficacia de transmisión del paquete.
El procedimiento FCS es similar a un traspaso continuo de una técnica relacionada. Es decir, el terminal puede recibir datos de diversas celdas. Sin embargo, en consideración de la condición de canal de cada celda, el terminal recibe datos de una única celda que tiene la mejor condición de canal. Los procedimientos de traspaso continuo de la técnica anterior aumentan la proporción de éxito de transmisión usando la diversidad, y más específicamente, recibiendo datos de diversas celdas. Sin embargo, en el procedimiento FCS, se reciben datos de una celda específica con el fin de reducir la interferencia entre celdas.
Con respecto al sistema de antena MIMO, la velocidad de transmisión de datos se aumenta usando diversas ondas de radio independientes propagadas en la condición de canal dispersivo. El sistema de antena MIMO consiste habitualmente en varias antenas de transmisión y varias antenas de recepción, de modo que se obtiene ganancia de diversidad reduciendo la correlación entre ondas de radio recibidas por cada antena.
Por tanto, el sistema HSDPA para adoptar una nueva tecnología basada en una red WCDMA. Sin embargo, con el fin de introducir nuevas tecnologías, la modificación es inevitable. Como ejemplo representativo, se mejora la función del nodo B. Es decir, aunque la mayoría de las funciones de control están ubicadas en el RNC en una red WCDMA, el nodo B gestiona nuevas tecnologías para el sistema HSDPA con el fin de lograr un ajuste más rápido a las condiciones de canal y reducir un tiempo de retardo en el RNC. Sin embargo, no se pretende que la función mejorada del nodo B sustituya a las funciones del RNC sino que más bien se pretende que complemente a estas funciones para una transmisión de datos a alta velocidad, desde un punto de vista del RNC.
Por tanto, en un sistema HDSPA, los nodos B se modifican para realizar algunas de las funciones MAC al contrario que el sistema WCDMA. Una capa modificada que realiza algunas de las funciones MAC se denomina subcapa MAC-hs.
La subcapa MAC-hs está situada en la capa física y puede realizar programación de paquetes y funciones de LA. La subcapa MAC-hs también gestiona un nuevo canal de transporte conocido como HS-DSCH (canal compartido de enlace descendente de alta velocidad) que se usa para la transmisión de datos HSDPA. El canal HS-DSCH se usa cuando se intercambian datos entre la subcapa MAC-hs y la capa física.
La figura 3 muestra una estructura de protocolo de interfaz de radio para respaldar el sistema HSDPA. Tal como se muestra, la capa MAC se divide en una subcapa MAC-d, una subcapa MACc/-sh y una subcapa MAC-hs. La subcapa MAC-hs está situada encima de la capa física (PHY) de un nodo B. Las subcapas MAC-c/sh y MAC-d están situadas en el CRNC y el SRNC. Se usa un nuevo protocolo de transmisión denominado protocolo de trama (FP) HS-DSCH entre el RNC y el nodo B o entre los RNC para la entrega de datos HSDPA.
La subcapa MAC-c/sh, la subcapa MAC-d y la capa RLC situadas encima de la subcapa MAC-hs realizan las mismas funciones que el sistema actual. Por tanto, una ligera modificación del RNC actual puede respaldar completamente el sistema HSDPA.
La figura 4 muestra la estructura de una capa MAC usada en el sistema HSDPA. La capa MAC está dividida en una subcapa 161 MAC-d, una subcapa 162 MAC-c/sh y una subcapa 163 MAC-hs. La subcapa MAC-d en el SRNC gestiona canales de transporte dedicados para un terminal específico. La subcapa MAC-c/sh en el CRNC gestiona los canales de transporte comunes. La subcapa MAC-hs en el nodo B gestiona el HS-DSCH. En esta disposición, se reducen las funciones realizadas por la subcapa 162 MAC-c/sh en el sistema HSDPA. Es decir, la subcapa MAC-c/sh asigna recursos comunes compartidos por diversos terminales en el sistema convencional y procesa los recursos comunes. Sin embargo, en el sistema HSDPA, la subcapa MAC-c/sh sencillamente realiza una función de control de flujo de la entrega de datos entre la subcapa 161 MAC-d y la subcapa 163 MAC-hs.
Haciendo referencia a la figura 4, se describirá cómo se procesan datos recibidos desde la capa RLC y se entregan al HS-DSCH en la capa MAC. En primer lugar, se determina la trayectoria de la PDU RLC entregada desde la capa RLC a través del canal lógico dedicado, (es decir un canal de tráfico dedicado (DTCH) o un canal de control dedicado (DCCH)), mediante una función de conmutación de canal en la capa MACd. Cuando se entrega una PDU RLC a un canal dedicado (DCH), se adjunta una cabecera relacionada a la PDU RLC en la subcapa 161 MAC-d y se entrega la PDU RLC a la capa física a través del DCH. Cuando se usa el canal HS-DSCH del sistema HSDPA, se entrega la PDU RLC a la subcapa 162 MAC-c/sh mediante una función de conmutación de canal. Cuando una pluralidad de canales lógicos usa un canal de transporte, la PDU RLC pasa a través de un bloque de multiplexado de canal de transporte. La información de identificación (campo de control/tráfico (C/T)) del canal lógico, al que pertenece cada PDU RLC, se adjunta durante este proceso. Además, cada canal lógico tiene una prioridad. Los datos de un canal lógico tienen la misma prioridad.
La subcapa 161 MAC-d transmite la prioridad de PDU MAC-d cuando se transmite la PDU MAC-d. La subcapa 162 MAC-c/sh que recibió la PDU MAC-d sencillamente pasa los datos recibidos desde la subcapa 161 MAC-d hacia la subcapa 163 MAC-hs. La PDU MACd entregada a la subcapa 163 MAC-hs se almacena en la memoria intermedia de transmisión en el bloque de programación. Existe una memoria intermedia de transmisión por cada nivel de prioridad. Cada SDU MAC-hs (PDU MAC-d) se almacena secuencialmente en la memoria intermedia de transmisión de manera correspondiente a su prioridad.
Se selecciona un tamaño de bloque de datos apropiado mediante la función de programación dependiendo de la condición de canal. Por consiguiente, se forma un bloque de datos por una o más SDU MAC-hs.
Se añaden un identificador de clase de prioridad y un número de secuencia de transmisión a cada bloque de datos y se entrega cada bloque de datos al bloque HARQ.
Existe un máximo de 8 procesos HARQ en el bloque HARQ. El bloque de datos recibido del bloque de programación se entrega a un proceso HARQ apropiado. Cada proceso HARQ opera en una ARQ de detenerse y esperar (SAW). En este procedimiento, el siguiente bloque de datos no se transmite hasta que se transmite satisfactoriamente un bloque de datos actual. Tal como se mencionó anteriormente, dado que sólo se transmite un bloque de datos en un TTI, sólo se activa un proceso HARQ en un TTI.
Otros procesos HARQ esperan su turno. Cada proceso HARQ tiene un identificador de proceso HARQ. El terminal conoce previamente un identificador de proceso HARQ correspondientes mediante una señal de control de enlace descendente, de modo que un bloque de datos específico pasa a través del mismo proceso HARQ en el transmisor (la UTRAN) y el receptor (el terminal). El proceso HARQ que transmitió el bloque de datos también almacena el bloque de datos para abastecer la futura retransmisión. El proceso HARQ retransmite el bloque de datos cuando se recibe un no reconocimiento (NACK) del terminal.
Cuando se recibe ACK del terminal, el proceso HARQ elimina el bloque de datos correspondiente y prepara la transmisión de un nuevo bloque de datos. Cuando se transmite el bloque de datos, un bloque de combinación de recursos y formato de transporte (TFRC) selecciona un TFC apropiado para el HS-DSCH.
La figura 5 muestra una estructura de la capa MAC del terminal usado en el sistema HSDPA. Esta capa MAC se divide en una subcapa 173 MAC-d, una subcapa 172 MAC-c/sh y una subcapa 171 MAC-hs. Al contrario que la UTRAN, las tres capas anteriores están ubicadas en el mismo sitio. La subcapa MAC-d y la subcapa MAC-c/sh en el terminal son casi iguales a las de la UTRAN, pero la subcapa 171 MAC-hs es ligeramente diferente porque la subcapa MAC-hs en la UTRAN sólo realiza la transmisión y la subcapa MAC-hs en el terminal sólo realiza la
recepción.
Ahora se describirá la manera en la que la capa MAC recibe los datos de la capa física y los entrega a la capa RLC. El bloque de datos entregado a la subcapa 171 MAC-hs a través del HS-DSCH se almacena en primer lugar en uno de los procesos HARQ en el bloque HARQ. Puede saberse en qué proceso se almacena el bloque de datos a partir del identificador de proceso HARQ incluido en la señal de control de enlace descendente.
El proceso HARQ, en el que se almacena el bloque de datos, transmite la información NACK a la UTRAN cuando hay errores en el bloque de datos y solicita la retransmisión del bloque de datos. Cuando no existen errores, el proceso HARQ entrega el bloque de datos a una memoria intermedia de reordenación y transmite la información ACK a la UTRAN. Una memoria intermedia de reordenación tiene una prioridad como la memoria intermedia de transmisión en la UTRAN. El proceso HARQ entrega el bloque de datos a la memoria intermedia de reordenación correspondiente con ayuda de un identificador de clase de prioridad incluido en el bloque de datos. Una característica significativa de la memoria intermedia de reordenación es que respalda la entrega de datos en secuencia.
Los bloques de datos se entregan secuencialmente a una capa superior basándose en un número de secuencia de transmisión (TSN). Más específicamente, cuando se recibe un bloque de datos aunque faltan uno o más bloques de datos previos, el bloque de datos se almacena en la memoria intermedia de reordenación y no se entrega a la capa superior. En vez de eso, el bloque de datos almacenado sólo se entrega a la capa superior cuando todos los bloques de datos previos se han recibido y entregado a la capa superior. Dado que operan varios procesos HARQ, una memoria intermedia de reordenación puede recibir bloques de datos fuera de su secuencia. Por tanto, se usa una función de entrega en secuencia para la memoria intermedia de reordenación de modo que los bloques de datos pueden entregarse secuencialmente a la capa superior.
Una diferencia entre la memoria intermedia de reordenación del terminal y la memoria intermedia de transmisión de la UTRAN es que la memoria intermedia de reordenación almacena datos en unidades de bloque de datos que están compuestas por una o más SDU MAC-hs, mientras que la memoria intermedia de transmisión almacena datos en unidades de SDU MAC-hs (=PDU MAC-d). Dado que la subcapa 173 MAC-d procesa datos en unidades de PDU MAC-d, cuando la memoria intermedia de reordenación de la subcapa 171 MAC-hs del terminal entrega el bloque de datos a la subcapa 173 MAC-d, la memoria intermedia de reordenación debe desensamblar en primer lugar el bloque de datos en las PDU MAC-d y después entregarlos a la subcapa MACd. La subcapa 172 MAC-c/sh pasa las PDU MAC-d recibidas de la subcapa 171 MAC-hs a la subcapa MAC-d. La subcapa 173 MAC-d que recibió la PDU MAC-d comprueba el identificador lógico de (campo C/T) incluido en cada PDU MAC-d en el bloque de multiplexado de canal de transporte y entrega las PDU MAC-d al RLC a través del canal lógico correspondiente.
La figura 6 muestra procesos para transmitir y recibir un bloque de datos en un sistema HSDPA. Las PDU MACd se almacenan realmente en una memoria 180 intermedia de transmisión. Sin embargo, por motivos de conveniencia, se muestra como un bloque de datos (=una o más PDU MAC-d). Los tamaños de los bloques de datos respectivos pueden variar. Sin embargo, se muestra que los tamaños son los mismos porque los bloques de datos son para fines ilustrativos. Además, se supone que existen ocho procesos HARQ de 181 a 188.
El proceso incluye transmitir bloques de datos al receptor para bloques de datos que tienen números de secuencia de transmisión desde TSN=13 hasta TSN=22 en la memoria intermedia de transmisión. Un bloque de datos con un TSN inferior se sirve en primer lugar a un proceso HARQ vacío. Por ejemplo, tal como se muestra, el bloque de datos TSN=13 se entrega al proceso 181 HARQ n.º 1, y el bloque de datos TSN=14 se entrega al proceso HARQ n.º 8. A partir de esta explicación, queda claro que el TSN no está relacionado con el número de proceso HARQ.
Cuando el proceso HARQ recibe un bloque de datos arbitrario, el proceso HARQ transmite el bloque de datos al receptor en un TTI específico y almacena el bloque de datos para la retransmisión que podría realizarse después. Sólo puede transmitirse un bloque de datos en un determinado TTI. Por consiguiente, sólo se activa un proceso HARQ en un único TTI. El proceso HARQ que transmitió el bloque de datos informa al receptor de su número de proceso mediante una señal de control de enlace descendente que se transmite a través de un canal diferente al del bloque de datos.
El motivo por el que el proceso HARQ del transmisor coincide con el proceso HARQ del receptor es que se usa un procedimiento ARQ de detenerse y esperar por cada par de procesos HARQ. Es decir, el proceso 181 HARQ n.º 1 que transmitió el bloque de datos TSN=13 no transmite otro bloque de datos hasta que el bloque de datos se transmite satisfactoriamente. Dado que un proceso 191 HARQ receptor n.º 1 puede saber que se transmiten datos al mismo para un TTI correspondiente mediante la señal de control de enlace descendente, el proceso HARQ de receptor n.º 1 transmite la información NACK al transmisor mediante una señal de control de enlace ascendente cuando el bloque de datos no se recibe satisfactoriamente dentro de un intervalo de tiempo de transmisión (TTI) definido. Por otro lado, cuando se recibe satisfactoriamente un bloque de datos, el proceso HARQ de receptor n.º 1 transmite la información ACK al transmisor, y al mismo tiempo entrega el bloque de datos correspondiente a la memoria intermedia de reordenación según la prioridad.
La memoria intermedia de reordenación existe por nivel de prioridad. El proceso HARQ comprueba la prioridad incluida en la información de cabecera del bloque de datos y entrega el bloque de datos a la memoria intermedia de reordenación según la prioridad. Entonces el bloque de datos entregado a la memoria intermedia de reordenación se entrega a la capa superior cuando se han entregado todos los bloques de datos previos a la capa superior. Sin embargo, cuando uno o más bloques de datos previos no se entregan a la capa superior, el bloque de datos se almacena en la memoria 190 intermedia de reordenación. Es decir, la memoria intermedia de reordenación debe respaldar la entrega en secuencia de bloques de datos a la capa superior. Un bloque de datos que no se entrega a la capa superior se almacena en la memoria intermedia de reordenación.
Para ilustrar lo anterior, la figura 6 muestra que cuando se recibe el bloque de datos TSN=14 pero no se recibe el bloque de datos TSN=13, el bloque de datos TSN=14 se almacena en la memoria intermedia de reordenación hasta que se recibe el bloque de datos TSN=13. Cuando se recibe el bloque de datos TSN=13, ambos bloques de datos se entregan a la capa superior en el orden de TSN=13 y TSN=14. Cuando se entregan los bloques de datos a la capa superior, se desensamblan en unidades de PDU MAC-d y se entregan tal como se describió anteriormente.
El proceso de entrega en la memoria intermedia de reordenación es susceptible a una condición de atasco que puede describirse tal como sigue. Dado que la memoria intermedia de reordenación respalda la entrega en secuencia de bloques de datos, cuando no se recibe un bloque de datos específico, los bloques de datos que tienen TSN posteriores no se entregan a la capa superior sino que en vez de eso se almacenan en la memoria intermedia de reordenación. Cuando un bloque de datos específico no se recibe durante un largo periodo de tiempo o permanentemente, los bloques de datos en la memoria intermedia de reordenación no se entregan a la capa superior. Además, tras un corto periodo de tiempo, no pueden recibirse bloques de datos adicionales porque la memoria intermedia se llena, dando así como resultado una situación de atasco.
Cuando se produce un atasco y no puede entregarse un bloque de datos específico durante un largo periodo de tiempo o nunca, la eficacia de transmisión del sistema HSDPA se deteriora. Más específicamente, cuando se almacena un gran número de bloques de datos en la memoria intermedia del MAC-hs durante un largo periodo de tiempo debido a que falta un único bloque de datos, toda la eficacia de transmisión de datos del sistema se reduce. Esto debilita las ventajas del sistema HSDPA, tal como su capacidad para proporcionar comunicaciones de datos a alta velocidad.
En un intento por superar este problema, procedimientos relacionados toman el siguiente enfoque. Cuando el receptor no recibe satisfactoriamente un bloque de datos durante una cierta cantidad de tiempo, el receptor deja de esperar el bloque de datos ausente y entrega bloques de datos recibidos con posterioridad a la capa superior. Como resultado, todos los bloques de datos que se recibieron satisfactoriamente y se almacenaron en la memoria intermedia de reordenación se pierden y por consiguiente disminuye la calidad de las comunicaciones y la eficacia de transmisión.
Casualmente, se observa que un bloque de datos puede no recibirse permanentemente debido a uno de los siguientes motivos:
1) la UTRAN malinterpreta la señal NACK enviada por el terminal como una señal ACK; y
2) el proceso HARQ de la UTRAN descarta el bloque de datos correspondiente porque el bloque de datos se ha retransmitido un número máximo de veces permisibles por el sistema o la transmisión no se realiza satisfactoriamente durante un periodo de tiempo definido.
En el caso 1), la UTRAN decodifica erróneamente la información de estado enviada por el terminal. En el caso 2), la UTRAN descarta el bloque de datos específico porque la transmisión del bloque de datos específico no ha sido satisfactoria durante un largo periodo de tiempo. Sin embargo, la UTRAN no informa al terminal de este hecho. En este caso, dado que el bloque de datos correspondiente no se transmite permanentemente, los bloques de datos posteriores se almacenan en la memoria intermedia de reordenación sin entregarse a la capa superior. Por tanto, un protocolo está atascado, que es un gran problema.
Por tanto, existe la necesidad de un procedimiento mejorado para aumentar la eficacia y la calidad de transmisiones de voz y datos en un sistema de comunicaciones móviles, y más específicamente uno que pueda lograr esas ventajas al tiempo que corrige simultáneamente una condición de atasco en una memoria intermedia de reordenación de un receptor de comunicaciones.
"HARQ Stall Avoidance", 3GPP RAN TSG/WG2, n.º MEETING 25, 26 de noviembre de 2001 (26-11-2001) describe una entrega en secuencia a capas superiores almacenando bloques de datos recibidos correctamente en memorias intermedias de reordenación. Se necesita una memoria intermedia por clase de prioridad para proporcionar la entrega en secuencia por clase de prioridad, en la que los bloques de datos se entregan a capas superiores en secuencia.
Sumario de la invención
Un objeto de la presente invención es proporcionar un sistema y procedimiento para mejorar la calidad de comunicaciones en un sistema de comunicaciones móviles.
Otro objeto de la presente invención es lograr el objeto mencionado anteriormente evitando una condición de atasco en un terminal de usuario de una manera que mejora simultáneamente la eficacia de transmisión del sistema.
Otro objeto de la presente invención es lograr el objeto mencionado anteriormente usando un temporizador de atasco que limita la cantidad de tiempo durante la cual se almacenan bloques de datos en una memoria intermedia de reordenación del receptor.
Otro objeto de la presente invención es fijar un periodo del temporizador de atasco a un valor que evita que se produzca una condición reinicialización con respecto a los números de secuencia de transmisión asignados a los bloques de datos almacenados en la memoria intermedia.
Otro objeto de la presente invención es proporcionar un sistema y procedimiento que evita una condición de atasco en una memoria intermedia de reordenación y simultáneamente evita que se pierdan bloques de datos recibidos correctamente almacenados en la memoria intermedia.
\newpage
Estos y otros objetos y ventajas de la presente invención se logran proporcionando un procedimiento que evita una condición de atasco en un terminal de usuario recibiendo un bloque de datos SN, detectando que un bloque de datos que tiene un número de secuencia de transmisión que precede a un número de secuencia de transmisión de bloque de datos SN no se ha recibido, almacenando el bloque de datos SN en una memoria intermedia de reordenación, y emitiendo el bloque de datos SN desde la memoria intermedia cuando expira un primer periodo de un temporizador. El terminal de usuario puede configurarse para operar, por ejemplo, dentro de un sistema de comunicaciones móviles de acceso por paquetes de enlace descendente de alta velocidad (HSDPA), y la memoria intermedia de reordenación se implementa preferiblemente en una capa MAC del terminal. Si se implementa de esta manera, la memoria intermedia puede recibir bloques de datos desde una capa física mediante un canal HS-DSCH y puede emitir bloques de datos a una capa superior tal como una capa RLC.
Etapas adicionales del procedimiento incluyen recibir el bloque de datos anterior durante el primer periodo de temporizador y después entregar el bloque de datos anterior y el bloque de datos SN a la capa superior. El bloque de datos anterior puede entregarse en una de varias maneras. Según una realización, el bloque de datos anterior y el bloque de datos SN pueden entregarse a su destino previsto cuando expira el primer periodo de temporizador. Ventajosamente, esta etapa puede realizarse aunque al menos otro bloque de datos que tenga un número de secuencia de transmisión anterior no se haya recibido.
Según otra realización, si el bloque de datos anterior se recibe antes de que expire el primer periodo de temporizador y el bloque de datos anterior es el único bloque de datos ausente que precede al bloque de datos SN, el bloque de datos anterior y el bloque de datos SN se entregan a su destino previsto y se detiene el temporizador.
Según otra realización, se detecta que falta una pluralidad de bloques de datos que tienen números de secuencia de transmisión en un momento en el que s recibe el bloque de datos SN. En este caso, cuando se recibe al menos uno de los bloques de datos anteriores antes de que expire el primer periodo de temporizador, el bloque de datos anterior recibido se entrega inmediatamente a su destino previsto si no se anticipa ningún bloque de datos ausente que lo preceda. De lo contrario, el bloque de datos anterior recibido se entrega con el bloque de datos SN después de que expire el primer periodo de temporizador.
Según otra realización, se recibe un bloque de datos que tiene un número de secuencia de transmisión posterior durante el primer periodo de temporizador. Entonces se entregan el bloque de datos SN y el bloque de datos posterior a un destino previsto cuando expira el primer periodo de temporizador, pero sólo si el bloque de datos posterior y el bloque de datos SN tienen números de secuencia de transmisión consecutivos.
Según otra realización, se recibe un bloque de datos que tiene un número de secuencia de transmisión posterior durante el primer periodo de temporizador. Cuando esto ocurre, el bloque de datos anterior y el bloque de datos SN se entregan a un destino previsto cuando expira el primer periodo de temporizador, y el bloque de datos posterior también se entrega cuando expira el primer periodo de temporizador pero sólo si el bloque de datos SN y el bloque de datos posterior tienen números de secuencia de transmisión consecutivos.
Según otra realización, se recibe una pluralidad de bloques de datos que tienen números de secuencia de transmisión posteriores durante el primer periodo de temporizador. Cuando esto ocurre, la pluralidad de bloques de datos posteriores se entrega con el bloque de datos SN a un destino previsto cuando expira el primer periodo de temporizador pero sólo si el bloque de datos SN y la pluralidad de bloques de datos posteriores tienen números de secuencia de transmisión consecutivos.
Según otra realización, se recibe una pluralidad de bloques de datos que tienen números de secuencia de transmisión posteriores, y se detecta que hay al menos un bloque de datos ausente M en la pluralidad de bloques de datos posteriores. El bloque de datos SN y uno o más de los bloques posteriores pueden tener números de secuencia de transmisión consecutivos, y el bloque de datos ausente M puede tener un número de secuencia de transmisión que va después de los números de secuencia de transmisión del uno o más bloques de datos posteriores que siguen consecutivamente el número de secuencia de transmisión de bloque de datos SN. Cuando esto ocurre, el uno o más bloques de datos que tienen números de secuencia de transmisión que siguen consecutivamente al número de secuencia de transmisión de bloque de datos SN se entregan a un destino previsto cuando expira el primer periodo de temporizador. Entonces se descartan los bloques de datos entregados de la memoria intermedia y los bloques de datos posteriores restantes (es decir, los que tienen números de secuencia de transmisión que van después del número de secuencia de transmisión del bloque de datos M) se almacenan en la memoria intermedia.
Según otra realización, puede iniciarse un segundo periodo del temporizador basándose en el bloque posterior restante que tiene el mayor número de secuencia de transmisión. Cuando esto ocurre, cada uno de los bloques de datos posteriores restantes se entrega a un destino previsto después de que todos los bloques de datos ausentes anticipados que lo preceden se hayan recibido o después de que expire el segundo periodo de temporizador.
Preferiblemente, el procedimiento puede implementarse como un programa informático que tiene secciones de código respectivas que realizan etapas incluidas en cualquiera de las realizaciones del procedimiento de la presente invención tratadas en el presente documento. El programa informático puede escribirse en cualquier lenguaje informático que puede soportarse en un terminal de usuario, y puede almacenarse en un medio legible por ordenador permanente o extraíble dentro de, o conectado mediante interfaz con, el terminal.
La presente invención también es un procedimiento para controlar una memoria intermedia de reordenación. La memoria intermedia está ubicada preferiblemente dentro de un receptor de comunicaciones, pero también puede implementarse en otras partes de un sistema de comunicaciones si se desea. El procedimiento incluye proporcionar un temporizador que controla el almacenamiento de bloques de datos en la memoria intermedia, y fijar un periodo del temporizador a un valor que evita que se produzca una reinicialización de números de serie de transmisión asignados a los bloques de datos.
Según otra realización, un procedimiento para procesar datos en paquetes en un receptor de un sistema de comunicaciones recibe un bloque de datos que tiene un número de secuencia, almacena el bloque de datos en una memoria intermedia de reordenación, e inicia un temporizador para la memoria intermedia de reordenación si falta un bloque de datos de un número de secuencia anterior. En este caso, el temporizador es el único temporizador proporcionado para controlar la memoria intermedia de reordenación. Preferiblemente, el temporizador sólo se inicia cuando falta el bloque de datos del número de secuencia anterior y el temporizador no está activo.
Etapas adicionales del procedimiento incluyen determinar si el bloque de datos puede entregarse inmediatamente a una capa superior. Si es así, el bloque de datos se entrega a la capa superior sin siquiera almacenarlo en la memoria intermedia de reordenación. Si no es así, el bloque de datos se almacena en la memoria intermedia de reordenación. Además, la etapa de determinar si el tiempo está activo puede realizarse antes de iniciar la etapa. Si el temporizador está activo la etapa de inicio puede no realizarse.
Etapas adicionales incluyen recibir al menos un bloque de datos adicional después de haber iniciado el temporizador y almacenar el al menos un bloque de datos adicional en la memoria intermedia de reordenación. El bloque de datos adicional puede tener un número de secuencia anterior. En este caso, puede eliminarse el bloque adicional de la memoria intermedia y entregarse a una capa superior cuando no hay ningún bloque de datos ausente anticipado que lo precede o cuando expira el temporizador. El bloque de datos adicional puede tener un número de secuencia posterior. En este caso, el bloque adicional puede eliminarse de la memoria intermedia de reordenación y entregarse a una capa superior cuando expira el temporizador si el número de secuencia posterior del bloque de datos adicional sigue consecutivamente al bloque de datos que tiene dicho número de secuencia. Si el número de secuencia del bloque adicional no sigue consecutivamente, entonces el bloque adicional puede continuar para almacenarse en la memoria intermedia después de que expire el temporizador. Entonces reiniciarse el temporizador para el bloque de datos almacenado en la memoria intermedia que tiene el mayor número de secuencia en la memoria intermedia.
Preferiblemente, el procedimiento para procesar datos en paquetes en un receptor de un sistema de comunicaciones incluye iniciar un temporizador para una memoria intermedia de reordenación, recibir un bloque de datos que tiene un número de secuencia, almacenar el bloque de datos en la memoria intermedia de reordenación, y eliminar el bloque de datos de la memoria intermedia de reordenación cuando expira el temporizador si el número de secuencia del bloque de datos precede a un número de secuencia de un bloque de datos recibido y almacenado en la memoria intermedia de reordenación en el momento en el que se inició el temporizador.
Preferiblemente, la presente invención proporciona un terminal de usuario que incluye una memoria intermedia de reordenación para almacenar un bloque de datos que tiene un número de secuencia, un temporizador y un controlador que inicia dicho temporizador para la memoria intermedia de reordenación si falta un bloque de datos de un número de secuencia anterior, en el que dicho temporizador es el único temporizador proporcionado para controlar la memoria intermedia de reordenación. El controlador inicia dicho temporizador si falta el bloque de datos de dicho número de secuencia anterior y el temporizador no está activo. El controlador también puede determinar si el bloque de datos de dicho número de secuencia anterior puede entregarse inmediatamente a una capa superior. La memoria intermedia almacenará el bloque de datos de dicho número de secuencia anterior en la memoria intermedia de reordenación si el bloque de datos no puede entregarse inmediatamente a la capa superior. Si el bloque de datos puede entregarse inmediatamente, la memoria intermedia emite el bloque a una capa superior.
La memoria intermedia de reordenación también almacena al menos un bloque de datos adicional en la memoria intermedia de reordenación cuando se ha iniciado el temporizador. El bloque de datos adicional puede ser el bloque de datos ausente que tiene dicho número de secuencia anterior. Si es así, el bloque adicional se elimina de la memoria intermedia de reordenación y se entrega a la capa superior cuando expira el temporizador. El bloque adicional también puede ser un número de secuencia posterior. Si es así, el bloque de datos se elimina de la memoria intermedia de reordenación y se entrega a una capa superior cuando expira el temporizador si su número de secuencia posterior sigue consecutivamente al bloque de datos que tiene dicho número de secuencia.
La memoria intermedia de reordenación continuará almacenando el bloque de datos adicional en la memoria intermedia de reordenación después de que expire el temporizador si el número de secuencia posterior del bloque de datos adicional no sigue consecutivamente al bloque de datos que tiene dicho número de secuencia. En este caso, el controlador determinará un bloque de datos almacenado en la memoria intermedia que tiene el mayor número de secuencia y entonces reiniciará el temporizador.
Preferiblemente, el procedimiento para procesar los datos en paquetes en un receptor de un sistema de comunicaciones sistema incluye recibir bloques de datos, almacenar los bloques de datos en una memoria intermedia de reordenación, iniciar un temporizador para la memoria intermedia de reordenación, y entregar los bloques de datos desde la memoria intermedia de reordenación hacia una capa superior cuando expira el temporizador. En esta realización, en la etapa de entrega los bloques de datos se entregan secuencialmente pero puede no ser de una manera en secuencia.
La diferencia entre la entrega secuencial y la entrega en secuencia es que en este caso los números de secuencia de dos bloques de datos entregados adyacentemente puede no ser consecutivo. Es decir, se permite un bloque de datos ausente entre los bloques de datos entregados.
Por ejemplo, los bloques de datos entregados tienen los siguientes números de secuencia.
14, 15, 17, 19, 24, 25, 26, 28, ... \rightarrow Se permite el bloque de datos ausente, pero debe entregarse secuencialmente. Si se aplica la entrega en secuencia al ejemplo anterior, los bloques de datos de número de secuencia superior a 16 no deben entregarse hasta que se entregue el bloque de datos 16. El número de secuencia de los bloques de datos entregados debe ser;
14, 15, 16, 17, 18, 19,..... \rightarrow No se permite el bloque de datos ausente, y debe entregarse secuencialmente.
Por el contrario, una memoria intermedia de reordenación puede recibir bloques de datos fuera de secuencia. En este case, la recepción fuera de secuencia significa que una memoria intermedia de reordenación puede recibir bloques de datos con un TSN superior antes que bloques de datos con un TSN inferior. Por ejemplo, una memoria intermedia de reordenación recibe bloques de datos como estos.
15, 20, 14, 16, 23, 24, 17, 18, ...
La presente invención representa una mejora significativa con respecto a procedimientos convencionales de prevención de una condición de atasco en un sistema de comunicación. Entregando bloques de datos recibidos correctamente que de otro modo se perderían en un sistema convencional, la invención mejora la eficacia de transmisión y la calidad de comunicaciones en el receptor. La invención también elimina el problema de retardo acumulativo que tiende a surgir en un receptor como resultado de una condición de reinicialización de TSN. Mediante estas mejoras, la invención permitirá que los terminales de usuario cumplan o superen las normas de rendimiento requeridas por los denominados sistemas inalámbricos de siguiente generación.
Ventajas, objetos y características adicionales de la invención se expondrán en parte en la siguiente descripción y en parte resultarán evidentes para los expertos en la técnica tras examinar lo siguiente o pueden aprenderse a partir de la práctica de la invención. Los objetos y ventajas de la invención pueden realizarse y obtenerse tal como se indica particularmente en las reivindicaciones adjuntas.
Breve descripción de los dibujos
La invención se describirá en detalle con referencia a los siguientes dibujos en los que los mismos números de referencia se refieren a los mismo elementos, en los que:
La figura 1 muestra una estructura de una UTRAN 3GPP en un sistema de comunicaciones 3GPP.
La figura 2 muestra una estructura de un protocolo de interfaz de acceso de radio entre un terminal que opera basándose en una especificación RAN 3GPP y una UTRAN.
La figura 3 muestra una estructura de protocolo de interfaz de radio para dar soporte al sistema HSDPA.
La figura 4 muestra la estructura de una capa MAC usada en el sistema HSDPA, capa que incluye una subcapa MAC-d, una subcapa MAC-c/sh y una subcapa MAC-hs.
La figura 5 muestra una estructura de la capa MAC de un terminal de usuario en un sistema HSDPA.
La figura 6 muestra un proceso para transmitir y recibir un bloque de datos en un sistema HSDPA.
La figura 7 muestra un terminal de usuario según una realización preferida de la invención.
Las figuras 8A-8C muestran etapas incluidas en un procedimiento para evitar una condición de atasco en una memoria intermedia de reordenación según una realización de la presente invención.
La figura 9 muestra un diagrama temporal que ilustra un primer procedimiento de control según la presente invención.
Las figuras 10A y 10B muestran otra realización del procedimiento de la presente invención para evitar una condición de atasco en un sistema HSDPA.
Las figuras 11A-11C ilustran la forma en que puede calcularse el valor máximo de un periodo del temporizador de atasco T1 para el peor escenario posible.
Las figuras 12A y 12B muestran un ejemplo de la forma en que el procedimiento de la presente invención puede operar un temporizador de atasco para gestionar el almacenamiento de bloques de datos en una memoria intermedia de reordenación de manera que se evite una condición de atasco.
La figura 13 muestra un ejemplo de la forma en que el procedimiento de la presente invención se aplica a una situación en la que empieza a reutilizarse el número de secuencias de bloques de datos almacenadas en una memoria intermedia de reordenación.
Descripción detallada de realizaciones preferidas
La presente invención es un sistema y procedimiento para evitar una condición de atasco en un terminal de usuario de un sistema de comunicaciones móviles. La invención se implementa preferiblemente en una red móvil tal como el sistema universal de telecomunicaciones móviles (UMTS) actualmente en desarrollo por el Third-generation partnership project (3GPP). Los expertos en la técnica pueden apreciar, sin embargo, que la invención puede adaptarse alternativamente para su uso en sistemas de comunicaciones que operan según otras normas. La presente invención también es un terminal de usuario que implementa el procedimiento de la presente invención para evitar que se produzca una condición de atasco. La presente invención también es un programa informático que puede almacenarse en el terminal de usuario para implementar el procedimiento de la presente invención. A continuación se proporcionará un comentario detallado de realizaciones de la invención.
La invención es adecuada de manera ideal para su uso en un sistema móvil de acceso por paquetes en enlace descendente de alta velocidad (HSDPA). Sistemas de este tipo incluyen un equipo de usuario que se comunica con una red de acceso de radio terrestre UMTS (UTRAN) a través de un enlace inalámbrico. El equipo de usuario puede incluir, por ejemplo, un teléfono móvil, un asistente digital personal, un denominado PC de bolsillo, un ordenador portátil o un ordenador de mano, o cualquier otro dispositivo que recibe señales transmitidas de manera inalámbrica sobre una red de comunicaciones móviles. Tal como se comentó anteriormente, estas señales pueden transmitirse mediante una UTRAN y recibirse por un terminal de usuario que opera según la arquitectura de protocolo mostrada, por ejemplo, en las figuras 1-3, 5 y 6.
Cuando se implementa de esta manera, el procedimiento de la presente invención controla el almacenamiento de bloques de datos en y la posterior transferencia y borrado de bloques de datos de una memoria intermedia de reordenación que opera en la capa de control de acceso al medio (MAC) del terminal de usuario. Más específicamente, la memoria intermedia de reordenación puede estar ubicada en una subcapa MAC-hs, que recibe bloques de datos desde una capa física de nivel inferior y transfiere estos bloques a una capa superior tal como la capa de control de enlace de radio (RLC) a través de las subcapas MAC-c/sh y MAC-d respectivamente. Estas características se comentaron anteriormente en profundidad con referencia a, por ejemplo, la figura 5 y por tanto no proporciona aquí un comentario detallado de las mismas.
La figura 7 es un diagrama que muestra un terminal de usuario según una realización preferida de la invención. El terminal incluye circuitos/software para realizar el procedimiento que se describirá más detalladamente a continuación. En este punto, es suficiente con observar que estos circuitos/software están incorporados preferiblemente en una entidad 300 MAC-hs, que recibe bloques de datos desde una entidad del mismo nivel de una UTRAN a través de una pluralidad de canales 302 compartidos de enlace descendente de alta velocidad (HS-DSCH) y entrega esos bloques de datos a una subcapa MAC-d por medio de una subcapa MAC-c/sh a través de una serie de canales 308 de transporte dedicados (DCH). La entidad MAC-hs y la entidad del mismo nivel UTRAN intercambian mensajes y otras formas de control de información de control a través de canales 304 y 306 de enlace descendente y enlace ascendente, respectivamente.
La entidad MAC-hs incluye una unidad 310 HARQ, una unidad 320 de distribución de cola de reordenación, una o más memorias 330 intermedias de reordenación, preferiblemente con el mismo número de temporizadores 340 de atasco, una pluralidad de unidades 350 de desensamblado y una entrada para recibir señales de control desde un controlador 360 de capa MAC para gestionar las funciones y operaciones realizadas en la entidad MAC-hs.
La unidad HARQ realiza funciones MAC relativas al protocolo HARQ que incluyen, aunque sin limitarse a, todas las tareas necesarias para una ARQ híbrida. La unidad HARQ también transmite señales de acuse de recibo (ACK) y no acuse de recibo (NACK) que indican si se han recibido los bloques de datos transmitidos por la entidad del mismo nivel de la UTRAN. La unidad HARQ incluye una pluralidad de procesos 310-1 a 310-n HARQ que operan preferiblemente en paralelo. El número de procesos HARQ puede determinarse mediante una o más de las capas superiores del protocolo. En operación, cada proceso HARQ transfiere bloques de datos desde un canal HS-DSCH a una memoria intermedia de reordenación basándose en la información de identificación de clase de prioridad en las cabeceras de los bloques. Los bloques de datos incluyen o pueden estar en forma de unidades de datos de protocolo MAC-hs (PDU) o unidades de datos de servicio (SDU).
La unidad de distribución de cola de reordenación encamina los bloques de datos a la memoria intermedia de reordenación correcta basándose en información de identificación de cola (ID) en la cabecera de cada bloque. Esta información proporciona, por ejemplo, una indicación de la cola de reordenación que puede usarse para soportar una memoria intermedia independiente que trate los datos pertenecientes a diferentes colas de reordenación.
Las memorias intermedias de reordenación reordenan bloques de datos a partir de la unidad de distribución de cola de reordenación basándose en los números de secuencia de transmisión (TSN) en las cabeceras de los bloques. Las memorias intermedias entregan entonces esos bloques en secuencia a una capa superior. La entrega de bloques puede realizarse de la siguiente manera. En cada memoria intermedia, los bloques de datos con TSN consecutivos se entregan a una unidad de desensamblado asociada tras la recepción. Un bloque de datos, sin embargo, no se entrega inmediatamente a una función de desensamblado si no se han recibido uno o más bloques de datos previos (por ejemplo, que tengan números de secuencia de transmisión inferiores). En este caso, los bloques de datos se almacenan temporalmente en la memoria intermedia de reordenación y después se emiten bajo el control del temporizador de atasco de la presente invención, comentado más detalladamente a continuación. Puede estar prevista una memoria intermedia de reordenación para cada ID de cola, y cada número de secuencia de transmisión puede proporcionarse con respecto a una memoria intermedia de reordenación específica. La información de TSN e ID de cola puede insertarse en las cabeceras de cada bloque de datos por una entidad de planificación y procesamiento HARQ ubicada en la UTRAN.
Las unidades de desensamblado desensamblan los bloques de datos emitidos desde las memorias intermedias de reordenación respectivamente. Si los bloques de datos incluyen PDU MAC-hs, se desensamblan eliminando la información de cabecera, extrayendo PDU MAC-d, y eliminando los bits de relleno que puedan estar presentes. Las PDU MAC-d se entregan entonces a una capa superior.
Los temporizadores de atasco controlan cuándo se emiten los bloques de datos desde las memorias intermedias de reordenación. Preferiblemente, está previsto un temporizador de atasco para cada memoria intermedia de reordenación. Como pueden apreciar los expertos en la técnica, pueden usarse múltiples temporizadores aunque es suficiente uno. El temporizador de atasco para cada memoria intermedia se activa inicialmente cuando no puede entregarse inmediatamente un bloque de datos a una capa superior. Esto ocurre cuando no se han recibido uno o más bloques de datos previos (por ejemplo, los que tienen números de secuencia de transmisión inferiores). La siguiente regla rige por tanto cuando un bloque de datos está almacenado en la memoria intermedia y cuando se activa inicialmente un temporizador de atasco: los bloques de datos sólo pueden entregarse a una capa superior cuando se han recibido y entregado todos los bloques de datos previos.
Cuando se infringe inicialmente la regla anteriormente mencionada, un bloque de datos recibido se almacena temporalmente en la memoria intermedia durante un periodo de tiempo determinado por el temporizador de atasco. Dependiendo de la realización de la invención, este periodo de tiempo puede ser igual a uno o más periodos de temporizador de atasco. El periodo del temporizador de atasco se establece preferiblemente por las capas superiores del protocolo. Este periodo se establece preferiblemente para garantizar que no tiene lugar una condición de reinicialización del número de secuencia de transmisión. La forma en la que se establece el temporizador de atasco se comenta más detalladamente a continuación.
Las figuras 8A-8C muestran etapas incluidas en un procedimiento para evitar una condición de atasco en una memoria intermedia de reordenación de una capa de protocolo de un receptor según una realización de la presente invención. En referencia a la figura 8A, el procedimiento incluye como etapa inicial, recibir un bloque de datos con un número de secuencia SN desde una entidad del mismo nivel del transmisor a través de capas inferiores tales como una capa física a través de un canal HS-DSCH. (bloque 400).
Una segunda etapa incluye determinar si puede entregarse o no el bloque de datos recibido a la capa superior. (bloque 401). Esta etapa se realiza basándose en si se han recibido o no uno o más bloques de datos previos. Si no se ha recibido al menos un bloque de datos con un número de secuencia de transmisión que precede al número de secuencia de transmisión del bloque de datos recibido, el bloque de datos recibido (con un número de secuencia de transmisión de TSN) no se entrega a la capa superior, sino que se almacena en la memoria intermedia de reordenación. (bloque 402). El o los bloques de datos ausentes pueden detectarse, por ejemplo, comparando el número de secuencia de transmisión en la cabecera del bloque de datos recién recibido con el número de secuencia de transmisión del último bloque de datos entregado. Si estos números no son secuenciales, entonces puede determinarse que existe un bloque de datos ausente y el número de bloques ausentes puede determinarse basándose en la diferencia entre estos números. Estas funciones pueden realizarse bajo el control del controlador MAC junto con, por ejemplo, las unidades de distribución de cola de reordenación y HARQ.
En estas circunstancias, incluso aunque se haya recibido correctamente un bloque de datos TSN, puede que no se entregue inmediatamente a una capa superior dado que falta el bloque de datos TSN-1. (Los expertos en la técnica pueden apreciar que el ejemplo anterior no es limitativo de la presente invención, ya que puede haber más de un bloque de datos ausente entre el último bloque de datos entregado y el bloque de datos SN.) Cuando esto ocurre, el bloque de datos SN se almacena temporalmente en la memoria intermedia de reordenación. Si todos los bloques de datos que tienen números de secuencia de transmisión precedentes se han entregado dentro de la trama de tiempo en cuestión, entonces el bloque de datos SN no se almacena en la memoria intermedia sino que, en lugar de ello, se entrega automáticamente a la capa superior. (bloque 403).
La siguiente etapa incluye determinar si un temporizador de atasco previsto para la memoria intermedia está activo. (bloque 404). Si el temporizador está activo, entonces no se inicia ningún temporizador adicional ya que sólo está previsto un temporizador para cada memoria intermedia de reordenación. Esta etapa puede reformularse de la siguiente manera:
Si ya está activo un temporizador T1:
-
no se iniciará ningún temporizador adicional, es decir, sólo puede estar activo un temporizador T1 en un momento dado.
Si el temporizador de atasco no está activo, el temporizador se inicia y funciona durante un periodo predeterminado, que puede determinarse por el controlador MAC y/o una o más capas superiores del protocolo (bloque 405). Estas etapas pueden reformularse de la siguiente manera:
Si no está activo ningún temporizador T1:
-
el temporizador T1 se iniciará cuando se reciba una PDU MAC-hs con TSN=SN correctamente, pero no puede entregarse a la función de desensamblado porque la PDU MAC-hs con TSN igual a Siguiente_TSN_esperado está ausente.
En este caso, el término "siguiente-TSN-esperado" significa el TSN de un bloque de datos que debería recibirse la siguiente vez si los bloques de datos se reciben en secuencia.
Haciendo referencia a la figura 8B se explicarán las condiciones para detener el temporizador de atasco y las acciones tras la detención y expiración del temporizador de atasco. Una vez iniciado un temporizador de atasco, se determina si el bloque de datos TSN para el que se inició el temporizador de atasco se entrega a la capa superior antes de la expiración del periodo del temporizador. (bloque 411). Si el bloque de datos para el que se inició el temporizador de atasco se entrega a la capa superior antes de este tiempo, el temporizador de atasco se detiene (bloque 420). Estas etapas pueden reformularse de la siguiente manera:
El temporizador T1 se detendrá si:
-
la PDU MAC-hs para la que se inició el temporizador puede entregarse a la función de desensamblado antes de que el temporizador expire.
Si el bloque de datos no se ha entregado a la capa superior durante el periodo del temporizador de atasco, pueden realizarse las siguientes etapas. En primer lugar, todos los bloques de datos que se reciben durante el periodo del temporizador de atasco se colocan en la memoria intermedia de reordenación preferiblemente en secuencia si el bloque de datos recibido no puede entregarse a la capa superior. (bloque 410). Por tanto, por ejemplo, en caso de que el temporizador de atasco se inicie para el bloque de datos SN con los bloques de datos de SN-4 a SN-1 ausentes, y si se reciben los bloques de datos SN-4, SN-2 y SN-1 durante el periodo del temporizador de atasco, el bloque de datos SN-4 se entrega inmediatamente a la capa superior, y los bloques de datos SN-2 y SN-1 se almacenan en la memoria intermedia de reordenación.
Cuando el periodo del temporizador de atasco expira, los bloques de datos almacenados en la memoria intermedia de reordenación hasta el bloque de datos de SN para el que se inició el temporizador de atasco se tratará de manera apropiada. (bloque 413). De entre los bloques de datos almacenados hasta el bloque de datos SN, todos los bloques de datos correctamente recibidos pero no entregados se entregan secuencialmente a una capa superior. Estos bloques de datos pueden eliminarse entonces de la memoria intermedia para dejar espacio para bloques de datos recibidos más tarde. Estas etapas pueden reformularse de la siguiente manera:
Cuando el temporizador T1 expira:
-
todas las PDU MAC-hs correctamente recibidas hasta e incluyendo SN-1 se entregarán a la función de desensamblado y se eliminarán de la memoria intermedia de reordenación.
Evidentemente, en este lenguaje reformulado se entiende que el bloque de datos SN también se entrega en este momento después de que se hayan entregado todos los bloques de datos previos.
El procedimiento de la presente invención puede realizar las siguientes etapas adicionales como forma para mejorar adicionalmente la eficacia de transmisión. Durante el periodo del temporizador de atasco, pueden recibirse bloques de datos con números de secuencia de transmisión mayores que el bloque de datos SN (por ejemplo, bloques de datos SN+1, SN+2, etc.), además de los bloques de datos previos (por ejemplo, bloques de datos SN-1, SN-2, etc.). Dado que no se ha entregado al menos un bloque de datos previo, estos bloques de datos posteriores no pueden entregarse. En lugar de ello, se almacenan en la memoria intermedia de reordenación en secuencia con el bloque de datos de SN.
Cuando el periodo del temporizador de atasco expira, el procedimiento de la presente invención puede entregar ventajosamente todos los bloques de datos almacenados en la memoria intermedia de reordenación que tengan números de secuencia de transmisión que siguen de forma consecutiva al bloque de datos SN. (bloque 414).
Es posible que no puedan recibirse uno o más bloques de datos posteriores durante el periodo del temporizador de atasco. Por ejemplo, puede que se hayan recibido los bloques de datos SN+1, SN+2 y SN+4, pero puede que no se haya recibido el bloque de datos SN+3. En este caso, el procedimiento de la presente invención puede entregar todos los bloques de datos posteriores almacenados en la memoria intermedia de reordenación hasta el primer bloque de datos SN+3 ausente. Por tanto, los bloques de datos SN+1 y SN+2 pueden entregarse en el momento en que expira el temporizador de atasco, pero el bloque de datos SN+4 puede dejarse en la memoria intermedia de reordenación. Tras entregar los bloques de datos SN+1 y SN+2, el siguiente-TSN-esperado pasa a ser SN+3. La entrega de estos bloques de datos posteriores mejora adicionalmente la eficacia de transmisión y, por tanto, es muy deseable. Estas etapas de la invención pueden reformularse de la siguiente manera:
Cuando el temporizador T1 expira:
-
todas las PDU MAC-hs correctamente recibidas hasta la primera PDU MAC-hs ausente se entregarán a la función de desensamblado.
Cuando haya uno o más bloques de datos posteriores ausentes en la memoria intermedia de reordenación en el momento en que expira el temporizador de atasco o cuando el temporizador de atasco se detiene porque se entrega el bloque de datos SN antes de la expiración del temporizador, el procedimiento de la presente invención puede seguir un procedimiento de control, que puede representar otra realización de la invención.
El procedimiento de control, mostrado en la figura 8C, incluye reiniciar el temporizador basándose en el bloque de datos con el número de secuencia de transmisión más alto (en lo sucesivo denominado HSN) que es el último número del orden cíclico de los números de secuencia de los bloques de datos almacenados en la memoria intermedia de reordenación en el momento en que el temporizador de atasco expiró o se detuvo. (bloques 412, 420). Esta etapa puede reformularse por tanto de la siguiente manera:
Cuando el temporizador T1 se detiene o expira, y todavía quedan algunas PDU MAC-hs recibidas que no pueden entregarse a la capa superior:
-
el temporizador T1 se inicia para la PDU MAC-hs con el TSN más alto de entre las PDU MAC-hs que no pueden entregarse.
En la etapa anterior etapa, se observa que sólo puede haber un número finito de números de secuencia de transmisión para asignarse a los bloques de datos. En este caso, los números de secuencia de transmisión deben, por tanto, reutilizarse. Por tanto, es posible en estas circunstancias que el último bloque de datos almacenado en la memoria intermedia de reordenación no se a de hecho el que tenga el número de secuencia de transmisión más alto. Por tanto, el número de secuencia de transmisión más alto (HSN) es el último número del orden cíclico de los números de secuencia de los bloques de datos almacenados en la memoria intermedia de reordenación, en lugar del número de secuencia de transmisión más grande.
El bloque de datos de HSN o el bloque de datos en la memoria intermedia con el número de secuencia de transmisión más alto puede corresponder al último bloque de datos de una parte de una circulación del número de secuencia de transmisión.
El comportamiento de la memoria intermedia de reordenación para el temporizador de atasco reiniciado es el mismo para el temporizador de atasco previo. Durante el periodo del temporizador reiniciado, todos los bloques de datos que preceden al bloque de datos HSN pueden recibirse y entregarse a la capa superior. Si es así, el bloque de datos HSN se entrega a la capa superior (bloque 411) y el temporizador de atasco se detiene (bloque 420).
Si al menos un bloque de datos que precede al bloque de datos HSN no se recibe antes de que el periodo del temporizador de atasco reiniciado expire, el bloque de datos HSN y otros bloques de datos recibidos pero no entregados se almacenan en la memoria intermedia de reordenación en la secuencia apropiada. Cuando el periodo del temporizador reiniciado expira (bloque 412), de entre los bloques de datos hasta el bloque de datos HSN se entregan secuencialmente a la capa superior todos los bloques de datos correctamente recibidos pero no entregado. (bloque 413). De entre los bloques de datos que suceden al bloque de datos HSN, también se entregan a la capa superior todos los bloques de datos en secuencia. Los bloques de datos entregados se descartan entonces de la memoria intermedia. (bloque 413). Tras entregar todos los posibles bloques de datos, si siguen quedando uno o más bloques de datos en la memoria intermedia de reordenación, el temporizador de atasco se reinicia para el bloque de datos del nuevo HSN, y vuelve a empezar el procedimiento de control. Si no quedan bloques de datos en la memoria intermedia, el temporizador de atasco pasa a estar inactivo y la memoria intermedia de reordenación espera hasta el siguiente bloque de datos, es decir, del que vuelve a empezar el procedimiento.
La figura 9 muestra un diagrama temporal para un procedimiento de control ejemplar que puede realizarse según la presente invención. Este diagrama muestra que antes de que el temporizador de atasco se inicie por primera vez, se reciben y entregan a la capa superior los bloques de datos SN 13 y SN 14. Puesto que se han entregado todos los bloques de datos previos, los bloques de datos SN 13 y SN 14 también se entregan sin retardo a una capa superior. En este momento, el siguiente-TSN-esperado es SN 15. El siguiente bloque de datos recibido después del bloque de datos SN 14 es SN 18. Puesto que todavía no se han recibido los bloques de datos SN 15, SN 16 y SN 17, el bloque de datos SN 18 recibido no puede entregarse a la capa superior. En estas condiciones, el bloque de datos SN 18 se almacena en la memoria intermedia de reordenación y el temporizador de atasco se inicia.
Cuando el temporizador de atasco se inicia por primera vez, la memoria intermedia de reordenación sólo puede contener el bloque de datos SN 18. Al final del primer periodo del temporizador, se ha recibido el bloque de datos SN 16 junto con los bloques de datos SN 19, SN 20, SN 22, SN 23 y SN 25 posteriores. Los bloques de datos SN 21 y SN 24, sin embargo, están ausentes junto con SN 15 y SN 17. En este momento, los bloques de datos SN 16, SN 18, SN 19 y SN 20 se entregan a la capa superior y también se descartan de la memoria intermedia de reordenación. Los bloques de datos SN 22, SN 23 y SN 25 no se entregan en este momento porque está ausente uno de los bloques de datos previos SN 21. Por tanto, el temporizador de atasco se reinicia una segunda vez basándose en el bloque de datos SN 25. Todos los bloques de datos recibidos hasta e incluyendo el bloque de datos SN 25 se entregarán al final del segundo periodo del temporizador, incluso aunque los bloques de datos SN 21 y SN 24 no se hayan recibido para entonces. De entre los bloques de datos almacenados que suceden al bloque de datos 25, también se entregan a la capa superior todos los bloques de datos en secuencia en este momento. Los bloques de datos entregados se descartan entonces en la memoria intermedia y el procedimiento vuelve a empezar dependiendo de si queda algún bloque de datos en la memoria intermedia de reordenación.
La figuras 10A y 10B muestran otra realización del procedimiento de la presente invención para evitar una condición de atasco en un sistema HSDPA. Ahora, el término "bloque de datos DB" se define como el bloque de datos para el que se inicia el temporizador de atasco y "bloque de datos M" como el bloque de datos que se recibe durante el periodo del temporizador de atasco. Como se muestra en la figura 10A, este procedimiento incluye como etapa inicial determinar si se ha recibido un bloque de datos DB desde la capa física en una capa de control de acceso al medio del equipo de usuario (bloque 501). El bloque de datos puede recibirse a través de un canal HS-DSCH conectado a uno de una pluralidad de procesos HARQ incluidos en la capa MAC. En cuanto al contenido, el bloque de datos preferiblemente incluye información de cabecera y una o más SDU MAC-hs (o PDU MAC-d). Los procesos HARQ pueden entregar bloques de datos a una memoria intermedia de reordenación en la capa MAC basándose en información de nivel de prioridad incluida en las cabeceras de los bloques de datos.
Cuando se recibe el bloque de datos DB, la siguiente etapa del procedimiento incluye determinar si el bloque de datos DB recibido puede entregarse a una capa superior, tal como una capa de control de enlace de radio (bloque 502). Esta etapa puede realizarse basándose en la siguiente regla: un bloque de datos recibido por la capa MAC no puede entregarse a una capa superior a menos y hasta que se hayan entregado todos los bloques de datos inmediatamente precedentes. Si no se han recibido uno o más bloques de datos inmediatamente precedentes por la capa MAC (es decir, faltan en un flujo de datos de entrada), el bloque de datos DB no se entrega a la capa superior tras la recepción. En lugar de ello, se realiza una comprobación para determinar si está activo un temporizador de atasco asignado para controlar una memoria intermedia de reordenación. (bloque 503).
Puede determinarse que faltan bloques de datos basándose en una comparación del número de secuencia de transmisión del bloque de datos DB recibido y, por ejemplo, un número de secuencia de transmisión del último bloque de datos entregado. Si los dos números de secuencia no son sucesivos, entonces la diferencia entre los número de secuencia puede usarse como base para determinar cuántos bloques de datos faltan (es decir, no se han recibido) antes del bloque de datos DB recibido.
Si se determina que el temporizador de atasco está inactivo, el temporizador de atasco se activa (bloque 504) y el bloque de datos recibido se almacena en la memoria intermedia de reordenación (bloque 505). Los bloques de datos recibidos posteriormente o bien se entregan a la capa superior o bien se almacenan en la memoria intermedia de reordenación dependiendo de sus números de secuencia de transmisión TSN. Si el TSN del bloque de datos M recibido sigue de manera consecutiva al TSN del último bloque de datos entregado, es decir, si el bloque de datos M recibido es el bloque de datos del siguiente-TSN-esperado, entonces el bloque de datos M recibido se entrega a la capa superior sin almacenarse en la memoria intermedia de reordenación. Sin embargo, si el TSN del bloque de datos M recibido no sigue de manera consecutiva al TSN del último bloque de datos entregado, es decir, si faltan uno o más bloques de datos que preceden al bloque de datos M recibido, entonces el bloque de datos M recibido se almacena en la memoria intermedia de reordenación basándose en su número de secuencia de transmisión TSN. El bloque de datos M almacenado en la memoria intermedia de reordenación se entrega a la capa superior sólo después de que se hayan recibido y entregado a la capa superior todos los bloques de datos precedentes o, si el bloque de datos M no se ha entregado a la capa superior antes de que expire el temporizador de atasco, después de que el temporizador de atasco expire. La forma en la que se establece el periodo de recuento del temporizador de atasco se comenta más detalladamente a continuación. En este momento, basta con entender que el periodo de recuento se establece preferiblemente en un valor que garantiza que no se produce una condición de reinicialización.
Un ejemplo de lo anterior puede darse de la siguiente manera. En este ejemplo, se producen los siguientes eventos uno a uno. Cada etapa se produce para cada TTI (intervalo de tiempo de transmisión = 2 ms). Supóngase que antes de este procedimiento el NET (Siguiente-TSN-esperado) = 9.
1.
Se recibe el bloque de datos 9 \rightarrow se entrega a la capa superior, NET = 10.
2.
Se recibe el bloque de datos 15 \rightarrow se almacena en la memoria intermedia de reordenación y se inicia el temporizador de atasco
3.
Se recibe el bloque de datos 20 \rightarrow se almacena en la memoria intermedia de reordenación.
4.
Se recibe el bloque de datos 10 \rightarrow se entrega a la capa superior, NET = 11.
5.
Se recibe el bloque de datos 14 \rightarrow se almacena en la memoria intermedia de reordenación
6.
Se recibe el bloque de datos 16 \rightarrow se almacena en la memoria intermedia de reordenación
7.
Se recibe el bloque de datos 18 \rightarrow se almacena en la memoria intermedia de reordenación
8.
Se recibe el bloque de datos 12 \rightarrow se almacena en la memoria intermedia de reordenación
9.
Se recibe el bloque de datos 11 \rightarrow se entregan los bloques de datos 11 y 12 a la capa superior, NET = 13
10.
Expirar el temporizador de atasco.
i.
Se entregan los bloques de datos 14, 15 y 16 a la capa superior, NET = 17
ii.
Se reinicia el temporizador de atasco para el bloque de datos 20. (cuando se reinicia el temporizador de atasco, todavía quedan los bloques de datos 18 y 20 en la memoria intermedia de reordenación y todavía no se han recibido los bloques de datos 17 y 19)
Si se determina que el temporizador de atasco ya está activo, esto significa que ha surgido una condición de temporizador de atasco con respecto a un bloque de datos que se ha recibido y almacenado previamente en la memoria intermedia de reordenación. Es decir, el bloque de datos actualmente recibido es el bloque de datos M del ejemplo anterior, y el temporizador de atasco ya está iniciado para el bloque de datos DB previamente recibido. En esta situación, los bloques de datos recibidos y los recibidos posteriormente o bien se entregan a la capa superior o bien se almacenan en la memoria intermedia de reordenación dependiendo de sus números de secuencia de transmisión TSN. Los bloques de datos recibidos y los recibidos posteriormente se almacenan preferiblemente basándose en sus números de secuencia de transmisión TSN. Los bloques de datos almacenados se entregan a la capa superior sólo después de que se hayan recibido y entregado a la capa superior todos los bloques de datos precedentes o después de que expire el periodo del temporizador de atasco.
Durante el periodo en el que el temporizador está activo, pueden seguir recibiéndose y almacenándose en la memoria intermedia de reordenación bloques de datos. Estos bloques de datos pueden incluir los bloques de datos ausentes que se determinaron que precedían al bloque de datos DB así como bloques de datos recibidos sucesivamente, es decir, aquellos con números de secuencia de transmisión mayores que el número de secuencia de transmisión del bloque de datos DB. Sin embargo, puede surgir la situación de que sólo se reciban algunos o incluso ninguno de los bloques de datos precedentes durante este tiempo. Asimismo, puede que no se reciban uno o más de los bloques de datos sucesivos. (Esto puede determinarse basándose en una comparación de números de secuencia de transmisión de los bloques de datos recibidos posteriormente).
En la siguiente etapa se determina si el temporizador de atasco ha expirado (bloque 506). Cuando el temporizador de atasco expira, de entre los bloques de datos que preceden al bloque de datos DB, se entregan a la capa superior con el bloque de datos DB todos los bloques de datos que se han recibido pero no entregado a la capa superior antes de la expiración del temporizador. Según la presente invención, esto se realiza ventajosamente incluso aunque todos los bloques de datos precedentes no se hayan recibido antes de la expiración del temporizador. En estas circunstancias, tal como se muestra en la figura 10B, la capa MAC (y preferiblemente la subcapa MAC-hs) transmite información al transmisor (por ejemplo, la UTRAN) que identifica qué bloques de datos precedentes no se han recibido dentro del periodo del temporizador (bloque 507). El transmisor, en respuesta, puede dejar de intentar retransmitir los bloques de datos ausentes.
En una siguiente etapa, los bloques de datos recibidos sucesivamente almacenados en la memoria intermedia de reordenación se examinan para determinar si también pueden entregarse con DB de bloque de datos (bloque 508). Esto implica comparar los números de secuencia de transmisión de los bloques de datos restantes almacenados en la memoria intermedia de reordenación con el número de secuencia de transmisión del bloque de datos DB. Todos los bloques de datos restantes almacenados en la memoria intermedia de reordenación que tienen números de secuencia de transmisión que siguen consecutivamente al número de secuencia de transmisión de bloque de datos DB se entregan preferiblemente a la capa superior. El punto de corte para la entrega de estos bloques de datos sucesivos puede ser un bloque de datos ausente.
Para ilustrar la etapa anterior, si el bloque de datos DB tiene un número de secuencia de transmisión igual a 10 y bloques de datos que tienen números de secuencia de transmisión iguales a 11, 12 y 14 están almacenados en la memoria intermedia de reordenación, entonces los bloques de datos 11 y 12 se entregan a la capa superior preferiblemente después de entregar el bloque de datos 10. Dado que falta el bloque de datos que tiene el número de secuencia de transmisión 13 (es decir, no se recibió), el bloque de datos 14 y todos los bloques de datos almacenados posteriormente no se entregan sino que se dejan en la memoria intermedia de reordenación. Para fines de eficacia, todos los bloques de datos que se han entregado pueden eliminarse de la memoria intermedia.
Es posible que todos los bloques de datos restantes almacenados en la memoria intermedia de reordenación tengan números de secuencia de transmisión consecutivamente sucesivos. En este caso, todos los bloques de datos restantes en la memoria intermedia de reordenación se entregan a la capa superior con bloque de datos DB al expirar el temporizador, y el temporizador de atasco se vuelve inactivo. Por otro lado, si queda cualquier bloque de datos en la memoria intermedia de reordenación debido a uno o más bloques de datos ausentes, se reinicia el temporizador de atasco para el bloque de datos con el mayor número de secuencia de transmisión entre los bloques de datos restantes en la memoria intermedia de reordenación. Esto se describirá adicionalmente en una etapa siguiente.
Cuando el temporizador de atasco expira, después de entregar todos los bloques de datos posibles a la capa superior, se realiza una comprobación para determinar si queda cualquier bloque de datos en la memoria intermedia de reordenación (bloque 509). Si no es así, el procedimiento vuelve al bloque 501 para un siguiente TTI sin reiniciar el temporizador, es decir, el temporizador de atasco se vuelve inactivo. Si queda cualquier bloque de datos en la memoria intermedia de reordenación, el temporizador de atasco se reinicia para los fines de entregar todos los bloques de datos restantes almacenados en la memoria intermedia de reordenación (bloque 510). Más específicamente, el temporizador de atasco se reinicia para el bloque de datos de HSN en la memoria intermedia de reordenación, que puede corresponder a uno que tiene el mayor número de secuencia de transmisión.
Durante el periodo del temporizador reiniciado, pueden recibirse algunos bloques de datos anteriores y sucesivos como en el periodo anterior del temporizador de atasco. Los bloques de datos recibidos o bien se entregan a la capa superior o bien se almacenan en la memoria intermedia de reordenación dependiendo de sus números de secuencia de transmisión TSN. Cuando expira el temporizador reiniciado, se realiza el mismo procedimiento que en el caso en el que expira el periodo anterior del temporizador de atasco. Es decir, todos los bloques de datos anteriores almacenados y el bloque de datos para el que se reinicia el temporizador de atasco (por ejemplo, el que tiene el mayor número de secuencia de transmisión en el momento en el que expira el tiempo de atasco anterior) se entregan a la capa superior. Entre los bloques de datos sucesivos almacenados, los bloques de datos hasta el primer bloque de datos ausente también se entregan a la capa superior. Después de entregar estos bloques de datos, preferiblemente se descartan de la memoria intermedia de reordenación.
La entrega de los bloques de datos a una capa superior tal como una capa RLC puede implicar una etapa de desensamblado de los bloques en PDU de MAC-d. Los bloques desensamblados pueden entregarse entonces a la subcapa MAC-d a través de la subcapa MAC-c/sh antes de alcanzar la capa RLC.
Etapas adicionales del procedimiento tratan la situación en la que un bloque de datos recibido puede entregarse a una capa superior. Esto se produce, por ejemplo, cuando se han recibido bloques de datos inmediatamente anteriores y se han entregado a la capa superior. Cuando surge esta situación, el bloque de datos recibido no se almacena en la memoria intermedia de reordenación. En vez de eso, se entrega inmediatamente a la capa superior junto con todos los bloques de datos recibidos que tienen números de secuencia de transmisión sucesivos (bloque 521).
Tras entregar todos los bloques de datos posibles a la capa superior, se realiza una comprobación para determinar si el bloque de datos DB (que inició el temporizador de atasco) se ha entregado a una capa superior (bloque 522). Si es así, el temporizador de atasco puede detenerse y reiniciarse para un uso posterior (bloque 523). Si no se cumplen las condiciones en bloque 522, entonces el procedimiento continúa a esperar hasta que el temporizador de atasco expira, tras lo cual se realizan las opciones que surgen de la etapa S106 tal como se trató anteriormente.
El temporizador de atasco puede controlarse mediante una o más capas superiores del protocolo tales como una capa de control de recursos de radio superior (RRC). Esta capa fija preferiblemente el temporizador a un periodo que garantizará que no se produce la reinicialización en la memoria intermedia de reordenación. Esta condición se produce cuando el periodo del temporizador de atasco se fija demasiado largo, de modo que se almacenan en la memoria intermedia diferentes bloques de datos que tienen números de secuencia de transmisión iguales o redundantes.
Si se producirá una condición de reinicialización o no depende del intervalo de números de transmisión posibles que pueden asignarse a bloques de datos dentro del equipo de usuario. Por ejemplo, si puede asignarse un máximo de 64 números de secuencia de transmisión (de 0 a 63), entonces a los bloques de datos 1º y 65º transmitidos desde la UTRAN se les asignará de manera redundante un número de serie de transmisión de 0. Si el periodo de temporizador de atasco se fija para permitir que estos bloques de datos se almacenen en la memoria intermedia de reordenación al mismo tiempo, entonces se producirá una condición de reinicialización.
La presente invención puede fijar ventajosamente el periodo del temporizador de atasco para garantizar que no se produce esta condición de reinicialización. Esto puede lograrse haciendo que el RRC determine el valor máximo de los números de secuencia de transmisión que puede fijarse y entonces determinando la duración de un TTI. Dado que el retardo máximo es menor que 2 x T1, puede evitarse la condición de reinicialización fijando el periodo máximo de temporizador de atasco T1 a un valor apropiado. Según una realización de la presente invención, cuando los números de secuencia de transmisión se encuentran dentro de un intervalo de 0 a 63 y un TTI es de 2 ms, el RRC puede fijar el periodo del temporizador de atasco de modo que no supera 64 ms (= 2 ms 64/2). Esto puede entenderse tal como sigue.
Las figuras 11A-11C ilustran cómo puede calcularse el valor máximo del periodo del temporizador de atasco T1 para en el peor caso. La figura 11A muestra que se recibe un bloque de datos cuyo número de secuencia de transmisión es SN1 pero que un bloque de datos inmediatamente anterior no se recibió. Como se trató anteriormente, cuando ocurre esto puede iniciarse el temporizador de atasco para el bloque de datos SN1.
La figura 11B muestra que mientras está ejecutándose el temporizador de atasco, todos los bloques de datos sucesivos que tienen números de secuencia de transmisión se reciben excepto el bloque de datos SN4. En este caso, puede suponerse que el bloque de datos SN4 nunca se recibirá, por ejemplo, porque la UTRAN ha malinterpretado una señal de no reconocimiento (NACK) transmitida desde el equipo de usuario que solicita una nueva transmisión de un bloque de datos como una señal de reconocimiento o porque la UTRAN eliminó por error el bloque de datos y por tanto no puede volver a enviarlo al equipo de usuario.
Cuando el temporizador de atasco expira, el bloque de datos SN1 se entrega a la capa superior, pero los otros bloques de datos recibidos hasta, e incluyendo, el bloque de datos SN2 no pueden entregarse debido al bloque de datos ausente de SN4. En vez de eso, estos bloques se mantienen en la memoria intermedia y se reinicia el temporizador de atasco (o como alternativa, se inicia un segundo temporizador de atasco 2) para el bloque de datos de HSN, que en este caso es el bloque de datos SN2. Teóricamente, el mayor valor del número de secuencia de transmisión SN2 = SN1 + T1/(2 ms).
La figura 11C muestra que durante el segundo periodo del temporizador de atasco, todos los bloques de datos sucesivos se reciben correctamente. Al expirar el segundo periodo de temporizador, el último bloque de datos recibido y almacenado en la memoria intermedia de reordenación es el bloque de datos SN3. Teóricamente, el valor máximo del número de secuencia de transmisión SN3 = SN2 + T1/ (2 ms) = SN1 + T1. Por tanto, el intervalo de los bloques de datos que pueden recibirse por el receptor durante el segundo periodo del temporizador de atasco es [SN4, SN3] = [SN+1, SN1+T1].
Tal como se mencionó, el intervalo de números de secuencia de transmisión que puede asignarse a los bloques de datos es de 0 a 63. Por tanto, cuando el número de secuencia de transmisión SN3 es igual a o mayor que el número de secuencia de transmisión SN4 + 64, el receptor del equipo de usuario no puede determinar si los bloques de datos recibidos posteriormente son anteriores o posteriores al bloque de datos SN2 mostrado en la figura. Esta condición de reinicialización se produce porque sólo hay un número limitado de números de secuencia de transmisión que puede asignarse a los bloques de datos.
Para evitar que se produzca una condición de reinicialización, los inventores de la presente invención han determinado que el número de secuencia de transmisión SN3 debe ser menor que o igual a SN4 + 64. El valor máximo de SN3 puede expresarse como SN3 = SN4 + 64 - 1 = SN1 + 64. Esto es porque SN3 = SN1 + T1, el valor máximo de T1 debe ser teóricamente de 64 ms. Por tanto, si el periodo del temporizador de atasco T1 se fija a un valor menor que o igual a 64 ms, la condición de reinicialización de TSN no se producirá. El RRC de la presente invención puede controlar el temporizador de atasco según estos criterios con respecto a la manera en la que se gestiona la operación de la memoria intermedia de reordenación.
En general, cuando el intervalo de números de secuencia de transmisión que debe asignarse a bloques de datos es de N números y el TTI es de 2 ms, el valor máximo del periodo del temporizador de atasco debe ser de N x TTI/2. Cuando el periodo del temporizador de atasco es mayor que 64 ms, en el peor de los casos puede recibirse un nuevo bloque de datos que tiene un número de secuencia de transmisión igual o redundante que el de un bloque de datos almacenado previamente en la memoria intermedia de reordenación antes de que expire el temporizador de atasco. Sin embargo, en este caso, se descarta uno de los dos bloques de datos y preferiblemente el bloque de datos con número redundante. Por tanto, con el fin de evitar la reinicialización del número de secuencia de transmisión cuando el intervalo de números de TSN es de 64 y el TTI es de 2 ms, el periodo máximo del temporizador de atasco no debe ser superior a 64 ms.
En operación, es preferible que una UTRAN no transmita (o transmita de nuevo) un bloque de datos que no se recibió dentro del periodo de tiempo de 2 x T1. Esto es porque el tiempo de espera de recepción máximo que puede esperar el receptor para un bloque de datos es de 2 x T1 sin violar la condición de reinicialización. Preferiblemente los bloques de datos que vuelven a transmitirse después de este tiempo se descartan en el equipo de usuario aunque se reciban correctamente. Por tanto, preferiblemente se proporciona un temporizador de descarte para cada proceso HARQ en la UTRAN, y el periodo del temporizador de descarte se fija preferiblemente a no más del doble del periodo del temporizador de atasco en el receptor del equipo de usuario.
Las figuras 12A y 12B muestran un ejemplo de cómo puede operar el procedimiento de la presente invención un temporizador de atasco para gestionar el almacenamiento de bloques de datos en una memoria intermedia de reordenación de una manera que evita una condición de atasco.
Inicialmente, la capa de control de acceso medio (MAC), por ejemplo, en un receptor de terminal móvil, recibe secuencialmente bloques de datos que tienen números de secuencia de transmisión 13 y 14 respectivamente. Dado que se entregó el bloque de datos inmediatamente anterior a la capa superior, los bloques de datos 13 y 14 no se almacenan en la memoria intermedia de reordenación sino que en vez de eso también se entregan a la capa superior. Sin embargo, cuando se recibe el bloque de datos que tiene un número de secuencia de transmisión de 18, se detecta que los bloques de datos anteriores 15, 16, y 17 no se recibieron. Por consiguiente, el bloque de datos 18 se almacena en la memoria intermedia de reordenación y se inicia el temporizador de atasco. En el momento de iniciar el temporizador de atasco, se observa que sólo el bloque de datos 18 está almacenado en la memoria intermedia de reordenación. Esta situación se refleja en la figura 12A.
Durante el periodo del temporizador de atasco, la capa MAC controla qué bloques de datos se reciben. Tal como se muestra en la figura 12B, el bloque de datos 16 se recibe durante este tiempo junto con bloques de datos 18, 19, 20, 22, 23 y 25. Los bloques de datos 21 y 24 se detectaron como que no se habían recibido.
Cuando el periodo del temporizador de atasco expira, según la presente invención se entrega el bloque de datos 16 con el bloque de datos 18. Además, dado que los bloques de datos 19 y 20 siguen secuencialmente al bloque 18 en cuanto a los números de secuencia de transmisión (es decir, dado que no existe ningún bloque de datos ausente entre el bloque 18 y los bloques 19 y 20), los bloques de datos 19 y 20 se entregan a la capa superior sin retardo adicional. Todos los bloques de datos pueden eliminarse de la memoria intermedia de reordenación, por ejemplo, para hacer sitio para almacenar bloques de datos recibidos posteriormente. Además, la capa MAC del equipo de usuario puede transmitir un mensaje que instruye a la UTRAN para que no vuelva a transmitir los bloques de datos 15 y 17 si no se recibieron esos bloques antes de expirar el periodo de temporizador.
Los bloques de datos 22, 23 y 25 no se entregan cuando el temporizador de atasco expira porque el bloque de datos 21 no se recibió. En vez de eso, se detecta el bloque de datos de HSN almacenado en la memoria intermedia de reordenación en el momento de expirar el temporizador de atasco.
En este caso, el bloque de datos de HSN 25 corresponde al que tiene el mayor número de transmisión en la memoria intermedia de reordenación. Sin embargo, esto puede no ser siempre el caso. Ya que sólo hay un intervalo finito de número de secuencia de transmisión que pueden asignarse a bloques de datos, puede darse el caso de que una sucesión de bloques de datos 63, 0, 1 y 2 se almacenen en la memoria intermedia de reordenación. En este caso, el bloque de datos de HSN no corresponderá al bloque de datos que tiene el mayor número de secuencia de transmisión. Este caso se muestra de manera ilustrativa en la figura 13. La presente invención se realiza por tanto preferiblemente para reiniciar el temporizador de atasco para que coincida con el bloque de datos de HSN en la memoria intermedia y no necesariamente con el bloque de datos que tiene el mayor número de secuencia de transmisión.
Tras detectar el bloque de datos de HSN en la memoria intermedia, se reinicia el temporizador de atasco. Durante este tiempo, se reciben bloques de datos adicionales, algunos de los cuales pueden incluir bloques de datos ausentes 21 y 24. Cuando se recibe el bloque de datos 21 durante el periodo del temporizador de atasco, los bloques de datos 21, 22 y 23 se entregan secuencialmente a la capa superior. Y entonces, si el bloque de datos 24 también se recibe durante el periodo del temporizador de atasco, los bloques de datos 24, 25, y los bloques de datos consecutivamente sucesivos, se entregan a la capa superior y se detiene el temporizador de atasco. Pero si no se reciben los bloques de datos 21 y 24 durante el periodo del temporizador de atasco, los bloques de datos 22, 23 y 25 y los bloques de datos consecutivamente sucesivos sólo se entregan a la capa superior después de expirar el temporizador de atasco. Entonces se descartan los bloques entregados de la memoria intermedia y el proceso continúa.
Con respecto a esta realización de la invención, preferiblemente una memoria intermedia de reordenación puede controlarse por un solo temporizador de atasco.
Otra realización del procedimiento de la presente invención para evitar una condición de atasco puede realizarse en equipo de usuario que contiene la misma estructura de capas MAC que en la primera realización. Sin embargo, la manera en la que se controla la memoria intermedia de reordenación es diferente.
En relación con esta realización, pueden aplicarse las siguientes definiciones. La expresión "Siguiente_TSN_ esperado" corresponde a un número de secuencia de transmisión que sigue al número de secuencia de transmisión de la última unidad de datos de protocolo (PDU) MAC-hs en secuencia recibida. Se actualizará al recibir la PDU MAC-hs con un número de secuencia de transmisión igual al Siguiente_TSN_esperado. Un valor inicial de Siguiente_TSN_esperado = 0.
En esta realización, un temporizador de atasco controla una memoria intermedia de reordenación en la capa MAC, y más específicamente la subcapa MAC-hs, del terminal de usuario. El periodo del temporizador de atasco puede controlarse por capas superiores para evitar la condición de reinicialización tratada anteriormente.
Inicialmente, se observa que el temporizador de atasco T1 está inactivo. El temporizador de atasco se inicia cuando se recibe correctamente una PDU MAC-hs con TSN = SN por el terminal de usuario, pero no puede entregarse a una función de desensamblado correspondiente porque falta la PDU MAC-hs con TSN igual al Siguiente_TSN_esperado. Aunque el temporizador de atasco ya está activo, no puede iniciarse ningún temporizador de atasco o periodo de temporizador adicional, es decir, sólo puede haber un temporizador T1 activo en cualquier momento
dado.
El temporizador de atasco T1 se detendrá si la PDU MAC-hs para la que se inició el temporizador puede entregarse a la función de desensamblado antes de que expire el temporizador de atasco T1.
Cuando el temporizador de atasco T1 expira, todas las PDU MAC-hs recibidas correctamente hasta e incluyendo SN-1 se entregan a la función de desensamblado. Entonces se eliminan las PDU MAC-hs entregadas de la memoria intermedia de reordenación. Además, todas las PDU MAC-hs recibidas correctamente hasta la primera PDU MAC-hs ausente tras, por ejemplo, la PDU MAC-hs de SN, se entregan a la función de desensamblado.
Cuando el temporizador T1 se detiene o expira y todavía existe alguna PDU MAC-hs recibida que no puede entregarse a una capa superior, se reinicia el temporizador de atasco T1 para la PDU MAS-hs con el mayor número de secuencia de transmisión entre las PDU MAC-hs que no pueden entregarse.
Todas las PDU MAC-has recibidas que tienen números de secuencia de transmisión consecutivos (TSN) desde el Siguiente_TSN_esperado hasta la primera PDU MAC-has no recibida se entregan a la entidad de desensamblado. El TSN de la primera PDU MAC-hs no recibida se convierte en el siguiente TSN esperado.
La presente invención también es un programa informático que tiene secciones de código respectivas que realizan etapas incluidas en cualquiera de las realizaciones del procedimiento de la presente invención tratadas en el presente documento. El programa informático puede escribirse en cualquier lenguaje informático que puede soportarse dentro de un terminal de usuario, y puede almacenarse en un medio legible por ordenador permanente o extraíble dentro de, o conectado mediante interfaz con, el terminal. Los medios legibles por ordenador permanentes incluyen, pero no se limitan a, memorias de sólo lectura y memorias de acceso aleatorio. Los medios extraíbles incluyen, pero no se limitan a, EPROM, EEPROM, cualquier uno de varias de las denominadas tarjetas o de memoria o Memory Stick, o cualquier otro tipo de medio de almacenamiento extraíble. También pueden usarse memorias flash para almacenar el programa informático de la invención.
Se observa que la presente invención se ha adoptado en la especificación técnica de 3GPP TS 25.308 que cubre la descripción global de acceso por paquetes de enlace descendente de alta velocidad UTRA (HSDPA), y la especificación técnica de 3GPP TS 25.321 que cubre la especificación del protocolo MAC. Estos documentos se incorporan al presente documento por referencia.
Otras modificaciones y variaciones de la invención resultarán evidentes para los expertos en la técnica a partir de la descripción anterior. Por tanto, aunque sólo se han descrito específicamente determinadas realizaciones de la invención en el presente documento, resultará evidente que pueden realizarse numerosas modificaciones a las mismas sin apartarse del alcance de la invención.
Las realizaciones y ventajas anteriores son meramente a modo de ejemplo y no deben interpretarse como limitativas de la presente invención. Las presentes enseñanzas pueden aplicarse fácilmente a otros tipos de aparatos. Se pretende que la descripción de la presente invención sea ilustrativa, y que no limite el alcance de las reivindicaciones. Muchas alternativas, modificaciones y variaciones resultarán evidentes para los expertos en la técnica. En las reivindicaciones, se pretende que las frases de medio más función cubran las estructuras descritas en el presente documento como que realizan la función mencionada y no sólo equivalentes estructurales sino también estructuras equivalentes.

Claims (23)

1. Un procedimiento para procesar bloques de datos que incluyen datos en paquetes en un receptor de un sistema de comunicaciones móviles, en el que:
si un temporizador no está activo (S503), iniciar (S504) el temporizador para un bloque de datos que se recibe correctamente, teniendo el bloque de datos (DB) un número de secuencia (TSN) superior a un número de secuencia de otro bloque de datos (DB) que se esperaba recibir primero; y
cuando el temporizador expira (S506), entregar (S507) a una capa superior, todos los bloques de datos recibidos correctamente (DB) entre bloques de datos hasta e incluyendo un bloque de datos que tiene un número de secuencia que está inmediatamente antes del número de secuencia del bloque de datos para el que se inició el temporizador, entregar (S508) a la capa superior, todos los bloques de datos recibidos correctamente hasta un siguiente bloque de datos no recibido, incluyendo el bloque de datos para el que se inició el temporizador, y estando el método caracterizado por: reiniciar (S510) el temporizador para un bloque de datos con el número de secuencia más alto entre los bloques de datos recibidos que no pueden entregarse a la capa superior.
2. El procedimiento según la reivindicación 1, en el que no se inician temporizadores adicionales cuando el temporizador está activo.
3. El procedimiento según la reivindicación 1, en el que las etapas se implementan en un terminal (150) móvil.
4. El procedimiento según la reivindicación 1, en el que las etapas se implementan en un Nodo B (122).
5. El procedimiento según la reivindicación 1, en el que un periodo del temporizador es menor que o igual a N* (TII/2), en el que N es el rango de número de secuencias que ha de asignarse al bloques de datos, y TTI es el intervalo de tiempo de transmisión.
6. El procedimiento según la reivindicación 1, en el que las etapas se realizan en una capa (300) de control de acceso al medio.
7. El procedimiento según la reivindicación 1, en el que los bloques de datos se entregan a la capa superior en secuencia (308).
8. El procedimiento según la reivindicación 1, en el que el bloque de datos es una unidad de datos de protocolo MAC-hs.
9. El procedimiento según la reivindicación 1, en el que la capa superior es una subcapa (308) MAC-d.
10. El procedimiento según la reivindicación 1, en el que la capa superior es una capa de control de enlace de radio (RLC).
11. El procedimiento según la reivindicación 1, en el que las etapas son para tecnología de acceso por paquetes de datos de alta velocidad (HSDPA).
12. El procedimiento según la reivindicación 1, en el que el siguiente bloque no recibido es un primer bloque de datos ausente.
13. Un aparato para procesar bloques de datos que incluyen datos en paquetes en un receptor de un sistema de comunicaciones móviles, comprendiendo el aparato:
una memoria (330) intermedia de reordenación;
un temporizador (340) de liberación de reordenación; y
una entidad (300) de control de acceso al medio conectada con la memoria (330) intermedia de reordenación y el temporizador (340) de liberación de reordenación, estando la entidad de control de acceso al medio adaptada para entregar a una capa (308) superior, cuando el temporizador (340) de liberación de reordenación expira, todos los bloques de datos recibidos correctamente de entre los bloques de datos hasta e incluyendo un bloque de datos que tiene un número de secuencia que está inmediatamente antes del número de secuencia del bloque de datos para el que se inició el temporizador, y todos los bloques de datos recibidos correctamente hasta un siguiente bloque de datos no recibido; y estando la entidad de control de acceso al medio caracterizada por estar adaptada para:
reiniciar (S510) el temporizador de liberación de reordenación para un bloque de datos con un el número de secuencia más alto de entre los bloques de datos recibidos que no pueden entregarse a la capa superior.
14. El aparato según la reivindicación 13, en el que no se inician los temporizadores adicionales cuando el temporizador de liberación de reordenación está activo.
15. El aparato según la reivindicación 13, en el que los elementos forman parte de un terminal (150) móvil.
16. El aparato según la reivindicación 13, en el que los elementos forman parte de un Nodo B (122).
17. El aparato según la reivindicación 13, en el que un periodo del temporizador es menor que o igual a N*(TTI/2), en el que N es el rango de números de secuencia que ha de asignarse a los bloques de datos, y TTI es el intervalo de tiempo de transmisión.
18. El aparato según la reivindicación 13, en el que los bloques de datos se entregan a la capa superior en secuencia.
19. El aparato según la reivindicación 13, en el que el bloque de datos es una unidad de datos de protocolo MAC-hs.
20. El aparato según la reivindicación 13, en el que la capa superior es una subcapa (308) MAC-d.
21. El aparato según la reivindicación 13, en el que la capa superior es una capa de control de enlace de radio (RLC).
22. El aparato según la reivindicación 13, en el que los componentes son para un sistema de acceso por paquetes de datos de alta velocidad (HSDPA).
23. El procedimiento según la reivindicación 13, en el que el siguiente no recibido es un primer bloque de datos ausente.
ES03000116T 2002-01-05 2003-01-02 Sistema y procedimiento para evitar atascos usando un temporizador para un sistema de acceso por paquetes con enlace descendente de alta velocidad. Expired - Lifetime ES2343947T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020000632A KR100747464B1 (ko) 2002-01-05 2002-01-05 고속하향링크패킷접속（ｈｓｄｐａ）시스템을 위한타이머를 이용한 교착상황 회피방법
KR10-2002-0000632 2002-01-05

Publications (1)

Publication Number Publication Date
ES2343947T3 true ES2343947T3 (es) 2010-08-13

Family

ID=19718209

Family Applications (2)

Application Number Title Priority Date Filing Date
ES03000116T Expired - Lifetime ES2343947T3 (es) 2002-01-05 2003-01-02 Sistema y procedimiento para evitar atascos usando un temporizador para un sistema de acceso por paquetes con enlace descendente de alta velocidad.
ES09167069T Expired - Lifetime ES2421559T3 (es) 2002-01-05 2003-01-02 Sistema y método para evitar atasco usando temporizador para sistema de acceso por paquetes de enlace descendente de alta velocidad

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES09167069T Expired - Lifetime ES2421559T3 (es) 2002-01-05 2003-01-02 Sistema y método para evitar atasco usando temporizador para sistema de acceso por paquetes de enlace descendente de alta velocidad

Country Status (16)

Country Link
US (15) US7522526B2 (es)
EP (5) EP2107738B1 (es)
JP (1) JP4020199B2 (es)
KR (1) KR100747464B1 (es)
CN (2) CN100466495C (es)
AT (1) ATE470292T1 (es)
AU (1) AU2002359085B2 (es)
DE (1) DE60332782D1 (es)
ES (2) ES2343947T3 (es)
HK (1) HK1077425A1 (es)
MX (1) MXPA04006546A (es)
PT (1) PT2107739E (es)
RU (1) RU2287220C2 (es)
UA (1) UA77228C2 (es)
WO (1) WO2003058852A1 (es)
ZA (1) ZA200404972B (es)

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936664B2 (en) * 1991-03-26 2011-05-03 Nokia Corporation Multi-carrier radio link protocol supervision in a radio communication system
US7376879B2 (en) 2001-10-19 2008-05-20 Interdigital Technology Corporation MAC architecture in wireless communication systems supporting H-ARQ
KR100747464B1 (ko) 2002-01-05 2007-08-09 엘지전자 주식회사 고속하향링크패킷접속（ｈｓｄｐａ）시스템을 위한타이머를 이용한 교착상황 회피방법
US7430206B2 (en) * 2002-05-10 2008-09-30 Interdigital Technology Corporation Wireless communication method and apparatus for detecting and correcting transmission errors
KR100442368B1 (ko) * 2002-05-15 2004-07-30 엘지전자 주식회사 Ｇｐｒｓ의 ｒｌｃ/ｍａｃ 데이터 전송방법
JP4172207B2 (ja) * 2002-05-29 2008-10-29 日本電気株式会社 無線アクセスネットワーク装置及びそれを用いた移動通信システム
CN1523797B (zh) * 2003-02-17 2012-07-04 北京三星通信技术研究有限公司 Wcdma系统增强型上行专用信道harq的重排序方法
JP2004282652A (ja) * 2003-03-19 2004-10-07 Nec Corp 移動通信システム、基地局制御装置及びそれに用いるデータ転送方法
JP4056071B2 (ja) * 2003-03-31 2008-03-05 富士通株式会社 無線通信ネットワークおよびフロー制御方法
US7349400B2 (en) 2003-04-29 2008-03-25 Narus, Inc. Method and system for transport protocol reconstruction and timer synchronization for non-intrusive capturing and analysis of packets on a high-speed distributed network
US20040228313A1 (en) * 2003-05-16 2004-11-18 Fang-Chen Cheng Method of mapping data for uplink transmission in communication systems
KR100689543B1 (ko) * 2003-08-26 2007-03-02 삼성전자주식회사 이동통신 시스템에서 상향링크 패킷 전송을 위한 스케쥴링 요청 방법 및 장치
US7668125B2 (en) * 2003-09-09 2010-02-23 Qualcomm Incorporated Incremental redundancy transmission for multiple parallel channels in a MIMO communication system
US8908496B2 (en) * 2003-09-09 2014-12-09 Qualcomm Incorporated Incremental redundancy transmission in a MIMO communication system
US7616698B2 (en) 2003-11-04 2009-11-10 Atheros Communications, Inc. Multiple-input multiple output system and method
US7206581B2 (en) 2003-11-05 2007-04-17 Interdigital Technology Corporation Method and apparatus for processing data blocks during soft handover
EP1530395A2 (en) * 2003-11-07 2005-05-11 Lg Electronics Inc. Paging technique to support point-to-multipoint (P-T-M) data transmissions
EP1683282B1 (en) * 2003-11-10 2010-12-29 LG Electronics, Inc. Updating next-expected tsn and receiver window to avoid stall conditions
US20050100038A1 (en) * 2003-11-12 2005-05-12 Interdigital Technology Corporation Wireless communication method and apparatus for efficiently providing channel quality information to a Node-B downlink scheduler
WO2005053222A2 (en) 2003-11-25 2005-06-09 International Business Machines Corporation Mobile hub and managing events in a mobile hub
US20050185609A1 (en) * 2004-02-16 2005-08-25 Esa Malkamaki Communication method, user terminal, network element and computer program
FI20040243A0 (fi) * 2004-02-16 2004-02-16 Nokia Corp Tiedonsiirtomenetelmä, päätelaite, verkkoelementti ja tietokoneohjelma
CN100337418C (zh) * 2004-03-12 2007-09-12 华为技术有限公司 一种触发状态信息发送的方法
US7957389B2 (en) * 2004-03-31 2011-06-07 Alcatel-Lucent Usa Inc. Method of stall identification and recovery
KR101000699B1 (ko) * 2004-04-19 2010-12-10 엘지전자 주식회사 무선링크 제어계층에서의 데이터 처리방법
US8018945B2 (en) 2004-04-29 2011-09-13 Interdigital Technology Corporation Method and apparatus for forwarding non-consecutive data blocks in enhanced uplink transmissions
JP2005318429A (ja) * 2004-04-30 2005-11-10 Sony Ericsson Mobilecommunications Japan Inc 再送制御方法及び無線通信端末
KR100735346B1 (ko) 2004-05-04 2007-07-04 삼성전자주식회사 향상된 상향 링크 전용 채널에서 ｈａｒｑ 동작을 고려한ｔｔｉ 변경 방법 및 장치
US7643419B2 (en) 2004-05-07 2010-01-05 Interdigital Technology Corporation Method and apparatus for implementing a data lifespan timer for enhanced dedicated channel transmissions
US7584397B2 (en) 2004-06-10 2009-09-01 Interdigital Technology Corporation Method and apparatus for dynamically adjusting data transmission parameters and controlling H-ARQ processes
KR20050118591A (ko) * 2004-06-14 2005-12-19 엘지전자 주식회사 무선통신 시스템에서의 무선링크제어(ｒｌｃ) 데이터처리방법
KR100713394B1 (ko) * 2004-06-16 2007-05-04 삼성전자주식회사 이동통신 시스템에서 전송일련번호와 타임스탬프를 이용한 상향링크 데이터 패킷들의 재정렬 방법 및 장치
KR100921241B1 (ko) * 2004-06-16 2009-10-12 엘지전자 주식회사 통신 시스템의 데이터 유닛 처리 시스템
US7197692B2 (en) 2004-06-18 2007-03-27 Qualcomm Incorporated Robust erasure detection and erasure-rate-based closed loop power control
US8452316B2 (en) 2004-06-18 2013-05-28 Qualcomm Incorporated Power control for a wireless communication system utilizing orthogonal multiplexing
US20060018294A1 (en) 2004-06-29 2006-01-26 Ari Kynaslahti Internet high speed packet access
JP4379800B2 (ja) 2004-07-12 2009-12-09 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 受信装置およびそのメモリ解放方法
US7885245B2 (en) 2004-07-19 2011-02-08 Interdigital Technology Corporation Method and apparatus for enhanced uplink multiplexing
US7940663B2 (en) * 2004-07-20 2011-05-10 Qualcomm Incorporated Mitigating ACK/NACK errors in MIMO/SIC/HARQ
US7474642B1 (en) * 2004-09-15 2009-01-06 Nortel Networks Limited Signaling reliability in using high-speed shared packet data channel
JP2006128871A (ja) * 2004-10-27 2006-05-18 Matsushita Electric Ind Co Ltd 制御局装置、基地局装置及びパケットデータ廃棄方法
US8848574B2 (en) 2005-03-15 2014-09-30 Qualcomm Incorporated Interference control in a wireless communication system
US8942639B2 (en) 2005-03-15 2015-01-27 Qualcomm Incorporated Interference control in a wireless communication system
CN101151872B (zh) * 2005-03-29 2013-12-25 皇家飞利浦电子股份有限公司 通过信道接收数据单元的接收装置和方法
CN101151924B (zh) * 2005-03-29 2010-12-22 Lg电子株式会社 无线移动通信系统中产生下层数据块的方法以及设备
JP4572718B2 (ja) * 2005-03-30 2010-11-04 日本電気株式会社 伝送路資源制御システム及びその方法並びにそれに用いる無線回線制御装置
US7768961B2 (en) * 2005-05-03 2010-08-03 Interdigital Technology Corporation Wireless communication method and apparatus for reliably transmitting data
EP1878293B1 (en) * 2005-05-04 2018-04-18 Telefonaktiebolaget LM Ericsson (publ) Method and arrangement in a mobile system
US8804626B2 (en) * 2005-05-10 2014-08-12 Ntt Docomo, Inc. Transmission rate control method, mobile station, radio network controller, and radio base station
CN100431374C (zh) * 2005-06-28 2008-11-05 上海原动力通信科技有限公司 高速下行分组接入业务用户终端在多载波小区的工作方法
KR100648926B1 (ko) * 2005-07-11 2006-11-27 삼성전자주식회사 사용자 식별 정보 부가기능을 갖는 복합기 및 그 방법
EP2456259B1 (en) * 2005-07-25 2014-04-16 Telefonaktiebolaget L M Ericsson (publ) Means and method for improving the handover characteristics of radio access networks
US8325768B2 (en) * 2005-08-24 2012-12-04 Intel Corporation Interleaving data packets in a packet-based communication system
ES2314534T3 (es) 2005-09-20 2009-03-16 Panasonic Corporation Procedimiento y dispositivo para la señalizacion de segmentacion y concatenacion de paquetes en un sistema de telecomunicaciones.
TWI310911B (en) * 2005-09-29 2009-06-11 Innovative Sonic Ltd Method and apparatus for initiating a storage window in a periodic packet retransmission wireless communications system operated in unacknowledged mode
WO2007045101A2 (en) * 2005-10-21 2007-04-26 Nortel Networks Limited Multiplexing schemes for ofdma
WO2007050926A2 (en) 2005-10-27 2007-05-03 Qualcomm Incorporated Method and apparatus for estimating reverse link loading in a wireless communication system
US20070127467A1 (en) * 2005-12-01 2007-06-07 Via Telecom Co., Ltd. Segmentation and reassembly receiver operation
KR101139989B1 (ko) * 2006-01-20 2012-05-02 삼성전자주식회사 비동기식 고속 패킷 데이터 시스템에서 단말내 매체 접근제어 메모리 할당 방법 및 장치
CA2867303C (en) 2006-02-28 2015-07-14 Helvetia Ip Ag Methods and apparatus for overlapping mimo antenna physical sectors
ATE492100T1 (de) * 2006-03-03 2011-01-15 Huawei Tech Co Ltd Verfahren zur neuzusammenstellung von daten in einem drahtlosen kommunikationssystem und vorrichtung dafür
US20090010220A1 (en) 2006-03-08 2009-01-08 Satoshi Noma Radio network controller and operation control method thereof
CN100438445C (zh) * 2006-05-22 2008-11-26 华为技术有限公司 用于WiMAX网络的无线网络管理系统和方法
US8379646B2 (en) * 2006-07-31 2013-02-19 Lg Electronics Inc. Method of processing control information in a mobile communication system
CN101087171A (zh) * 2006-08-26 2007-12-12 华为技术有限公司 一种无线链路控制传输的方法及系统
US8442572B2 (en) * 2006-09-08 2013-05-14 Qualcomm Incorporated Method and apparatus for adjustments for delta-based power control in wireless communication systems
US8670777B2 (en) 2006-09-08 2014-03-11 Qualcomm Incorporated Method and apparatus for fast other sector interference (OSI) adjustment
CN100502327C (zh) * 2006-09-29 2009-06-17 Ut斯达康通讯有限公司 检测基于IP传输的lub FP帧丢帧情况的方法、设备及系统
ES2544751T3 (es) 2006-10-31 2015-09-03 Telefonaktiebolaget Lm Ericsson (Publ) HARQ en sistema MIMO de multiplexación espacial
WO2008085842A1 (en) * 2007-01-04 2008-07-17 Interdigital Technology Corporation Node b based segmentation/concatenation
ATE547915T1 (de) * 2007-01-08 2012-03-15 Interdigital Tech Corp Verfahren und vorrichtung zum multicasting mit feedback-information
US8006122B2 (en) * 2007-01-10 2011-08-23 International Business Machines Corporation Methods, systems, and computer products for detection of and policy directed resolution of signaling sympathy sickness in a multisystem cluster
CN101675683B (zh) 2007-02-02 2013-05-01 交互数字技术公司 用于控制utra r6小区与r7小区之间的切换的方法和装置
RU2448437C2 (ru) * 2007-02-02 2012-04-20 Интердиджитал Текнолоджи Корпорейшн Способ и устройство для управления передачей обслуживания между сотами utra r6 и сотами r7
KR101128211B1 (ko) 2007-03-15 2012-03-26 인터디지탈 테크날러지 코포레이션 진화된 고속 패킷 액세스 시스템에서 데이터를 재정렬하기 위한 방법 및 장치
US8130706B2 (en) 2007-03-16 2012-03-06 Interdigital Technology Corporation Wireless communication method and apparatus for supporting reconfiguration of radio link control parameters
KR101435832B1 (ko) 2007-03-19 2014-08-29 엘지전자 주식회사 이동통신 시스템에서의 무선 프로토콜 처리방법 및이동통신 송신기
WO2008115025A1 (en) 2007-03-22 2008-09-25 Lg Electronics Inc. Method of transmitting data block in wireless communication system
JPWO2008126822A1 (ja) * 2007-04-06 2010-07-22 株式会社エヌ・ティ・ティ・ドコモ パケット通信方法及び受信側装置
RU2462821C2 (ru) * 2007-04-06 2012-09-27 Нтт Досомо, Инк. Способ передачи запроса повторной передачи и приемное устройство
CA2684838C (en) * 2007-04-26 2016-01-05 Fujitsu Limited Base station, mobile station, communication system, transmission method and reordering method
US9054869B2 (en) * 2007-05-02 2015-06-09 Nokia Corporation System and method for improving reordering functionality in radio communications
RU2479136C2 (ru) * 2007-06-15 2013-04-10 Телефонактиеболагет Лм Эрикссон (Пабл) Обновление порядкового номера
KR101191491B1 (ko) * 2007-06-18 2012-10-15 엘지전자 주식회사 핸드오버 중 하향링크 ｐｄｃｐ 동작
RU2475973C2 (ru) * 2007-08-10 2013-02-20 Фудзицу Лимитед Базовая радиостанция и мобильная станция
CN101785235B (zh) * 2007-08-13 2015-11-25 高通股份有限公司 优化无线通信切换过程中数据分组的按顺序传送的方法和装置
CN101127587B (zh) 2007-09-25 2011-12-28 中兴通讯股份有限公司 一种自动重传请求状态报告触发方法
US8553624B2 (en) 2007-10-10 2013-10-08 Samsung Electronics Co., Ltd. Asynchronous hybrid ARQ process indication in a MIMO wireless communication system
KR101394784B1 (ko) * 2007-10-16 2014-05-15 엘지전자 주식회사 고속데이터 전송을 위한 ａｒｑ 과정의 수행방법
US20090168723A1 (en) * 2007-11-27 2009-07-02 Qualcomm Incorporated Method and apparatus for handling out-of-order packets during handover in a wireless communication system
JP4843090B2 (ja) * 2007-12-20 2011-12-21 株式会社エヌ・ティ・ティ・ドコモ 移動局、基地局装置、通信制御方法及び移動通信システム
WO2009088342A1 (en) * 2008-01-07 2009-07-16 Telefonaktiebolaget L M Ericsson (Publ) Reordering timer for a retransmission protocol
US7849243B2 (en) * 2008-01-23 2010-12-07 Intel Corporation Enabling flexibility of packet length in a communication protocol
CA2692649C (en) 2008-02-01 2015-07-07 Lg Electronics Inc. Method for sending rlc pdu and allocating radio resource in mobile communications system and rlc entity of mobile communications
KR101531419B1 (ko) 2008-02-01 2015-06-24 엘지전자 주식회사 시간동기 타이머의 만료 시 상향링크 ｈａｒｑ의 동작 방법
KR101375936B1 (ko) * 2008-02-01 2014-03-18 엘지전자 주식회사 시간동기 타이머의 만료 시 하향링크 ｈａｒｑ의 동작 방법
US8634763B2 (en) * 2008-04-22 2014-01-21 Intel Corporation Cooperative communications techniques
US8626162B2 (en) * 2008-06-06 2014-01-07 Qualcomm Incorporated Registration and access control in femto cell deployments
EP2136501B1 (en) 2008-06-20 2019-12-04 LG Electronics Inc. Method of delivering a PDCP data unit to an upper layer
KR100954925B1 (ko) * 2008-06-20 2010-04-27 엘지전자 주식회사 상위로 ＰＤＣＰ 데이터 유닛(ｄａｔａ ｕｎｉｔ)을 전달하는 방법
KR101497891B1 (ko) 2008-08-01 2015-03-03 닛본 덴끼 가부시끼가이샤 이동 통신 시스템, 제어 디바이스, 기지국 디바이스, 시스템 제어 방법 및 디바이스 제어 방법
KR100937433B1 (ko) * 2008-09-17 2010-01-18 엘지전자 주식회사 최대 전송 회수를 고려한 ｈａｒｑ 동작 방법
US8228938B2 (en) * 2009-02-02 2012-07-24 Samsung Electronics Co., Ltd. Method and apparatus for preventing a miss-detection of duplicated packets and an out-of-sequence delivery to the higher layer in unacknowledged mode operation
US8341481B2 (en) 2009-02-19 2012-12-25 Samsung Electronics Co., Ltd. Method for performing hybrid automatic repeat request operation in a wireless mobile communication system
KR20100094924A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 무선 이동 통신 시스템에서 복합 자동 재전송 요구 동작 방법
US9124448B2 (en) * 2009-04-04 2015-09-01 Oracle International Corporation Method and system for implementing a best efforts resequencer
WO2010129533A2 (en) 2009-05-04 2010-11-11 Nortel Networks Limited Using a variable timer for sending an error indication
KR101534865B1 (ko) 2009-06-23 2015-07-27 엘지전자 주식회사 링크 적응 절차 수행 방법
US8416784B2 (en) * 2009-09-03 2013-04-09 Samsung Electronics Co., Ltd. Apparatus and method for receiving packet data in wireless communication system
KR101578047B1 (ko) * 2010-01-13 2015-12-17 삼성전자 주식회사 통신 시스템에서 데이터 패킷 재정렬 장치 및 방법
US9729350B1 (en) * 2010-05-07 2017-08-08 Amazon Technologies, Inc. Maintaining packet order in network flows over an autonomous network
US8891356B2 (en) * 2010-06-28 2014-11-18 Qualcomm Incorporated System and method for multi-point HSDPA communication utilizing a multi-link RLC sublayer
US8989140B2 (en) 2010-06-28 2015-03-24 Qualcomm Incorporated System and method for mobility in a multi-point HSDPA communication network
EP2622774B1 (en) * 2010-10-01 2023-12-13 InterDigital Patent Holdings, Inc. Mac and rlc architecture and procedures to enable reception from multiple transmission points
US8989004B2 (en) 2010-11-08 2015-03-24 Qualcomm Incorporated System and method for multi-point HSDPA communication utilizing a multi-link PDCP sublayer
US9503223B2 (en) * 2011-03-04 2016-11-22 Blackberry Limited Controlling network device behavior
CN102905310A (zh) * 2011-07-25 2013-01-30 中兴通讯股份有限公司 一种数据处理方法、装置及分组数据汇聚协议层模块
US8737211B2 (en) 2011-08-03 2014-05-27 Qualcomm Incorporated Methods and apparatuses for network configuration of user equipment communication modes in multiflow systems
US9125098B2 (en) 2011-08-03 2015-09-01 Qualcomm Incorporated Method and apparatus for flow congestion control in multiflow networks
US20130088960A1 (en) * 2011-10-07 2013-04-11 Futurewei Technologies, Inc. System and Method for Information Delivery with Multiple Point Transmission
US9838089B2 (en) 2011-10-07 2017-12-05 Futurewei Technologies, Inc. System and method for multiple point transmission in a communications system
EP2745451A4 (en) * 2011-11-04 2015-04-22 Ericsson Telefon Ab L M HANDLING REDUNDANT DATA IN A COMMUNICATION SYSTEM
BR112013031528A2 (pt) * 2011-11-04 2016-12-13 Ericsson Telefon Ab L M manipulação de dados redundantes em um sistema de comunicação
JP5940353B2 (ja) * 2012-04-11 2016-06-29 オリンパス株式会社 無線通信装置、メモリ装置、無線通信システム、無線通信方法、およびプログラム
US8611213B1 (en) * 2012-06-01 2013-12-17 At&T Intelletual Property I, L.P. Transmitting delay-tolerant data with other network traffic
US9626294B2 (en) * 2012-10-03 2017-04-18 International Business Machines Corporation Performance-driven cache line memory access
EP2974187A4 (en) * 2013-03-15 2016-11-23 Synaptive Medical Barbados Inc SYSTEM AND METHOD FOR RELIABLE MESSAGING BETWEEN APPLICATION SESSIONS UNDER VOLATILE NETWORKING CONDITIONS
US20140301188A1 (en) * 2013-04-04 2014-10-09 Nokia Siemens Networks Oy Delivery of protocol data units
WO2015072905A1 (en) * 2013-11-12 2015-05-21 Telefonaktiebolaget L M Ericsson (Publ) Devices and methods for handling blind (re)transmissions in a network
US10009281B2 (en) * 2014-02-14 2018-06-26 Telefonaktiebolaget Lm Ericsson (Publ) RBS, RNC and respective methods performed thereby for transmitting data to a UE
US9614567B2 (en) 2015-03-19 2017-04-04 Qualcomm Incorporated Systems and methods for recovering from stalls on a mobile device
WO2017037687A1 (en) * 2015-09-06 2017-03-09 Mariana Goldhamer Virtualization and central coordination in wireless networks
CN107370692B (zh) * 2016-05-11 2020-03-17 中国移动通信有限公司研究院 数据传输方法、无线链路控制实体及系统
CN105978742A (zh) * 2016-07-19 2016-09-28 成都之达科技有限公司 车载图像数据传输方法
CN107872842B (zh) * 2016-09-27 2021-01-15 中国移动通信有限公司研究院 一种数据接收方法及装置
CN108234550B (zh) * 2016-12-14 2020-06-12 中国移动通信有限公司研究院 一种信息发送方法、信息接收方法及pdcp实体
CN111628853B (zh) * 2017-01-05 2021-12-10 华为技术有限公司 传输数据的方法和装置
US10484146B2 (en) * 2017-03-23 2019-11-19 Qualcomm Incorporated Downlink retransmission under unreliable code block group (CBG) level ACK/NACK feedback
CN109474651B (zh) * 2017-09-08 2020-08-25 华为技术有限公司 处理数据的方法和设备
CN109488886B (zh) * 2017-09-11 2024-01-23 清华大学 油气管道内检测器数据集线系统及时序控制方法
US10992603B2 (en) 2017-09-27 2021-04-27 Apple Inc. Block acknowledgement with out-of-order packets
US11082882B2 (en) * 2019-01-18 2021-08-03 Lg Electronics Inc. Method for transmitting quality of service state report by wireless node in wireless communication system and apparatus therefor
US11540195B2 (en) * 2019-05-31 2022-12-27 Apple Inc. Cellular enhancements for application mobility
EP4233229A1 (en) * 2020-10-21 2023-08-30 Nokia Technologies Oy Jitter control with hybrid automatic repeat request process
CN115395988A (zh) * 2021-05-25 2022-11-25 瑞昱半导体股份有限公司 蓝牙通信装置与数据传输方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179344A (ja) 1984-09-27 1986-04-22 Fujitsu Ltd 再送制御方式
JPH02133849A (ja) 1988-11-15 1990-05-23 Pfu Ltd 受信データ転送処理方式
JPH04305741A (ja) * 1991-04-02 1992-10-28 Nec Corp データベース入出力制御方式
JPH05122278A (ja) 1991-10-30 1993-05-18 Nec Corp 交換機の端末制御方式
GB2266641B (en) 1992-04-24 1995-09-27 Nokia Mobile Phones Ltd Digital mobile telephone control system
JP2871322B2 (ja) 1992-08-11 1999-03-17 日本電気株式会社 通信管理装置
DE69225592T2 (de) 1992-09-18 1998-09-10 Alsthom Cge Alcatel System zur Wiederherstellung der Zellenreihenfolge für ein Telekommunikationsnetzwerk
JP3277948B2 (ja) 1992-09-24 2002-04-22 横河電機株式会社 ディジタル信号受信装置
JPH0730543A (ja) 1993-06-24 1995-01-31 Nec Corp フレーム再送方法
JPH08204707A (ja) 1995-01-27 1996-08-09 Hitachi Ltd 通信管理システム
JPH0983541A (ja) * 1995-09-19 1997-03-28 Fujitsu Ltd エラー処理方法および装置
KR0181152B1 (ko) * 1996-03-27 1999-05-15 김광호 관리프로세서를 이용한 응용프로세서 관리방법 및 장치
JP3315588B2 (ja) 1996-05-16 2002-08-19 株式会社日立製作所 トラヒック流量制御を行うａｔｍ交換機
JPH10229428A (ja) 1997-02-14 1998-08-25 Hitachi Ltd 通信制御方式
CN1254465A (zh) * 1997-05-22 2000-05-24 特尔科迪亚技术股份有限公司 对动态分组交换网中的延迟进行均衡的系统和方法
KR19990005008A (ko) * 1997-06-30 1999-01-25 김영귀 자동차 도어의 실 러버 취부구조
US6219343B1 (en) * 1997-07-29 2001-04-17 Nokia Mobile Phones Ltd. Rate control techniques for efficient high speed data services
KR100253138B1 (ko) 1997-08-14 2000-04-15 윤종용 개인 휴대 통신 서비스 시스템에서 위치 등록 처리 개선방법
CA2283290C (en) 1998-02-14 2003-04-01 Samsung Electronics Co., Ltd. Data communication device and method for mobile communication system with dedicated control channel
EP0985283B1 (en) 1998-03-14 2005-03-02 Samsung Electronics Co., Ltd. Device and method for exchanging frame messages of different lengths in a wireless communication system
JP3597051B2 (ja) 1998-07-31 2004-12-02 株式会社ソニー・コンピュータエンタテインメント データ処理システム及び方法、並びにデータ処理装置及び方法
KR100330241B1 (ko) 1998-08-26 2002-10-04 삼성전자 주식회사 무선패킷음성데이터통신장치및방법
RU2149513C1 (ru) 1999-01-15 2000-05-20 Военный университет связи Устройство для управления передачей данных по радиоканалу
US6621796B1 (en) * 1999-03-22 2003-09-16 Telefonaktiebolaget Lm Ericsson (Publ) Discard mechanism for selective repeat automatic repeat request
US6731623B2 (en) * 2000-04-10 2004-05-04 Hyundai Electronics Industries Co., Ltd. Data transmission method for hybrid ARQ type II/III downlink of a wide-band radio communication system
US6574770B1 (en) * 2000-06-29 2003-06-03 Lucent Technologies Inc. Error-correcting communication method for transmitting data packets in a network communication system
GB2369003A (en) 2000-11-07 2002-05-15 Ericsson Telefon Ab L M Channel switching in UMTS
US6687248B2 (en) * 2001-01-10 2004-02-03 Asustek Computer Inc. Sequence number ordering in a wireless communications system
KR100736484B1 (ko) * 2001-04-21 2007-07-06 엘지전자 주식회사 이동통신의 ｈｓｄｐａ시스템 지원을 위한 버퍼 관리 방법
GB2375691B (en) 2001-05-17 2004-06-09 Nec Corp Updating method for use in a mobile communication system
US6961349B2 (en) * 2001-05-30 2005-11-01 Telefonaktiebolaget Lm Ericsson (Publ) Handling TCP protocol for connections transmitted in parallel over radio link
AU2002345638A1 (en) * 2001-06-11 2002-12-23 Xenoport, Inc. Amino acid conjugates providing for sustained systemic concentrations of gaba analogues
KR100446502B1 (ko) 2001-06-11 2004-09-04 삼성전자주식회사 이동 통신 시스템의 데이터 재전송 장치 및 방법
SE0103506D0 (sv) 2001-10-19 2001-10-19 Ericsson Telefon Ab L M HARQ stall avoidance
CN1141848C (zh) 2001-10-22 2004-03-10 信息产业部电信传输研究所 Aal2公共部分子层发送端装置
KR100547871B1 (ko) * 2001-11-08 2006-02-01 삼성전자주식회사 이동 통신시스템의 기지국 제어기와 기지국간 패킷 데이터재전송 방법 및 장치
US7254143B2 (en) * 2001-11-19 2007-08-07 Innovative Sonic Limited Local suspend scheme for wireless communication systems
DE60236138D1 (de) * 2002-01-03 2010-06-10 Innovative Sonic Ltd Fenster-basierende Blockadevermeidung für ein drahtloses Hochgeschwindigkeits-Kommunikationssystem
ATE460801T1 (de) * 2002-01-03 2010-03-15 Innovative Sonic Ltd Mechanismus zur vermeidung eines datenstromabbruchs in drahtlosen hochgeschwindigkeits-kommunikationssystemen mittels eines zeitschalters
KR100747464B1 (ko) 2002-01-05 2007-08-09 엘지전자 주식회사 고속하향링크패킷접속（ｈｓｄｐａ）시스템을 위한타이머를 이용한 교착상황 회피방법
KR100541015B1 (ko) * 2002-02-04 2006-01-10 아스텍 컴퓨터 인코퍼레이티드 무선 통신 시스템에 있어서의 데이터 폐기 신호 절차
US6901063B2 (en) 2002-05-13 2005-05-31 Qualcomm, Incorporated Data delivery in conjunction with a hybrid automatic retransmission mechanism in CDMA communication systems
US20060062223A1 (en) 2004-09-17 2006-03-23 Nokia Corporation Delay-reduced stall avoidance mechanism for reordering a transport block
ES2393955T3 (es) 2005-08-16 2013-01-02 Panasonic Corporation Método y aparatos para la activación de procesos de Solicitud Automática Hibrida (HARQ)

Also Published As

Publication number Publication date
US10021598B2 (en) 2018-07-10
US9479966B2 (en) 2016-10-25
ES2421559T3 (es) 2013-09-03
US20030128705A1 (en) 2003-07-10
CN101420719A (zh) 2009-04-29
US8355321B2 (en) 2013-01-15
US9049610B2 (en) 2015-06-02
CN100466495C (zh) 2009-03-04
EP2107739B1 (en) 2013-06-19
ZA200404972B (en) 2006-04-26
US8036129B2 (en) 2011-10-11
CN1620768A (zh) 2005-05-25
WO2003058852A1 (en) 2003-07-17
HK1077425A1 (en) 2006-02-10
EP2117185B1 (en) 2015-03-18
DE60332782D1 (de) 2010-07-15
US20130155923A1 (en) 2013-06-20
US20090168700A1 (en) 2009-07-02
US10750408B2 (en) 2020-08-18
EP2023556A2 (en) 2009-02-11
ATE470292T1 (de) 2010-06-15
PT2107739E (pt) 2013-07-23
EP1326388A3 (en) 2005-07-13
EP1326388B1 (en) 2010-06-02
AU2002359085B2 (en) 2007-04-05
JP2003283596A (ja) 2003-10-03
US20100002585A1 (en) 2010-01-07
US20090180411A1 (en) 2009-07-16
RU2287220C2 (ru) 2006-11-10
US7978608B2 (en) 2011-07-12
MXPA04006546A (es) 2004-10-04
US9231880B2 (en) 2016-01-05
EP2107739A1 (en) 2009-10-07
US20090175222A1 (en) 2009-07-09
KR20030060028A (ko) 2003-07-12
US20080212588A1 (en) 2008-09-04
US20170019815A1 (en) 2017-01-19
UA77228C2 (en) 2006-11-15
US20210045014A1 (en) 2021-02-11
EP2117185A1 (en) 2009-11-11
KR100747464B1 (ko) 2007-08-09
US10972940B2 (en) 2021-04-06
US7522526B2 (en) 2009-04-21
EP2023556B1 (en) 2016-11-16
US20180295542A1 (en) 2018-10-11
JP4020199B2 (ja) 2007-12-12
RU2004123965A (ru) 2005-05-27
US20140226563A1 (en) 2014-08-14
US8400922B2 (en) 2013-03-19
US20200336941A1 (en) 2020-10-22
US8724480B2 (en) 2014-05-13
US20100061243A1 (en) 2010-03-11
EP2107738B1 (en) 2013-06-19
EP2107738A1 (en) 2009-10-07
US20160080976A1 (en) 2016-03-17
EP1326388A2 (en) 2003-07-09
EP2023556A3 (en) 2009-09-09
US10849021B2 (en) 2020-11-24
US8254259B2 (en) 2012-08-28
US8050178B2 (en) 2011-11-01
US20150229573A1 (en) 2015-08-13
AU2002359085A1 (en) 2003-07-24
CN101420719B (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
ES2343947T3 (es) Sistema y procedimiento para evitar atascos usando un temporizador para un sistema de acceso por paquetes con enlace descendente de alta velocidad.
US20180123740A1 (en) Autonomous transmission for extended coverage
US20040228313A1 (en) Method of mapping data for uplink transmission in communication systems