EP3381052A1 - Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung - Google Patents

Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Info

Publication number
EP3381052A1
EP3381052A1 EP16762778.5A EP16762778A EP3381052A1 EP 3381052 A1 EP3381052 A1 EP 3381052A1 EP 16762778 A EP16762778 A EP 16762778A EP 3381052 A1 EP3381052 A1 EP 3381052A1
Authority
EP
European Patent Office
Prior art keywords
carrier
stop layer
contact surface
lss
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16762778.5A
Other languages
English (en)
French (fr)
Inventor
Alexander Schmajew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Publication of EP3381052A1 publication Critical patent/EP3381052A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H10W70/687—Shapes or dispositions thereof comprising multiple insulating layers characterized by the outer layers being for protection, e.g. solder masks, or for protection against chemical or mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01223—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01257—Changing the shapes of bumps by reflowing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/225—Bumps having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/287—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • SMT Surface Mounted Technology
  • solderable bumps are used for electrical interconnection and mechanical connection between a carrier, e.g. B. a circuit board, and an electrical component, for. B. discrete components or modules used.
  • the material of the bumps is in one step, z.
  • solder paste may contain flux that attack the surface of the carrier when heated. Furthermore, there is a risk that solder paste gets to solderable surfaces that should remain free of solder, z. B. to avoid electrical short circuits.
  • a protective layer eg. B. a solder stop layer, are covered.
  • solder stop layer The problem with the use of a solder stop layer is the increased complexity in the manufacture of the components, since the solder stop layer must be structured so that in an optimal case, all sensitive areas, but not actually to be provided with Lot areas are covered by the protective layer. It also holds that electrical Components should have ever smaller dimensions. Conventional solder-stop layers are already so thick compared to current dimensions of bump connections that further problems can occur in further steps to encapsulate the devices. Many components are encapsulated and mechanically stabilized by pouring a mold over the top and then hardening the mass. The problem now is that the mold mass no longer sufficiently filled gaps between the component and the carrier when the gap is too low due to the thickness of the solder stop layer.
  • a protective layer should there ⁇ at a good adhesion on the surface of the carrier aufwei ⁇ sen, high temperatures, eg. B. greater than 250 ° C in a reflow process, without enduring degradation, be mechanically stable, chemically neutral and passive and do not conduct the electric current.
  • the protective layer should be as thin as possible.
  • the electrical component comprises a carrier having an upper side, a metallized contact surface on the upper side and a solder stop layer covering a part of the upper side, but not the contact surface.
  • the solder stop layer has a thickness of 200 nm or less.
  • solder-stop layer has a thickness which Kgs ⁇ NEN even at the currently small dimensions of bump connections, thus gaps are still reliably filled small distances between the carrier and electrical component.
  • the carrier can be a printed circuit board or a chip.
  • the metallized contact surface is preferably a solderable metallized surface which is intended to be over a
  • the metallized Kon ⁇ clock face may in particular be a so-called under- bump metallization, and in turn have a multilayer structure.
  • solder-stop layer has a thickness Zvi ⁇ rule 30 nm and 80 nm.
  • the device has a bump ball on the metallized contact surface.
  • the bump ball on the metallized contact surface may then consist of a solder material that has been applied to the area of the metallized contact area by a stencil printing method. In a subsequent heating, the material melts and forms due to the Oberflä ⁇ chenschreib to form a relatively small surface, a ball.
  • the metallized contact surface can with a further metallization on the top of the carrier, z. B. a signal line in the form of a stripline connected.
  • a further metallization can be arranged on the upper side of the carrier.
  • the two further metallizations next to the contact surface on the upper side of the carrier are covered by the solder stop layer.
  • the solder stop layer may have poor solder wettability. Then, when heated, solder material automatically centers away from the region of poor wettability toward the metallized contact surface which is free of the material of the solder stop layer.
  • the solder material and / or flux thereby engage emp ⁇ -sensitive areas on the upper side of the support not. Even if electrically conductive solder material remains on a Be ⁇ rich next to the contact surface, the solder stop layer acts as an electrical insulator and signal lines are not short-circuited.
  • the component additionally comprises an electrical component.
  • the electrical component may have a contact surface at the bottom.
  • the Bauele ⁇ ment then further comprises a bump connection that connects the two contact surfaces.
  • the carrier may have a plurality of further metallized contact surfaces on its surface.
  • the device may also have a variety of different electrical components, which are connected and interconnected via bump connections with the metallized contact surfaces of the carrier, wherein each of the electrical compo ⁇ nents in turn have metallized contact surfaces on their lower sides.
  • the electrical component or the electrical plurality ⁇ shear components may also each have a solder-stop layer on their undersides.
  • the solder-stop layers of the electrical components can be conventional protective layers. They may also be solder stop layers of the type of protective layer present.
  • the component when two protective layers are arranged between a component and the carrier, the advantage of the small thicknesses of the present protective layers comes into play, since the effect on the height of the free gap doubles. Accordingly, it is possible for the component to comprise a molding compound which covers at least parts of the top side of the carrier and at least one electrical component.
  • the mold mass also fills the intermediate space between the electrical component and the carrier or between all electrical components and the carrier.
  • a hermetically sealed volume between the component and the carrier remains free of the material of the mold mass.
  • an additional frame structure can be arranged between the component and the carrier, which surrounds the cavity since ⁇ Lich. The cavity is then formed by the surfaces of the carrier and the component and by the frame.
  • the component prefferably has a first signal line connected to the contact surface on the upper side of the contact surface
  • Carrier comprises.
  • the device further has a second Sig ⁇ naltechnisch at the top of the carrier.
  • Both signal lines are at least partially be ⁇ covered by the solder-stop layer.
  • the electrical resistance between the two signal lines is 100 ⁇ or more.
  • the lateral distance between the signal lines can be of the order of 180 ym.
  • the solder-stop layer has a thickness, which - is selected such that a minimum resistance of 100 ⁇ réellege ⁇ represents is - depending on the material of the layer.
  • solder stop layer is silicon as
  • Main component comprises or consists entirely of silicon.
  • solder-stop layers of silicon or other material with similar electrical isolation properties can be made surprisingly easily using the method described below.
  • all materials for the solder stop layer can be used that sufficiently provides a reasonable ⁇ accordingly low wettability by solder and a have low electrical conductivity. Is preferred that the materials with the usual Swisssme ⁇ methods such. As the semiconductor industry, can be deposited and adhere well to the top of the carrier.
  • the solder stop layer can also include germanium as a main ingredient ⁇ part or consist of germanium.
  • the solder stop layer can in principle consist of all dielectric materials. However, preference is given to those which can be deposited relatively easily as a correspondingly thin layer. These include in particular the materials that can be applied to surfaces in reactive or non-reactive PVD processes, for. For example, oxides and nitrides of silicon, titanium, aluminum or chromium.
  • the component may have component structures on the upper side of the carrier or on the underside of at least one electrical component.
  • the device structures may have a height of 40 ym or more.
  • the component structures may be SAW component structures, BAW component structures, MEMS (micro-electro-mechanical system) device structures or GBAW devices.
  • similar component ⁇ structures be.
  • the carrier has on its upper side or the electrical component on its underside a com ⁇ plex topology, which are poor or not covered by conventional solder stop layers.
  • the other solderable metal surfaces to be protected by the solder stop layer may be nickel, copper, Alloys of these two elements or alloys with these two elements, gold, silver, palladium, rhodium, tin, and / or zinc have.
  • the number of contact surfaces, the electrical components and the contact surfaces of the electrical components is not limited in principle, especially in electrical components with integrated circuits, the electrical component and the carrier can be interconnected and connected over many hundreds of bump connections.
  • the carrier is not limited to printed circuit boards.
  • the carrier itself can an electrical component, which is arranged on ei ⁇ nem further carrier or a further electrical component, etc., and connected to be.
  • a method for producing such an electrical component comprises the steps of: providing a carrier with an upper side and a metallized contact surface on the upper side,
  • the lacquer layer may comprise a conventional material for photolithography processes and z. B. be applied by spin coating. After application of the material of the solder stop layer on the remaining portions of the structured varnish layer and on the vacant surfaces of the carrier, the material of the photoresist can be removed by stripping ⁇ ent. As a result, the structured solder stop layer in the form of the desired solder stop mask is produced without additional structuring of the material of the solder stop layer. This method reduces the complexity of the overall ⁇ process and the cost of manufacturing the device when compared with conventional methods.
  • solder stop layer It is possible for the solder stop layer to have a thickness that is 200 nm or less.
  • solder stop layer it is possible for the solder stop layer to have a thickness which is between 20 nm and 80 nm. It is possible that the formed during the process
  • Lot stop layer comprises silicon or germanium as the main constituent ⁇ part or is completely made of silicon or germanium be ⁇ .
  • Other materials with similar electrical properties and similar wettability are also possible.
  • the electrical component has another solderable metal surface on the upper side and the solder stop layer is deposited directly onto the further solderable metal surface.
  • the more solderable metal surface can be a metal surface ⁇ a signal line or a realized at the top of the carrier capacitive, inductive or re- sistiven element.
  • the method comprises the steps
  • Arranging solder paste at least on the contact surface, arranging an electrical component with a contact surface on its underside on the upper side of the carrier, reflowing the component and connecting the two contact surfaces by means of a bump connection,
  • the method comprises the step of enveloping the electrical component with a mold mass.
  • the mold mass also fills the area between the component and the carrier.
  • the lacquer which is patterned prior to the application of the material of the solder-stop layer to form the solder-stop mask to preserver ⁇ th may ⁇ a thickness between 0.5 and 10 ⁇ , z. B. between ⁇ 2 ym and 4 ym, and have a standard paint semiconductor manufacturing be.
  • the paint can be sprayed next to the spin on the top of the carrier who ⁇ .
  • Fig. 1 a cross section through an electrical compo ⁇ ment
  • Fig. 2 a cross section through a device with further
  • FIG. 3 shows a cross section through a component with a
  • Fig. 7 a fourth intermediate step
  • Fig. 8 a first intermediate result in the production of egg ⁇ nes complex electrical component
  • FIG. 9 shows a further intermediate step
  • FIG. 10 shows a further intermediate step after heating
  • FIG. 11 shows a cross section through a simple execution ⁇ form of the device
  • Fig. 12 shows a cross section through an alternative exporting ⁇ approximate shape
  • Fig. 13 shows a cross section through a component with a thin
  • Lot stop layer and a mold mass that fills the gaps between the electrical component and the carrier are listed.
  • FIG. 1 shows a cross section through a simple Ausure ⁇ tion form of the electrical component EB.
  • the electrical component EB has a carrier TR, on which a metallized contact surface MK is structured.
  • the metallized contact surface ⁇ MK is intended to be connected via a bump connection to an electrical component.
  • a solder stop layer LSS is arranged on ⁇ which covers those areas of the top of the carrier TR, which should not come into direct contact with solder material.
  • the metallized contact surface may be a so-called under-bump metallization UBM and have a good wettable surface.
  • Figure 2 shows a cross section through a shape of a
  • solder stop layer LSS reliably protects sensitive areas on the top side of the carrier TR against wetting with solder, if the top side of the carrier TR is sufficiently flat. If the component is to be encapsulated by a mold mass MM, provides a thick solder-stop layer LSS of all ⁇ recently an obstacle, that the filling of the gap Z between the bottom of the electrical component EK, the via bump connections BU connected to the carrier TR and is connected, and the carrier TR fills.
  • Figure 3 shows a cross section through an electric element construction, in which a bump ball BU has already formed on the con tact surface ⁇ MK. Due to the surface tension of the solder, a ball-like structure at the pres ⁇ fen a reflow process formed. Compared with the height of the bump ball or the subsequent bump connection to an electrical component, the thickness of the solder stop layer LSS is very small.
  • solderable surface LO On the surface of the support is a material with solderable surface LO, z. B. a signal line SL, which may include nickel, Kup ⁇ fer, gold or silver arranged.
  • solder stop layer LSS there is a risk that the material of the bump ball BU does not collect on the contact surface MK, but attacks the signal conductor and optionally short-circuits the Sig ⁇ nalleiter and another circuit element at the top of the carrier.
  • Figure 4 shows a cross section through a first stinkpro ⁇ domestic product in the production of the electrical component.
  • the contact surface MK and the signal conductor SL are arranged as an example of elements to be protected on the upper side of the carrier TR.
  • FIG. 5 shows a cross section through a further intermediate step, in which the entire surface, including the regions to be protected and the regions to be wetted later by the solder, are covered by a photoresist FL.
  • FIG. 6 shows a cross section through a further intermediate step, in which the photoresist FL has been structured in such a way that that only the areas of MK, which should remain the material of the solder-stop layer later released, remain covered by the material of the photo ⁇ lacks FL. For this it is possible to selectively expose and develop the photoresist.
  • FIG. 7 shows the result of a further intermediate step, in which the entire upper side of the previous electrical component is covered by the material of the later solder stop layer LSS.
  • the sensitive areas are directly covered by the material of the solder stop layer LSS.
  • solder is to be arranged later, is the ver ⁇ remaining residue of the photoresist FL between the material of the solder-stop layer LSS and the contact surface.
  • Figure 8 shows the result of a further Ver ⁇ drive step in which the remaining radicals of the photo ⁇ lacks FL were removed along with the deposited thereon segments of the material of the solder-stop layer LSS so that the surface to be wetted without coverage by the Lot - Stop layer exposed.
  • FIG. 9 shows the result of a further step, namely of applying a solder paste on LP regions corresponding in Wesent ⁇ union areas of the contact surfaces MK. Due to the precisely definable edges of the solder stop layer LSS, the lateral positioning accuracy when applying the solder paste LP need not be too high as long as a substantial area of the contact surface MK is covered by the solder paste LP.
  • FIG. 10 shows the result of a further intermediate step in the production of the electrical component, in which the material of the solder paste LP after heating has concentrated to form a sphere at the location of the contact surface MK.
  • Figure 11 shows a cross section through an electrical construction ⁇ element, in which the contact surface MK on the underside of the electrical component EK and the contact surface MK at the top of the carrier TR via a bump connection, which emerged from the bump ball of Figure 10 is connected.
  • Figure 12 shows a cross section through a further exemplary embodiment in which the electrical component and the EK Trä ⁇ ger TR are connected via a plurality of bump connections BU and connected.
  • a solder stop layer LSS which is preferably also thin, may be arranged on the underside of the electrical component EK.
  • FIG. 13 shows a cross section through an encapsulated electrical component in which a molding compound MM envelopes the electrical component EK at the top side of the carrier TR and fills the gaps Z between the electrical component EK and the carrier TR.

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es werden ein elektrisches Bauelement (EB) und ein Verfahren zur Herstellung eines elektrischen Bauelements (EB) angegeben. Das Bauelement (EB) hat einen Träger (TR) mit einer Oberseite (O) und einer darauf angeordneten metallisierten Kontaktfläche (MK) sowie eine Lot-Stopp-Schicht (LSS), die einen Teil der Oberseite (O), aber nicht die Kontaktfläche (MK) bedeckt. Das Bauelement (EB) umfasst ferner eine elektrische Komponente (EK) mit einer Kontaktfläche (KF) an der Unterseite und eine Lot-Bump-Verbindung (BU), die die beiden Kontaktflächen (MK, KF) verbindet. Die Lot-Stopp-Schicht (O) hat eine Dicke von 200 nm oder weniger und erleichtert dadurch spätere Verfahrensschritte zur Einkapselung des Bauelements (EB) mit einer Mold-Masse (MM).

Description

Beschreibung
ELEKTRISCHES BAUELEMENT MIT DÜNNER LOT-STOPP-SCHICHT UND VERFAHREN ZU SEINER HERSTELLUNG
Die Erfindung betrifft elektrische Bauelemente, z. B. für Oberflächenmontage (SMT = Surface Mounted Technology) geeig¬ nete Bauelemente oder Bauelemente mit in SMT-Technik verbaute elektrische Komponenten sowie Verfahren zur Herstellung.
In der modernen SMT-Technologie werden lötbare Bumps zum elektrischen Verschalten und mechanischen Verbinden zwischen einem Träger, z. B. einer Leiterplatte, und einer elektrischen Komponente, z. B. diskreten Bauteilen oder Modulen, verwendet. Das Material der Bumps wird in einem Schritt, z.
B. mittels Schablonendruckverfahren (stencil printing) aufgetragen und anschließend erhitzt (Reflow-Prozess ) . Übliche lötbare Materialien, wie z. B. Lotpaste, können Flussmittel enthalten, die beim Erhitzen die Oberfläche des Trägers an- greifen. Ferner besteht die Gefahr, dass Lotpaste an lötbare Oberflächen gelangt, die frei von Lot bleiben sollen, z. B. um elektrische Kurzschlüsse zu vermeiden.
Um diese Gefahren zu vermeiden, können empfindliche Bereiche der Oberfläche durch eine Schutzschicht, z. B. eine Lot- Stopp-Schicht, bedeckt werden.
Problematisch bei der Verwendung einer Lot-Stopp-Schicht ist der erhöhte Aufwand bei der Herstellung der Bauelemente, da die Lot-Stopp-Schicht so strukturiert werden muss, dass in einem optimalen Fall alle empfindlichen Bereiche, aber nicht die tatsächlich mit Lot zu versehenden Bereiche durch die Schutzschicht bedeckt sind. Ferner gilt, dass elektrische Bauelemente immer kleiner werdende Abmessungen aufweisen sollen. Konventionelle Lot-Stopp-Schichten sind, verglichen mit aktuellen Abmessungen von Bump-Verbindungen, schon so dick, dass weitere Probleme bei weiteren Schritten zur Verkapselung der Bauelemente auftreten können. Viele Bauelemente werden verkapselt und mechanisch stabilisiert, indem die Oberseite mit einer Mold-Masse Übergossen und die Masse anschließend gehärtet wird. Problematisch ist nun, dass die Mold-Masse Zwischenräume zwischen der Komponente und dem Träger nicht mehr ausreichend zuverlässig füllt, wenn der Zwischenraum aufgrund der Dicke der Lot-Stopp-Schicht zu niedrig ist.
Es bestand deshalb die Aufgabe, ein elektrisches Bauelement anzugeben, bei dem Lot ausschließlich gewünschte Bereiche be- netzt und gegebenenfalls nach einem Erhitzen eine Kugel bzw. Halbkugel bildet, ohne sich auf die neben der Kontaktfläche liegenden Bereiche zu verbreiten. Eine Schutzschicht soll da¬ bei eine gute Haftung auf der Oberfläche des Trägers aufwei¬ sen, hohe Temperaturen, z. B. größer als 250 °C in einem Re- flow-Prozess , ohne Degradation aushalten, mechanisch stabil sein, chemisch neutral und passiv sein und den elektrischen Strom nicht leiten. Insbesondere, damit eine später zu ver¬ teilende Mold-Masse möglichst auch die Zwischenräume füllt, soll die Schutzschicht möglichst dünn sein. Ferner bestand der Wunsch nach einem Verfahren zur Herstellung eines solchen Bauelements .
Diesen Wünschen entsprechen das elektrische Bauelement und das Verfahren zur Herstellung eines elektrischen Bauelements gemäß den unabhängigen Ansprüchen. Abhängige Ansprüche gegen vorteilhafte Ausgestaltungen an. Das elektrische Bauelement umfasst einen Träger mit einer Oberseite, eine metallisierte Kontaktfläche auf der Oberseite und eine Lot-Stopp-Schicht, die einen Teil der Oberseite, aber nicht die Kontaktfläche bedeckt. Die Lot-Stopp-Schicht hat eine Dicke von 200 nm oder weniger.
Damit weist die Lot-Stopp-Schicht eine Dicke auf, die selbst bei den aktuell kleinen Abmessungen von Bump-Verbindungen und dadurch geringe Abstände zwischen Träger und elektrischer Komponente Zwischenräume noch zuverlässig gefüllt werden kön¬ nen .
Der Träger kann dabei eine Leiterplatte oder ein Chip sein. Die metallisierte Kontaktfläche ist vorzugsweise eine lötbare metallisierte Fläche, die dazu vorgesehen ist, über eine
Bump-Verbindung verschaltet zu werden. Die metallisierte Kon¬ taktfläche kann dabei insbesondere eine so genannte Under- Bump-Metallization sein und wiederum einen mehrschichtigen Aufbau aufweisen.
Es ist möglich, dass die Lot-Stopp-Schicht eine Dicke zwi¬ schen 30 nm und 80 nm hat.
Es ist ferner möglich, dass das Bauelement eine Bump-Kugel auf der metallisierten Kontaktfläche hat.
Die Bump-Kugel auf der metallisierten Kontaktfläche kann dann aus einem Lot-Material bestehen, das durch ein Schablonendruckverfahren auf den Bereich der metallisierten Kontaktflä- che aufgetragen wurde. Bei einem anschließender Erhitzen schmilzt das Material und formt sich aufgrund der Oberflä¬ chenspannung zu einer Form mit relativ kleiner Oberfläche, einer Kugel. Die metallisierte Kontaktfläche kann mit einer weiteren Metallisierung auf der Oberseite des Trägers, z. B. einer Signalleitung in Form einer Streifenleitung, verbunden sein. Neben dieser Metallisierung kann eine weitere Metallisierung auf der Oberseite des Trägers angeordnet sein. Vor- zugsweise sind die beiden weiteren Metallisierungen neben der Kontaktfläche auf der Oberseite des Trägers durch die Lot- Stopp-Schicht bedeckt. Die Lot-Stopp-Schicht kann eine schlechte Benetzbarkeit durch Lot aufweisen. Dann zentriert sich Lot-Material beim Erhitzen selbständig weg vom Bereich der schlechten Benetzbarkeit hin zur metallisierten Kontaktfläche, die frei vom Material der Lot-Stopp-Schicht ist.
Das Lot-Material und/oder sein Flussmittel greifen dabei emp¬ findliche Bereiche auf der Oberseite des Trägers nicht an. Selbst wenn elektrisch leitbares Lot-Material auf einem Be¬ reich neben der Kontaktfläche verbleibt, wirkt die Lot-Stopp- Schicht als elektrischer Isolator und Signalleitungen werden nicht kurzgeschlossen. Es ist ferner möglich, dass das Bauelement zusätzlich eine elektrische Komponente umfasst. Die elektrische Komponente kann eine Kontaktfläche an der Unterseite haben. Das Bauele¬ ment umfasst dann ferner einer Bump-Verbindung, die die beiden Kontaktflächen verbindet.
Über die Bump-Verbindung sind der Träger und die elektrische Komponente, z. B. ein diskretes Bauteil oder ein Modul, elektrisch leitend miteinander verschaltet und mechanisch verbunden .
Der Träger kann selbstverständlich eine Vielzahl weiterer metallisierter Kontaktflächen auf seiner Oberfläche aufweisen. Das Bauelement kann ferner eine Vielzahl unterschiedlicher elektrischer Komponenten, die über Bump-Verbindungen mit den metallisierten Kontaktflächen des Trägers verbunden und verschaltet sind, aufweisen, wobei jede der elektrischen Kompo¬ nenten wiederum metallisierte Kontaktflächen an ihren Unter- Seiten haben.
Die eine elektrische Komponente oder die Vielzahl elektri¬ scher Komponenten können an ihren Unterseiten ebenfalls jeweils eine Lot-Stopp-Schicht aufweisen. Die Lot-Stopp-Schich- ten der elektrischen Komponenten können dabei konventionelle Schutzschichten sein. Sie können auch Lot-Stopp-Schichten von der Art der vorliegenden Schutzschicht sein.
Insbesondere wenn zwei Schutzschichten zwischen einer Kompo- nente und dem Träger angeordnet sind, kommt der Vorteil der geringen Dicken der vorliegenden Schutzschichten zum Tragen, da sich die Wirkung auf die Höhe des freien Zwischenraums verdoppelt . Entsprechend ist es möglich, dass das Bauelement eine Mold- Masse umfasst, die zumindest Teile der Oberseite des Trägers und zumindest eine elektrische Komponente bedeckt.
Vorteilhaft ist es dann insbesondere, wenn die Mold-Masse auch den Zwischenraum zwischen der elektrischen Komponente und dem Träger bzw. zwischen allen elektrischen Komponenten und dem Träger füllt.
Sollten empfindliche Bauelementstrukturen an der Oberseite des Trägers oder an der Unterseite einer elektrischen Kompo¬ nente angeordnet sein, z. B. MEMS-Bauelementstrukturen wie SAW-Strukturen (SAW = Surface Acoustic Wave = akustische Oberflächenwelle) , BAW-Strukturen (BAW = Bulk Acoustic Wave = akustische Volumenwelle) usw., dann ist bevorzugt, dass ein hermetisch abgeschlossenes Volumen zwischen der Komponente und dem Träger frei von dem Material der Mold-Masse bleibt. Dazu kann eine zusätzliche Rahmenstruktur zwischen der Kompo- nente und dem Träger angeordnet sein, die den Hohlraum seit¬ lich umschließt. Der Hohlraum ist dann durch die Oberflächen des Trägers und der Komponente und durch den Rahmen gebildet.
Es ist möglich, dass das Bauelement eine erste, mit der Kon- taktfläche verschaltete Signalleitung an der Oberseite des
Trägers umfasst. Das Bauelement hat ferner einer zweite Sig¬ nalleitung an der Oberseite des Trägers. Beide Signalleitungen sind zumindest teilweise von der Lot-Stopp-Schicht be¬ deckt. Der elektrische Widerstand zwischen den beiden Signal- leitungen beträgt 100 ΜΩ oder mehr.
Der laterale Abstand zwischen den Signalleitungen kann dabei in der Größenordnung um 180 ym sein. Die Lot-Stopp-Schicht hat eine Dicke, die - abhängig vom Material der Schicht - so gewählt ist, dass ein Mindestwiderstand von 100 ΜΩ sicherge¬ stellt ist.
Es ist möglich, dass die Lot-Stopp-Schicht Silizium als
Hauptbestandteil umfasst oder vollständig aus Silizium be- steht.
Es wurde herausgefunden, dass derart dünne Lot-Stopp-Schichten aus Silizium oder einem anderen Material mit ähnlichen elektrischen Isolationseigenschaften überraschend einfach hergestellt werden können, wenn das weiter unten beschriebene Verfahren verwendet wird. Prinzipiell können alle Materialien für die Lot-Stopp-Schicht Verwendung finden, die eine hinrei¬ chend geringe Benetzbarkeit durch Lot und eine hinreichend geringe elektrische Leitfähigkeit aufweisen. Bevorzugt ist dabei, dass die Materialien mit den üblichen Verarbeitungsme¬ thoden, z. B. der Halbleiter-Industrie, abgeschieden werden können und gut auf der Oberseite des Trägers haften.
Die Lot-Stopp-Schicht kann auch Germanium als Hauptbestand¬ teil umfassen oder aus Germanium bestehen.
Die Lot-Stopp-Schicht kann prinzipiell aus allen dielektri- sehen Materialen bestehen. Bevorzugt sind allerdings diejenigen, die sich relativ einfach als entsprechend dünne Schicht abscheiden lassen. Dazu zählen insbesondere die Materialien, die sich in reaktiven oder nicht reaktiven PVD-Verfahren auf Oberflächen aufbringen lassen, z. B. Oxide und Nitride von Silizium, Titan, Aluminium oder Chrom.
Es ist möglich, dass das Bauelement auf der Oberseite des Trägers oder an der Unterseite zumindest einer elektrischen Komponente Bauelementstrukturen aufweist. Die Bauelement- strukturen können eine Höhe von 40 ym oder mehr aufweisen. Die Bauelementstrukturen können SAW-Bauelementstrukturen, BAW-Bauelementstrukturen, MEMS-Bauelementstrukturen (MEMS = Micro-Electro-Mechanical System) oder GBAW-
Bauelementstrukturen (GBAW = Guided Bulk Acoustic Wave = ge- führte akustische Volumenwelle) oder ähnliche Bauelement¬ strukturen sein. Damit hat der Träger an seiner Oberseite bzw. die elektrische Komponente an ihrer Unterseite eine kom¬ plexe Topologie, die durch übliche Lot-Stopp-Schichten schlecht bzw. gar nicht bedeckbar sind.
Die weiteren lötbaren Metalloberflächen, die durch die Lot- Stopp-Schicht geschützt werden sollen, können Nickel, Kupfer, Legierungen dieser beiden Elemente oder Legierungen mit diesen beiden Elementen, Gold, Silber, Palladium, Rhodium, Zinn, und/oder Zink aufweisen. Die Zahl der Kontaktflächen, der elektrischen Komponenten und der Kontaktflächen der elektrischen Komponenten ist prinzipiell nicht beschränkt, speziell bei elektrischen Komponenten mit integrierten Schaltungen können die elektrische Komponente und der Träger über viele hundert Bump-Verbindungen verschaltet und verbunden sein.
Der Träger ist nicht auf Leiterplatten beschränkt. Der Träger selbst kann wiederum eine elektrische Komponente, die auf ei¬ nem weiteren Träger oder einer weiteren elektrischen Kompo- nente usw. angeordnet und verschaltet ist, sein.
Ein Verfahren zur Herstellung eines solchen elektrischen Bauelements umfasst die Schritte: - Bereitstellen eines Trägers mit einer Oberseite und einer metallisierten Kontaktfläche auf der Oberseite,
- Anordnen einer Lackschicht auf der Oberseite und struktu¬ rieren der Lackschicht so, dass Material der Lackschicht auf der Kontaktoberfläche verbleibt und Bereiche der Oberfläche ohne Kontaktfläche frei vom Material der Lackschicht sind,
- Abscheiden einer Lot-Stopp-Schicht auf die Oberseite des Trägers ,
- Entfernen des restlichen Materials der Lackschicht zusammen mit dem Material der Lot-Stopp-Schicht über der Kontaktflä- che. Die Lackschicht kann dabei ein für Fotolithografie-Prozesse übliches Material umfassen und z. B. durch Aufschleudern aufgebracht werden. Nach dem Aufbringen des Materials der Lot- Stopp-Schicht auf die verbleibenden Bereiche der strukturier- ten Lackschicht und auf die frei gewordenen Oberflächen des Trägers kann das Material des Fotolacks durch Strippen ent¬ fernt werden. Dadurch wird die strukturierte Lot-Stopp- Schicht in Form der erwünschten Lot-Stopp-Maske ohne zusätzliche Strukturierung des Materials der Lot-Stopp-Schicht er- zeugt. Dieses Verfahren reduziert die Komplexität des Gesamt¬ prozesses und der Kosten bei der Herstellung des Bauelements im Vergleich mit konventionellen Verfahren.
Es ist möglich, dass die Lot-Stopp-Schicht eine Dicke erhält, die 200 nm oder weniger beträgt.
Es ist insbesondere möglich, dass die Lot-Stopp-Schicht eine Dicke erhält, die zwischen 20 nm und 80 nm liegt. Es ist möglich, dass die während des Verfahrens gebildete
Lot-Stopp-Schicht Silizium oder Germanium als Hauptbestand¬ teil umfasst oder vollständig aus Silizium oder Germanium be¬ steht . Andere Materialien mit ähnlichen elektrischen Eigenschaften und einer ähnlichen Benetzbarkeit sind ebenso möglich.
Es ist möglich, dass das elektrische Bauelement eine weitere lötbare Metalloberfläche auf der Oberseite hat und die Lot- Stopp-Schicht direkt auf die weitere lötbare Metalloberfläche abgeschieden wird. Die weitere lötbare Metalloberfläche kann dabei eine Metall¬ oberfläche einer Signalleitung oder eines an der Oberseite des Trägers realisierten kapazitiven, induktiven oder re- sistiven Elements sein.
Es ist möglich, dass das Material der Lot-Stopp-Schicht mit¬ tels PVD (PVD = Physical Vapor Deposition = physikalische Gasphasenabscheidung) oder mittels CVD (CVD = Chemical Vapor Deposition = chemische Gasphasenabscheidung) aufgebracht wird .
Es ist ferner möglich, dass das Verfahren die Schritte
Anordnen von Lotpaste, zumindest auf die Kontaktfläche, Anordnen einer elektrischen Komponente mit einer Kontaktfläche an seiner Unterseite auf der Oberseite des Trägers, Reflow-Löten des Bauelements und verbinden der beiden Kontaktflächen mittels einer Bump-Verbindung,
umfasst .
Es ist weiterhin möglich, dass das Verfahren den Schritt Einhüllen der elektrischen Komponente mit einer Mold-Masse umfasst. Dabei füllt die Mold-Masse auch den Bereich zwischen der Komponente und dem Träger.
Der Lack, der vor dem Aufbringen des Materials der Lot-Stopp- Schicht strukturiert wird, um die Lot-Stopp-Maske zu erhal¬ ten, kann eine Dicke zwischen 0,5 μιη und 10 μιτι, z. B. zwi¬ schen 2 ym und 4 ym, aufweisen und ein Standardlack der Halb- leiterfertigung sein. Der Lack kann dabei neben dem Auf- schleudern auch auf die Oberseite des Trägers gesprayt wer¬ den . Die wesentlichen dem Bauelement bzw. dem Verfahren zur Herstellung zugrundeliegenden Gedanken, Funktionsprinzipien und schematische Beispiele sind in den Figuren skizziert. Es zeigen:
Fig. 1: einen Querschnitt durch ein elektrisches Bauele¬ ment, Fig. 2: einen Querschnitt durch ein Bauelement mit weiterer
Abkapselung,
Fig. 3: einen Querschnitt durch ein Bauelement mit einer
Bump-Kugel auf der Kontaktfläche,
Fig. 4: einen ersten Zwischenschritt bei der Herstellung eines Bauelements,
Fig. 5: einen zweiten Zwischenschritt,
Fig. 6: einen dritten Zwischenschritt,
Fig. 7: einen vierten Zwischenschritt, Fig. 8: ein erstes Zwischenergebnis bei der Herstellung ei¬ nes komplexen elektrischen Bauelements,
Fig. 9: einen weiteren Zwischenschritt, Fig. 10: einen weiteren Zwischenschritt nach einem Erhitzen,
Fig. 11: einen Querschnitt durch eine einfache Ausführungs¬ form des Bauelements, Fig. 12: einen Querschnitt durch eine alternative Ausfüh¬ rungsform, Fig. 13: einen Querschnitt durch ein Bauelement mit dünner
Lot-Stopp-Schicht und einer Mold-Masse, die die Zwischenräume zwischen der elektrischen Komponente und dem Träger füllt.
Figur 1 zeigt einen Querschnitt durch eine einfache Ausfüh¬ rungsform des elektrischen Bauelements EB . Das elektrische Bauelement EB hat einen Träger TR, auf dem eine metallisierte Kontaktfläche MK strukturiert ist. Die metallisierte Kontakt¬ fläche MK ist dazu vorgesehen, über eine Bump-Verbindung mit einer elektrischen Komponente verschaltet zu werden. Auf der Oberseite 0 des Trägers TR ist eine Lot-Stopp-Schicht LSS an¬ geordnet, die diejenigen Bereiche der Oberseite des Trägers TR bedeckt, die nicht direkt mit Lot-Material in Berührung kommen sollen.
Die metallisierte Kontaktfläche kann dabei eine so genannter Under-Bump-Metallization UBM sein und eine gut benetzbare Oberfläche aufweisen. Figur 2 zeigt einen Querschnitt durch eine Form eines
elektrischen Bauelements mit relativ dicker Lot-Stopp-Schicht LSS. Die Lot-Stopp-Schicht LSS schützt empfindliche Bereiche auf der Oberseite des Trägers TR zuverlässig vor Benetzung mit Lot, falls die Oberseite des Trägers TR hinreichend flach ist. Wenn das Bauelement durch eine Mold-Masse MM verkapselt werden soll, stellt eine dicke Lot-Stopp-Schicht LSS aller¬ dings ein Hindernis dar, dass das Auffüllen des Zwischenraums Z zwischen der Unterseite der elektrischen Komponente EK, die über Bump-Verbindungen BU mit dem Träger TR verbunden und verschaltet ist, und dem Träger TR füllt.
Figur 3 zeigt einen Querschnitt durch ein elektrisches Bau- element, bei dem sich eine Bump-Kugel BU bereits auf der Kon¬ taktfläche MK gebildet hat. Aufgrund der Oberflächenspannung des Lots formt sich ein kugelähnliches Gebilde beim Durchlau¬ fen eines Reflow-Prozesses . Gegenüber der Höhe der Bump-Kugel bzw. der späteren Bump-Verbindung zu einer elektrischen Kom- ponente ist die Dicke der Lot-Stopp-Schicht LSS sehr gering.
Auf der Oberfläche des Trägers ist ein Material mit lötbarer Oberfläche LO, z. B. eine Signalleitung SL, das Nickel, Kup¬ fer, Gold oder Silber umfassen kann, angeordnet. Ohne Lot- Stopp-Schicht LSS besteht die Gefahr, dass das Material der Bump-Kugel BU sich nicht auf der Kontaktfläche MK sammelt, sondern den Signalleiter angreift und gegebenenfalls den Sig¬ nalleiter und ein weiteres Schaltungselement an der Oberseite des Trägers kurzschließt.
Figur 4 zeigt einen Querschnitt durch ein erstes Zwischenpro¬ dukt bei der Herstellung des elektrischen Bauelements. Auf dem Träger TR sind die Kontaktfläche MK und der Signalleiter SL als Beispiel für zu schützende Elemente an der Oberseite des Trägers TR angeordnet.
Figur 5 zeigt einen Querschnitt durch einen weiteren Zwischenschritt, bei dem die gesamte Oberfläche, inklusive der zu schützenden Bereiche und der später vom Lot zu benetzenden Bereiche durch einen Fotolack FL bedeckt sind.
Figur 6 zeigt einen Querschnitt durch einen weiteren Zwischenschritt, bei dem der Fotolack FL so strukturiert wurde, dass lediglich die Bereiche MK, die später frei vom Material der Lot-Stopp-Schicht bleiben sollen, vom Material des Foto¬ lacks FL bedeckt bleiben. Dazu ist es möglich, den Fotolack selektiv zu belichten und zu entwickeln.
Figur 7 zeigt das Ergebnis eines weiteren Zwischenschritts, bei dem die gesamte Oberseite des bisherigen elektrischen Bauelements durch das Material der späteren Lot-Stopp-Schicht LSS bedeckt wird. Die empfindlichen Bereiche sind direkt durch das Material der Lot-Stopp-Schicht LSS bedeckt. Dort, wo später Lot angeordnet werden soll, befindet sich der ver¬ bleibende Rest des Fotolacks FL zwischen dem Material der Lot-Stopp-Schicht LSS und der Kontaktfläche.
Entsprechend zeigt Figur 8 das Ergebnis eines weiteren Ver¬ fahrensschritts, bei dem die verbleibenden Reste des Foto¬ lacks FL zusammen mit den darauf abgeschiedenen Segmenten des Materials der Lot-Stopp-Schicht LSS entfernt wurden, sodass die zu benetzende Oberfläche ohne Bedeckung durch die Lot- Stopp-Schicht freiliegt.
Figur 9 zeigt das Ergebnis eines weiteren Schritts, nämlich des Auftragens einer Lotpaste LP auf Bereiche, die im Wesent¬ lichen den Bereichen der Kontaktflächen MK entsprechen. Aufgrund der präzise definierbaren Ränder der Lot-Stopp-Schicht LSS braucht die laterale Positionierungsgenauigkeit beim Auf¬ bringen der Lotpaste LP nicht allzu hoch zu sein, solange ein wesentlicher Bereich der Kontaktfläche MK von der Lotpaste LP bedeckt ist. Figur 10 zeigt das Ergebnis eines weiteren Zwischenschritts bei der Herstellung des elektrischen Bauelements, bei dem sich das Material der Lotpaste LP nach einem Erhitzen zu einer Kugel an der Stelle der Kontaktfläche MK konzentriert hat .
Figur 11 zeigt einen Querschnitt durch ein elektrisches Bau¬ element, bei dem die Kontaktfläche MK an der Unterseite der elektrischen Komponente EK und die Kontaktfläche MK an der Oberseite des Trägers TR über eine Bump-Verbindung, die aus der Bump-Kugel der Figur 10 hervorgegangen ist, verbunden sind .
Figur 12 zeigt einen Querschnitt durch eine weitere Ausfüh- rungsform, bei der die elektrische Komponente EK und der Trä¬ ger TR über eine Vielzahl von Bump-Verbindungen BU verschaltet und verbunden sind. Zusätzlich zur Lot-Stopp-Schicht LSS an der Oberseite des Trägers TR kann eine - vorzugsweise ebenso dünne - Lot-Stopp-Schicht LSS an der Unterseite der elektrischen Komponente EK angeordnet sein.
Figur 13 zeigt schließlich einen Querschnitt durch ein ver- kapseltes elektrisches Bauelement, bei dem eine Mold-Masse MM die elektrische Komponente EK an der Oberseite des Trägers TR einhüllt und die Zwischenräume Z zwischen der elektrischen Komponente EK und dem Träger TR füllt. Bezugs zeichenliste
BU: Bump-Verbindung
EB: elektrisches Bauelement
EK: elektrische Komponente
FL: Fotolack
KF: Kontaktfläche
LO: lötbare Oberfläche
LP: Lotpaste
LSS : Lot-Stopp-Schicht
MK: metallisierte Kontaktfläche
MM: Mold-Masse
0: Oberseite des Trägers
SL: Signalleitung
TR: Träger
UBM: Under-Bump-Metallization
Z : Zwischenraum

Claims

Patentansprüche
1. Elektrisches Bauelement (EB) , umfassend
- einen Träger (TR) mit einer Oberseite (0) ,
- eine metallisierte Kontaktfläche (MK) auf der Oberseite (0) ,
- eine Lot-Stopp-Schicht (LSS) , die einen Teil der Oberseite (0) aber nicht die Kontaktfläche (MF) bedeckt,
wobei
- die Lot-Stopp-Schicht (LSS) eine Dicke von 200 nm oder weniger hat.
2. Bauelement nach dem vorherigen Anspruch, wobei die Lot- Stopp-Schicht (LSS) eine Dicke zwischen 30 nm und 80 nm hat.
3. Bauelement nach dem vorherigen Anspruch, ferner umfassend eine Bump-Kugel (BU) auf der metallisierten Kontaktfläche (MK) .
4. Bauelement nach einem der vorherigen Ansprüche, ferner umfassend eine elektrische Komponente (EK) mit einer
Kontaktfläche (KF) an der Unterseite und eine Bump-Verbindung (BU) , die die beiden Kontaktflächen (MK, KF) verbindet.
5. Bauelement nach dem vorherigen Anspruch, ferner umfassend eine Mold-Masse (MM) , die zumindest Teile der Oberseite des Trägers (TR) und die elektrische Komponente (EK) bedeckt.
6. Bauelement nach dem vorherigen Anspruch, wobei die Mold- Masse (MM) auch den Zwischenraum (Z) zwischen der
elektrischen Komponente (EK) und dem Träger (TR) füllt.
7. Bauelement nach einem der vorherigen Ansprüche, ferner umfassend
- eine erste, mit der Kontaktfläche (MK) verschaltete
Signalleitung (SL) an der Oberseite (0) des Trägers (TR) , - eine zweite Signalleitung (SL) an der Oberseite (0) des Trägers (TR) , wobei
- beide Signalleitungen (SL) zumindest teilweise von der Lot- Stopp-Schicht (LSS) bedeckt sind und
- der elektrische Widerstand zwischen den beiden
Signalleitungen (SL) 100 ΜΩ oder mehr beträgt.
8. Bauelement nach einem der vorherigen Ansprüche, wobei die Lot-Stopp-Schicht (LSS) Silizium als Hauptbestandteil umfasst oder aus Silizium besteht.
9. Bauelement nach einem der vorherigen Ansprüche, wobei auf der Oberseite (0) des Trägers (TR) Bauelementstrukturen angeordnet sind, die Höhen von 40 μιη oder mehr aufweisen.
10. Verfahren zur Herstellung eines elektrischen Bauelements (EB) , umfassend die Schritte
- Bereitstellen eines Trägers (TR) mit einer Oberseite (0) und einer metallisierten Kontaktfläche (MK) auf der Oberseite (0) ,
- Anordnen einer Lackschicht (FL) auf der Oberseite (0) und strukturieren der Lackschicht (FL) so, dass Material der Lackschicht (FL) auf der Kontaktfläche (MK) verbleibt und Bereiche der Oberfläche (0) ohne Kontaktfläche (MK) frei vom Material der Lackschicht (FL) sind,
- Abscheiden einer Lot-Stopp-Schicht (LSS) auf die Oberseite (0) des Trägers (TR) , - Entfernen des restlichen Materials der Lackschicht (FL) zusammen mit dem Material der Lot-Stopp-Schicht (LSS) über der Kontaktfläche (MK) .
11. Verfahren nach dem vorherigen Anspruch, wobei die Lot- Stopp-Schicht (LSS) eine Dicke erhält, die 200 nm oder weniger beträgt.
12. Verfahren nach dem vorherigen Anspruch, wobei die LotStopp-Schicht (LSS) eine Dicke erhält, die zwischen 20 nm und
80 nm liegt.
13. Verfahren nach einem der drei vorherigen Ansprüche, wobei die Lot-Stopp-Schicht (LSS) Silizium als Hauptbestandteil umfasst oder aus Silizium besteht.
14. Verfahren nach einem der vier vorherigen Ansprüche, wobei das elektrische Bauelement (EB) eine weitere lötbare
Metalloberfläche (LO) auf der Oberseite hat und die Lot- Stopp-Schicht (LSS) direkt auf die weitere lötbare
Metalloberfläche (LO) abgeschieden wird.
15. Verfahren nach einem der fünf vorherigen Ansprüche, wobei die Lot-Stopp-Schicht (LSS) mittels PVD oder CVD aufgebracht wird.
16. Verfahren nach einem der fünf vorherigen Ansprüche, ferner umfassend die Schritte
- Anordnen von Lotpaste (LP) zumindest auf die Kontaktfläche (MK) ,
- Anordnen einer elektrischen Komponente (EK) mit einer
Kontaktfläche (MK, KF) an seiner Unterseite auf der Oberseite (0) des Trägers (TR) , - Reflow-Löten des Bauelements (EB) und verbinden der beiden Kontaktflächen (MK, KF) mittels einer Bump-Verbindung (BU) .
17. Verfahren nach dem vorherigen Anspruch, ferner umfassend den Schritt
- Einhüllen der elektrischen Komponente (EK) mit einer Mold- Masse (MM) ,
wobei
- die Mold-Masse (MM) auch den Bereich zwischen der
Komponente (EK) und dem Träger (TR) füllt.
EP16762778.5A 2015-11-27 2016-09-06 Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung Withdrawn EP3381052A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015120647.1A DE102015120647B4 (de) 2015-11-27 2015-11-27 Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
PCT/EP2016/070973 WO2017088998A1 (de) 2015-11-27 2016-09-06 Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
EP3381052A1 true EP3381052A1 (de) 2018-10-03

Family

ID=56883787

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16762778.5A Withdrawn EP3381052A1 (de) 2015-11-27 2016-09-06 Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Country Status (8)

Country Link
US (1) US20180331062A1 (de)
EP (1) EP3381052A1 (de)
JP (1) JP2018536994A (de)
KR (1) KR20180088798A (de)
CN (1) CN108369935A (de)
BR (1) BR112018010666A8 (de)
DE (1) DE102015120647B4 (de)
WO (1) WO2017088998A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI130166B (en) 2019-03-08 2023-03-23 Picosun Oy ANTI-SOLDER COATING
DE102023116055A1 (de) * 2023-06-20 2024-12-24 Ams-Osram International Gmbh Anschlussträger, verfahren zur herstellung einer lotverbindung und bauelement

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218644A (ja) * 1990-01-24 1991-09-26 Sharp Corp 回路基板の接続構造
US5620131A (en) * 1995-06-15 1997-04-15 Lucent Technologies Inc. Method of solder bonding
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US20050173803A1 (en) * 2002-09-20 2005-08-11 Victor Lu Interlayer adhesion promoter for low k materials
KR20050087840A (ko) * 2002-12-20 2005-08-31 에이저 시스템즈 인크 구리 상호 접속 구조체로의 본딩 구조체 및 방법
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
US7294451B2 (en) * 2003-11-18 2007-11-13 Texas Instruments Incorporated Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board
US7132303B2 (en) * 2003-12-18 2006-11-07 Freescale Semiconductor, Inc. Stacked semiconductor device assembly and method for forming
KR100626617B1 (ko) * 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
JP4795112B2 (ja) * 2006-05-17 2011-10-19 株式会社フジクラ 接合基材の製造方法
JP5031403B2 (ja) * 2007-03-01 2012-09-19 京セラケミカル株式会社 封止用エポキシ樹脂組成物、樹脂封止型半導体装置及びその製造方法
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
US9524945B2 (en) * 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8922004B2 (en) * 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
KR101307436B1 (ko) * 2011-11-10 2013-09-12 (주)유우일렉트로닉스 Ｍｅｍｓ 센서 패키징 및 그 방법
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
GB2520952A (en) * 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
CN104637967A (zh) * 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
US9859234B2 (en) * 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
-: "S-Bond 220M Developed for Silicon/Silicate Joining", 10 October 2011 (2011-10-10), XP055814530, Retrieved from the Internet <URL:https://www.s-bond.com/blog/2011/10/10/silicon-silicate-joining-s-bond-220m/> [retrieved on 20210616] *

Also Published As

Publication number Publication date
JP2018536994A (ja) 2018-12-13
DE102015120647A1 (de) 2017-06-01
DE102015120647B4 (de) 2017-12-28
CN108369935A (zh) 2018-08-03
BR112018010666A8 (pt) 2019-02-26
BR112018010666A2 (pt) 2018-11-13
KR20180088798A (ko) 2018-08-07
WO2017088998A1 (de) 2017-06-01
US20180331062A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
DE102015100129B4 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO1997023904A1 (de) Verfahren zur herstellung von für eine flip- chip-montage geeigneten kontakten von elektrischen bauelementen
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10144467B4 (de) Elektronisches Sensorbauteil und Verfahren zu seiner Herstellung
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
WO2011003732A1 (de) Elektronisches bauteil
EP3381052A1 (de) Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
WO2023117362A1 (de) Smd-bauteil mit abgeschrägten kanten
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180621

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20230401