EP1958250A1 - Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite - Google Patents

Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite

Info

Publication number
EP1958250A1
EP1958250A1 EP06830490A EP06830490A EP1958250A1 EP 1958250 A1 EP1958250 A1 EP 1958250A1 EP 06830490 A EP06830490 A EP 06830490A EP 06830490 A EP06830490 A EP 06830490A EP 1958250 A1 EP1958250 A1 EP 1958250A1
Authority
EP
European Patent Office
Prior art keywords
isolation
isolation trench
area
trench structure
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06830490A
Other languages
English (en)
French (fr)
Inventor
Ralf Lerner
Uwe Eckholdt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Publication of EP1958250A1 publication Critical patent/EP1958250A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Definitions

  • the present invention relates to semiconductor device arrangements that are based on a
  • Substrate such as a silicon wafer and in particular on an SOI wafer, are produced, with semiconductor regions passing through in a semiconductor layer
  • Isolation trenches can be defined. Isolation trenches in SOI silicon wafers are used to integrated in
  • Circuits such as smart power circuits, different
  • Isolate components e.g. transistors
  • the isolation trench can e.g. encircle the device to be isolated or the area to be isolated, as described e.g. in US-A 5,734,192 or also in US-A 6,394,638. Furthermore, in
  • Components are separated by a network of isolation trenches, which, as shown in Fig. 1 a, to intersection points (there Fig.1a) and T-shaped
  • FIG. 1 a and 1 b show a plan view of an active silicon layer in which an isolation trench A is formed with a width or width 14, so that the isolation trench A on both sides through an area of the active silicon layer 12, 12 'the disc is limited.
  • a diagonal width 16 of the isolation trenches A is created at the crossing or junction points. The diagonal width 16 am
  • the crossing point is considerably larger than the width 14 of the individual straight trench A.
  • the width 16 is approximately 1.4 times the width 14.
  • US Pat. No. 6,524,928, the structure of an isolation trench A is described by way of example.
  • FIG. 2 contained here schematically shows a sectional view of the
  • the starting material is the SOI wafer consisting of a carrier wafer, the substrate 20, the active silicon layer 13 and a buried oxide 22, which isolates the carrier wafer 20 from the silicon layer 13 used for active components.
  • Insulation layer 24 e.g. a dielectric such as silicon dioxide.
  • the isolation trench is filled with a backfill material 26, for example polysilicon, filled and leveled.
  • a backfill material 26 for example polysilicon
  • the filling layer 26 is deposited to fill the isolation trench, for example through chemical or physical deposition processes (CVD or PVD processes).
  • Trench sides are covered here, theoretically a layer thickness of at least half of the width 14 is necessary in order to fill the straight isolation trench without crossing points. However, this is not sufficient for a complete backfilling of the entire isolation trench system, because for the complete backfilling also the crossing area and thus the width 16 must be taken into account.
  • the layer thickness required for this is therefore at least half of the width 16 and is thus significantly greater than the layer thickness that would be necessary to fill the trench width 14.
  • Layer thickness means longer process times and a larger error rate and therefore higher process costs.
  • US-A 5,072,266 describes a power MOSFET, wherein the dielectric strength of the gate is increased by enclosing the gate by means of an isolation trench which is provided as a polygon, for example as a hexagon.
  • an isolation trench which is provided as a polygon, for example as a hexagon.
  • the object of the invention is an isolation trench structure
  • the local reduction in the width of the isolation trenches at the crossing and / or junction points can be reduced to the corresponding process and
  • the isolation trench structure includes
  • Isolation trenches that form an intersection area and / or a junction area and define areas made of semiconductor material that are electrically insulated from one another by the isolation trenches. There is a distance between two semiconductor regions, which are separated by the isolation trenches, in the intersection area and / or
  • junction area and / or junction area, i.e. the trench width leads to the advantages described above.
  • the gap width to be filled during the filling process is locally reduced by providing protrusions of the semiconductor material within the intersection and / or junction area, while in other embodiments a central island made of semiconductor material is retained in this area during the structuring.
  • Insulation strength and etching behavior can be met, but the backfill reliably with a shorter process time.
  • a center island made of semiconductor material should be understood in such a way that in the corresponding layout in the intersection and / or
  • the structuring process i.e. when forming an etching mask and during the actual etching process, lead to the fact that material of the initial semiconductor layer remains locally in the intersection and / or junction area during etching, which is at
  • center island is also intended to describe the component structure after the backfilling process, in which corresponding gaps or trench sections are filled with a suitable backfill material, so that the center island represents a semiconductor material that is laterally planar after a leveling step
  • the semiconductor layer is provided as a material layer on a buried insulating layer, so that an SO I architecture results, the isolation trenches being able to extend at least as far as the buried insulating layer. This allows those defined by the isolation trenches
  • Electrodes that can occur for power applications can also be in the range of approximately 50V and significantly more, approximately 100V to 600V and higher
  • the center island is also galvanically isolated from the remaining semiconductor areas and thus forms a potential-free, i.e. not from the surrounding areas to be isolated
  • an isolation trench structure is at least in the
  • Crossing area of isolation trenches provided by semiconductor component arrangements areas with different potential during operation are electrically insulated from one another by the isolation trenches.
  • a central island made of the same material as the areas is provided, which is designed in shape, size and location in such a way that the size of the intersection area is reduced so that a transition from a reduced in width compared to the isolation trench width on the other hand
  • the effective gap width in the center of the intersection is thus significantly reduced, so that the advantages described above arise during the filling process.
  • the central island has a square shape and has a 45 ° rotation with respect to its straight edges
  • Structure of the trench layout furthermore possible sharp-edged areas of the semiconductor areas meet a straight opposite flank of the semiconductor island, so that the structuring process and the filling process run reliably.
  • a central island is also in one
  • isolation trenches Provided opening area of isolation trenches, so that any structure of the isolation trenches can be realized as a network, while the advantages of the improved filling properties are retained.
  • a junction with a reduced gap width is provided, which is indicated by suitably designed
  • the various structuring measures can be combined to improve the backfill behavior, so that a large variety in the adaptation of the properties of the corresponding crossing and / or
  • junction areas exist, for example with regard to insulation behavior, etching behavior or backfilling behavior.
  • the concept according to the invention can also be used
  • Corner areas of isolation trenches can be used without a junction or crossing.
  • 1 a shows a top view of a conventional isolation trench structure
  • FIG. 2 shows a cross section of an isolation trench which, in an SOI arrangement, extends to a buried insulating layer
  • Fig. 3 shows the top view of a 90 ° crossing of isolation trenches in a schematic
  • 3a shows the top view of a junction with a central island
  • FIG. 4 shows a further variant as in FIG. 3, but without a central island, but with isolation trenches narrowing in the intersection area,
  • Fig. 5 is a 90 ° corner of an isolation trench with a constriction. Illustrative embodiments are described with reference to the drawings, wherein it should be noted that the figures are both a schematic representation of actual semiconductor component arrangements and also suitable
  • FIG. 3 shows a section of a component arrangement 150 or a layout thereof.
  • the isolation trenches 10, 10 ′ define the regions 12 made of semiconductor material, which in one embodiment is a silicon material, wherein other materials can also be used if this is necessary due to the desired component properties.
  • the isolation trenches 10 ' ach separate two areas 12, 12', so that a gap is formed between the separate semiconductor areas, which must subsequently be filled again with a suitable filling material, as has already been described above.
  • four rectilinear sections 10 ′ with a trench width 14 form an intersection area 100.
  • a reduction in the isolation trench widening, i.e. the effective gap width in the crossover point or crossover area 100 can be achieved by, as shown, a center island 18 in the center of the crossover area 100
  • the width of the isolation trenches to be filled i.e. the effective gap width is reduced to the width 30 and correspondingly thinner (vertical) layers can be used to fill in the trenches 10 ′, which are the desired ones outside the crossing region 100
  • Design width 14 have to be used.
  • the largest gap width 34a of the isolation trenches to be filled in the intersection area 100 is reduced and approximately reaches the value of the distance 30 between the corner of one of the areas 12 and the edge (the flank) of the center island 18.
  • the diagonal gap width or width to be filled in the crossing point or crossing region 100 is reduced by the arrangement of the center island 18 in one embodiment in such a way that the sum of the diagonal distances 34a and 34b approximately the value of the isolation trench width 14 outside of the intersection area 100 corresponds.
  • the center island 18 is not designed to be of any size in order to minimize or avoid influences on the etching rate during the trench etching and the generation of the trench insulation layer.
  • the edge length 32 of the center island 18 By means of a corresponding design of the edge length 32 of the center island 18 it can be achieved that the remaining maximum width 34a or 34b to be filled corresponds approximately to half the width 14 of the straight isolation trench 10 '.
  • the entire structure 10 of the isolation trenches 10 ′ can be filled without gaps with a minimal thickness of the deposited filling layer. Minimal thickness means again minimal process time, reduced elastic tensions and also minimal
  • FIG. 3a schematically shows a junction area 100 'of trenches 10', in which a central island 18 'is provided such that a reduction in the effective gap width in the area 100' is also achieved.
  • Regions 12 and 12 ' may have potential differences of several hundred volts and above. The voltage is present at the trench 10 'as a potential difference.
  • an SOI isolation trench structure is provided in the intersection and junction area 100, 100 ′ of isolation trenches 10 ′ (layout) with a width 14 for and / or in semiconductor component arrangements 150. Areas 12 with different potentials are electrically insulated from one another by the isolation trenches 10 ', the center of the intersection or junction 100, 100'
  • Isolation trenches 10 'a central island 18 or 18' made of the same material as in
  • Areas 12 are provided unprocessed on the surface, the shape, size and position of which is such that the size of the intersection or junction area is reduced in such a way that a width is greater than the isolation trench width
  • FIG. 4 shows an exemplary embodiment of the semiconductor component 150 for smaller electrical voltages, for example in the range from approximately 100V to 200V, or below.
  • the section shown can represent a larger area with smaller potential differences, so that the neighboring areas 12 allow at least locally small isolation distances, in other areas the conditions described with reference to FIGS. 3, 3a prevail and thus also appropriately designed isolation trenches with the central islands 18, 18 'can be provided, or generally smaller operating voltages are provided in the entire component 150.
  • the isolation trench 14 is reduced in width, at least in the center of the crossing area 100 or at the actual crossing point. There are substrate protrusions 36, which the width 14 of the
  • FIG. 4a shows an opening area 100 "of the component 150, the effective gap width to be filled being reduced to 40 ', in the region of the projection 36".
  • the effective gap width 40' can reach approximately half the trench width 14 'outside the opening area 100 ".
  • Semiconductor component arrangements 150 are provided which electrically isolate regions 12 with different potentials from one another by means of the isolation trenches 10, the widths 14 of the isolation trenches 10 in the crossing or
  • FIG. 5 shows a corner region 110 of the component 150, in which the effective gap width is reduced by a material protrusion 36 'compared to a conventional corner, which is shown in broken lines. As shown, a flattening of the outer edge results in a smaller gap width 50, so that the filling behavior can be improved very efficiently.
  • the examples of the invention thus provide a trench isolation structure or a layout therefor in order to efficiently compare the backfill behavior and the thermal
  • Intersection and / or junction areas set the backfill conditions so that seamless backfilling is possible with reduced process time.
  • Trench properties is achieved (trenches and crossings and mouths in a given topology as a "structure"). So in corresponding crossings or
  • 34a, 34b widest width between the corner of the active silicon layer 12 and the

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Die Erfindung betrifft Isolationsgräben (Trenches) mit hohem Aspektverhältnis für trenchisolierte Smart Power Technologien in Silicon On Insulator (SOI) Siliziumscheiben. Durch die besondere geometrische Gestaltung (Layout) der Kreuzungs- und Einmündungen (100,100') von Isolationsgräben (10,10') wird die Fehlerquote reduziert und der Fertigungsprozess vereinfacht.

Description

Isolationsgrabenkreuzungsstruktur
mit reduzierter Spaltweite
Die vorliegende Erfindung betrifft Halbleiterbauelementanordnungen, die auf einem
Substrat, etwa einer Siliziumscheibe und insbesondere auf einer SOI-Scheibe, hergestellt werden, wobei in einer Halbleiterschicht Halbleitergebiete durch
Isolationsgräben definiert werden. Isolationsgräben in SOI-Siliziumscheiben werden verwendet, um in integrierten
Schaltkreisen, beispielsweise Smart Power-Schaltkreisen, unterschiedliche
Bauelemente (z.B. Transistoren) oder ganze Gebiete mit unterschiedlichem Potential voneinander zu isolieren. Der Isolationsgraben kann dabei z.B. das zu isolierende Bauelement oder das zu isolierende Gebiet ringförmig umschließen, wie dies beschrieben ist z.B. in US-A 5,734,192 oder auch in US-A 6,394,638. Weiterhin ist in
US-A 5,283,461 eine Grabenstruktur angegeben, bei der die zu isolierenden
Bauelemente durch ein Netz von Isolationsgräben getrennt sind, wobei es, wie in Fig. 1 a gezeigt ist, zu Kreuzungspunkten (dort Fig.1a) und T-förmigen
Zusammentreffen, d.h. Einmündungen (Fig.1 b) der Isolationsgräben kommt.
In Fig. 1a und Fig. 1 b ist eine Draufsicht auf eine aktive Siliziumschicht gezeigt, in der ein Isolationsgraben A mit einer Weite bzw. Breite 14 ausgebildet ist, so dass der Isolationsgraben A auf beiden Seiten durch ein Gebiet der aktiven Siliziumschicht 12, 12' der Scheibe begrenzt ist. An den Kreuzungs- oder Einmündungsstellen entsteht eine diagonale Weite 16 der Isolationsgräben A. Die diagonale Weite 16 am
Kreuzungspunkt ist dabei wesentlich größer als die Weite 14 des einzelnen gerade verlaufenden Isolationsgrabens A. In dem dargestellten Beispiel beträgt die Weite 16 etwa das 1 ,4 fache der Weite 14. In US-A 6,524,928 ist beispielhaft der Aufbau eines Isolationsgrabens A beschrieben.
Die hier enthaltene Figur 2 zeigt dazu schematisch eine Schnittansicht des
Isolationsgrabens in einem SOI-Substrat, wie er auch für die Erfindung genutzt werden kann. Ausgangsmaterial ist die SOI- Scheibe bestehend aus einer Trägerscheibe, dem Substrat 20, der aktiven Siliziumschicht 13 und einem vergrabenen Oxid 22, das die Trägerscheibe 20 von der für aktive Bauelemente genutzten Siliziumschicht 13 isoliert.
Auf die Seitenwände des geätzten Isolationsgrabens A wird zunächst eine
Isolationsschicht 24, z.B. ein Dielektrikum wie Siliziumdioxid, aufgebracht.
Anschließend wird der Isolationsgraben mit einem Verfüllmaterial 26, z.B. Polysilizium, verfüllt und eingeebnet. Der Graben A trennt die beiden Gebiete 12, 12', die aus der aktiven Siliziumschicht 13 entstanden sind.
Die Abscheidung der Verfüllschicht 26 zur Auffüllung des Isolationsgrabens erfolgt z.B. durch chemisch oder physikalische Abscheideverfahren (CVD- oder PVD-Prozesse).
Da bei der Abscheidung der Verfüllschicht der Isolationsgraben von beiden
Grabenseiten her bedeckt wird, ist theoretisch eine Schichtdicke von mindestens der Hälfte der Weite 14 nötig, um den geraden Isolationsgraben ohne Kreuzungspunkte zu verfüllen. Für eine komplette Verfüllung des gesamten Isolationsgrabensystems reicht dies aber nicht aus, weil zur kompletten Verfüllung auch der Kreuzungsbereich und damit die Weite 16 berücksichtigt werden muss. Die dazu erforderliche Schichtdicke beträgt also mindestens die Hälfte der Weite 16 und ist damit wesentlich größer als die Schichtdicke, die zur Verfüllung der Grabenweite 14 nötig wäre. Eine größere
Schichtdicke bedeutet aber längere Prozesszeiten und eine größere Fehlerquote und damit auch höhere Prozesskosten.
US-A 5,072,266 beschreibt einen Leistungs-MOSFET, wobei die Spannungsfestigkeit des Gates erhöht wird, indem das Gate mittels eines Isoliergrabens, der als Polygon, etwa als Sechseck, vorgesehen ist, eingeschlossen wird. Hinsichtlich der Problematik für die effiziente Füllung der Isolationsgräben gibt dieses Dokument jedoch keinen
Hinweis.
Aufgabe der Erfindung ist es, eine Isolationsgrabenstruktur und eine
Gestaltungsform bzw. ein Layout anzugeben, die auch an Kreuzungs- und
Einmündungspunkten eine Auffüllung mit möglichst geringem Aufwand bei der
Abscheidung der Verfüllschicht für den Graben ermöglicht. Dazu wird erfindungsgemäß eine Gestaltungsform für die Isolationsgrabenstruktur in
Halbleiterbauelementen bereit gestellt, in der lokal in Bereichen einer Kreuzung oder einer Einmündung von Isolationsgräben eine Anpassung der entstehenden Breiten erfolgt, so dass bei der Abscheidung von Isoliermaterial und Verfüllmaterial die maximale Spaltgröße, d.h., der maximale Abstand von Halbleitermaterial, das nach dem Ätzprozess Ränder der Isolationsgrabenstruktur definiert, kleiner ist als in geradlinigen Abschnitten der Isolationsgräben außerhalb der Kreuzungs- und/oder Einmündungsbereichen (Anspruch 1 ). Auf diese Weise wird das Aspektverhältnis der Isolationsgrabenstruktur, d.h., das Verhältnis von Grabentiefe zu Grabenbreite, nur lokal an den Kreuzungs- und/oder Einmündungsbereichen erhöht, während im Wesentlichen das gewünschte Aspektverhältnis beibehalten wird. Somit kann eine effiziente Verfüllung der Isolationsgrabenstruktur erreicht werden, ohne dass die in konventionellen Techniken im Kreuzungs- und/oder Einmündungsbereich durch die größeren Spaltbreiten erforderlichen längeren Prozesszeiten notwendig sind.
Es wird eine Isolationsgrabenstruktur und damit eine Gestaltungsform mit minimal möglicher Weite vorgeschlagen, um bereits mit geringen Schichtdicken mit geringen Abscheidezeiten und geringer Fehlerquote bei reduzierten Kosten den Graben verfüllen zu können. Für einen stabilen Ätzprozess des Grabens wird zudem
außerhalb Kreuzungs- und/oder Einmündungsbereiche jedoch andererseits ein gewisses Aspektverhältnis und damit bei gegebener Dicke der aktiven Siliziumschicht eine minimale Weite des Grabens beibehalten.
Die lokale Reduzierung der Weite der Isolationsgräben an den Kreuzungs- und/oder Einmündungspunkten kann dabei durch auf die entsprechenden Prozess- und
Bauteilerfordernisse so angepasst werden, dass die Spaltabmessungen, d.h., die effektiven Grabenbreiten innerhalb der Bereiche mit reduzierten Abmessungen weiterhin die Anforderungen im Hinblick auf das Isolier-, Ätz- und Spaltenfüllverhalten erfüllen, dagegen die wesentlichen Abschnitte der Isolationsgräben (die geradlinigen Abschnitte außerhalb der Kreuzungs- und/oder Einmündungsbereiche) mit den größeren Breiten insgesamt zu einem sehr zuverlässigen Funktions- und
Strukturierungsverhalten bei gleichwohl kürzeren Prozesszeiten führen.
Gemäß einem Aspekt (Anspruch 1 ) wird eine Isolationsgrabenstruktur in einer
Halbleiterbauelemente-Anordnung bereitgestellt. Die Isolationsgrabenstruktur umfasst
Isolationsgräben, die einen Kreuzungsbereich und/oder einen Einmündungsbereich bilden und Gebiete aus Halbleitermaterial definieren, die durch die Isolationsgräben gegeneinander elektrisch isoliert sind. Dabei ist ein Abstand zweier Halbleitergebiete, die durch die Isolationsgräben getrennt sind, im Kreuzungsbereich und/oder
Einmündungsbereich reduziert.
Eine Reduzierung des Abstands zweier durch einen Graben getrennter
Halbleitergebiete innerhalb des Kreuzungsbereichs und/oder Einmündungsbereichs im Vergleich zu dem Abstand zweier getrennter Halbleitergebiete außerhalb des
Kreuzungsbereichs und/oder Einmündungsbereichs, d.h. die Grabenbreite führt zu den zuvor beschriebenen Vorteilen.
Dabei gelingt die lokale Reduzierung der beim Verfüllvorgang zu füllenden Spaltbreite in einer Ausführungsform durch Vorsehen von Überständen des Halbleitermaterials innerhalb des Kreuzungs- und/oder Einmündungsbereichs, während in anderen Ausführungsformen eine Mitteninsel aus Halbleitermaterial in diesem Bereich bei der Strukturierung beibehalten wird. Somit werden im Gegensatz zu konventionellen Layoutmustern erfindungsgemäß die Kreuzungsbereiche und/oder die
Einmündungsbereiche so gestaltet, dass zwar einerseits minimale Anforderungen im
Hinblick auf Isolierfestigkeit und Ätzverhalten erfüllt werden, aber die Verfüllung zuverlässig mit einer geringeren Prozesszeit gelingt.
In diesem Zusammenhang soll eine Mitteninsel aus Halbleitermaterial so verstanden werden, dass in dem entsprechenden Layout im Kreuzungs- und/oder
Einmündungsbereich Vorkehrungen getroffen sind, die beim eigentlichen
Strukturierungsvorgang, d.h., beim Bilden einer Ätzmaske sowie beim eigentlichen Ätzvorgang, dazu führen, dass beim Ätzen Material der anfänglichen Halbleiterschicht lokal in dem Kreuzungs- und/oder Einmündungsbereich stehen bleibt, das bei
Draufsicht auf die Halbleiterschicht an allen Seitenflächen durch einen Spalt bzw.
Graben umgeben ist. Dabei soll ebenso wie der Begriff Isolationsgraben auch der Begriff der Mitteninsel die Bauelementestruktur nach dem Verfüllvorgang beschreiben, in welchem entsprechende Spalte oder Grabenabschnitte mit einem geeigneten Verfüllmaterial aufgefüllt werden, so dass die Mitteninsel ein Halbleitermaterial repräsentiert, das in der Draufsicht nach einem Einebnungsschritt lateral von
Verfüllmaterial umschlossen ist.
In einigen Ausführungsformen ist die Halbleiterschicht als eine Materialschicht auf einer vergrabenen Isolierschicht vorgesehen, so dass sich eine SO I -Architektur ergibt, wobei die Isolationsgräben sich zumindest bis zu der vergrabenen Isolierschicht erstrecken können. Dadurch können die durch die Isolationsgräben definierten
Halbleitergebiete voneinander vollständig elektrisch isoliert werden, so dass sich im Betrieb sehr unterschiedliche Potentiale einstellen lassen. Beispielsweise können Spannungen, wie sie für Leistungsanwendungen auftreten können, etwa im Bereich von ca. 50V und deutlich mehr, etwa 100V bis 600V und höher, mit
Kleinsignalspannungen zuverlässig in durch die entsprechenden Isolationsgräben getrennten Halbleitergebieten verarbeitet werden. In dieser Konfiguration ist auch die Mitteninsel galvanisch von den restlichen Halbleitergebieten getrennt und bildet somit eine potentialfreie, d.h. nicht von den umliegenden, zu isolierenden Gebieten
kontaktierte "Insel".
In einem weiteren Aspekt wird eine Isolationsgrabenstruktur zumindest im
Kreuzungsbereich von Isolationsgräben von Halbleiterbauelemente-Anordnungen bereitgestellt, wobei Gebiete mit während dem Betrieb unterschiedlichem Potential gegeneinander durch die Isolationsgräben elektrisch isoliert sind. Es ist im Zentrum der Kreuzung der Isolationsgräben eine Mitteninsel aus gleichem Material wie die Gebiete vorgesehen, welche in Form, Größe und Lage so ausgebildet ist, dass die Größe der Kreuzungsfläche so reduziert ist, dass ein in der Breite gegenüber der Isolationsgrabenbreite verringerter Übergang von einem zum anderen
Isolationsgraben gegeben ist.
Somit wird die effektive Spaltbreite im Zentrum der Kreuzung deutlich verringert, so dass sich die zuvor beschriebenen Vorteile beim Verfüllungsvorgang ergeben.
In einer vorteilhaften Ausführungsform hat die Mitteninsel eine quadratische Form und weist bezüglich ihrer geraden Kanten eine 45°-Drehung gegenüber einer
Längsrichtung der Grabenflanken zumindest eines Isolationsgrabens auf. Damit ergibt sich insbesondere für 90° Kreuzungen eine einfache geometrische
Struktur des Grabenlayouts, wobei ferner mögliche scharfkantige Bereiche der Halbleitergebiete eine geradlinige gegenüber liegende Flanke der Halbleiterinsel antreffen, so dass der Strukturierungsvorgang und der Verfüllvorgang zuverlässig ablaufen.
In einer vorteilhaften Ausführungsform ist eine Mitteninsel auch in einem
Einmündungsbereich von Isolationsgräben vorgesehen, so dass eine beliebige Struktur der Isolationsgräben als eine Vernetzung verwirklicht werden kann, wobei die Vorteile der verbesserten Verfülleigenschaften beibehalten werden.
In ähnlicher weise wird in einigen Ausführungsformen eine Einmündung mit reduzierter Spaltbreite vorgesehen, was durch geeignet ausgebildete
Materialüberstände gelingt.
In einigen Ausführungsformen können die diversen Strukturierungsmaßnahmen zur Verbesserung der Verfüllverhaltens kombiniert werden, so dass eine große Vielfalt bei der Anpassung der Eigenschaften der entsprechenden Kreuzungs- und/oder
Einmündungsbereiche gegeben ist, beispielsweise im Hinblick auf Isolationsverhalten, Ätzverhalten oder Verfüllverhalten.
Auch kann in einigen Ausführungsformen das erfindungsgemäße Konzept auf
Eckenbereiche von Isolationsgräben ohne Einmündung oder Kreuzung angewendet werden.
Es liegt im Rahmen der erfindungsgemäßen Lösung, dass diese auch für Kreuzungen und Einmündungen mit von 90° abweichenden Winkeln angewendet werden kann.
Die Erfindung wird nun anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnung erläutert. In den folgenden Figuren sind gleiche oder ähnliche
Komponenten mit den gleichen Bezugszeichen benannt. Es zeigen Fig. 1 a in Draufsicht eine konventionelle Isolationsgrabenstruktur einer
Halbleiterbauelementanordnung bzw. eine entsprechende Layoutstruktur zur Herstellung einer Halbleiterbauelementanordnung mit einem
Kreuzungsbereich, Fig. 1 b in Draufsicht eine konventionelle Isolationsgrabenstruktur einer
Halbleiterbauelementanordnung bzw. eine entsprechende Layoutstruktur zur Herstellung einer Halbleiterbauelementanordnung mit einem
Einmündungsbereich, Fig. 2 einen Querschnitt eines Isolationsgrabens, der in einer SOI-Anordnung bis zu einer vergrabenen Isolierschicht reicht,
Fig. 3 die Draufsicht einer 90°-Kreuzung von Isolationsgräben in schematischer
Darstellung, wie sie einem Beispiel der Erfindung entspricht,
Fig. 3a die Draufsicht einer Einmündung mit einer Mitteninsel,
Fig. 4 eine weitere Variante wie in Fig. 3, jedoch ohne Mitteninsel, dafür mit sich im Kreuzungsbereich verengenden Isolationsgräben,
Fig. 4a eine Einmündung mit sich verengendem Isolationsgraben,
Fig. 5 eine 90° Ecke eines Isolationsgrabens mit einer Verengung. Mit Bezug zu den Zeichnungen werden anschauliche Ausführungsformen beschrieben, wobei zu beachten ist, dass die Figuren sowohl als eine schematische Darstellung von tatsächlichen Halbleiter-Bauelementeanordnungen als auch als geeignete
Layoutstrukturen zu deren Herstellung zu verstehen sind. Somit können bei
tatsächlichen Halbleiter-Bauelementeanordnungen prozessbedingte Abweichungen von der in den Figuren gezeigten Form und damit vom eigentlichen Layout auftreten.
Beispielsweise können die gezeigten Kanten und Ecken in eigentlichen Bauelementen etwas abgerundet sein. Figur 3 zeigt einen Ausschnitt einer Bauelementeanordnung 150 bzw. eines Layouts davon. Die Isolationsgräben 10, 10' definieren die Gebiete 12 aus Halbleitermaterial, das in einer Ausführungsform ein Siliziummaterial ist, wobei auch andere Materialien verwendet werden können, wenn dies durch die angestrebten Bauteileigenschaften erforderlich ist. Durch die Isolationsgräben 10' werden jeweils zwei Gebiete 12, 12' getrennt, so dass ein Spalt zwischen den getrennten Halbleitergebieten entsteht, der nachfolgend mit geeignetem Verfüllmaterial wieder aufzufüllen ist, wie dies bereits zuvor beschrieben ist. In der gezeigten Ausführungsform bilden vier geradlinige Abschnitte 10' mit einer Grabenbreite 14 einen Kreuzungsbereich 100.
Eine Verringerung der Isolationsgrabenaufweitung, d.h., der effektiven Spaltbreite im Kreuzungspunkt bzw. Kreuzungsbereich 100 kann erreicht werden, indem wie gezeigt, in der Mitte des Kreuzungsbereichs 100 eine Mitteninsel 18 bestehend aus
Halbleitermaterial entsprechend den Gebieten 12, etwa in Form eines
Siliziummaterials 13, mit einer Kantenlänge 32 stehen bleibt. Dadurch wird die aufzufüllende Weite der Isolationsgräben, d.h. die effektive Spaltbreite auf die Weite 30 reduziert und es können entsprechend dünnere (vertikale) Schichten zur Auffüllung der Gräben 10', die außerhalb des Kreuzungsbereichs 100 die gewünschte
Entwurfsbreite 14 aufweisen, verwendet werden.
In der gezeigten Ausführungsform wird durch eine um 45° gegenüber dem eigentlichen Grabenverlauf gedrehte Anordnung der Mitteninsel 18 die größte zu verfüllende Spaltbreite 34a der Isolationsgräben im Kreuzungsbereich 100 reduziert und erreicht annähernd den Wert des Abstands 30 zwischen der Ecke eines der Gebiete 12 und der Kante (der Flanke) der Mitteninsel 18. Die diagonale zu verfüllende Spaltbreite bzw. Weite im Kreuzungspunkt bzw. Kreuzungsbereich 100 wird durch die Anordnung der Mitteninsel 18 in einer Ausführungsform so reduziert, dass die Summe der diagonalen Abstände 34a und 34b annähernd dem Wert der Isolationsgrabenweite 14 außerhalb des Kreuzungsbereichs 100 entspricht. Dabei wird die Mitteninsel 18 jedoch nicht beliebig groß gestaltet, um Einflüsse auf die Ätzrate bei der Grabenätzung und die Erzeugung der Grabenisolationsschicht möglichst gering zu halten oder zu vermeiden.
Durch eine entsprechende Ausführung der Kantenlänge 32 der Mitteninsel 18 kann erreicht werden, dass die verbleibende maximal zu verfüllende Weite 34a oder 34b etwa der halben Weite 14 des geraden Isolationsgrabens 10' entspricht. Dadurch kann mit einer minimalen Dicke der abgeschiedenen Verfüllschicht die gesamte Struktur 10 der Isolationsgräben 10' lückenlos verfüllt werden. Minimale Dicke bedeutet wiederum minimale Prozesszeit, verringerte elastische Spannungen und auch minimale
Prozesskosten für den Verfüllschritt.
Figur 3a zeigt schematisch einen Einmündungsbereich 100' von Gräben 10', in welchem eine Mitteninsel 18' so vorgesehen ist, dass ebenfalls eine Reduzierung der effektiven zu verfüllenden Spaltbreite im Bereich 100' erreicht wird.
Da die Mitteninseln 18, 18' als nicht kontaktierte Halbleitermaterialien vorgesehen werden, kann trotz der Reduzierung der effektiven Spaltweite im Kreuzungsbereich eine ausreichend hohe Spannungsfestigkeit erreicht werden, so dass damit die Gebiete 12 beim Betrieb eine hohe Potentialdifferenz aufweisen können, wie dies beispielsweise bei Smart-Power-Anwendungen der Fall ist. So können Gebiete 12 und 12' Potentialunterschiede von mehreren Hundert Volt und darüber aufweisen. Am Graben 10' liegt die Spannung als Potentialdifferenz an.
In einer Ausführungsform wird eine SOI-lsolationsgrabenstruktur im Kreuzungs- und Einmündungsbereich 100, 100' von Isolationsgräben 10' (Layout) mit einer Breite 14 für und/oder in Halbleiterbauelementeanordnungen 150 bereitgestellt. Gebiete 12 mit unterschiedlichem Potential werden gegeneinander durch die Isolationsgräben 10' elektrisch isoliert, wobei im Zentrum der Kreuzung bzw. Einmündung 100, 100' der
Isolationsgräben 10' eine Mitteninsel 18 bzw. 18' aus gleichem Material wie in
Gebieten 12 aber an der Oberfläche unbearbeitet vorgesehen ist, die in Form, Größe und Lage so ausgebildet ist, dass die Größe der Kreuzungs- bzw. Einmündungsfläche so reduziert ist, dass ein in der Breite gegenüber der Isolationsgrabenbreite
verringerter Übergang von einem zum anderen Isolationsgraben gegeben ist. Die zu verfüllende Spaltbreite ist aufgrund des stehen gebliebenen Halbleitermaterials der Mitteninsel 18 bzw. 18' geringer im Vergleich zu konventionellen Kreuzungen und Einmündungen, wie sie in den Fig. 1a und 1 b gezeigt sind. Figur 4 zeigt ein Ausführungsbeispiel des Halbleiterbauelements 150 für kleinere elektrische Spannungen, beispielsweise im Bereich von etwa 100V bis 200V, oder darunter. Dabei kann der gezeigte Ausschnitt einen großflächigeren Bereich mit kleineren Potentialdifferenzen repräsentieren, so dass die benachbarten Gebiete 12 zumindest lokal geringe Isolationsabstände zulassen, wobei in anderen Bereichen die mit Bezug zu Fig. 3, 3a beschriebenen Verhältnisse vorherrschen und damit auch entsprechend gestaltete Isolationsgräben mit den Mitteninseln 18, 18' vorgesehen sein können, oder im gesamten Bauteil 150 sind generell kleinere Betriebsspannungen vorgesehen. Aufgrund der geringeren Spannungen entfällt die Mitteninsel im Kreuzungspunkt bzw. Kreuzungsbereich 100. Der Isolationsgraben 14 wird Kreuzungsbereich, zumindest im Zentrum des Kreuzungsbereichs 100 oder am eigentlichen Kreuzungspunkt in der Weite reduziert. Es entstehen Substratüberstände 36, welche die Breite 14 des
Isolationsgrabens 10" auf 38 reduzieren. Die diagonale Breite des Isolationsgrabens reduziert sich auf die Breite 40. Bei entsprechender Dimensionierung, d.h. bei einer Breite 40, die in etwa die halbe Breite 14 beträgt, kann die Isolationsgrabenstruktur mit minimaler Schichtdicke verfüllt werden. Figur 4a zeigt einen Einmündungsbereich 100" des Bauelements 150, wobei die effektive zu verfüllende Spaltbreite auf 40' reduziert ist, im Bereich des Überstands 36". Beispielsweise kann die wirksame Spaltbreite 40' etwa die halbe Grabenbreite 14' außerhalb des Einmündungsbereichs 100" erreichen. In einer Ausführungsform wird eine SOI-lsolationsgrabenstruktur im Kreuzungs- und
Einmündungsbereich 100, 100' von Isolationsgräben (Layout) von
Halbleiterbauelementeanordnungen 150 bereitgestellt, welche Gebiete 12 mit unterschiedlichem Potential gegeneinander durch die Isolationsgräben 10 elektrisch isolieren, wobei die Breiten 14 der Isolationsgräben 10 im Kreuzungs- bzw.
Einmündungsbereich 100 bzw. 100' durch Überstände 36 der aktiven Siliziumschicht
12 reduziert sind.
Figur 5 zeigt einen Eckenbereich 110 des Bauelements 150, in welchem durch einen Materialüberstand 36' im Vergleich zu einer konventionellen Ecke, die gestrichelt dargestellt ist, eine Reduzierung der effektiven Spaltbreite gelingt. Wie gezeigt ist, ergibt sich durch eine Abflachung der Außenkante eine geringere Spaltbreite 50, so dass eine sehr effiziente Verbesserung des Verfüllverhaltens gelingt.
Die Beispiele der Erfindung stellen somit eine Grabenisolationsstruktur bzw. ein Layout dafür bereit, um in effizienter Weise das Verfüllverhalten sowie die thermischen
Eigenschaften insbesondere im Bereich von Kreuzungen und/oder Einmündungen zu verbessern, indem die effektive Spaltbreite bzw. Weite der Isolationsgräben in den Kreuzungsbereichen und/oder Einmündungsbereichen im Vergleich zu
konventionellen Strukturen reduziert wird.
Mittels Halbleitermaterialüberständen oder Halbleitermitteninseln werden in
Kreuzungs- und/oder Einmündungsbereichen die Verfüllbedingungen so eingestellt, dass bei reduzierter Prozesszeit eine lückenlose Verfüllung gelingt.
Die zuvor beschriebenen Ausführungsformen können in geeigneter Weise kombiniert werden, so dass ein hohes Maß an Flexibilität bei der Einstellung der
Grabeneigenschaften erreicht wird (Gräben und Kreuzungen und Mündungen in einer gegebenen Topologie als "Struktur"). So können in entsprechenden Kreuzungen oder
Einmündungen von Bauteilbereichen, in denen die auftretenden Potentialunterschiede geringer sind, z.B. bei 200V und weniger, die Mitteninseln weggelassen und die Isolationsgräben in ihrer Breite im Kreuzungs- und Einmündungsbereich anderweitig reduziert werden, dagegen das Vorsehen der Mitteninseln für die der reduzierten Spaltbreiten sorgt.
Bezugszeichenliste.
10: Isolationsgraben
10': Isolationsgrabenabschnitt außerhalb von Kreuzungs- und/oder
Einmündungsbereichen
13: aktive Siliziumschicht, daraus gebildete Gebiete 12,12'
14: Breite des einzelnen Isolationsgrabens außerhalb von Kreuzungs- und/oder
Einmündungsbereichen
14': Breite des einzelnen Isolationsgrabens außerhalb von Kreuzungs- und/oder
Einmündungsbereichen in Bauelementbereichen mit geringeren
Spannungen
16: diagonale Breite (Spaltbreite) des Isolationsgrabens im Schnittpunkt einer
Kreuzung
18: Mitteninsel in einem Kreuzungsbereich
18': Mitteninsel in einem Einmündungsbereich
20: Trägerscheibe/Substrat
22: vergrabenes Oxid
24: Isolationsschicht
26: Verfüllschicht
30: diagonale Breite (Spaltenbreite) des Isolationsgrabens zwischen der Ecke der aktiven Siliziumschicht 12 und der Mitteninsel 18
32: Kantenlänge der Mitteninsel 18 oder 18'
34a, 34b: weiteste Breite zwischen der Ecke der aktiven Siliziumschicht 12 und der
Mitteninsel 18 oder 18'
36,36": Überstand der aktiven Siliziumschicht 12
36': Überstand bzw. Abflachung an einer 90° Ecke
38: reduzierte Isolationsgrabenbreite im Kreuzungsbereich
40: diagonale Breite des Isolationsgrabens
40': Spaltbreite in einem Einmündungsbereich
50: effektive Spaltbreite an einer 90° Ecke eines Halbleitergebiets
100: Kreuzungsbereich
100': Einmündungsbereich, alternativer Mündungsbereich 100"
110: 90° Ecke in einem Halbleitergebiet
150: erste Halbleiterbauelementeanordnung bzw. Layout für eine
Isograbenstruktur
150': zweite Halbleiterbauelementeanordnung bzw. Layout für eine
Isograbenstruktur

Claims

Ansprüche:
1. Isolationsgrabenstruktur in einer Halbleiterbauelemente-Anordnung, die
Isolationsgrabenstruktur mit
5 - Isolationsgräben (10; 10'), welche einen Kreuzungsbereich
oder einen Einmündungsbereich (100,100') bilden und
Gebieten (12) aus Halbleitermaterial, welche durch die
Isolationsgräben definiert und gegeneinander elektrisch
isoliert sind,
lo - wobei ein Abstand zweier Halbleitergebiete (18,12;36), die
durch die Isolationsgräben getrennt sind, im
Kreuzungsbereich oder Einmündungsbereich reduziert ist.
2. Isolationsgrabenstruktur nach Anspruch 1 , wobei die Breiten der
Isolationsgräben im Kreuzungsbereich und/oder Einmündungsbereich durch i5 Überstände (36) der Gebiete reduziert sind.
3. Isolationsgrabenstruktur nach Anspruch 1 oder 2, wobei im Kreuzungsbereich und/oder Einmündungsbereich eine isolierte Mitteninsel (18) aus Halbleitermaterial als eines der Halbleitergebiete vorgesehen ist.
4. Isolationsgrabenstruktur nach Anspruch 3, wobei die Mitteninsel (18) eine
20 quadratische Form hat und bezüglich ihrer geraden Kanten oder Flanken eine im wesentlichen 45°-Drehung gegenüber einer Längsrichtung der Grabenkanten der Isolationsgräben aufweist.
5. Isolationsgrabenstruktur nach Anspruch 3 oder 4, wobei eine Spaltbreite im
Kreuzungsbereich durch die Anordnung der Mitteninsel so reduziert ist, dass die
25 Summe von zwei diagonalen Abständen (34a, 34b) annähernd dem Wert der
Isolationsgrabenweite (14) außerhalb des Kreuzungsbereichs (100) entspricht.
6. Isolationsgrabenstruktur nach einem der Ansprüche 1 bis 5, wobei zumindest einige der Gebiete für den Betrieb mit unterschiedlichem Potential vorgesehen sind.
30 7. Isolationsgrabenstruktur nach einem der Ansprüche 1 bis 6, wobei die Gebiete aus Halbleitermaterial auf einer vergrabenen Isolierschicht gebildet sind und die Isolationsgräben vor dem Auffüllen eine Tiefe bis zumindest zu der vergrabenen Isolationsschicht aufweisen.
8. Isolationsgrabenstruktur mit einem Kreuzungsbereich von Isolationsgräben in einer Halbleiterbauelementeanordnung, in der Gebiete (12) für unterschiedliches Potential gegeneinander durch die Isolationsgräben (10'; 10) elektrisch isoliert sind;
5 wobei in einem Zentrum der Kreuzung der Isolationsgräben
(10,10') eine Mitteninsel (18) aus gleichem Material wie die
Gebiete (12) vorgesehen ist, die in Form, Größe und Lage so
ausgebildet ist, dass die Größe einer Kreuzungsfläche so reduziert ist, dass ein in der Breite (30) gegenüber der lo Isolationsgrabenbreite (14) verringerter Übergang von einem
zum anderen Isolationsgraben gegeben ist.
9. Isolationsgrabenstruktur nach Anspruch 8, wobei die Mitteninsel (18) eine
quadratische Form hat und bezüglich ihrer geraden Kanten oder Flanken eine i5 45°-Drehung gegenüber einer Längsrichtung der Grabenkanten zumindest eines der Isolationsgräben aufweist.
10. Isolationsgrabenstruktur nach Anspruch 8 oder 9, wobei die Gebiete in einer Halbleiterschicht angeordnet sind, die auf einer vergrabenen Isolierschicht
20 gebildet ist.
11. Isolationsgrabenstruktur nach einem der Ansprüche 8 bis 10, wobei zusätzlich ein Einmündungsbereich von Isolationsgräben mit einer Mitteninsel (18') vorgesehen ist.
25
12. Isolationsgrabenstruktur nach einem der Ansprüche 8 bis 11 , wobei eine im Übergang erzeugte Spaltbreite im Kreuzungsbereich durch die Anordnung der Mitteninsel so reduziert ist, dass die Summe von zwei diagonalen Abständen (34a, 34b) annähernd dem Wert der Isolationsgrabenweite (14) außerhalb des
30 Kreuzungsbereichs (100) entspricht.
35
13. Isolationsgrabenstruktur zumindest in einem Kreuzungsbereich von
Isolationsgräben von Halbleiterbauelementeanordnungen, wobei vorgesehene Halbleitergebiete (12) für ein unterschiedliches Potential gegeneinander durch die Isolationsgräben (10,10') elektrisch isoliert sind,
wobei die Breiten der Isolationsgräben (10; 10') im
Kreuzungsbereich durch Überstände (36) der
Halbleitergebiete reduziert sind.
14. Isolationsgrabenstruktur nach Anspruch 13, wobei die Halbleitergebiete auf einer vergrabenen Isolierschicht gebildet sind.
15. Isolationsgrabenstruktur nach Anspruch 13 oder 14, wobei ein
Einmündungsbereich vorgesehen ist, in welchem die Breite der
Isolationsgräben reduziert ist.
16. Layoutmuster zur Herstellung einer Isolationsgrabenstruktur in einer
Halbleiterschicht, wobei das Layoutmuster so gestaltet ist, dass ein Abstand von durch die Isolationsgräben getrennter Halbleitergebiete (18,12;36) im
Kreuzungsbereich kleiner ist als eine maximale Grabenbreite jedes geradlinigen Isolationsgrabenabschnitts.
EP06830490A 2005-12-10 2006-12-08 Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite Withdrawn EP1958250A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005059034A DE102005059034B4 (de) 2005-12-10 2005-12-10 SOI-Isolationsgrabenstrukturen
PCT/EP2006/069498 WO2007065953A1 (de) 2005-12-10 2006-12-08 Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite

Publications (1)

Publication Number Publication Date
EP1958250A1 true EP1958250A1 (de) 2008-08-20

Family

ID=37852306

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06830490A Withdrawn EP1958250A1 (de) 2005-12-10 2006-12-08 Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite

Country Status (5)

Country Link
US (1) US20090294893A1 (de)
EP (1) EP1958250A1 (de)
JP (1) JP2009518839A (de)
DE (2) DE102005059034B4 (de)
WO (1) WO2007065953A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
DE102008029235B3 (de) * 2008-06-19 2009-10-08 X-Fab Semiconductor Foundries Ag Kreuzungen von Isolationsgräben der SOI-Technologie
JP5527964B2 (ja) * 2008-12-15 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
FR3046292B1 (fr) * 2015-12-24 2018-02-16 Aledia Circuit electronique comprenant des tranchees d'isolation electrique

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216572A (ja) * 1985-07-15 1987-01-24 Tdk Corp 縦形半導体装置およびその製造方法
US5059550A (en) * 1988-10-25 1991-10-22 Sharp Kabushiki Kaisha Method of forming an element isolating portion in a semiconductor device
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5196373A (en) * 1990-08-06 1993-03-23 Harris Corporation Method of making trench conductor and crossunder architecture
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
US5734192A (en) * 1995-12-22 1998-03-31 International Business Machines Corporation Trench isolation for active areas and first level conductors
JP3972414B2 (ja) * 1997-06-20 2007-09-05 ソニー株式会社 データ判定回路およびデータ判定方法
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
US5877521A (en) * 1998-01-08 1999-03-02 International Business Machines Corporation SOI active pixel cell design with grounded body contact
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6464306B2 (en) * 2001-02-27 2002-10-15 Delphi Technologies, Inc. Brake pedal feel emulator with integral force and travel sensors
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007065953A1 *

Also Published As

Publication number Publication date
WO2007065953A1 (de) 2007-06-14
DE102005059034A1 (de) 2007-06-14
DE112006003227A5 (de) 2008-11-06
DE102005059034B4 (de) 2007-10-11
US20090294893A1 (en) 2009-12-03
JP2009518839A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE102005059035B4 (de) Isolationsgrabenstrukturen für hohe Spannungen
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19623846A1 (de) Halbleitereinrichtung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10012141A1 (de) Verfahren zur Herstellung eines Einzelelektron-Transistors
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1958250A1 (de) Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
DE102008029235B3 (de) Kreuzungen von Isolationsgräben der SOI-Technologie
DE10111708A1 (de) Halbleitervorrichtung und Herstellungsverfharen für dieselbe
WO2007144416A1 (de) Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE102006033692A1 (de) Strukturiertes Dielektrikum für LDMOS-Transistor und Verfahren zur Herstellung
WO1993017459A2 (de) Verfahren zur herstellung einer halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE19702531B4 (de) IPG-Transistor mit vertikalem Gate-Komplex und Verfahren zu dessen Herstellung
DE19957303B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE19609229A1 (de) Verfahren zum Herstellen von diskreten elektronischen Elementen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080606

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20090825