EP1889434A1 - Differentielle detektionseinheit für den zigbee 802.15.4 standard - Google Patents

Differentielle detektionseinheit für den zigbee 802.15.4 standard

Info

Publication number
EP1889434A1
EP1889434A1 EP06754002A EP06754002A EP1889434A1 EP 1889434 A1 EP1889434 A1 EP 1889434A1 EP 06754002 A EP06754002 A EP 06754002A EP 06754002 A EP06754002 A EP 06754002A EP 1889434 A1 EP1889434 A1 EP 1889434A1
Authority
EP
European Patent Office
Prior art keywords
sequence
unit
derived
chip
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06754002A
Other languages
English (en)
French (fr)
Inventor
Franck Poegel
Tilo Ferchland
Thomas Hanusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Publication of EP1889434A1 publication Critical patent/EP1889434A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/70735—Code identification

Definitions

  • the present invention relates to a detection unit for detecting data symbols contained in a differentially demodulated signal.
  • the invention further relates to a transmitting / receiving device and an integrated circuit with such a detection unit.
  • the invention is in the field of data transmission, although applicable in principle to any digital communication systems, the present invention and its underlying problem will be explained below with reference to a "ZigBee" communication system according to IEEE 802.15.4.
  • WP ANs Wireless Personal Area Networks
  • WLANs Wireless Local Area Networks
  • the IEEE 802.15.4 standard specifies low-speed WPANs that can be programmed with raw data rates up to max. 250 kbit / s and fixed or mobile devices are suitable for applications in industrial monitoring and control, in sensor networks, in automation, as well as in the field of computer peripherals and for interactive games.
  • extremely low energy consumption of the devices is of crucial importance for such applications. For example, battery life of several months to several years is the goal of this standard.
  • PN pseudo-noise
  • the sequence set of 16 "quasi-orthogonal" PN sequences specified in the standard comprises a first group of eight first PN sequences, which differ from each other only by a cyclical shift of their chip values, and a second group of eight second PN sequences. Sequences which also differ only by a cyclical shift of their chip values from each other and by one of the first PN sequences only by an inversion of every other chip value (see IEEE Std 802.15.4-2003, chapter 6.5.2.3).
  • the PN sequences assigned to the consecutive symbols are concatenated and then offset QPSK (quaternary phase shift keying) modulated by the half-sine pulse shaping PN (0, 2, 4, ...) PN chips the inphase (I) carrier and those odd-index PN chips (1, 3, 5, ...) are modulated onto the quadrature-phase (Q) carrier, the quadrature-phase chips become one to form an offset Chipping diode TC delayed compared to the in-phase chips (see IEEE Std 802.15.4-2003, chapter 6.5.2.4).
  • both coherent and incoherent approaches are known per se for the detection of data symbols contained in a received signal.
  • the present invention is based on an incoherent receiver, wherein the received signal at least not in-phase converted into the complex envelope and the resulting baseband signal is differentially demodulated.
  • the invention is based on the object, to provide a detection unit for detecting data symbols contained in a differentially demodulated signal, which enables energy-saving and simple implementations of transmit receive devices, eg according to IEEE 802.15.4, and nevertheless has a high performance of the detection, ie a low error rate (symbol, bit)
  • a detection unit for detecting data symbols contained in a differentially demodulated signal
  • transmit receive devices eg according to IEEE 802.15.4
  • a high performance of the detection ie a low error rate (symbol, bit
  • ⁇ br/> ⁇ br/> ⁇ br/> According to the invention, this object is achieved by a detection unit, a transmitting receiving device and an integrated circuit with the Features of the claims 1, 22 and 23, respectively.
  • a detection unit for detecting data symbols contained in a differentially demodulated signal, to each of which a PN sequence from a sequence store can be assigned, a first group of first PN sequences and a second group of second PN sequences wherein the first and second PIM sequences within their respective group differ from one another only by a cyclical shift of their chip values, and wherein the second group has for each first PN sequence a corresponding second PN sequence which differs from the first PN sequence.
  • Distinguishing sequence only by an inversion of every other chip value comprising a) a sequence providing unit configured to provide a third group of derived sequences, the third group having for each first PN sequence a derived sequence comprising said first PN sequence.
  • a correlation unit connected to the sequence providing unit, which calculates correlation results by correlating the differentially demodulated Si - A - gnals is formed with each of the derived sequences of the third group, and c) an evaluation unit connected to the correlation unit, which is designed to derive the values of the data symbols by evaluating the correlation results.
  • the inventive transmitting / receiving device and the integrated circuit according to the invention each have such a detection unit.
  • the essence of the invention is to provide a third group of derivative sequences adapted for differential demodulation and to correlate the differentially demodulated signal to each derived sequence of the third group.
  • the derived sequences of the third group are not identical to the PN-sequences which can be used on the transmitting side, but are derived from these and differ in contrast to the PIM sequences which can be used on the transmitting side only by a cyclic shifting of their chip values from one another. This allows a differentially demodulated signal to be transmitted at the transmitting end e.g. according to IEEE 802.15.4, to correctly detect (decide).
  • the particular properties of the derived sequences enable extremely simple and energy-saving implementations of the detection unit and thus of the transceiver devices.
  • the sequence providing unit has exactly one storage means which is designed to store exactly one (ie only one) of the derived sequences.
  • a storage medium whose size is so can be advantageously implemented very simple and energy-saving operation.
  • the storage means is preferably designed as a feedback shift register.
  • the very simple structure of a shift register made up of register cells connected in series enables a very efficient and simple realization of the sequence providing unit with very low energy requirement. For example, neither a calculation of memory addresses nor a complex control logic for the shift register is required.
  • the sequence providing unit provides the derived sequences of the third group at outputs of respective (plural) register cells of the shift register.
  • means for clocking the feedback shift register are provided in the chip clock. In this way, it is very easy to provide all the derived sequences of the third group with or without temporal offset among each other.
  • the sequence providing unit has a counting unit and multiplexers connected to it, wherein fixed values can be applied to the inputs of the multiplexers and the sequence providing unit is designed to provide the derived sequences of the third group at outputs of the multiplexers.
  • Such a structure of logic elements also allows a very efficient and simple implementation of the sequence providing unit with very low energy consumption.
  • the number n of the at least two derived sequences of the third group corresponds to the number of first PN sequences in the first group, and this in turn corresponds to the number of second PN sequences in the second group.
  • the number of derived sequences of the third group is only half as high as the number of total PN-sequences that can be used on the transmitting side. This advantageously enables a simpler implementation, in particular of the correlation unit, but also of the sequence providing unit and of the evaluation unit.
  • the correlation unit includes n multiplier units and n downstream integration units, wherein the respective multiplier units associated with the sequence providing unit and the differential demodulator (or equalizer) calculate n product signals by (individually delayed or undelayed and in-chip) signal values of the demodulated (and possibly equalized) signal are multiplied by (possibly also higher-level [more than two-level] chip values of one of the derived sequences of the third group, and subsequently each integration unit provides a correlation result per symbol period by a number of signal values of the corresponding product signal
  • the correlation unit is very simple, requires very little operating energy and enables a high performance in the detection error rate, and if the derived sequences of the third group have two-stage chip values (eg +/- 1), the multiplier units can be advantageous
  • a chip value of each derived sequence remains unconsidered in the correlation calculation, so that in spite of the differential demodulation, two consecutive data symbols may advantageously remain unaffected depending on each other.
  • the evaluation unit evaluates the n correlation results per symbol period in parallel by transmitting them substantially simultaneously, i. in a chip period or in a few chip periods of each symbol period. In this way, the results of the evaluation of the correlation results are fully available as early as possible, so that advantageously decisions can be made as soon as possible on the most likely transmitted data symbol values.
  • the evaluation unit includes a parallel maximum value determination unit and a downstream allocation unit, the parallel maximum value determination unit connected to the integration units of the correlation unit comparing the n correlation results per symbol period substantially simultaneously, ie in one chip period or in a few chip periods of each symbol period, and as a result the signed one value Nisses and a sequence index with values between 0 and n-1 determines the amount of maximum Korrelationsergeb- indicating which is allocated to this signed value of the derived sequences of the third group, and wherein the assignment unit of the sequence index and the sign of the signed value of the maximum magnitude correlation result determines a value of one of the data symbols.
  • an evaluation unit can make decisions about provide the data symbol values as early as possible, be implemented easily and energy efficiently.
  • the correlation unit has delay elements arranged such that, per symbol period, two first of the n correlation results in the same chip period and n-2 second correlation results in subsequent chip periods to be provided.
  • the evaluation unit serially evaluates the n correlation results per symbol period by evaluating the first correlation results in a first chip period and each of the second correlation results in the subsequent chip periods.
  • the delay elements are in this case arranged in the signal path in front of the multiplier units, since in this way the delay of the correlation results with the least possible (hardware) is achieved on wall.
  • the evaluation unit includes a serial maximum value determination unit and a downstream allocation unit.
  • the serial maximum value determination unit in the first chip period compares the first correlation results with each other in absolute value and determines as the result the signed value of the first correlation result having the largest amount and a sequence index indicating which of the derived sequences of the third group associate with this signed value is.
  • the serial maximum value determination unit compares one of the second correlation results in absolute terms with the result determined in the respective preceding chip period and, as a result, determines the signed value having the greater amount and a sequence index which indicates which of the derived sequences attributable to this signed value. This step is carried out until all second correlation results have been taken into account, and thus the signed value of the maximum correlation result and a sequence index (with values between 0 and n-1) indicating which of the n derived sequences is to be assigned to this signed value.
  • the allocation unit finally determines a value of one of the data symbols from the sequence index and the sign of the signed value of the magnitude-maximum correlation result.
  • This evaluation unit is advantageously very simple in construction, requires extremely little energy during operation and is characterized by a high performance in the detection error rate.
  • the serial maximum value determining unit includes a first multiplexer, a second multiplexer and a logical unit.
  • the first multiplexer in this case has a first input which is connected to a first integration unit of the correlation unit, and a second input which is connected to the first output of the logic unit.
  • the second multiplexer has n-1 inputs connected to the n-1 remaining (“second") integrators
  • the logic unit has two inputs connected to the two outputs of the two multiplexers and two outputs
  • the first multiplexer is driven in such a way that in the first chip period it passes the first correlation result applied to its first input and in the subsequent chip periods the value applied to its second input to its output, while the second multiplexer is driven in such a way the first chip period passes the first correlation result applied to one of its inputs and, in the subsequent chip periods, one of the second correlation results applied to its other inputs to its output, the logical unit compares the two values passed by the two multiplexers by a given value and determines the latter signed value of the greater value and the sequence index of the derived sequence to be assigned to this signed value.
  • This serial maximum value determination unit is advantageously constructed very simply.
  • the operating energy is consumed more evenly over time or lower peak currents occur compared to the parallel implementation. This is advantageous both in terms of the interference radiation and in terms of the battery life.
  • the allocation unit preferably determines that value of one of the data symbols to which the first pi1 sequence of the first group is assigned. the derived sequence is associated with this sequence index (value) if the signed-value of the magnitude-maximum correlation result is positive, and otherwise the value of one of the data symbols to which the second PN sequence of the second group is assigned, that to the derived sequence associated with this sequence index (value) inverse sequence.
  • Such an allocation unit is advantageously very simple and requires extremely little energy during operation.
  • the derived chips (ie the chips of a derived sequence) having a first positive index (ie all chips except the first one) each have a value which consists of an XOR combination of the PN chip (ie the chip the first PN sequence to which the derived sequence is assigned) with this first positive index with the index-wise (and therefore temporally) respective preceding PN chip can be derived.
  • the index-wise (and time-wise) first derived chip has a value derivable from an XOR of the index-wise first PN (zero-zero) PN chip with the index-wise last PN chip.
  • FIG. 1 shows a "wireless personal area network” (WPAN) according to the IEEE 802.15.4 standard with transmission receiving devices (TRX) according to the invention
  • WPAN wireless personal area network
  • TRX transmission receiving devices
  • FIG. 3 shows a first embodiment of a detection unit according to the invention
  • FIG. 4 shows a preferred second embodiment of a detection unit according to the invention.
  • WPAN Wireless Personal Area Network
  • TRX transceivers
  • the transmitting receiving device 11 is a so-called full-function device which performs the function of the WPAN coordinator, while the transmitting receiving devices 12, 13 are so-called sub-function devices which are assigned to the full-function device 11 and only with In addition to the star-shaped network topology shown in FIG.
  • the transmitting receiving devices 11-13 each comprise an antenna 14, a transmitting unit (transmitte TX) 15 connected to the antenna, a receiving unit (receiver, RX) 16 connected to the antenna and a control unit (control unit) connected to the transmitting and receiving units.
  • CTRL control unit
  • the transceiver devices 11-13 each include a not shown in Figure 1 power supply unit in the form of a battery, etc. for powering the units 15-17, and possibly other components such as sensors, interfaces etc .. in the following it is assumed that the data transmission in the ISM band (industrial, scientific, medical) is done by 2.4 CHz.
  • the successive Pl1 sequences are then QPSK modulated (quaternary phase shift keying) with half sine pulse shaping.
  • the receiving unit 16 of each transmitting receiving device converts a radio signal received from its antenna 14 (and generated by the transmitting unit of another transmitting / receiving device according to the IEEE standard 802.15.4) into the transmitted data as error-free as possible by transmitting the radio signal among other things demodulated and the data subsequently detected (decided).
  • the transmitting unit 15 and the receiving unit 16 of a transmitting / receiving device are in this case part of an integrated circuit (IC) (not shown in FIG. 1), e.g. an ASIC (application specific integrated circuit), while the control unit 17 is implemented by a (also not shown) microcontroller.
  • IC integrated circuit
  • the transmitting receiving device may also comprise only one IC (embodied, for example, as ASIC), which performs the functions of the transmitting unit 15, the receiving unit 16 and the control unit 17.
  • FIG. 2 shows a block diagram of an incoherent receiving unit (RX) 16 which comprises the following series-connected functional blocks: an inner receiver (iREC) 21, a differential demodulator (DEMOD) 22 and a detection unit 28 according to the invention, comprising a correlation unit (COR) 23 and a downstream evaluation unit (EVAL) 24 and one with the correlation unit 23rd connected sequence providing unit (SEQ) 25 has.
  • the receiving unit 16 optionally has an equalizer (EQ) 26 between the demodulator 22 and the detection unit 28.
  • EQ equalizer
  • Each complex sample comprises a real part (in-phase component I) and an imaginary part (quadrature component Q).
  • Complex-valued signals such as the baseband signal b are shown in the figures by arrows with double lines.
  • the inner receiver 21 further includes a synchronization unit (SYNC) 27 which performs symbol and chip clock synchronization.
  • SYNC synchronization unit
  • the baseband signal b is then converted by the differential demodulator 22 into a demodulated signal having real-valued signal values in the chip clock fc.
  • the differential demodulator 22 generates a demodulated signal whose signal values have so-called soft information values (higher-level, e.g., 4-bit wide signal values) instead of so-called hard bits (i.e., two-level binary values).
  • the demodulated signal is then optionally equalized.
  • the equalizer 26 may comprise a filter, e.g. have a high-pass filter.
  • the differentially demodulated (and possibly equalized) signal is denoted by s.
  • the data symbols d ⁇ , d1, d2,... Contained in the differentially demodulated (and optionally equalized) signal s are detected by the detection unit 28 according to the invention, ie decided.
  • the signal s present in the chip clock fC (with, for example, four bit wide signal values) is first correlated in the correlation unit (COR) 23 with so-called derived sequences FO, F1,..., F7 provided by the sequence providing unit 25.
  • the SendeVEmpfangsvoriquesen 11-13 of Figure 1 characterized by a very simple feasibility, a very low energy consumption and high performance from (bit error rate, etc. depending on interference such as noise and / or channel distortions).
  • the following describes how the derived sequences FO, F1, .... F7 provided by the sequence providing unit 25 are arranged.
  • the following table shows both the PN sequences P0, P1,... To be used according to IEEE 802.15.4 and the derived sequences FO, F1,... Associated with the PN sequences according to the invention.
  • each PN sequence here comprises 32 so-called chips, each of which can assume a value of logical zero (0) or one (1).
  • the first ten chips of the PN sequence P5 assume the values 001 1 01 0 1 00.
  • the parameters P5c ⁇ (first chip (c ⁇ ) of P5), P5d (second chip (CD), .... P5c30, P5C31 (last chip (c3D) are introduced to simplify the description.
  • the former are referred to as PN chips, dividing the total of 16 PN sequences PO, P1 , ..., P15 of the sequence supply into a first group PC1 of the eight "first" PN sequences PO, P1, ' ..., P7 and a second group PG2 of the eight "second" PN sequences P8, P9,. ., P15, it can also be seen from the table that the first PN sequences PO, P1,..., P7 only differ from each other by a cyclic shift of their chip values differ.
  • the bit pattern ⁇ 1 1 0 1 1 0 ⁇ occurring at the beginning of the PN sequence PO is in the PN sequence P1 from the PN chip P1C4, in the PN
  • each PN sequence is assigned a non-identical derivative sequence adapted to the differential demodulation, the PN sequence PO, for example, the derived sequence FO listed in the table below PO, the PN sequence P1, the derived sequence F1, etc
  • the chips of the derived sequences can assume the anti-podal values +1 and -1, whereby in the table only the sign of these values is entered for reasons of clarity.
  • the values of the derived chips are as follows from the values of the PN chips.
  • F0c2 which according to the table is + 1
  • the value of the PN chip P0c2 0
  • the logical XOR operation in this case yields a value of logic 1 to which the antipodal value +1 entered in the table for F0c2 is assigned.
  • the derived sequences FO, F1,..., F7 of the third group FG1 differ from each other only by a cyclical shift of their chip values, such as that occurring at the beginning of the derived sequence FO Bit pattern ⁇ + + + - - - ⁇ in the derived sequence F1 from the derived chip F1C4, in the derived sequence F2 from F2c8, in F3 from F3C12, in F4 from F4d6, ..., and finally in F7 from F7c28 - cyclical expansion - to recognize. Also, the derived sequences F8, F9, ..., F15 of the fourth group FG2 differ only by a cyclic shift of their chip values from each other.
  • each derived sequence of the third group FG1 there exists a derivative sequence of the fourth group FG2 which differs only by an inversion of all its chip values. For example, if one compares the derived sequence FO from FG1 with F8 from FG2 in the table, one finds that all chip values are inverted. As for the sequence pairs F1 / F9, F2 / F10 etc., it should be noted that all the derived sequences of the third group FC1 are contained in inverted form in the fourth group FG2:
  • the corresponding pairs F0 / F8, F1 / F9, etc. differ from derived sequences by inversion of all their chip values.
  • FIG. 3 shows a block diagram of a first exemplary embodiment of the detection unit according to the invention, in which the correlation results are provided and evaluated in parallel, ie substantially simultaneously.
  • the detection unit 30 has a correlation unit (COR) 31 connected to the differential demodulator 22 or the equalizer 26 from FIG. 2 and a downstream evaluation unit (EVAL) 32 as well as a sequence providing unit (SEQ) 33 connected to the correlation unit 31.
  • the sequence providing unit 33 has a storage means 34 connected to the correlation unit 31, the size of which is so dimensioned that exactly one of the derived sequences can be stored, in the case of the derived sequences FO, F1, F2, .., explained with reference to the table above.
  • the storage means 34 is suitable for storing 32 chip values.
  • the storage means is designed as a feedback shift register 34 with a total of 32 register cells 34-0, 34-1,..., 34-31 for storing one chip value each of a derived sequence.
  • the storage means is designed as a feedback shift register 34 with a total of 32 register cells 34-0, 34-1,..., 34-31 for storing one chip value each of a derived sequence.
  • a state of the shift register 34 is shown by way of example, in which the register cells 34-0, 34-1,..., 34-31, from left to right, display the chip values "+ + + - - - -
  • the other derived sequences F1, F2, ..., F7 of the third group FC1 differ from the derived sequence FO only by a cyclic shift.
  • the derived sequences F1, F2,..., F7 can therefore either also be at the output of the first register cell 34-0 (but later starting later than FO) or else at outputs of other register cells (with or without time offset with respect to FO). be tapped.
  • FIG. 3 shows at which register cells the other derived sequences F1, F2,..., F7 of the third group FG1 are tapped if they are used simultaneously, i. in the same time interval as the derived sequence FO should be provided. According to the table explained above, e.g.
  • the feedback shift register 34 of Figure 3 provides the derived sequences FO and F7 at the same time when F7 at the output of the fifth register cell 34-4 and FO is tapped at the output of the first register cell 34-0 as previously discussed.
  • Analogous considerations show that the further derived sequences F1, F2,..., F6 of the third group FG1 at the outputs of the register cells 34-28, 34-24, 34-20, 34-16, 34-12 and 34- 8 are provided at the same time, as shown in Figure 3.
  • the correlation unit 31 has eight multiplier units 35-0, 35-1,..., 35-7, each with two inputs, and also eight integration units 36-0, 36-1,..., 36-7 connected downstream of a respective multiplication unit ,
  • the second inputs of the multiplier units 35-0, 35-1, ..., 35-7 are connected to the outputs of the register cells 34-0, 34-28, 34-24, 34-20, 34-16, 34-12, 34-8 and 34-4 of the feedback shift register 34 are connected so that they simultaneously (parallel) the derived sequences FO, F1, ... or F7 of the third group FG1 are supplied.
  • the downstream integration unit 36-i adds, per Svmbolperiode 31 of these 32 signal values of the corresponding product signal ti, thus providing a correlation result rsFi per symbol period.
  • the respective first signal value of ti - and thus the first chip value Fico of the corresponding derived sequence Fi - is not taken into account in each symbol period.
  • the integration unit 36-i is reset, so that the subsequent integration with the value zero starts.
  • the signal processing takes place in the individual branches of the correlation unit 31 without a time offset: all the jth chips of the derived sequences are multiplied in the same chip period by a signal value of s. After integration, therefore, the correlation results are also simultaneous, i. parallel, ready.
  • the deduced sequences may assume antipodal values (+ 1 and -1).
  • the multiplication of the (possibly equalized) demodulated signal s with the antipodal chip values of the derived sequences thus causes a sign reversal of the values of the demodulated signal s in this case. Therefore, the multiplying units 35-0, 35-1, ..., 35-7 are advantageously realized as sign reversers.
  • the evaluation unit 32 has a parallel maximum value determination unit (MAX) 37 connected to the integration units 36-0, 36-1,..., 36-7 and a downstream allocation unit (MAP) 38.
  • MAX parallel maximum value determination unit
  • MAP downstream allocation unit
  • the parallel maximum value determination unit 37 compares eight correlation results rsFO, rsFi,..., RsF7 per symbol period in parallel (ie essentially at the same time, eg in the same chip period) and determines the (signed) value of the magnitude-maximum correlation result rsFmax and a sequence index k with integer values between 0 and 7, which indicates which of the derived sequences FO, F1, ..., F7 of the third group FC1 is to be assigned to this signed value.
  • the correlation result rsF5 is the maximum amount among all the eight correlation results
  • the allocation unit 38 takes into account the fact that in the correlation unit only with the eight derived sequences FO, F1, ..., F7 of the third group FC1, but not with the eight derived sequences F8, F9, ..., F15 the fourth group FG2 was correlated. Due to the above-described property of the derived sequences according to which for each derived sequence FO, F1, ..., F7 of the third group FG1 there exists a derived sequence F8, F9,..., F15 of the fourth group FG2, which can only be understood by an inversion of all of their chip distinguishes the correlation result, eg for F13, only in sign from that for F5. For this reason, the allocation unit 38 evaluates the sign of rsFmax.
  • the embodiment of a detection unit according to the invention described with reference to FIG. 3 requires only a minimum memory of 32 bits, only eight instead of 16 multiplication units, which are advantageously designed as sign reversers, only 8 instead of 16 integration units, a parallel maximum value determination unit and a simple allocation unit.
  • the detection unit is therefore easy to implement and is characterized by a very low energy consumption. A further simplification will be described below with reference to FIG.
  • FIG. 4 shows a block diagram of a preferred second exemplary embodiment of the detection unit according to the invention, in which almost all correlation results are provided and evaluated serially, ie in chronological succession.
  • the detection unit 40 has a correlation unit (COR) 41 and connected to the differential demodulator 22 or the equalizer 26 from FIG. 2 a downstream evaluation unit (EVAL) 42 as well as a sequence providing unit (SEQ) 43 connected to the correlation unit 41.
  • COR correlation unit
  • EVAL downstream evaluation unit
  • SEQ sequence providing unit
  • the correlation unit 41 provides, per symbol period, the correlation results rsFO, rsFi of the first two branches in the same chip period, while the remaining correlation results rsF2, ..., rsF7 are respectively provided in one of the subsequent chip periods. In this way, an evaluation of rsFmax with lower costs is possible in the evaluation unit 42.
  • the sequence providing unit 43 essentially corresponds to the sequence providing unit 33 described with reference to FIG. 3, in this respect reference is made to the above description. However, the sequence providing unit 43 provides the deduced sequence F2 starting a chip period later than the derived sequences FO and F1 by substituting F2 at the output of the register cell 34-23 (FIG. 4) instead of 34-24 (FIG. a chip period later, is tapped.
  • the derived sequence F3 is provided with a chip period after F2 or two chip periods after FO / F1, for which reason it is tapped at the output of the register cell 34-18 (FIG. 4) instead of 34-20 (FIG. 3).
  • the outputs of the register cells 34-13, 34-8, 34-3 and 34-30 result analogously for the further derived sequences F4,..., F7.
  • eight outputs of the delivery unit 43 are provided, which are connected to the outputs of the register cells 34-0, 34-28, 34-23, 34-18, 34-13, 34-8, 34-3 and 34, respectively -30 are connected to provide the derived sequences FO and F1 at the same time and the derived sequences F2, F3, ..., F7 each offset by one chip period.
  • sequence providing unit 43 is just as easy and energy-saving to implement as the sequence providing unit 33 described with reference to FIG. 3. In this respect, reference is made to the above description.
  • the correlation unit 41 also essentially corresponds to the correlation unit 31 described with reference to FIG. 3. In this respect, reference is made to the above description. However, the correlation unit 41 additionally has six delay elements 44-2, 44-3,..., 44-7. In this case, the delay elements are arranged in series as a so-called "tapped delay line", to which the (possibly equalized) demodulated signal s is supplied. Each delay element in this case provides the signal values of the signal present at its input delayed by one chip period TC at its output such that at the output of the first delay element 44-2, the demodulated signal delayed by one chip period TC s2, at the output of the second delay element 44-3, the demodulated by two chip periods demodulated signal s3, ...
  • the sixth delay element 44-7 is delayed by six Chipperioden demodulated signal s7.
  • 35-7 are respectively connected to the output of the identically indexed delay element 44-2, 44-3, ..., 44-7 and so on with one, two, ..., and six, respectively
  • the second inputs of the multiplier units 35-0, 35-1, ..., 35-7 are connected to the outputs of the register cells 34-0, 34 -28, 34-23, 34-18, 34-13, 34-8, 34-3, and 34-30, respectively, of the feedback shift register 34, so that the derived sequences FO and F1 coincide with them, and the derived sequences F2 , F3, ..., F7 relative to F0 / F1 by one, two, ... or six Chipperioden delayed supplied.
  • time delays have an analogous effect on the outputs of the corresponding multiplier and integrator units, so that the correlation results rsFO and rsF1 are provided in the same chip period per svmblope period, while the correlation results rsF2, rsF3,..., RsF7 are provided with a time delay of one, two, ..., or six Chipperioden be provided.
  • delay elements 44-2, 44-3,..., 44-7 shown in FIG. 4 delay elements can also be arranged between the multiplier units and the integration units or else (in the signal flow direction) downstream of the integration units. However, in these cases in the branch with index 2 a delay by one chip period, in the second by index 3 a delay by two chip periods, etc. is required. If the delay elements are arranged after the integration units, then signal values greater than the bit width are to be delayed have demodulated signal s.
  • the multiplier units shown in FIG. 4 are also advantageously implemented as sign reversers.
  • the integration units shown in FIG. 4 also advantageously add 31 of the 32 signal values of the respective product signal ti per symbol period.
  • the evaluation unit 42 has a serial maximum value determination unit 49 connected to the integration units 36-0, 36-1,..., 36-7 and a downstream allocation unit (MAP) 48.
  • MAP downstream allocation unit
  • the serial maximum value determination unit 49 compares eight correlation results rsFO, rsFi,..., RsF7 per symbol period serially (ie in successive chip periods) and determines the (signed) value of the magnitude-maximum correlation result rsFmax and a sequence index k with integer values between 0 and 7, indicating which of the derived sequences FO, F1, ..., F7 of the third group Fd is to be assigned to this signed value.
  • the serial maximum value determination unit 49 has a first multiplexer (MUX) 45 whose first input is connected to the integration unit 36-0, a second multiplexer (MUX) 46 connected on the input side to the integration units 36-1,..., 36-7, and a on the input side to the outputs of the two multiplexers 45, 46 connected logic unit (LOG) 47 with two outputs, wherein the first output of the logic unit 47 is connected to the second input of the first multiplexer 45.
  • MUX first multiplexer
  • MUX second multiplexer
  • LOG logic unit
  • the logic unit 47 is designed such that it compares the magnitude of the input values provided by the two multiplexers 45, 46 and determines the signed value of the larger input value and provides it at the first output, as well as the sequence index k of the derived sequence to be assigned to this signed value determined and provided at the second output, advantageously, the logical unit 47 is formed as a state machine (state machine).
  • the first multiplexer 45 is controlled, for example, by a control unit in such a way that in each symbol period in a certain ("first") chip period the correlation result rsFO applied to its first input and in the subsequent chip periods the value applied to its second input, that of the first output
  • the second multiplexer 46 is also controlled, for example, by the said control unit in such a way that in the said "first" chip period it has the correlation result rsFi applied to its first input and in the subsequent chip period that at its second input present correlation result rsF2 etc. at its output.
  • the allocation unit 48 corresponds to the allocation unit 38 described with reference to FIG. 3. In this respect, reference is made to the above description.
  • the embodiment of a detection unit according to the invention described with reference to FIG. 4 requires only a minimum memory of 32 bits, only 8 instead of 16 multiplication units, which are advantageously designed as sign reversers, only 8 instead of 16 integration units, a very easy to implement serial maximum value determination unit and also very simple allocation unit.
  • the detection unit is therefore very easy to implement and is characterized by an extremely low energy requirement.
  • FIG. 5 shows an alternative embodiment of the sequence providing unit.
  • the sequence providing unit 53 has a total of eight multiplexers (MUX) 52-0, 52-1,..., 52-7, the control input of which is respectively connected to the counting unit (CNO 51), while at the outputs of the multiplexers the decoupling unit is connected.
  • MUX multiplexers
  • the 32 inputs per multiplexer are at fixed values (such as the supply voltage and ground) representing the respective derived sequence.
  • Analogous to the "current" content of the register cells 34-0, ..., 34-31 of the shift register 34 of FIGS. 3 and 4, the input values of the multiplexers 52-0, 52-1,..., 52-7 in FIG 5 is represented by plus and minus symbols, where the sequence "+ +" shown at the inputs of the multiplexer 52-0 in FIG.
  • the counting unit 51 is designed to count from zero to 31 in the chip clock fC and then to start again from 0. It therefore provides a running chip index (0 ... 31) at its output per symbol period.
  • the multiplexers In the first chip period (with index zero), therefore, the multiplexers each pass the value applied to their first (uppermost) input to their output, so that in the first chip period the first chip values of the derived sequences are provided at the same time (FOcO, FIcO,. .., F7c ⁇ ).
  • the multiplexers in each case synchronously switch the values applied to their second, third, etc. inputs until all the derived sequences are provided in parallel after a total of 32 chip periods.
  • the sequence providing unit 53 from FIG. 5 can be used directly instead of the sequence providing unit 33 in FIG.
  • the sequence providing unit 53 of FIG. 5 can also be used instead of the sequence providing unit 43 in FIG.
  • the input values of the multiplexers 52-2, 52-3,..., 52-7 are to be cyclically shifted, ie the inputs of the mentioned multiplexers are to be shifted cyclically shifted.
  • the input values of the multiplexer 52-2 are cyclically shifted in FIG. 5 by an input position, those of multiplexer 52-3 down two input positions, etc. and those of multiplexer 52-7 down six input positions.
  • the derived sequences are provided serially, analogously to the sequence providing unit 43 of FIG. 4, ie the derived sequences FO and F1 in the same chip period, F2 starting a chip period later, F3 starting a further chip period later, etc.
  • input values of the multiplexers 52-2, 52-3, ..., 52-7 may also be delayed correspondingly to the output values of the counting unit 51 fed to these multiplexers.
  • the detection unit according to the invention described above with reference to FIGS. 2 to 5 and therefore also transmission receiving apparatuses which have such a detection unit are characterized by a very simple realizability, an extremely low energy requirement as well as a high performance (bit error rate or the like as a function of disturbing influences such as Noise and / or channel distortion).
  • the digital parts of the receiving units require - without synchronization unit - a hardware cost on the order of a few thousand Catteräquivalenten (N AN D-gate with two inputs), in the data transmission mode, these digital parts of the receiving units have a power requirement of the order of a few milliwatts (mW).
  • P5c ⁇ , P5d, ... chips of the PN sequence P5 PC1 first group of first PN sequences PO,..., P7

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Die Erfindung betrifft eine Detektionseinheit zur Detektion von in einem differentiell demodulierten Signal enthaltenen Datensymbolen, denen sendeseitig jeweils eine PN-Sequenz aus einem Sequenzvorrat zuweisbar ist. Die erfindungsgemäße Detektionseinheit weist folgende Einheiten auf: a) eine Sequenzbereitstellungseinheit, die zum Bereitstellen einer dritten Gruppe von abgeleiteten Sequenzen ausgebildet ist, wobei die dritte Gruppe zu jeder ersten PN-Sequenz eine abgeleitete Sequenz aufweist, die dieser ersten PN-Sequenz zugeordnet und aus dieser mittels logischer Verknüpfungen ableitbar ist, die jedoch nicht mit dieser identisch ist, und wobei sich die abgeleiteten Sequenzen der dritten Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, b) eine mit der Sequenzbereitstellungseinheit verbundene Korrelationseinheit, die zum Berechnen von Korrelationser- gebnissen durch Korrelieren des differentiell demodulierten Signals mit jeder der abgeleiteten Sequenzen der dritten Gruppe ausgebildet ist, und c) eine mit der Korrelationseinheit verbundene Auswerteeinheit, die zum Ableiten der werte der Datensymbole durch Auswerten der Korrelationsergebnisse ausgebildet ist. Die Erfindung betrifft weiterhin eine Sende-/Empfangsvorrichtung und eine integrierte Schaltung mit einer solchen Detektionseinheit.

Description

DIFFERENTIELLE DETEKTIONSEINHEIT FÜR DEN ZIGBEE 802 . 15 .4 STANDARD
Die vorliegende Erfindung betrifft eine Detektionseinheit zur Detektion von in einem differentiell demodulierten Signal enthaltenen Datensymbolen. Die Erfindung betrifft weiterhin eine Sende-/Empfangsvorrichtung und eine integrierte Schaltung mit einer solchen Detektionseinheit.
Die Erfindung liegt auf dem Gebiet der Datenübertragung, wenngleich prinzipiell auf beliebige digitale Kommunikationssysteme anwendbar, werden die vor- liegende Erfindung sowie die ihr zugrunde liegende Problematik nachfolgend anhand eines „ZigBee"-Kommunikationssystems gemäß IEEE 802.15.4 erläutert.
Zur drahtlosen Übertragung von Informationen über relativ kurze Distanzen (ca. 10m) können sog. „Wireless Personal Area Networks" (WP ANs) verwendet werden. Im Gegensatz zu „Wireless Local Area Networks" (WLANs) benötigen WPANs zur Datenübertragung wenig oder sogar keine Infrastruktur, so daß kleine, einfache, energieeffiziente und kostengünstige Geräte für einen breiten Anwendungsbereich implementiert werden können.
Der Standard IEEE 802.15.4 spezifiziert niederratige WPANs, die mit Rohdatenra- ten bis max. 250 kbit/s und ortsfesten oder mobilen Geräten für Anwendungen in der industriellen Überwachung und Steuerung, in Sensornetzwerken, in der Automatisierung, sowie im Bereich der Computerperipherie und für interaktive Spiele geeignet sind. Neben einer sehr einfachen und kostengünstigen imple- mentierbarkeit der Geräte ist für derartige Anwendungen ein extrem geringer Energiebedarf der Geräte von entscheidender Bedeutung. So werden mit die- sem Standard Batterielaufzeiten von mehreren Monaten bis mehrere Jahre angestrebt.
Auf der Ebene der physikalischen Schicht spezifiziert der lEEE-Standard 802.15.4 im nahezu weltweit verfügbaren ISM-Band (industrial, scientific, medical) um 2,4 GHz für Rohdatenraten von fB = 250 kbit/s eine Bandspreizung (Spreading) mit einer Chiprate von fc = 2 Mchip/s sowie eine Offset-QPSK-Modulation (quarternary Phase shift keying) mit einer Symbolrate von fs=62,5 ksymbol/s.
In einem 802.15.4-sender für das ISM-Band wird der zu übertragende Datenstrom zunächst in eine Folge von PN-Sequenzen (pseudo noise) umgesetzt, indem in jeder Symbolperiode (TS =i/fs = i6μs) vier Datenbits verwendet werden, um eine PN-Sequenz aus einem Sequenzvorrat von insgesamt 16 PN-Sequenzen auszuwählen. Jedem Symbol aus vier Datenbits wird auf diese weise eine symbolwert- spezifische PN-Sequenz aus 32 PN-Chips (Chipperiode TC= TS/32 = 500ns= 1/fC) zugeordnet, die anstelle der vier Datenbits übertragen wird. Der im Standard spe- zifizierte Sequenzvorrat aus 16 „quasi-orthogonalen" PN-Sequenzen umfaßt hierbei eine erste Gruppe von acht ersten PN-Sequenzen, die sich nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, und eine zweite Gruppe von acht zweiten PN-Sequenzen, die sich ebenfalls nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander und von jeweils einer der ersten PN-Sequenzen nur durch eine Inversion jedes zweiten Chipwertes unterscheiden (Siehe IEEE Std 802.15.4-2003, Kap. 6.5.2.3).
Die den aufeinanderfolgenden Symbolen zugewiesenen PN-Sequenzen werden aneinandergehängt und anschließend Offset-QPSK-moduliert (quarternary phase shift keying), indem - mit Halbsinus-Impulsformung - die PN-Chips mit geradem Index (0, 2, 4, ...) auf den lnphase-(l)-τräger und diejenigen PN-Chips mit ungeradem Index (1, 3, 5, ...) auf den Quadraturphasen-(Q)-τräger moduliert werden, zur Bildung eines Offsets werden die Quadraturphasen-Chips um eine Chipperiode TC gegenüber den Inphase-Chips verzögert (siehe IEEE Std 802.15.4-2003, Kap. 6.5.2.4). Empfängerseitig sind zur Detektion von in einem Empfangssignal enthaltenen Datensymbolen sowohl kohärente als auch inkohärente Ansätze an sich bekannt. Während bei kohärenten Ansätzen das Empfangssignal mit Hilfe einer aus einer Trägerregelungsschaltung gewonnenen frequenz- und phasenrichtigen Trägerschwingung in die komplexe Einhüllende (Basisband) überführt wird, kann bei inkohärenten Ansätzen zumindest auf die Phasenrichtigkeit, in Grenzen eventuell auch auf die Frequenzrichtigkeit der Trägerschwingung verzichtet werden. Aufgrund des bei kohärenten Ansätzen höheren Realisierungsaufwandes, der auch mit einem erhöhten Energiebedarf einhergeht, wird bei der vorliegenden Erfindung von einem inkohärenten Empfänger ausgegangen, bei dem das Emp- fangssignal zumindest nicht phasenrichtig in die komplexe Einhüllende überführt und das resultierende Basisbandsignal differentiell demoduliert wird.
Weiterhin ist an sich bekannt, die Datensymbole mehrerer Kommunikationsteilnehmer sendeseitig jeweils mit einer teilnehmerspezifischen PN-Sequenz aus einem Sequenzvorrat orthogonaler PN-Sequenzen zu multiplizieren, das Summen- Signal zu übertragen und empfängerseitig die Datensymbole eines bestimmten Teilnehmers zu detektieren, indem das empfangene Summensignal mit der PN- Sequenz dieses Teilnehmers korreliert und anschließend entschieden wird. Hierzu wird z.B. auf das Lehrbuch „Nachrichtenübertragung" von Karl-Dirk Kammeyer, 3. Auflage, B. G. Teubner, Stuttgart, ISBN 3-519-26142-1 verwiesen (Seiten 632-635). vor diesem Hintergrund liegt der Erfindung die Aufgabe zugrunde, eine Detek- tionseinheit zur Detektion von in einem differentiell demodulierten Signal enthaltenen Datensymbolen anzugeben, die energiesparende und einfache Implementierungen von sendeVEmpfangsvorrichtungen z.B. nach IEEE 802.15.4 er- möglicht und dennoch eine hohe Leistungsfähigkeit der Detektion aufweist, d.h. eine niedrige Fehlerrate (Symbol-, Bit-, Rahmenfehlerrate etc.) auch unter Störeinflüssen wie Kanalverzerrungen und/oder Rauschen. Es ist weiterhin die Aufgabe der Erfindung, eine entsprechende SendeVEmpfangsvorrichtung und eine integrierte Schaltung anzugeben. Erfindungsgemäß wird diese Aufgabe gelöst durch eine Detektionseinheit, eine SendeVEmpfangsvorrichtung und eine integrierte Schaltung mit den Merkmalen der Patentansprüche 1, 22 bzw. 23.
Demgemäß ist vorgesehen: Eine Detektionseinheit zur Detektion von in einem differentiell demodulierten Signal enthaltenen Datensymbolen, denen sendesei- tig jeweils eine PN-Sequenz aus einem Sequenzvorrat zuweisbar ist, der eine erste Gruppe von ersten PN-Sequenzen und eine zweite Gruppe von zweiten PN- sequenzen aufweist, wobei sich die ersten und zweiten PIM-Sequenzen innerhalb ihrer jeweiligen Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden und wobei die zweite Gruppe zu jeder ersten PN- Sequenz eine entsprechende zweite PN-Sequenz aufweist, die sich von der ersten PN-Sequenz nur durch eine Inversion jedes zweiten Chipwertes unterscheidet, enthaltend a) eine Sequenzbereitstellungseinheit, die zum Bereitstellen einer dritten Gruppe von abgeleiteten Sequenzen ausgebildet ist, wobei die dritte Gruppe zu jeder ersten PN-Sequenz eine abgeleitete Sequenz aufweist, die die- ser ersten PN-Sequenz zugeordnet und aus dieser mittels logischer Verknüpfungen ableitbar ist, die jedoch nicht mit dieser identisch ist, und wobei sich die abgeleiteten Sequenzen der dritten Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, b) eine mit der Sequenzbereitstellungseinheit verbundene Korrelationseinheit, die zum Berechnen von Korrelationsergebnissen durch Korrelieren des differentiell demodulierten Si- - A - gnals mit jeder der abgeleiteten Sequenzen der dritten Gruppe ausgebildet ist, und c) eine mit der Korrelationseinheit verbundene Auswerteeinheit, die zum Ableiten der werte der Datensymbole durch Auswerten der Korrelationsergebnisse ausgebildet ist. Die erfindungsgemäße Sende-/Empfangsvorrichtung und die erfindungsgemäße integrierte Schaltung weisen jeweils eine solche Detektionseinheit auf.
Das Wesen der Erfindung besteht darin, eine dritte Gruppe von an die differen- tielle Demodulation angepaßten abgeleiteten Sequenzen bereitzustellen und das differentiell demodulierte Signal mit jeder abgeleiteten Sequenz der dritten Gruppe zu korrelieren. Die abgeleiteten Sequenzen der dritten Gruppe sind mit den sendeseitig verwendbaren PN-Sequenzen nicht identisch - jedoch aus diesen abgeleitet - und unterscheiden sich - im Gegensatz zu den sendeseitig verwendbaren PIM-Sequenzen - nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander. Dies ermöglicht es, ein differentiell demoduliertes Signal, das sendeseitig z.B. gemäß IEEE 802.15.4 erzeugt wurde, korrekt zu detektieren (entscheiden). Außerdem ermöglichen die besonderen Eigenschaften der abgeleiteten Sequenzen extrem einfache und energiesparende Implementierungen der Detektionseinheit und damit der sendeVEmpfangsvorrichtungen.
Dies ist insbesondere dann vorteilhaft, wenn - wie bei Anwendungen in der in- dustriellen Überwachung und Steuerung, in Sensornetzwerken, in der Automatisierung oder im Bereich der Computerperipherie - ein extrem geringer Energiebedarf und eine sehr einfache Realisierbarkeit unabdingbar sind. Obwohl die Erfindung nicht auf den lEEE-standard 802.15.4 beschränkt ist, ist dies exemplarisch bei SendeVEmpfangsvorrichtungen für diesen Standard der Fall. Die Leistungsfähigkeit der erfindungsgemäßen Detektioneinheit ist sehr hoch, so ist die Fehlerrate (Symbol-, Bit-, Rahmenfehlerrate etc.) bei der Detektion auch unter Störeinflüssen wie Kanalverzerrungen und Rauschen gemäß von der Anmelderin durchgeführten Simulationen sehr gering. vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den ab- hängigen Ansprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung zu entnehmen. in einer vorteilhaften Ausgestaltung weist die Sequenzbereitstellungseinheit genau ein Speichermittel auf, das ausgebildet ist, genau eine (d.h. nur eine) der abgeleiteten Sequenzen zu speichern. Ein Speichermittel, dessen Größe so be- messen ist, kann vorteilhaft sehr einfach implementiert und energiesparend betrieben werden.
Vorzugsweise ist das Speichermittel hierbei als rückgekoppeltes Schieberegister ausgeführt. Die sehr einfache Struktur eines Schieberegisters aus in Reihe ge- schalteten Registerzellen ermöglicht eine sehr effiziente und einfache Realisierung der Sequenzbereitstellungseinheit mit sehr geringem Energiebedarf. So ist z.B. weder eine Berechnung von Speicheradressen noch eine komplexe Ansteuerlogik für das Schieberegister erforderlich. vorzugsweise stellt die Sequenzbereitstellungseinheit die abgeleiteten Sequen- zen der dritten Gruppe hierbei an Ausgängen von jeweiligen (mehreren) Registerzellen des Schieberegisters bereit. Hierzu sind Mittel zum Takten des rückgekoppelten Schieberegisters im Chiptakt vorgesehen. Auf diese Weise können sehr einfach sämtliche abgeleiteten Sequenzen der dritten Gruppe mit oder ohne zeitlichem Versatz untereinander bereitgestellt werden. in einer weiteren vorteilhaften Ausgestaltung weist die sequenzbereitstellungs- einheit eine Zähleinheit und mit dieser verbundene Multiplexer auf, wobei an den Eingängen der Multiplexer feste werte anlegbar sind und die Sequenzbereitstellungseinheit ausgebildet ist, die abgeleiteten Sequenzen der dritten Gruppe an Ausgängen der Multiplexer bereitzustellen. Eine solche Struktur aus Logikelementen ermöglicht ebenfalls eine sehr effiziente und einfache Realisierung der Sequenzbereitstellungseinheit mit sehr geringem Energiebedarf. in einer weiteren Ausgestaltung entspricht die Anzahl n der mindestens zwei abgeleiteten Sequenzen der dritten Gruppe der Anzahl der ersten PN-Sequenzen in der ersten Gruppe und diese wiederum der Anzahl der zweiten PN-Sequenzen in der zweiten Gruppe. Damit ist die Anzahl der abgeleiteten Sequenzen der dritten Gruppe nur halb so hoch wie die Anzahl der insgesamt sendeseitig verwendbaren PN-Sequenzen. Dies ermöglicht vorteilhaft eine einfachere Realisierung insbesondere der Korrelationseinheit, aber auch der Sequenzbereitstellungseinheit und der Auswerteeinheit. vorzugsweise beinhaltet die Korrelationseinheit n Multipliziereinheiten sowie n nachgeschaltete Integrationseinheiten, wobei die jeweils mit der Sequenzbereitstellungseinheit und dem differentiellen Demodulator (oder dem Entzerrer) verbundenen Multipliziereinheiten n Produktsignale berechnen, indem (individuell verzögerte oder unverzögerte und im Chiptakt vorliegende) Signalwerte des demodulierten (und ggf. entzerrten) Signals mit (ggf. auch höherstufigen [mehr als zweistufigen» Chipwerten jeweils einer der abgeleiteten Sequenzen der dritten Gruppe multipliziert werden, und nachfolgend jede Integrationseinheit pro Symbolperiode ein Korrelationsergebnis bereitstellt, indem eine Anzahl von Signalwerten des entsprechenden Produktsignals addiert wird. Eine solche Realisierung der Korrelationseinheit ist sehr einfach, benötigt sehr wenig Betriebsenergie und ermöglicht eine hohe Leistungsfähigkeit in der Detektions- fehlerrate. weisen die abgeleiteten Sequenzen der dritten Gruppe zweistufige Chipwerte auf (z.B. +/-1), so könnnen die Multipliziereinheiten vorteilhaft als extrem einfach aufgebaute Mittel zur Vorzeichenumkehr realisiert werden. vorzugsweise bleibt ein Chipwert jeder abgeleiteten Sequenz bei der Korrelationsberechnung unberücksichtigt. Auf diese Weise können vorteilhaft trotz der differentiellen Demodulation zwei aufeinanderfolgende Datensymbole unab- hängig voneinander entschieden werden.
Gemäß einer weiteren Ausgestaltung wertet die Auswerteeinheit die n Korrelationsergebnisse pro Symbolperiode parallel aus, indem sie sie im wesentlichen zeitgleich, d.h. in einer Chipperiode oder in wenigen Chipperioden jeder Symbolperiode, auswertet. Auf diese weise stehen die Ergebnisse der Auswertung der Korrelationsergebnisse frühstmöglich vollständig zur Verfügung, so daß vorteilhaft die Entscheidungen über die mit größter Wahrscheinlichkeit gesendeten Datensymbolwerte jeweils frühstmöglich erfolgen kann.
Vorzugsweise beinhaltet die Auswerteeinheit eine parallele Maximalwertbestimmungseinheit und eine nachgeschaltete Zuordnungseinheit, wobei die mit den Integrationseinheiten der Korrelationseinheit verbundene parallele Maximalwertbestimmungseinheit die n Korrelationsergebnisse pro Symbolperiode im wesentlichen zeitgleich, d.h. in einer Chipperiode oder in wenigen Chipperioden jeder Symbolperiode, betragsmäßig miteinander vergleicht und als Ergebnis den vorzeichenbehafteten wert des betragsmaximalen Korrelationsergeb- nisses sowie einen Sequenzindex mit werten zwischen 0 und n-1 ermittelt, der angibt,, welche dem abgeleiteten Sequenzen der dritten Gruppe diesem vorzeichenbehafteten Wert zuzuordnen ist, und wobei die Zuordnungseinheit aus dem Sequenzindex und dem Vorzeichen des vorzeichenbehafteten wertes des betragsmaximalen Korrelationsergebnisses einen wert eines der Datensymbole bestimmt. Auf diese Weise kann eine Auswerteeinheit, die Entscheidungen über die Datensymbolwerte frühstmöglich bereitstellt, einfach und energieeffizient implementiert werden.
Gemäß einer bevorzugten Ausgestaltung, bei der die dritte Gruppe mindestens vier abgeleitete Sequenzen beinhaltet, weist die Korrelationseinheit Verzöge- rungsglieder auf, die derart angeordnet sind, daß pro Symbolperiode zwei erste der n Korrelationsergebnisse in derselben Chipperiode und n-2 zweite dem Korrelationsergebnisse in darauffolgenden Chipperioden bereitgestellt werden. Die Auswerteeinheit wertet die n Korrelationsergebnisse pro Symbolperiode hierbei seriell aus, indem in einer ersten Chipperiode die ersten Korrelationsergebnisse und in den darauffolgenden Chipperioden je eines der zweiten Korrelationsergebnisse ausgewertet wird. Durch die serielle Bereitstellung und Auswertung der Korrelationsergebnisse jeweils in aufeinanderfolgenden Chipperioden kann die Auswerteeinheit einfacher aufgebaut werden. Außerdem wird die Betriebsenergie zeitlich gleichmäßiger verbraucht bzw. treten geringere Spitzenströme im vergleich zur parallelen Implementierung auf. Dies ist sowohl hinsichtlich der Störstrahlung als auch im Hinblick auf die Batterielebensdauer von Vorteil. vorzugsweise sind die Verzögerungsglieder hierbei im Signalpfad vor den Multipliziereinheiten angeordnet, da auf diese weise die Verzögerung der Korrelationsergebnisse mit dem geringstmöglichen (Hardware-) Auf wand erreicht wird. vorzugsweise beinhaltet die Auswerteeinheit eine serielle Maximalwertbestimmungseinheit sowie eine nachgeschaltete Zuordnungseinheit. Hierbei vergleicht die serielle Maximalwertbestimmungseinheit in der ersten Chipperiode die ersten Korrelationsergebnisse betragsmäßig miteinander und ermittelt als Ergebnis den Vorzeichen behafteten wert desjenigen ersten Korrelationsergebnisses, das den größten Betrag aufweist, sowie einen Sequenzindex, der angibt, welche der abgeleiteten Sequenzen der dritten Gruppe diesem vorzeichenbehafteten wert zuzuordnen ist. in den darauffolgenden Chipperioden vergleicht die serielle Maximalwertbestimmungseinheit je eines der zweiten Korrelationsergebnisse betragsmäßig mit dem in der jeweils vorhergehenden Chipperiode ermittel- ten Ergebnis und ermittelt als Ergebnis denjenigen vorzeichenbehafteten wert, der den größeren Betrag aufweist, sowie einen Sequenzindex, der angibt, welche der abgeleiteten Sequenzen diesem vorzeichenbehafteten Wert zuzuordnen ist. Dieser Schritt wird so oft ausgeführt, bis sämtliche zweiten Korrelationsergebnisse berücksichtigt sind und so der vorzeichenbehaftete wert des be- tragsmaximalen Korrelationsergebnisses sowie ein Sequenzindex (mit werten zwischen 0 und n-1) ermittelt ist, der angibt, welche der n abgeleiteten Sequenzen diesem vorzeichenbehafteten Wert zuzuordnen ist. Die Zuordnungseinheit bestimmt schließlich aus dem Sequenzindex und dem Vorzeichen des vorzeichenbehafteten Wertes des betragsmaximalen Korrelationsergebnisses einen wert eines der Datensymbole. Diese Auswerteeinheit ist vorteilhaft sehr einfach aufgebaut, erfordert im Betrieb extrem wenig Energie und zeichnet sich durch eine große Leistungsfähigkeit in der Detektionfehlerrate aus.
Vorzugsweise beinhaltet die serielle Maximalwertbestimmungseinheit einen ersten Multiplexer, einen zweiten Multiplexer sowie eine logische Einheit. Der erste Multiplexer hat hierbei einen ersten Eingang, der mit einer ersten Integrationseinheit der Korrelationseinheit verbunden ist, sowie einen zweiten Eingang, der mit dem ersten Ausgang der logischen Einheit verbunden ist. Der zweite Multiplexer weist n-1 Eingänge auf, die mit den n-1 verbleibenden („zweiten") Integrationseinheiten verbunden sind. Die logische Einheit weist zwei Eingänge, die mit den zwei Ausgängen der beiden Multiplexer verbunden sind, sowie zwei Ausgänge auf. Der erste Multiplexer wird derart angesteuert, daß er in der ersten Chipperiode das an seinem ersten Eingang anliegende erste Korrelationsergebnis und in den darauffolgenden Chipperioden den an seinem zweiten Eingang anliegenden wert an seinen Ausgang durchleitet, während der zweite Multiple- xer derart angesteuert wird, daß er in der ersten Chipperiode das an einem seiner Eingänge anliegende erste Korrelationsergebnis und in den darauffolgenden Chipperioden je eines der an seinen anderen Eingängen anliegenden zweiten Korrelationsergebnisse an seinen Ausgang durchleitet. Die logische Einheit vergleicht jeweils die von den beiden Multiplexem durchgeleiteten zwei Werte be- tragsmäßig und ermittelt den vorzeichenbehafteten wert des betragsmäßig größeren wertes sowie den Sequenzindex der diesem vorzeichenbehafteten wert zuzuordnenden abgeleiteten Sequenz. Sie stellt den vorzeichenbehafteten wert am ersten Ausgang und den Sequenzindex am zweiten Ausgang bereit. Diese serielle Maximalwertbestimmungseinheit ist vorteilhaft sehr einfach auf- gebaut. Außerdem wird die Betriebsenergie zeitlich gleichmäßiger verbraucht bzw. treten geringere Spitzenströme im Vergleich zur parallelen Implementierung auf. Dies ist sowohl hinsichtlich der Störstrahlung als auch im Hinblick auf die Batterielebensdauer von vorteil.
Vorzugsweise bestimmt die Zuordnungseinheit denjenigen wert eines der Da- tensymbole, dem diejenige erste Pi\l-Sequenz der ersten Gruppe zugeordnet ist, der die abgeleitete Sequenz mit diesem Sequenzindex(wert) zugeordnet ist, falls der vorzeichenbenaftete Wert des betragsmaximalen Korrelationsergebnisses positiv ist, und ansonsten denjenigen Wert eines der Datensymbole, dem diejenige zweite PN-Sequenz der zweiten Gruppe zugeordnet ist, der die zur abgelei- teten Sequenz mit diesem Sequenzindex(wert) inverse Sequenz zugeordnet ist. Eine solche Zuordnungseinheit ist vorteilhaft sehr einfach aufgebaut und erfordert im Betrieb extrem wenig Energie. in einer weiteren Ausgestaltung weisen die abgeleiteten Chips (d.h. die Chips einer abgeleiteten Sequenz) mit einem ersten positiven Index (d.h. alle Chips au- ßer dem ersten) jeweils einen Wert auf, der aus einer XOR-Verknüpfung des PN- Chips (d.h. des Chips derjenigen ersten PN-Sequenz, der die abgeleitete Sequenz zugeordnet ist) mit diesem ersten positiven Index mit dem indexmäßig (und damit zeitlich) jeweils vorhergehenden PN-chip ableitbar ist. Vorzugsweise weist der indexmäßig (und zeitlich) erste abgeleitete Chip (mit Index null) einen wert auf, der aus einer XOR-Verknüpfung des indexmäßig ersten PN-Chips (mit Index null) mit dem indexmäßig letzten PN-Chip ableitbar ist. Durch die Verwendung derartiger abgeleiteter Sequenzen können die Sequenzbereitstellungseinheit, die Korrelationseinheit und die Auswerteeinheit sehr einfach und energiesparend realisiert werden.
Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Hierbei zeigen
Fig. 1 ein „wireless Personal Area Network" (WPAN) nach dem lEEE-Standard 802.15.4 mit erfindungsgemäßen SendeVEmpfangsvorrichtungen (TRX); Fig. 2 eine inkohärente Empfangseinheit mit erfindungsgemäßer Detektions- einheit 28;
Fig. 3 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Detektionsein- heit;
Fig. 4 ein bevorzugtes zweites Ausführungsbeispiel einer erfindungsgemäßen Detektionseinheit; und
Fig. 5 eine bevorzugte Realisierungsform der Sequenzbereitstellungseinheit. in den Figuren sind gleiche und funktionsgleiche Elemente und Signale - sofern nicht anders angegeben - mit denselben Bezugszeichen versehen.
Figur 1 zeigt ein Beispiel eines „Wireless Personal Area Networks" (WPAN) 10 nach dem lEEE-Standard 802.15.4. Es umfaßt drei SendeVEmpfangsvorrichtungen (transceiver, TRX) 11-13 in Form von ortsfesten oder mobilen Geräten, die mittels Funksignalen drahtlos Informationen austauschen. Bei der SendeVEmpfangs- vorrichtung 11 handelt es sich um ein sog. vollfunktionsgerät, das die Funktion des WPAN-Koordinators übernimmt, während es sich bei den SendeVEmpfangsvorrichtungen 12, 13 um sog. Teilfunktionsgeräte handelt, die dem vollfunktionsgerät 11 zugeordnet sind und nur mit diesem Daten austauschen können. Neben der in Figur 1 dargestellten sternförmigen Netzwerktopologie, bei der die bidirektionale Datenübertragung nur zwischen jeweils einem der Teilfunkti- onsgeräte 12, 13 und dem vollfunktionsgerät 11, nicht jedoch zwischen den Teilfunktionsgeräten 12, 13 erfolgen kann, sieht der Standard auch sog. „Peer-to- Peer"-Topologien vor, bei denen sämtliche vollfunktionsgeräte (von denen eines die Rolle des WPAN-Koordinators übernimmt) mit jeweils allen anderen Vollfunk- tionsgeräten kommunizieren können. Die SendeVEmpfangsvorrichtungen 11-13 umfassen jeweils eine Antenne 14, eine mit der Antenne verbundene Sendeeinheit (transmitte TX) 15, eine mit der Antenne verbundene Empfangseinheit (receiver, RX) 16 und eine mit der sende- und der Empfangseinheit verbundene Kontrolleinheit (control unit, CTRL) 17 zur Steuerung der Sende- und Empfangseinheiten 15, 16. Weiterhin beinhalten die Sende-/ Empfangsvorrichtungen 11-13 jeweils eine in Figur 1 nicht dargestellte Energieversorgungseinheit in Form einer Batterie etc. zur Energieversorgung der Einheiten 15-17, sowie eventuell weitere Komponenten wie Sensoren, Schnittstellen etc.. im folgenden wird davon ausgegangen, daß die Datenübertragung im ISM-Band (industrial, scientific, medical) um 2,4 CHz erfolgt. Die Sendeeinheit 15 jeder sen- deVEmpfangsvorrichtung wandelt den jeweils zu sendenden Datenstrom gemäß dem lEEE-standard 802.15.4 in ein über ihre Antenne 14 abzustrahlendes Funksi- gnal um, indem der jeweils zu sendende Datenstrom, wie in der Beschreibungseinleitung dargestellt, zunächst in vier Bit breite Symbole dθ, dl, d2, ... und diese in aufeinanderfolgende PN-Sequenzen umgesetzt werden (z.B. P5, P4, P7, falls dθ=5, di =4, d2 =7). Die aufeinanderfolgenden Pl\l-Sequenzen werden anschließend - mit Halbsinus-lmpulsformung - Offset-QPSK-moduliert (quarternary phase shift keying).
Dementsprechend wandelt die Empfangseinheit 16 jeder SendeVEmpfangs- vorrichtung ein von ihrer Antenne 14 empfangenes (und von der Sendeeinheit einer anderen Sende-/Empfangsvorrichtung nach dem lEEE-Standard 802.15.4 erzeugtes) Funksignal möglichst fehlerfrei in die gesendeten Daten um, indem das Funksignal unter anderem demoduliert und die Daten anschließend detektiert (entschieden) werden.
Die Sendeeinheit 15 und die Empfangseinheit 16 einer Sende-/Empfangs- vorrichtung sind hierbei Teil einer (in Figur 1 nicht dargestellten) integrierten Schaltung (IC), z.B. eines ASlCs (application specific integrated circuit), während die Kontrolleinheit 17 durch einen (ebenfalls nicht dargestellten) Mikrocontroller realisiert ist. vorteilhaft kann die SendeVEmpfangsvorrichtung auch nur einen (z.B. als ASiC ausgeführten) IC aufweisen, der die Funktionen der Sendeeinheit 15, der Empfangseinheit 16 und der Kontrolleinheit 17 wahrnimmt.
Figur 2 zeigt ein Blockschaltbild einer inkohärenten Empfangseinheit (RX) 16, die folgende in Serie geschaltete Funktionsblöcke umfaßt: einen inneren Empfänger (iREC) 21, einen differentiellen Demodulator (DEMOD) 22 und eine erfindungsgemäße Detektionseinheit 28, die eine Korrelationseinheit (COR) 23 und eine nachgeschaltete Auswerteeinheit (EVAL) 24 sowie eine mit der Korrelationseinheit 23 verbundene Sequenzbereitstellungseinheit (SEQ) 25 aufweist. Außerdem weist die Empfangseinheit 16 optional einen Entzerrer (EQ) 26 zwischen dem Demo- dulator 22 und der Detektionseinheit 28 auf.
Der mit der Antenne 14 der SendeVEmpfangsvorrichtung verbundene innere Empfänger 21 überführt das empfangene Funksignal r in ein komplexes Basisbandsignal b (Einhüllende) mit komplexwertigen Abtastwerten im Takt der sen- deseitig verwendeten PN-Chips der PN-Sequenzen, d.h. im Chiptakt fc = 2Mchip/s= 1/TC= i/500ns. Jeder komplexe Abtastwert umfaßt hierbei einen Realteil (inphase-Komponente I) und einen imaginärteil (Quadratur-Komponente Q). Komplexwertige Signale wie das Basisbandsignal b sind in den Figuren durch Pfeile mit Doppellinien dargestellt.
Der innere Empfänger 21 weist weiterhin eine Synchronisationseinheit (SYNC) 27 auf, die eine Symbol- und Chiptaktsynchronisation durchführt.
Das Basisbandsignal b wird anschließend durch den differentiellen Demodulator 22 in ein demoduliertes Signal überführt, das reellwertige Signalwerte im Chiptakt fc aufweist. Vorteilhaft generiert der differentielle Demodulator 22 ein demoduliertes Signal, dessen Signalwerte anstelle von sog. Hardbits (d.h. zweistufige, binäre werte) sog. Soft-lnformationswerte (höherstufige, z.B. 4 Bit breite Signalwerte) aufweist. Das demodulierte Signal wird anschließend optional entzerrt. Der hierzu vorgesehene Entzerrer 26 bestimmt vorzugsweise pro Symbolperiode τs=i/fs = 16μs=32*TC einen Mittelwert des demodulierten Signals und befreit dieses anschließend durch Subtraktion des Mittelwertes von einem Gleichanteil. Alternativ oder zusätzlich kann der Entzerrer 26 ein Filter, z.B. ein Hochpaßfilter aufwei- sen. im folgenden wird das differentiell demodulierte (und ggf. entzerrte) Signal mit s bezeichnet.
Anschließend werden die im differentiell demodulierten (und ggf. entzerrten) Signal s enthaltenen Datensymbole dθ, dl, d2, ... durch die erfindungsgemäße Detektionseinheit 28 detektiert, d.h. entschieden. Hierzu wird das im Chiptakt fC vorliegende Signal s (mit beispielsweise vier Bit breiten Signalwerten) zunächst in der Korrelationseinheit (COR) 23 mit sog. abgeleiteten Sequenzen FO, F1, ..., F7 korreliert, die durch die Sequenzbereitstellungseinheit 25 bereitgestellt werden. Dies führt auf Korrelationsergebnisse rsFO, rsFi, ..., rsF7, die ein Maß für die Übereinstimmung des Signals s mit der jeweiligen abgeleiteten Sequenz FO, F1, ... bzw. F7 darstellen. Die Korrelationsergebnisse werden im Symboltakt fS=fC/32 = 62,5 ksymbol/s (entspricht einer symbolperiode von TS) erzeugt, in der Auswerteeinheit (EVAL) 24 werden die Korrelationsergebnisse rsFO, rsFi, ..., rsF7 schließlich ausgewertet und die Datensymbole dθ, dl, d2, ... detektiert (ent- schieden).
Durch die erfindungsgemäße Detektionseinheit 28, die im folgenden näher beschrieben wird, zeichnen sich die SendeVEmpfangsvorrichtungen 11-13 aus Figur 1 durch eine sehr einfache Realisierbarkeit, einen sehr geringen Energiebedarf sowie durch eine hohe Leistungsfähigkeit aus (Bitfehlerrate o.a. in Abhängigkeit von Störeinflüssen wie Rauschen und/oder Kanalverzerrungen).
im folgenden wird beschrieben, wie die gemäß Figur 2 von der Sequenzbereitstellungseinheit 25 bereitgestellten abgeleiteten Sequenzen FO, F1, .... F7 beschaffen sind. Die nachfolgende Tabelle zeigt sowohl die gemäß IEEE 802.15.4 sendeseitig zu verwendenden PN-Sequenzen PO, P1, ... als auch die erfindungsgemäß den PN-Sequenzen zugeordneten abgeleiteten Sequenzen FO, F1, ....
Was die sendeseitig zu verwendenden Pl\l-Sequenzen PO, P1, P2, ... betrifft, so ist zunächst festzustellen, daß ein Sequenzvorrat mit insgesamt 16 PN-Sequenzen PO1 P1, ..., P15 spezifiziert ist. Jede PN-Sequenz umfaßt hierbei 32 sog. Chips, die jeweils einen wert von logisch null (0) oder eins (1) annehmen können. Wie aus der Tabelle ersichtlich ist, nehmen z.B. die ersten zehn Chips der PN-Sequenz P5 die werte 001 1 01 0 1 00 an.
Für die Chips z.B. der PIM-Sequenz P5 werden zur Vereinfachung der Beschreibung die Parameter P5cθ (erster Chip (cθ) von P5), P5d (zweiter Chip (CD), .... P5c30, P5C31 (letzter Chip (c3D) eingeführt. Analoges gilt für die anderen PN- Sequenzen, so daß Picj den Chip mit Index j (d.h. der (j + D-te Chip) der PN- Sequenz mit Index i (Pi) bezeichnet, wobei i = 0,i,...,i5 und j= 0,1, ...,31. weiterhin werden zur besseren Unterscheidbarkeit der Chips der PN-Sequenzen von denjenigen der abgeleiteten Sequenzen die ersteren als PN-Chips bezeichnet. unterteilt man die insgesamt 16 PN-Sequenzen PO, P1, ..., P15 des Sequenzvorrats in eine erste Gruppe PC1 der acht „ersten" PN-Sequenzen PO, P1 ,' ..., P7 und eine zweite Gruppe PG2 der acht „zweiten" PN-Sequenzen P8, P9, ..., P15, so ist aus der Tabelle weiterhin zu ersehen, daß sich die ersten PN-Sequenzen PO, P1, ..., P7 nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden. So ist z.B. das am Anfang der PN-Sequenz PO vorkommende Bitmuster {1 1 0 1 1 0} in der PN-sequenz P1 ab dem PN-Chip P1C4, in der PN-
+ sequenz P2 ab P2c8, in P3 ab P3d2, in P4 ab P4d6, ..., und schließlich in P7 ab P7c28 - bei zyklischer Erweiterung - zu erkennen. Auch die zweiten PN- sequenzen P8, P9, ..., P15 unterscheiden sich nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander.
Pi: PN-Sequenz i (sendeseitig) (PicO Pid Pic2 Pic3 Pic30 Pic31 )
Fi: von Pi abgeleitete Sequenz (FicO Fiel Fic2 Fic3 Fic30 Fic31 )
PO : 1 1 0 1 1 O 0 1 1 1 0 0 O O 1 1 O 1 O 1 O O 1 O O O 1 O 1 1 1 O τ?n •
Pl : 1 1 1 0 1 1 0 1 1 0 0 1 1 1 O O O O 1 1 O 1 O 1 O O 1 O O O 1 O
Fl : + + - - + + + - - - - - - + + + - + + + + - + - + + + - - + + -
P2 : 0 O 1 0 1 1 1 O 1 1 0 1 1 O O 1 1 1 O O O O 1 1 O 1 O 1 O O 1 O
F2 : - + + - + + - - + + + - - - - - - + + + - + + + + - + - + + + -
P3 : 0 O 1 O 0 O 1 0 1 1 1 0 1 1 O 1 1 O O 1 1 1 O O O O 1 1 O 1 O 1 F3 : + + + + + + + + + + + + + + + + + +
P4 : O 1 O 1 O O 1 0 0 O 1 0 1 1 1 O 1 1 O 1 1 O O 1 1 1 O O O O 1 1
F4 : + - + - + + + - - + + - + + - - + + + - - - - - - + + + - + + +
P5 : 0 0 1 1 O 1 0 1 0 0 1 0 O O 1 O 1 1 1 O 1 1 O 1 1 O O 1 1 1 O O
P6 : 1 1 O 0 O O 1 1 0 1 0 1 O O 1 O O O 1 O 1 1 1 O 1 1 O 1 1 O O 1 F6 : + + + + + + + + + + + + + + + + + +
P7 : 1 O O 1 1 1 0 0 O O 1 1 O 1 O 1 O O 1 O O O 1 O 1 1 1 O 1 1 O 1
F7 : - - - - - + + + - + + + + - + - + + + - - + + - + + - - + + + -
P8 : 1 0 O 0 1 1 0 O 1 O 0 1 O 1 1 O O O O O O 1 1 1 O 1 1 1 1 O 1 1
F8 : - - - + + + + + + - - - + - - - - + - + - - - + + - - + - - + +
P9 : 1 O 1 1 1 O 0 0 1 1 0 0 1 O O 1 O 1 1 O O O O O O 1 1 1 O 1 1 1
F9 : - - + + - - - + + + + + + - - - + - - - - + - + - - - + + - - +
Pl O : 0 1 1 1 1 O 1 1 1 0 0 0 1 1 O O 1 O O 1 O 1 1 O O O O O O 1 1 1
Fl O - - + - - + + - - - + + + + + + - - - + - - - - + - + - - - +
PI l : 0 1 1 1 0 1 1 1 1 0 1 1 1 O O O 1 1 O O 1 O O 1 O 1 1 O O O O O
FI l : - - - + + - - + - - + + - - - + + + + + + + + - +
P12 : 0 0 O O 0 1 1 1 0 1 1 1 1 O 1 1 1 O O O 1 1 O O 1 O O 1 O 1 1 O
F12 : - + - + - - - + + - - + - - + + - - - + + + + + + - - - + - - -
P13 : O 1 1 0 O 0 0 O 0 1 1 1 O 1 1 1 1 O 1 1 1 O O O 1 1 O O 1 O O 1
F13 : + - - - - + - + - - - + + - - + - - + + - - - + + + + + + - - -
P14 : 1 O O 1 O 1 1 0 0 0 0 0 O 1 1 1 O 1 1 1 1 O 1 1 1 O O O 1 1 O O
F14 : + - - - + - - - - + - + - - - + + - - + - - + + - - - + + + + +
P15 : 1 1 O O 1 O 0 1 0 1 1 0 O O O O O 1 1 1 O 1 1 1 1 O 1 1 1 O O O
F15 : + + + + + - - - + - - - - + - + - - - + + - - + - - + + - - - +
weiterhin ist erkennbar, daß zu jeder ersten PN-Sequenz der ersten Gruppe Pd eine zweite PN-Sequenz der zweiten Gruppe PG2 existiert, die sich nur in jedem zweiten Chipwert von dieser ersten PN-Sequenz der ersten Gruppe PG1 unterscheidet - und zwar durch eine Inversion jedes zweiten Chipwertes, vergleicht man z.B. die PN-Sequenzen PO aus PG1 und P8 aus PG2 in der Tabelle, so stellt man fest, daß die PN-Chips mit geradem Index jeweils identische werte aufweisen (P0C0 = P8C0= 1 ; P0c2 = P8c2 = 0; P0C4= P8C4= 1 ; etc.), während die PN-Chips mit ungeradem index unterschiedliche (zueinander invertierte) Werte annehmen (POC1 =1, P8C1 =O, POC3 = 1, P8C3 = O; POC5 = O, P8C5 = 1 etc.).
Jeder PN-Sequenz ist erfindungsgemäß eine nicht identische - an die differenti- elle Demodulation angepaßte - abgeleitete Sequenz zugeordnet, der PN-Sequenz PO beispielsweise die in der Tabelle unterhalb von PO aufgeführte abgeleitete Sequenz FO, der PN-Sequenz P1 die abgeleitete Sequenz F1 etc.. Die Chips der abgeleiteten Sequenzen, hier als abgeleitete Chips bezeichnet, können die anti- podalen werte +1 und -1 annehmen, wobei aus Gründen der Übersichtlichkeit in der Tabelle nur das Vorzeichen dieser Werte eingetragen ist. Analog zur oben eingeführten Bezeichnung der PN-Chips wird der abgeleitete Chip mit Index j der abgeleiteten Sequenz mit Index i im folgenden mit Ficj bezeichnet, wobei i=o,i,...i5 und j=o,i,...,3i.
Die werte der abgeleiteten Chips ergeben sich wie folgt aus den Werten der PN- Chips. Um z.B. den Wert des abgeleiteten Chips F0c2 zu bilden, der gemäß der Tabelle + 1 beträgt, ist der Wert des in der Tabelle direkt darüber eingetragenen PN-Chips P0c2 = 0 logisch XOR zu verknüpfen mit dem Wert des links (d.h. des zeitlich vorhergehenden) von P0c2 eingetragenen PN-Chips POd =1. Die logische XOR-Verknüpfung ergibt in diesem Falle einen Wert von logisch 1, dem der in der Tabelle für F0c2 eingetragene antipodale Wert +1 zugeordnet ist. Entsprechend ergibt sich der wert von F0c4 aus P0c4 XOR Pθc3 = 1 XOR 1 = 0 zum in der Tabelle für Foc4 eingetragenen wert von -1, da der logischen null ein antipodaler wert von -1 zugeordnet ist. Diese Ableitungsvorschrift gilt für alle abgeleiteten Chips mit positivem geradem Index. Bezeichnen also Ficj den abgeleiteten Chip mit Index j der abgeleiteten Sequenz mit Index i und Picj und Picn den PN-Chip mit Index j bzw. n der PN-Sequenz mit index i, so ergibt sich für positive gerade Indizes j der abgeleitete Chip Ficj für i=0,i,..., 15 zu
Ficj = 2*(Picj XOR Picn) - 1 mit n =j-1 für j = 2,4,6,...,30 , (1) wobei die Multiplikation des Ergebnisses der XOR-Verknüpfung mit dem Faktor 2 und die anschließende Subtraktion von 1 die Zuordnung der logischen Werte von 0 und 1 zu den antipodalen werten -1 bzw. + 1 widerspiegeln soll.
Für die Bildung der abgeleiteten Chips Ficj mit Index j = 0 ist statt des (nicht existierenden) zeitlich vorhergehenden PN-Chips Picn mit Index n =j-i =-1 der letzte PN-Chip Picn mit n = 3i zu verwenden, d.h.
Ficj = 2*(Picj X0R Picn) - 1 mit j =o und n = 3i für i = o,i,...,i5. (2) Eine zu Gleichung (D ähnliche Ableitungsvorschrift gilt für die abgeleiteten Chips Ficj mit ungeradem Index j. In diesem Falle ist das Ergebnis der XOR-Verknüpfung vor der Zuordnung zu antipodalen Werten zu invertieren:
Ficj = 2*iNV{Picj XOR Picn} - 1 mit n =j-i für J" = 1,3,5,...,31 , (3) Wobei INV{} die logische Inversion bezeichnet und wiederum i = 0,i,...,i5 gilt.
Anstelle der Inversion der logischen werte mit anschließender Zuordnung von logisch 0 zum antipodalen wert -1 und von logisch 1 zum antipodalen wert +1 kann natürlich auch eine andere Zuordnung, nämlich von logisch 0 zum antipodalen wert +1 und von logisch 1 zum antipodalen wert -1 verwendet und da- mit auf die logische Inversion verzichtet werden. Als Formel ergibt sich dann
Ficj = 1 - 2*(Picj XOR Picn) mit n =j-i für J = 1 ,3,5,...,31 . (31)
Die Verwendung des jeweils „aktuellen" PN-Chips (mit dem Index des zu bildenden abgeleiteten Chips) und des jeweils vorangehenden PN-Chips korrespondiert mit der in der Beschreibungseinleitung erläuterten sendeseitigen Aufteilung der PN-Chips mit geradem (ungeradem) Index auf den lnphase-(l)-τräger (Quadratur- phasen-(Q)-τräger) im Rahmen der Offset-QPSK-Modulation (quarternary phase shift keying). Andere sendeseitige l-/Q-Aufteilungen der PN-Chips erfordern eine entsprechend angepaßte Bildung der abgeleiteten Chips.
Unterteilt man die insgesamt 16 abgeleiteten Sequenzen FO, F1, ..., F15 in eine dritte Gruppe FG1 der acht abgeleiteten Sequenzen FO, F1, ..., F7 und eine vierte Gruppe FG2 der acht abgeleiteten Sequenzen F8, F9, ..., F15, so ist aus der Tabelle zu ersehen, daß sich die abgeleiteten Sequenzen FO, F1, ..., F7 der dritten Gruppe FG1 nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, so ist z.B. das am Anfang der abgeleiteten Sequenz FO vorkommende Bitmuster { + + + - - - } in der abgeleiteten Sequenz F1 ab dem abgeleiteten Chip F1C4, in der abgeleiteten Sequenz F2 ab F2c8, in F3 ab F3C12, in F4 ab F4d6, ..., und schließlich in F7 ab F7c28 - bei zyklischer Erweiterung - zu erkennen. Auch die abgeleiteten Sequenzen F8, F9, ..., F15 der vierten Gruppe FG2 unterscheiden sich nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander. Weiterhin ist festzustellen, daß zu jeder abgeleiteten Sequenz der dritten Gruppe FG1 eine abgeleitete Sequenz der vierten Gruppe FG2 existiert, die sich nur durch eine Inversion aller ihrer Chipwerte unterscheidet. Vergleicht man z.B. die abgeleiteten Sequenz FO aus FG1 mit F8 aus FG2 in der Tabelle, so stellt man fest, daß sämtliche Chipwerte invertiert sind. Da dies auch für die Sequenzpaare F1/F9, F2/F10 etc. gilt, ist festzustellen, daß alle abgeleiteten Sequenzen der dritten Gruppe FC1 in invertierter Form in der vierten Gruppe FG2 enthalten sind:
Ficj = M)*Fncj mit i = 0,i,...,7, n = i+8 und J = 0,1 ,...,31 . (4)
Im Gegensatz zu den PN-Sequenzen, bei denen sich die entsprechenden Se- quenzpaare P0/P8, P1/P9 etc. durch eine Inversion jedes zweiten PN-Chips unterscheiden, unterscheiden sich die entsprechenden Paare F0/F8, F1/F9 etc. von abgeleiteten Sequenzen durch eine Inversion aller ihrer Chipwerte.
Die in den vorhergehenden Absätzen genannten Eigenschaften der abgeleiteten Sequenzen ermöglichen extrem einfache Realisierungen der Korrelationseinheit 23, der Auswerteeinheit 24 sowie der Sequenzbereitstellungseinheit 25 und damit der Detektionseinheit 28 aus Figur 2.
Figur 3 zeigt ein Blockschaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Detektionseinheit, bei dem die Korrelationsergebnisse parallel, d.h. im wesentlichen zeitgleich bereitgestellt und ausgewertet werden. Die Detektionseinheit 30 weist eine mit dem differentiellen Demodulator 22 oder dem Entzerrer 26 aus Figur 2 verbundene Korrelationseinheit (COR) 31 und eine nachgeschaltete Auswerteeinheit (EVAL) 32 sowie eine mit der Korrelationseinheit 31 verbundene Sequenzbereitstellungseinheit (SEQ) 33 auf. Die Sequenzbereitstellungseinheit 33 weist ein mit der Korrelationseinheit 31 verbundenes Speichermittel 34 auf, dessen Größe so bemessen ist, daß genau eine der abgeleiteten Sequenzen gespeichert werden kann, im Falle der mit Bezug auf die obige Tabelle erläuterten abgeleiteten Sequenzen FO, F1, F2, ... ist das Speichermittel 34 also zur speicherung von 32 chipwerten geeignet. Bei zwei- wertigen Chips bedeutet dies einen Speicherplatzbedarf von nur 32 Bit. vorzugsweise ist das Speichermittel als rückgekoppeltes Schieberegister 34 mit insgesamt 32 Registerzellen 34-0, 34-1, ..., 34-31 zur speicherung je eines Chipwertes einer abgeleiteten Sequenz ausgeführt. In Figur 3 ist exemplarisch ein zustand des Schieberegisters 34 eingezeichnet, bei dem die Registerzellen 34-0, 34- 1, ..., 34-31 von links nach rechts die Chipwerte „+ + + - - - - ..." der abgeleiteten Sequenz FO aus der obigen Tabelle aufweisen (wobei z.B. der chipwert „ + 1" als binäre eins und der Chipwert „-1" als binäre null gespeichert werden), werden die Registerzellen des Schieberegisters nun im Chiptakt fC= 2MHz getaktet (nicht in Figur 3 dargestellt), so verschiebt sich der gespeicherte Inhalt der Register- zellen pro Chipperiode TC = i/fC= 500ns um eine Registerzelle nach links, so daß am Ausgang der ersten Registerzelle 34-0 in den folgenden 32 Chipperioden (d.h. in der folgenden Symbolperiode τs = 32*TC) die abgeleitete Sequenz FO bereitgestellt wird. Aufgrund der Rückkopplung im Schieberegister erfolgt die ver- Schiebung des Inhalts zyklisch, weshalb sich die abgeleitete Sequenz FO bei fortwährender Taktung anschließend wiederholt (periodische Fortsetzung).
Wie oben mit Bezug auf die Tabelle erläutert, unterscheiden sich die anderen abgeleiteten Sequenzen F1, F2, ..., F7 der dritten Gruppe FC1 von der abgeleiteten Sequenz FO lediglich durch eine zyklische Verschiebung. Die abgeleiteten Se- quenzen F1, F2, ..., F7 können daher entweder ebenfalls am Ausgang der ersten Registerzelle 34-0 (dann allerdings zeitlich später beginnend als FO) oder aber an Ausgängen anderer Registerzellen (mit oder ohne Zeitversatz bzgl. FO) abgegriffen werden. in Figur 3 ist dargestellt, an welchen Registerzellen die anderen abgeleiteten Se- quenzen F1, F2, ..., F7 der dritten Gruppe FG1 abgegriffen werden, wenn sie zeitgleich, d.h. im gleichen Zeitintervall wie die abgeleitete Sequenz FO bereitgestellt werden sollen. Gemäß der vorstehend erläuterten Tabelle beginnt z.B. die abgeleitete Sequenz F7 mit einem Bitmuster, das fünf Mal den Wert -1 aufweist. Dieses Bitmuster ist in der abgeleiteten Sequenz FO beginnend mit dem fünften Chip, d.h. beginnend mit dem Chip F0c4, zu erkennen. Aus diesem Grunde stellt das rückgekoppelte Schieberegister 34 aus Figur 3 die abgeleiteten Sequenzen FO und F7 genau dann zeitgleich bereit, wenn F7 am Ausgang der fünften Registerzelle 34-4 und FO - wie bereits erläutert - am Ausgang der ersten Registerzelle 34-0 abgegriffen wird. Analoge Betrachtungen zeigen, daß die weiteren abgeleiteten Sequenzen F1, F2, ..., F6 der dritten Gruppe FG1 an den Ausgängen der Registerzellen 34-28, 34-24, 34-20, 34-16, 34-12 bzw. 34-8 zeitgleich bereitgestellt werden, wie in Figur 3 dargestellt ist. zur zeitgleichen Bereitstellung der acht abgeleiteten Sequenzen FO, F1, ..., F7 sind daher gemäß Figur 3 acht Ausgänge der Bereitstellungseinheit 33 vorgesehen, die mit den Ausgängen der Re- gisterzellen 34-0, 34-28, 34-24, 34-20, 34-16, 34-12, 34-8 bzw. 34-4 verbunden sind.
Auf diese Weise ist es möglich, mittels eines nur 32 Registerzellen aufweisenden rückgekoppelten Schieberegisters 34, das z.B. mit den Chipwerten der abgeleiteten Sequenz FO initialisiert wird, eine extrem einfache und energiesparende Sequenzbereitstellungseinheit 33 zu realisieren, die geeignet ist, sämtliche acht abgeleiteten Sequenzen FO, F1, ..., F7 der dritten Gruppe FG1 zeitgleich (d.h. oh- ne zeitlichen Versatz) bereitzustellen. Die acht abgeleiteten Sequenzen F8, F9, ..., F15 der vierten Gruppe FC2 werden erfindungsgemäß nicht bereitgestellt. Dies vereinfacht die Realisierung der Korrelationseinheit 31 und der Auswerteeinheit 32 wesentlich, wie im folgenden näher beschrieben ist. Die Korrelationseinheit 31 weist acht Multipliziereinheiten 35-0, 35-1, ..., 35-7 mit jeweils zwei Eingängen und ebenfalls acht, jeweils einer Multipliziereinheit nachgeschaltete Integrationseinheiten 36-0, 36-1, ..., 36-7 auf.
Den ersten Eingängen der Multipliziereinheiten 35-0, 35-1, ..., 35-7 wird jeweils dasselbe Signal zugeführt, nämlich das (ggf. entzerrte) demodulierte Signal s (vgl. Figur 2): sθ=si =s2 = ... = s7 = s. Die zweiten Eingänge der Multipliziereinheiten 35-0, 35-1, ..., 35-7 sind mit den Ausgängen der Registerzellen 34-0, 34-28, 34- 24, 34-20, 34-16, 34-12, 34-8 bzw. 34-4 des rückgekoppelten Schieberegisters 34 verbunden, so daß ihnen zeitgleich (parallel) die abgeleiteten Sequenzen FO, F1, ... bzw. F7 der dritten Gruppe FG1 zugeführt werden. im folgenden wird die Funktionsweise des i-ten Zweiges der Korrelationseinheit erläutert, wobei i=0,i,...,7. Die Multipliziereinheit 35-i multipliziert die im Chiptakt fC vorliegenden werte des (ggf. entzerrten) demodulierten Signals s mit den Chipwerten der abgeleiteten Sequenz Fi und berechnet so ein Produktsignal ti, das wiederum werte im Chiptakt fC = i/TC aufweist. Pro Symbolperiode τs = 32*τc werden so 32 Signalwerte des Produktsignals ti erzeugt. Die nachgeschaltete Integrationseinheit 36-i addiert pro Svmbolperiode 31 dieser 32 Signalwerte des entsprechenden Produktsignals ti und stellt so pro Symbolperiode ein Korrelationsergebnis rsFi bereit.
Bei der Addition der 31 Signalwerte bleibt in jeder symbolperiode der jeweils er- ste Signalwert von ti - und damit der erste Chipwert Fico der entsprechenden abgeleiteten Sequenz Fi - unberücksichtigt, in dieser zeitlich ersten Chipperiode pro Symbolperiode wird die Integrationseinheit 36-i rückgesetzt, damit die nachfolgende Integration mit dem wert null startet.
Aufgrund der differentiellen Demodulation erfordert die Detektion eines aktu- eilen Datensymbols die Kenntnis des vorangegangenen Datensymbols, werden nun - wie oben beschrieben - die Korrelationsergebnisse in allen zweigen derart berechnet, daß die ersten Chipwerte FOcO, Fico, ... der abgeleiteten Sequenzen unberücksichtigt bleiben, so kann ohne nennenswerte Einbußen in der Leistungsfähigkeit der Detektion vorteilhaft jedes Datensymbol unabhängig vom vorhergehenden Symbol entschieden (detektiert) werden, was den Realisierungsaufwand der Detektionseinheit weiter senkt.
Wie der vorstehenden Beschreibung zu entnehmen ist, erfolgt die Signalverarbeitung in den einzelnen Zweigen der Korrelationseinheit 31 ohne zeitlichen Versatz: alle j-ten Chips der abgeleiteten Sequenzen werden in derselben Chipperiode mit einem Signalwert von s multipliziert. Nach der Integration stehen daher auch die Korrelationsergebnisse zeitgleich, d.h. parallel, bereit.
Gemäß der vorstehend erläuterten Tabelle können die abgeleiteten Sequenzen antipodale Werte ( + 1 und -1) annehmen. Die Multiplikation des (ggf. entzerrten) demodulierten Signals s mit den antipodalen Chipwerten der abgeleiteten Sequenzen bewirkt also in diesem Fall eine Vorzeichenumkehr der Werte des demodulierten Signals s. Daher sind die Multipliziereinheiten 35-0, 35-1, ..., 35-7 vorteilhaft als Vorzeichenumkehrer realisiert.
Die Auswerteeinheit 32 weist eine mit den Integrationseinheiten 36-0, 36-1, ..., 36-7 verbundene parallele Maximalwertbestimmungseinheit (MAX) 37 und eine nachgeschaltete Zuordnungseinheit (MAP) 38 auf.
Die parallele Maximalwertbestimmungseinheit 37 vergleicht pro Symbolperiode parallel (d.h. im wesentlichen zeitgleich, z.B. in derselben Chipperiode) acht Korrelationsergebnisse rsFO, rsFi, ..., rsF7 betragsmäßig miteinander und ermittelt den (vorzeichenbehafteten) wert des betragsmaximalen Korrelationsergebnisses rsFmax sowie einen Sequenzindex k mit ganzzahligen Werten zwischen 0 und 7, der angibt, welche der abgeleiteten Sequenzen FO, F1, ..., F7 der dritten Gruppe FC1 diesem vorzeichenbehafteten wert zuzuordnen ist. weist also z.B. das Korrelationsergebnis rsF5 den unter allen acht Korrelationsergebnissen maximalen Betrag auf, so ermittelt die parallele Maximalwertbestimmungseinheit 37 den vorzeichenbehafteten wert rsFmax = rsF5 und den Sequenzindex k = 5, der auf die abgeleitete Sequenz F5 hinweist.
Die Zuordnungseinheit 38 trägt der Tatsache Rechnung, daß in der Korrelationseinheit nur mit den acht abgeleiteten Sequenzen FO, F1, ..., F7 der dritten Grup- pe FC1, nicht jedoch mit den acht abgeleiteten Sequenzen F8, F9, ..., F15 der vierten Gruppe FG2 korreliert wurde. Aufgrund der oben beschriebenen Eigenschaft der abgeleiteten Sequenzen, gemäß der zu jeder abgeleiteten Sequenz FO, F1, ..., F7 der dritten Gruppe FG1 eine abgeleitete Sequenz F8, F9, ..., F15 der vierten Gruppe FG2 existiert, die sich nur durch eine Inversion aller ihrer Chip- werte unterscheidet, würde sich das Korrelationsergebnis z.B. für F13 nur im Vorzeichen von demjenigen für F5 unterscheiden. Aus diesem Grund wertet die Zuordnungseinheit 38 das Vorzeichen von rsFmax aus.
Die Zuordnungseinheit 38 bestimmt aus dem Sequenzindex k und dem vorzei- chen von rsFmax den wert eines der gesendeten Datensymbole dθ, dl, .... ist der vorzeichenbehaftete Wert rsFmax positiv, so wird derjenige Datensymbolwert bestimmt, dem diejenige erste PN-Sequenz PO, P1, ..., P7 der ersten Gruppe PG1 zugeordnet ist, der die abgeleitete Sequenz mit dem Sequenzindex k, d.h. Fk, zugeordnet ist. ist dem Datensymbolwert d = 5 z.B. die erste PN-Sequenz P5 zu- geordnet und dieser wiederum, wie vorstehend mit Bezug auf die Tabelle erläutert, die abgeleitete Sequenz F5, so bestimmt die Zuordnungseinheit 38 im obigen Beispiel den Datensymbolwert zu d = k = 5, falls rsFmax = rsF5>0. ist der vorzeichenbehaftete Wert rsFmax jedoch negativ, so bestimmt die Zuordnungseinheit 38 denjenigen Datensymbolwert, dem diejenige zweite PN- Sequenz P8, P9, ..., P15 der zweiten Gruppe PG2 zugeordnet ist, der die zur abgeleiteten Sequenz mit dem Sequenzindex k (Fk) inverse Sequenz zugeordnet ist. ist dem Datensymbolwert d = 13 z.B. die zweite PN-Sequenz P13 und dieser wiederum, wie vorstehend mit Bezug auf die Tabelle erläutert, die abgeleitete Sequenz F13 = -F5 zugeordnet, so bestimmt die Zuordnungseinheit 38 im obigen Beispiel den Datensymbolwert zu d = k+8 = i3, falls rsFmax=rsF5 < 0.
Das mit Bezug auf Figur 3 beschriebene Ausführungsbeispiel einer erfindungsgemäßen Detektionseinheit erfordert nur einen minimalen Speicher von 32 Bits, nur acht statt 16 Multipliziereinheiten, die vorteilhaft als vorzeichenumkehrer ausgeführt sind, nur 8 statt 16 Integrationseinheiten, eine parallele Maximal- Wertbestimmungseinheit und eine einfache Zuordnungseinheit. Die Detektionseinheit ist daher einfach zu realisieren und zeichnet sich durch einen sehr niedrigen Energiebedarf aus. Eine weitere Vereinfachung wird nachfolgend mit Bezug auf Figur 4 beschrieben.
Figur 4 zeigt ein Blockschaltbild eines bevorzugten zweiten Ausführungsbeispiels der erfindungsgemäßen Detektionseinheit, bei dem fast alle Korrelationsergebnisse seriell, d.h. zeitlich nacheinander, bereitgestellt und ausgewertet werden. Die Detektionseinheit 40 weist eine mit dem differentiellen Demodulator 22 oder dem Entzerrer 26 aus Figur 2 verbundene Korrelationseinheit (COR) 41 und eine nachgeschaltete Auswerteeinheit (EVAL) 42 sowie eine mit der Korrelationseinheit 41 verbundene Sequenzbereitstellungseinheit (SEQ) 43 auf.
Die Korrelationseinheit 41 stellt pro symbolperiode die Korrelationsergebnisse rsFO, rsFi der ersten beiden zweige in derselben Chipperiode bereit, während die verbleibenden Korrelationsergebnisse rsF2, ..., rsF7 jeweils in einer der darauffolgenden Chipperioden bereitgestellt werden. Auf diese weise ist in der Auswerteeinheit 42 eine aufwandsgünstigere Bestimmung von rsFmax möglich.
Die Sequenzbereitstellungseinheit 43 entspricht im wesentlichen der mit Bezug auf Figur 3 beschriebenen Sequenzbereitstellungseinheit 33. insofern wird auf die vorstehende Beschreibung verwiesen. Allerdings stellt die Sequenzbereitstellungseinheit 43 die abgeleitete Sequenz F2 eine Chipperiode später beginnend bereit als die abgeleiteten Sequenzen FO und F1, indem F2 am Ausgang der Registerzelle 34-23 (Figur 4) statt 34-24 (Figur 3), d.h. eine Chipperiode später, abgegriffen wird. Die abgeleitete Sequenz F3 wird eine Chipperiode nach F2 bzw. zwei Chipperioden nach FO/F1 bereitgestellt, weshalb sie am Ausgang der Registerzelle 34-18 (Figur 4) statt 34-20 (Figur 3) abgegriffen wird. Für die weiteren abgeleiteten Sequenzen F4, ..., F7 ergeben sich analog die Ausgänge der Registerzellen 34-13, 34-8, 34-3 bzw. 34-30. Gemäß Figur 4 sind daher acht Ausgänge der Bereitstellungseinheit 43 vorgesehen, die mit den Ausgängen der Register- zellen 34-0, 34-28, 34-23, 34-18, 34-13, 34-8, 34-3 bzw. 34-30 verbunden sind, um die abgeleiteten Sequenzen FO und F1 zeitgleich und die abgeleiteten Sequenzen F2, F3, ..., F7 jeweils um eine Chipperiode versetzt bereitzustellen.
Aufgrund des fast identischen Aufbaus ist die Sequenzbereitstellungseinheit 43 ebenso einfach und energiesparend zu realisieren wie die mit Bezug auf Figur 3 beschriebene Sequenzbereitstellungseinheit 33. insofern wird auf die vorstehende Beschreibung verwiesen.
Auch die Korrelationseinheit 41 entspricht im wesentlichen der mit Bezug auf Figur 3 beschriebenen Korrelationseinheit 31. insofern wird auf die vorstehende Beschreibung verwiesen. Allerdings weist die Korrelationseinheit 41 zusätzlich sechs Verzögerungsglieder 44-2, 44-3, ..., 44-7 auf. Die Verzögerungsglieder sind hierbei in Serie als sog. „tapped delay line" angeordnet, der das (ggf. entzerrte) demodulierte Signal s zugeführt wird. Jedes Verzögerungsglied stellt hierbei die Signalwerte des an seinem Eingang anliegenden Signals um eine Chipperiode TC verzögert an seinem Ausgang bereit, so daß am Ausgang des ersten verzöge- rungsgliedes 44-2 das um eine Chipperiode TC verzögerte demodulierte Signal s2, am Ausgang des zweiten Verzögerungsgliedes 44-3 das um zwei Chipperioden verzögerte demodulierte Signal s3, ... und schließlich am Ausgang des sechsten Verzögerungsgliedes 44-7 das um sechs Chipperioden verzögerte demodulierte Signal s7 anliegt. Den ersten Eingängen der beiden Multipliziereinheiten 35-0 und 35-1 der ersten beiden Zweige (index 0, D wird direkt das unverzögerte demodulierte Signal sθ=s bzw. S1 = s zugeführt, während die ersten Eingänge der verbleibenden Multipliziereinheiten 35-2, 35-3, ... 35-7 jeweils mit dem Ausgang des identisch indizierten Verzögerungsgliedes 44-2, 44-3, ... bzw. 44-7 verbunden sind und so mit dem um eine, zwei, ... bzw. sechs Chipperioden verzögerten demodulierten Signal s2, S3, ... bzw. s7 beaufschlagt werden. Die zweiten Eingänge der Multipli- ziereinheiten 35-0, 35-1, ..., 35-7 sind mit den Ausgängen der Registerzellen 34-0, 34-28, 34-23, 34-18, 34-13, 34-8, 34-3 bzw. 34-30 des rückgekoppelten Schieberegisters 34 verbunden, so daß ihnen die abgeleiteten Sequenzen FO und F1 zeit- gleich und die abgeleiteten Sequenzen F2, F3, ..., F7 relativ zu F0/F1 um eine, zwei, ... bzw. sechs Chipperioden verzögert zugeführt werden.
Diese zeitlichen Verzögerungen wirken sich analog auf die Ausgänge der entsprechenden Multiplizier- und Integrationseinheiten aus, so daß pro Svmbolpe- riode die Korrelationsergebnisse rsFO und rsF1 in derselben Chipperiode bereit- gestellt werden, während die Korrelationsergebnisse rsF2, rsF3, ..., rsF7 mit einer zeitlichen Verzögerung von einer, zwei, ..., bzw. sechs Chipperioden bereitgestellt werden.
Alternativ zur in Fig. 4 gezeigten Anordnung der Verzögerungsglieder 44-2, 44-3, ..., 44-7 können Verzögerungsglieder auch zwischen den Multipliziereinheiten und den Integrationseinheiten oder aber (in Signalflußrichtung) nach den Integrationseinheiten angeordnet werden. Allerdings ist in diesen Fällen im zweig mit Index 2 eine Verzögerung um eine Chipperiode, im zweig mit index 3 eine Verzögerung um zwei Chipperioden etc. erforderlich, werden die Verzögerungsglieder nach den Integrationseinheiten angeordnet, sind zudem Signalwerte zu verzögern, die eine größere Bitbreite als das demodulierte Signal s aufweisen.
Wie mit Bezug auf Figur 3 beschrieben, sind auch die in Figur 4 gezeigten Multipliziereinheiten vorteilhaft als vorzeichenumkehrer realisiert. Ebenso addieren auch die in Figur 4 gezeigten Integrationseinheiten pro Symbolperiode vorteilhaft 31 der 32 Signalwerte des jeweiligen Produktsignals ti. Die Auswerteeinheit 42 weist eine mit den Integrationseinheiten 36-0, 36-1, ..., 36-7 verbundene serielle Maximalwertbestimmungseinheit 49 und eine nachgeschaltete Zuordnungseinheit (MAP) 48 auf.
Die serielle Maximalwertbestimmungseinheit 49 vergleicht pro Symbolperiode seriell (d.h. in aufeinanderfolgenden Chipperioden) acht Korrelationsergebnisse rsFO, rsFi, ..., rsF7 betragsmäßig miteinander und ermittelt den (vorzeichenbehafteten) Wert des betragsmaximalen Korrelationsergebnisses rsFmax sowie einen Sequenzindex k mit ganzzahligen Werten zwischen 0 und 7, der angibt, welche der abgeleiteten Sequenzen FO, F1, ..., F7 der dritten Gruppe Fd diesem vorzeichenbehafteten wert zuzuordnen ist.
Die serielle Maximalwertbestimmungseinheit 49 weist einen ersten Multiplexer (MUX) 45, dessen erster Eingang mit der Integrationseinheit 36-0 verbunden ist, einen eingangsseitig mit den Integrationseinheiten 36-1, ..., 36-7 verbundenen zweiten Multiplexer (MUX) 46 und eine eingangsseitig mit den Ausgängen der beiden Multiplexer 45, 46 verbundene logische Einheit (LOG) 47 mit zwei Ausgängen auf, wobei der erste Ausgang der logischen Einheit 47 mit dem zweiten Eingang des ersten Multiplexers 45 verbunden ist.
Die logische Einheit 47 ist derart ausgestaltet, daß sie die von den beiden Multi- plexern 45, 46 bereitgestellten Eingangswerte betragsmäßig vergleicht und den vorzeichenbehafteten wert des betragsmäßig größeren Eingangswertes ermittelt und am ersten Ausgang bereitstellt, sowie den Sequenzindex k der diesem vorzeichenbehafteten wert zuzuordnenden abgeleiteten Sequenz ermittelt und am zweiten Ausgang bereitstellt, vorteilhaft ist die logische Einheit 47 als Zu- standsautomat (State machine) ausgebildet. Der erste Multiplexer 45 wird z.B. von einer Kontrolleinheit derart gesteuert, daß er pro Symbolperiode in einer bestimmten („ersten") Chipperiode das an seinem ersten Eingang anliegende Korrelationsergebnis rsFO und in den darauffolgenden Chipperioden den an seinem zweiten Eingang anliegenden wert, der vom ersten Ausgang der logischen Einheit 47 stammt, an seinen Ausgang durchleitet. Der zweite Multiplexer 46 wird z.B. ebenfalls von der genannten Kontrolleinheit derart gesteuert, daß er in der genannten „ersten" Chipperiode das an seinem ersten Eingang anliegende Korrelationsergebnis rsFi, in der darauffolgenden Chipperiode das an seinem zweiten Eingang anliegende Korrelationsergebnis rsF2 etc. an seinen Ausgang durchleitet. Auf diese Art und Weise werden pro Symbolperiode in der genannten „ersten" Chipperiode die Korrelationsergebnisse rsFO und rsFi betragsmäßig miteinander verglichen und als Ergebnis der vorzeichenbehaftete Wert des betragsgrößeren Korrelationsergebnisses sowie der Wert des Sequenzindex1 k, der angibt, ob FO (dann: k=0) oder F1 (dann: k = D diesem vorzeichenbehafteten wert zuzuordnen ist, ermittelt, in der darauffolgenden Chipperiode wird dann das Korrelationsergebnis rsF2 mit dem in der vorhergehenden Chipperiode ermittelten Ergebnis verglichen und als neues Ergebnis derjenige vorzeichenbehaftete wert, der den größeren Betrag aufweist, sowie der wert des Sequenzindex1 k, der angibt, ob FO oder F1 oder F2 diesem vorzeichenbehafteten wert zuzuordnen ist, ermittelt, in den darauffolgenden Chipperioden wird dann jeweils eines der Korrelationsergebnisse rsF3, ..., rsF7 mit dem in der jeweils vorhergehenden Chipperiode ermittelten Ergebnis verglichen und als neues Ergebnis derjenige vorzeichenbehaftete wert, der den größeren Betrag aufweist, sowie der wert des Sequenzin- dex' k derjenigen abgeleiteten Sequenz, die dem vorzeichenbehafteten wert zuzuordnen ist, ermittelt, bis sämtliche Korrelationsergebnisse berücksichtigt sind und so der vorzeichenbehaftete wert des betragsmaximalen Korrelationsergebnisses rsFmax sowie der Sequenzindex k, der angibt, welche der acht abgeleiteten Sequenzen FO, F1, ..., F7 diesem vorzeichenbehafteten wert rsFmax zuzuordnen ist, ermittelt ist.
Die Zuordnungseinheit 48 entspricht der mit Bezug auf Figur 3 beschriebenen Zuordnungseinheit 38. insofern wird auf die vorstehende Beschreibung verwiesen.
Das mit Bezug auf Figur 4 beschriebene Ausführungsbeispiel einer erfindungs- gemäßen Detektionseinheit erfordert nur einen minimalen Speicher von 32 Bits, nur acht statt 16 Multipliziereinheiten, die vorteilhaft als vorzeichenumkehrer ausgeführt sind, nur 8 statt 16 Integrationseinheiten, eine sehr einfach zu realisierende serielle Maximalwertbestimmungseinheit und eine ebenfalls sehr einfache Zuordnungseinheit. Die Detektionseinheit ist daher sehr einfach zu realisie- ren und zeichnet sich durch einen extrem niedrigen Energiebedarf aus.
Figur 5 zeigt eine alternative Realisierungsform der Sequenzbereitstellungseinheit. Die Sequenzbereitstellungseinheit 53 weist insgesamt acht Multiplexer (MUX) 52-0, 52-1, ..., 52-7 auf, deren Steuereingang jeweils mit der Zähleinheit (CNO 51 verbunden ist. Während an den Ausgängen der Multiplexer die abgelei- teten Sequenzen FO, F1, ..., F7 bereitgestellt werden, liegen die 32 Eingänge pro Multiplexer auf festen werten (wie z.B. der Versorgungsspannung und Masse), die die jeweilige abgeleitete Sequenz repräsentieren. Analog zum „aktuellen" Inhalt der Registerzellen 34-0, ..., 34-31 des Schieberegisters 34 aus den Figuren 3 und 4 sind die Eingangswerte der Multiplexer 52-0, 52-1, ..., 52-7 in Figur 5 durch Plus- und Minussymbole dargestellt. Hierbei entspricht die an den Eingängen des Multiplexers 52-0 in Figur 5 von oben nach unten eingezeichnete Abfolge „+ +
+ - " der im Schieberegister 34 aus Figur 3 in den Registerzellen 34-0,
..., 34-31 von links nach rechts eingetragenen Abfolge und damit der abgeleite- ten Sequenz FO. Analog hierzu entspricht die an den Eingängen des Multiplexers 52-1 in Figur 5 eingezeichnete Abfolge „+ + - - + + + - ... - " der in Figur 3 in den Registerzellen 34-28, ..., 34-31, 34-0, ..., 34-27 eingetragenen Abfolge und damit der abgeleiteten Sequenz F1 etc.. während die Plus- und Minussymbole in den Registerzellen der Figuren 3 und 4 den aktuell gespeicherten wert repräsen- tieren, stellt in Figur 5 das Plussymbol z.B. eine Verbindung zur Versorgungsspannung und das Minussymbol eine Verbindung zur Masse dar.
Die Zähleinheit 51 ist ausgebildet, im Chiptakt fC von null auf 31 zu zählen und danach erneut bei 0 zu beginnen. Sie stellt daher an ihrem Ausgang pro Symbolperiode einen laufenden Chipindex (0...31) bereit. In der ersten Chipperiode (mit Index null) schalten daher die Multiplexer jeweils den an ihrem ersten (obersten) Eingang anliegenden Wert an ihren Ausgang durch, so daß in der ersten Chipperiode die ersten Chipwerte der abgeleiteten Sequenzen zeitgleich bereitgestellt werden (FOcO, FIcO, ..., F7cθ). in den nachfolgenden Chipperioden schalten die Multiplexer jeweils synchron die an ihren zweiten, dritten etc. Eingängen anlie- genden Werte durch, bis nach insgesamt 32 Chipperioden sämtliche abgeleiteten Sequenzen parallel bereitgestellt sind. Da die Bereitstellung der abgeleiteten Sequenzen ohne zeitlichen Versatz zueinander erfolgt, kann die Sequenzbereitstellungseinheit 53 aus Figur 5 direkt anstelle der Sequenzbereitstellungseinheit 33 in Figur 3 verwendet werden. Durch eine einfache Modifikation kann die Sequenzbereitstellungseinheit 53 aus Figur 5 auch anstelle der Sequenzbereitstellungseinheit 43 in Figur 4 verwendet werden. Hierzu sind lediglich die Eingangswerte der Multiplexer 52-2, 52-3, ..., 52- 7 zyklisch zu verschieben, d.h. die Eingänge der genannten Multiplexer sind zyklisch verschoben zu verdrahten. Die Eingangswerte des Multiplexers 52-2 sind hierbei in Figur 5 um eine Eingangsposition nach unten zyklisch zu verschieben, diejenigen des Multiplexers 52-3 um zwei Eingangspositionen nach unten etc. und diejenigen des Multiplexers 52-7 um sechs Eingangspositionen nach unten. Auf diese Weise werden die abgeleiteten Sequenzen analog zur Sequenzbereitstellungseinheit 43 aus Figur 4 seriell bereitgestellt, d.h. die abgeleiteten Sequenzen FO und F1 in derselben Chipperiode, F2 eine Chipperiode später beginnend, F3 eine weitere Chipperiode später beginnend, etc.. Anstelle der bevorzugten zyklischen Verschiebung der Eingangswerte der Multiplexer 52-2, 52-3, ..., 52-7 können selbstverständlich auch die diesen Multiplexern zugeführten Ausgangswerte der Zähleinheit 51 entsprechend verzögert werden.
Die vorstehend mit Bezug auf die Figuren 2 bis 5 beschriebene erfindungsgemäße Detektionseinheit und damit auch SendeVEmpfangsvorrichtungen, die eine derartige Detektionseinheit aufweisen, zeichnen sich durch eine sehr einfache Realisierbarkeit, einen extrem geringen Energiebedarf sowie durch eine hohe Leistungsfähigkeit aus (Bitfehlerrate o.a. in Abhängigkeit von Störeinflüssen wie Rauschen und/oder Kanalverzerrungen). Nach Untersuchungen der Anmelderin erfordern die digitalen Teile der Empfangseinheiten - ohne Synchronisationseinheit - einen Hardwareaufwand in der Größenordnung von wenigen tausend Catteräquivalenten (N AN D-Gatter mit zwei Eingängen), im Datenübertragungs- modus haben diese digitalen Teile der Empfangseinheiten einen Leistungsbedarf in der Größenordnung von wenigen Milliwatt (mW).
Obgleich die vorliegende Erfindung vorstehend anhand von Ausführungsbeispielen beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfälti- ge weise modifizierbar, so ist die Erfindung weder auf WPANs an sich, noch auf WPANs gemäß IEEE 802.15.4 bzw. die dort spezifizierten PN-Sequenzen (Anzahl und Länge der Sequenzen, stufigkeit und Werte der Chips etc.), Raten und stufigkeit der Chips/Symbole/Bits etc. beschränkt. Auch ist die Erfindung nicht auf die in der vorstehenden Tabelle angegebenen abgeleiteten Sequenzen be- schränkt. Für den Zusammenhang zwischen den abgeleiteten Chips und den PN- Chips können diverse äquivalente logische Beziehungen angegeben werden. Bezugszeichenliste
10 Datenübertragungssystem / „Wireless Personal Area Network"
(WPAN) nach dem lEEE-standard 802.15.4
11-13 SendeVEmpfangsvorrichtung, „transceiver" 14 Antenne
15 Sendeeinheit, „transmitter"
16 Empfangseinheit, „receiver"
17 Kontrolleinheit
21 innerer Empfänger 22 differentieller Demodulator
23 Korrelationseinheit, Despreader
24 Auswerteeinheit, Detektor
25 Sequenzbereitstellungseinheit
26 Entzerrer 28, 30 Detektionseinheit
31 Korrelationseinheit
32 Auswerteeinheit, Detektor
33 Sequenzbereitstellungseinheit
34 Speichermittel; Schieberegister 34-0, 34-1 , ... Registerzelle 0 bzw. 1 ... des Schieberegisters
35-0, 35-1, ... Multipliziereinheit 0 bzw. 1 ...
36-0, 36-1 , ... Integrationseinheit 0 bzw. 1 ...
37 parallele Maximalwertbestimmungseinheit
38 Zuordnungseinheit 40 Detektionseinheit
41 Korrelationseinheit
42 Auswerteeinheit, Detektor
43 Sequenzbereitstellungseinheit 44-2, 44-3, ... Verzögerungsglied 2 bzw. 3 ... 45, 46 erster bzw. zweiter Multiplexer
47 logische Einheit
48 Zuordnungseinheit
49 serielle Maximalwertbestimmungseinheit 51 Zähleinheit 52-0, 52-1 , ... Multiplexer 0 bzw. 1 ... 53 Sequenzbereitstellungseinheit
CNT Zähleinheit COR Korrelationseinheit, Despreader
DEMOD differentieller Demodulator
EQ Entzerrer
EVAL Auswerteeinheit, Detektor
IC Integrierte Schaltung; Chip iREC innerer Empfänger
ISM industrial, scientific, medical (Frequenzband bei 2,4 GHz)
LOG logische Einheit
MAP Zuordnungseinheit
MAX Maximalwertbestimmungseinheit MUX Multiplexer
PN pseudo-noise
QPSK quarternary phase shift keying
RX Empfangseinheit, receiver
SEQ Sequenzbereitstellungseinheit TRX sendeVEmpfangsvorrichtung, transceiver
TX Sendeeinheit, transmitter
WPAN Wireless Personal Area Network
b komplexes Basisbandsignal mit Abtastwerten im Chiptakt dθ, di, d2, ... Datensymbole fB Bittakt (= 1/TB) fc Chiptakt ( = 1/TC) fs Symboltakt ( = i/fS) FO, F1, F2, ... abgeleitete Sequenzen, FVFSK-Sequenzen, zweite Codes
(empfangsseitig)
F5cθ, F5d, ... Chips der abgeleiteten Sequenz ( „abgeleitete Chips") F5
FG1 dritte Gruppe von abgeleiteten Sequenzen FO, ..., F7
FG2 vierte Gruppe von abgeleiteten Sequenzen F8, ..., F15 i, j, k Indizes n Anzahl der (abgeleiteten) Sequenzen in der dritten Gruppe PO, P1, P2, ... PN-Sequenzen, Spreizsequenzen, erste Codes (sendeseitig)
PO, P1, ..., P7 erste PN-Sequenzen
P8, P9, ..., P15 zweite PN-Sequenzen
P5cθ, P5d , ... Chips der PN-Sequenz („PN-Chips") P5 PC1 erste Gruppe von ersten PN-Sequenzen PO, ..., P7
PC2 zweite Gruppe von zweiten PN-Sequenzen P8, ..., P15 r Funksignal, Empfangssignal rsFO, rsFi, ... Korrelationsergebnisse rsFmax betragsmaximales Korrelationsergebnis (vorzeichenbehaftet) s differentiell demoduliertes (und ggf. entzerrtes) Signal;
Soft-lnformationswerte so, S1, ... im Chiptakt vorliegende Signalwerte des Signals s tθ, ti, ... Produktsignale
TB Bitperiode (=i/fB) TC Chipperiode (=i/fθ
TS Symbolperiode (= i/fS)

Claims

Patentansprüche
1. Detektionseinheit (28; 30; 40) zur Detektion von in einem differentiell demo- dulierten Signal (s) enthaltenen Datensymbolen (dθ, dl, ...), denen sendeseitig jeweils eine PN-Sequenz (PO, P1, ..., P15) aus einem Sequenzvorrat zuweisbar ist, der eine erste Gruppe (PCD von ersten PN-Sequenzen (PO, P1, ..., P7) und eine zweite Gruppe (PG2) von zweiten PN-Sequenzen (P8, P9, ..., P15) aufweist, wobei sich die ersten und zweiten PN-Sequenzen innerhalb ihrer jeweiligen Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden und wobei die zweite Gruppe (PG2) zu jeder ersten PN- Sequenz (PO) eine entsprechende zweite PN-Sequenz (P8) aufweist, die sich von der ersten PN-Sequenz (PO) nur durch eine Inversion jedes zweiten Chipwertes unterscheidet, enthaltend: a) eine Sequenzbereitstellungseinheit (25; 33; 43; 53), die zum Bereitstellen einer dritten Gruppe (FGD von abgeleiteten Sequenzen (FO, F1, ..., F7) ausgebildet ist,
- wobei die dritte Gruppe (FGD zu jeder ersten PN-Sequenz (PO) eine abgeleitete Sequenz (FO) aufweist, die dieser ersten PN-Sequenz (PO) zugeordnet und aus dieser mittels logischer Verknüpfungen ableitbar ist, die jedoch nicht mit dieser identisch ist, und
- wobei sich die abgeleiteten Sequenzen (FO, F1, ..., F7) der dritten Gruppe (FGD nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, b) eine mit der Sequenzbereitstellungseinheit (25; 33; 43; 53) verbundene Kor¬ relationseinheit (23; 31 ; 41), die zum Berechnen von Korrelationsergebnissen (rsFO, rsFi, ..., rsF7) durch Korrelieren des differentiell demodulierten Signals (S) mit jeder der abgeleiteten Sequenzen (FO, F1, ..., F7) der dritten Gruppe (FGD ausgebildet ist, und O eine mit der Korrelationseinheit (23; 31; 41) verbundene Auswerteeinheit (24; 32; 42), die zum Ableiten der werte der Datensymbole' (dθ, dl, ...) durch Auswerten der Korrelationsergebnisse (rsFO, rsFi, ..., rsF7) ausgebildet ist.
2. Detektionseinheit (28; 30; 40) nach Anspruch 1, dadurch gekennzeichnet, daß die Sequenzbereitstellungseinheit (25; 33; 43) genau ein Speichermittel (34) aufweist, das ausgebildet ist, genau eine der abgeleiteten Sequenzen (FO, F1, ..., F7) der dritten Gruppe (FGD zu speichern.
3. Detektionseinheit (28; 30; 40) nach Anspruch 2, dadurch gekennzeichnet, daß das Speichermittel ein rückgekoppeltes Schieberegister (34) aufweist.
4. Detektionseinheit (28; 30; 40) nach Anspruch 3, dadurch gekennzeichnet, daß Mittel zum Takten des rückgekoppelten Schieberegisters (34) im Chiptakt (fC) vorgesehen sind und die Sequenzbereitstellungseinheit (25; 33; 43) ausgebildet ist, die abgeleiteten Sequenzen (FO, F1, ..., F7) der dritten Gruppe (FGD an Ausgängen von jeweiligen Registerzellen (34-0, 34-28, ...) des rückgekoppelten Schieberegisters (34) bereitzustellen.
5. Detektionseinheit (28; 30; 40) nach Anspruch 1, dadurch gekennzeichnet, daß die Sequenzbereitstellungseinheit (25; 53) eine Zähleinheit (51) und mit der Zähleinheit (51) verbundene Multiplexer (52-0, 52-1, ...) aufweist, wobei an den Eingängen der Multiplexer feste Werte anlegbar sind und die sequenzbereit- Stellungseinheit (25; 53) ausgebildet ist, die abgeleiteten Sequenzen (FO, F1,
..., F7) der dritten Gruppe (FGD an Ausgängen der Multiplexer (52-0, 52-1, ...) bereitzustellen.
6. Detektionseinheit (28; 30; 40) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die dritte Gruppe (FGD mindestens zwei abgeleitete Sequenzen (FO, F1, ..., F7) aufweist und deren Anzahl n mit der Anzahl der ersten PN-Sequenzen (PO, P1, ..., P7) in der ersten Gruppe (PGD sowie mit der Anzahl der zweiten PN-Sequenzen (P8, P9, ..., P15) in der zweiten Gruppe (PG2) übereinstimmt.
7. Detektionseinheit (28; 30; 40) nach Anspruch 6, dadurch gekennzeichnet, daß die Korrelationseinheit (23; 31; 41) folgende Einheiten aufweist: a) n jeweils mit der Sequenzbereitstellungseinheit (25; 33; 43; 53) verbundene
Multipliziereinheiten (35-0, 35-1, ...) zum Berechnen von n Produktsignalen (to, ti, ...) durch Multiplizieren von im Chiptakt (fC) vorliegenden Signalwerten (so, si, ...) des demodulierten Signals (s) mit Chipwerten jeweils einer der abgeleiteten Sequenzen (FO, F1, ...) der dritten Gruppe (FGD, und b) n jeweils mit einer der Multipliziereinheiten (35-0, 35-1, ...) verbundene Integrationseinheiten (36-0, 36-1, ...) zum Bereitstellen von n Korrelationsergeb- nissen (rsFO, rsFi, ..., rsF7) pro Symbolperiode (TS) durch Addieren einer Anzahl von Signalwerten von jeweils einem der n Produktsignale (to, ti, ...).
8. Detektionseinheit (28; 30; 40) nach Anspruch 7, wobei die Multipliziereinhei- ten (35-0, 35-1, ...) aus Mitteln zur Vorzeichenumkehr bestehen.
9. Detektionseinheit (28; 30; 40) nach Anspruch 7 oder 8, wobei die Integrationseinheiten (36-0, 36-1, ...) ausgebildet sind, jeweils eine Anzahl von Signalwerten zu addieren, die um eins geringer ist als die Anzahl der Chips (F5cθ, F5C1, F5c2, ...), die jede abgeleitete Sequenz (F5) aufweist.
10. Detektionseinheit (28; 30) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Auswerteeinheit (24; 32) ausgebildet ist, die n Korrelationsergebnisse (rsFO, rsFi, ..., rsF7) pro Symbolperiode (TS) parallel auszuwerten, indem diese n Korrelationsergebnisse (rsFO, rsF1, ..., rsF7) im wesentli- chen zeitgleich ausgewertet werden.
11. Detektionseinheit (28; 30) nach Anspruch 10, dadurch gekennzeichnet, daß die Auswerteeinheit (24; 32) folgende Einheiten aufweist: a) eine mit den Integrationseinheiten (36-0, 36-1, ...) verbundene parallele Ma- ximalwertbestimmungseinheit (37), die ausgebildet ist, die n Korrelationsergebnisse (rsFO, rsFi, ..., rsF7) im wesentlichen zeitgleich betragsmäßig miteinander zu vergleichen und als Ergebnis den vorzeichenbehafteten wert des betragsmaximalen Korrelationsergebnisses (rsFmax) sowie einen Sequenzindex (k), der angibt, welche der n abgeleiteten Sequenzen (FO, F1, ..., F7) die- sem vorzeichenbehafteten wert zuzuordnen ist, zu ermitteln, und b) eine mit der parallelen Maximalwertbestimmungseinheit (37) verbundene Zuordnungseinheit (38), die ausgebildet ist, aus dem Sequenzindex (k) und dem Vorzeichen des vorzeichenbehafteten wertes des betragsmaximalen Korrelationsergebnisses (rsFmax) einen wert eines der Datensymbole (dθ, dl, ...) zu bestimmen.
12. Detektionseinheit (28; 40) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß a) die dritte Gruppe (FCD mindestens vier abgeleitete Sequenzen (FO, F1, ...) aufweist, b) die Korrelationseinheit (23; 41) Verzögerungsglieder (44-2, 44-3, ...) aufweist, die derart angeordnet sind, daß pro Symbolperiode (TS) zwei erste (rsFO, rsFD der n Korrelationsergebnisse in derselben Chipperiode und n-2 zweite (rsF2, ..., rsF7) der n Korrelationsergebnisse in darauffolgenden Chipperioden bereitgestellt werden, c) die Auswerteeinheit (24; 42) ausgebildet ist, die n Korrelationsergebnisse (rsFO, rsFi, ...) pro Symbolperiode (TS) seriell auszuwerten, indem in einer ersten Chipperiode die ersten Korrelationsergebnisse (rsFO, rsFD und in den darauffolgenden Chipperioden je eines der zweiten Korrelationsergebnisse (rsF2, ..., rsF7) ausgewertet wird.
13. Detektionseinheit (28; 40) nach Anspruch 12, dadurch gekennzeichnet, daß die Verzögerungsglieder (44-2, 44-3, ...) im Signalpfad vor den Multipliziereinheiten (35-0, 35-1, ...) angeordnet sind.
14. Detektionseinheit (28; 40) nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Auswerteeinheit (24; 42) folgende Einheiten aufweist: a) eine mit den Integrationseinheiten (36-0, 36-1, ...) verbundene serielle Maximalwertbestimmungseinheit (49), die ausgebildet ist,
- in der ersten Chipperiode die ersten Korrelationsergebnisse (rsFO, rsFD be- tragsmäßig miteinander zu vergleichen und als Ergebnis den vorzeichenbehafteten wert desjenigen ersten Korrelationsergebnisses, das den größten Betrag aufweist, sowie einen Sequenzindex (k), der angibt, welche der abgeleiteten Sequenzen (FO, F1, ..., F7) diesem vorzeichenbehafteten Wert zuzuordnen ist, zu ermitteln, - in den darauffolgenden Chipperioden je eines der zweiten Korrelationsergebnisse (rsF2, ..., rsF7) betragsmäßig mit dem in der jeweils vorhergehenden Chipperiode ermittelten Ergebnis zu vergleichen und als Ergebnis denjenigen vorzeichenbehafteten Wert, der den größeren Betrag aufweist, sowie einen Sequenzindex (k), der angibt, welche der abgeleiteten Sequenzen (FO, F1, ..., F7) diesem vorzeichenbehafteten Wert zuzuordnen ist, zu ermitteln,
- den vorangehenden schritt so oft auszuführen, bis sämtliche zweiten Kor- relationsergebnisse (rsF2, ..., rsF7) berücksichtigt sind und so der vorzeichenbehaftete wert des betragsmaximalen Korrelationsergebnisses (rsFmax) sowie ein Sequenzindex (k), der angibt, welche der n abgeleiteten Sequenzen (FO, F1, ..., F7) diesem vorzeichenbehafteten wert zuzuordnen ist, ermittelt ist, und b) eine mit der seriellen Maximalwertbestimmungseinheit (49) verbundene Zuordnungseinheit (48), die ausgebildet ist, aus dem Sequenzindex (k) und dem Vorzeichen des vorzeichenbehafteten wertes des betragsmaximalen Korrelationsergebnisses (rsFmax) einen wert eines der Datensymbole (dθ, dl, ...) zu bestimmen.
15. Detektionseinheit (28; 40) nach Anspruch 14, dadurch gekennzeichnet, daß die serielle Maximalwertbestimmungseinheit (49) folgende Einheiten aufweist: a) einen mit einer ersten Integrationseinheit (36-0) verbundenen ersten Multi- plexer (45), der derart gesteuert wird, daß er in der ersten Chipperiode das an seinem ersten Eingang anliegende erste Korrelationsergebnis (rsFO) und in den darauffolgenden Chipperioden den an seinem zweiten Eingang anliegenden Wert an seinen Ausgang durchleitet, b) einen mit n-1 zweiten Integrationseinheiten (36-1, 36-2, ...) verbundenen zweiten Multiplexer (46), der derart gesteuert wird, daß er in der ersten Chipperiode das an einem seiner Eingänge anliegende erste Korrelationsergebnis (rsFU und in den darauffolgenden Chipperioden je eines der an seinen anderen Eingängen anliegenden zweiten Korrelationsergebnisse (rsF2, ..., rsF7) an seinen Ausgang durchleitet, c) eine mit den Ausgängen der beiden Multiplexer (45, 46) verbundene logische Einheit (47) mit zwei Ausgängen, wobei der erste Ausgang mit dem zweiten Eingang des ersten Multiplexers (45) verbunden ist und die logische Einheit derart ausgestaltet ist, daß sie die von den beiden Multiplexem (45, 46) durchgeleiteten Werte betragsmäßig vergleicht und den vorzeichenbehafteten wert des betragsmäßig größeren wertes ermittelt und am ersten Aus¬ gang bereitstellt, sowie den Sequenzindex (k) der diesem vorzeichenbehafteten wert zuzuordnenden abgeleiteten Sequenz ermittelt und am zweiten Ausgang bereitstellt.
16. Detektionseinheit (28; 40) nach Anspruch 15, wobei die logische Einheit (47) einen Zustandsautomat aufweist.
17. Detektionseinheit (28; 30; 40) nach Anspruch 11 oder 14, wobei die zuord- nungseinheit (38; 48) ausgebildet ist, denjenigen wert eines der Datensymbole (dθ, dl, ...) zu bestimmen, a) dem diejenige erste PN-Sequenz (PO, PI, ..., P7) der ersten Gruppe (PCD zugeordnet ist, der die abgeleitete Sequenz (Fk) mit dem Sequenzindex (k) zugeordnet ist, falls der vorzeichenbehaftete Wert des betragsmaximalen Korre- lationsergebnisses (rsFmax) positiv ist, und ansonsten b) dem diejenige zweite PN-Sequenz (P8, P9, ..., P15) der zweiten Gruppe (PG2) zugeordnet ist, der die zur abgeleiteten Sequenz (Fk) mit dem Sequenzindex (k) inverse Sequenz zugeordnet ist.
18. Detektionseinheit (28; 30; 40) nach einem der vorhergehenden Ansprüche, wobei jede abgeleitete Sequenz (F5) abgeleitete Chips (F5cθ, F5c1, F5c2, ...) aufweist, deren Werte jeweils einer logischen Verknüpfung von jeweiligen PN-Chips (P5cθ, P5d, P5c2, ...) derjenigen ersten PN-Sequenz (P5) entsprechen, der die abgeleitete Sequenz (F5) zugeordnet ist.
19. Detektionseinheit (28; 30; 40) nach Anspruch 18, dadurch gekennzeichnet, daß die abgeleiteten Chips mit einem ersten positiven index (F5ci, i = i, 2, ...) jeweils einen wert aufweisen, der aus einer XOR-Verknüpfung des PN-Chips mit diesem ersten positiven Index (P5ci, i = i, 2, ...) mit dem indexmäßig je- weils vorhergehenden PN-Chip (P5cj, j = i-1) ableitbar ist.
20. Detektionseinheit (28; 30; 40) nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß der indexmäßig erste abgeleitete Chip (F5cθ) einen wert aufweist, der aus einer XOR-Verknüpfung des indexmäßig ersten PN-Chips (P5cθ) mit dem indexmäßig letzten PN-Chip (P5C31) ableitbar ist.
21. Detektionseinheit (28; 30; 40) nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß a) die abgeleiteten Chips mit einem geradzahligen Index (F5cθ, F5C2, ...) jeweils einen Wert aufweisen, der dem Wert der jeweiligen XOR-Verknüpfung zugeordnet ist und b) die abgeleiteten Chips mit einem ungeradzahligen Index (F5d, F5c3, ...) jeweils einen wert aufweisen, der dem invertierten wert der jeweiligen XOR- Verknüpfung zugeordnet ist.
22. Sende-/Empfangsvorπchtung (11-13), insbesondere für ein Datenübertragungssystem (10) nach dem lEEE-standard 802.15.4 im 2,4 GHz-Band, beinhaltend a) eine Antenne (14), b) eine mit der Antenne (14) verbundene Sendeeinheit (15) zum Senden von Da- ten insbesondere nach dem lEEE-Standard 802.15.4 im 2,4 GHz-Band, wobei die Sendeeinheit (15) ausgebildet ist, jedem Datensymbol (dθ= 5) eine PN- sequenz (P5) aus einem Sequenzvorrat zuzuweisen, der eine erste Gruppe (PGD von ersten PN-Sequenzen (PO, P1, ..., P7) und eine zweite Gruppe (PG2) von zweiten PN-Sequenzen (P8, P9, ..., P15) aufweist, wobei sich die ersten und zweiten PN-Sequenzen innerhalb ihrer jeweiligen Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden und wobei die zweite Gruppe (PG2) zu jeder ersten PN-Sequenz (PO) eine entsprechende zweite PN-Sequenz (P8) aufweist, die sich von der ersten PN-Sequenz (PO) nur durch eine Inversion jedes zweiten Chipwertes unterscheidet, c) eine mit der Antenne (14) verbundene Empfangseinheit (16) mit einem diffe- rentiellen Demodulator (22) und einer Detektionseinheit (28; 30; 40) nach einem der Ansprüche 1 bis 21, d) eine mit der Sendeeinheit (15) und der Empfangseinheit (16) verbundene Kontrolleinheit (17) zur Steuerung der Sendeeinheit (15) und der Empfangs- einheit d6).
23. integrierte Schaltung, insbesondere für eine SendeVEmpfangsvor-richtung nach Anspruch 22, mit einer Detektionseinheit (28; 30; 40) nach einem der Ansprüche 1 bis 21.
EP06754002A 2005-06-07 2006-05-31 Differentielle detektionseinheit für den zigbee 802.15.4 standard Withdrawn EP1889434A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005026093A DE102005026093B4 (de) 2005-06-07 2005-06-07 Detektionseinheit
PCT/EP2006/005174 WO2006131243A1 (de) 2005-06-07 2006-05-31 Differentielle detektionseinheit für den zigbee 802.15.4 standard

Publications (1)

Publication Number Publication Date
EP1889434A1 true EP1889434A1 (de) 2008-02-20

Family

ID=36778197

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06754002A Withdrawn EP1889434A1 (de) 2005-06-07 2006-05-31 Differentielle detektionseinheit für den zigbee 802.15.4 standard

Country Status (5)

Country Link
US (2) US8107513B2 (de)
EP (1) EP1889434A1 (de)
CN (1) CN101243665B (de)
DE (1) DE102005026093B4 (de)
WO (1) WO2006131243A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7983235B2 (en) * 2007-11-05 2011-07-19 Freescale Semiconductor, Inc. High speed overlay mode for burst data and real time streaming (audio) applications
US8605568B2 (en) 2009-04-14 2013-12-10 Texas Instruments Incorporated PHY layer options for body area network (BAN) devices
WO2011025418A1 (en) * 2009-08-25 2011-03-03 Telefonaktiebolaget Lm Ericsson (Publ). Admission control in a wireless communication system
DE102010050118B4 (de) 2010-11-03 2018-03-22 Atmel Corp. Sende-Empfangs-Vorrichtung und Verfahren zur Übertragung von Daten zwischen Knoten eines Funknetzes
EP2781031B1 (de) * 2011-11-16 2019-05-15 NXP USA, Inc. Direktsequenzvorrichtung und verfahren zum empfangen eines spreitzspektrumsignals
DE102012221798A1 (de) * 2012-11-28 2014-05-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Sequenzerkennung für Frequenzumtastung
CN106341158B (zh) * 2016-10-13 2019-03-26 惠州Tcl移动通信有限公司 一种移动终端根据扩频和解频安全接收信号的方法及系统
CN111224649B (zh) * 2020-01-17 2021-06-18 深圳市紫光同创电子有限公司 高速接口的固定延时电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020111B2 (en) * 1996-06-27 2006-03-28 Interdigital Technology Corporation System for using rapid acquisition spreading codes for spread-spectrum communications
JP3105786B2 (ja) * 1996-06-13 2000-11-06 松下電器産業株式会社 移動体通信受信機
US7545854B1 (en) * 1998-09-01 2009-06-09 Sirf Technology, Inc. Doppler corrected spread spectrum matched filter
FI112831B (fi) * 1999-04-28 2004-01-15 Nokia Corp Menetelmä kanavaestimaatin muodostamiseksi ja vastaanotin
US6850557B1 (en) * 2000-04-18 2005-02-01 Sirf Technology, Inc. Signal detector and method employing a coherent accumulation system to correlate non-uniform and disjoint sample segments
US7366227B2 (en) * 2003-11-13 2008-04-29 Hyperband Communications, Inc. Chip-to-symbol receiver despreader architectures and methods for despreading spread spectrum signals
US7424047B2 (en) * 2003-11-13 2008-09-09 Uniband Electronic Corp. Receiver based method for de-spreading of spread spectrum signal
JP3806425B2 (ja) * 2003-12-01 2006-08-09 マゼランシステムズジャパン株式会社 衛星測位方法及び衛星測位システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006131243A1 *

Also Published As

Publication number Publication date
CN101243665A (zh) 2008-08-13
US8477829B2 (en) 2013-07-02
DE102005026093A1 (de) 2006-12-21
US20120087307A1 (en) 2012-04-12
CN101243665B (zh) 2011-06-22
US20100254304A1 (en) 2010-10-07
WO2006131243A8 (de) 2008-04-03
DE102005026093B4 (de) 2007-07-05
US8107513B2 (en) 2012-01-31
WO2006131243A1 (de) 2006-12-14

Similar Documents

Publication Publication Date Title
DE102005026086B3 (de) Verfahren und Vorrichtung zum Ermitteln der Belegung eines Übertragungskanals
EP1889434A1 (de) Differentielle detektionseinheit für den zigbee 802.15.4 standard
DE69531020T2 (de) Verfahren und Einrichtung zur sequentiellen Unterdrückung von Vielfachzugriffstörungen in einem CDMA-Empfänger
DE60125190T2 (de) Verfahren, überträger und empfänger für digitale spreizspektrumkommunikation durch modulation mit golay-komplementärsequenzen
DE60124588T2 (de) Hybride spreizband-technik zur erweiterung der kanalkapazität
DE69627587T2 (de) Soforterfassung kurzer Pakete in einem Direktsequenzspreizspektrumempfänger
DE69838046T2 (de) Direktsequenzspektrumkorrelator
DE69433716T2 (de) Spread-Spektrum-Empfänger und Empfangsverfahren
EP0115330A2 (de) Empfangsgerät
DE102005026091B4 (de) Verfahren und Empfangseinheit zur Detektion von Datensymbolen
EP1770868B1 (de) Vorrichtung zum Überführen eines komplexwertigen Bandpasssignals in ein digitales Basisbandsignal
WO2008074607A1 (de) Verfahren zum übertragen von daten eines datenstroms über ein kommunikationsmedium eines kommunikationssystems, sowie teilnehmer eines kommunikationssystems und kommunikationssystem zur ausführung des verfahrens
DE2054734C1 (de) Verfahren zur Synchronisation eines Übertragungssystems
DE69433255T2 (de) Gruppen modulator
DE102007022978A1 (de) Korrelationsvorrichtung
DE69633882T2 (de) Spreizspektrumübertragungsgerät
WO2001054287A2 (de) Verfahren und vorrichtung zur ermittlung der trägerfrequenz von basisstationen im mobilen empfänger eines mit w-cdma arbeitenden zellularen mobilfunksystems
DE2048055C1 (de) Verfahren zur Feststellung der
EP1760898B1 (de) Verfahren und Vorrichtung zum Erkennen der Belegung eines Nachbarkanals mit einem Signal
DE102010050118B4 (de) Sende-Empfangs-Vorrichtung und Verfahren zur Übertragung von Daten zwischen Knoten eines Funknetzes
DE10359268A1 (de) Vorrichtung zum Erzeugen von Verwürfelungscodes und Präambeln
DE102005053301B3 (de) Detektionseinheit und Verfahren zur Detektion von Datensymbolen
DE10213838B4 (de) Frequenzfehlerkorrektureinheit und -verfahren in einem drahtlosen Lan-System
DE69935581T2 (de) Kompensation von durch taktflattern verursachten phasenfehlern in einem cdma-kommunikationssystem
DE60309797T2 (de) Frequenzfehler-Erfassungsvorrichtung und Summiereinrichtung an dem Empfangsende eines Mobilkommunikationssystems

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20071217

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: FERCHLAND, TILO

Inventor name: HANUSCH, THOMAS

Inventor name: POEGEL, FRANK

RBV Designated contracting states (corrected)

Designated state(s): DE FR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20090120

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20090227