DE102005026093B4

DE102005026093B4 - Detektionseinheit

Info

Publication number: DE102005026093B4
Application number: DE102005026093A
Authority: DE
Inventors: Frank Dr. Poegel; Tilo Ferchland; Thomas Hanusch
Original assignee: Atmel Germany GmbH
Current assignee: Atmel Corp
Priority date: 2005-06-07
Filing date: 2005-06-07
Publication date: 2007-07-05
Anticipated expiration: 2025-06-08
Also published as: US20120087307A1; DE102005026093A1; US20100254304A1; WO2006131243A1; CN101243665B; CN101243665A; WO2006131243A8; US8107513B2; EP1889434A1; US8477829B2

Abstract

Detektionseinheit (28; 30; 40) zur Detektion von in einem differentiell demodulierten Signal (s) enthaltenen Datensymbolen (d0, d1, ...), denen sendeseitig jeweils eine PN-Sequenz (P0, P1, ..., P15) aus einem Sequenzvorrat zuweisbar ist, der eine erste Gruppe (PG1) von ersten PN-Sequenzen (P0, P1, ..., P7) und eine zweite Gruppe (PG2) von zweiten PN-Sequenzen (P8, P9, ..., P15) aufweist, wobei sich die ersten und zweiten PN-Sequenzen innerhalb ihrer jeweiligen Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden und wobei die zweite Gruppe (PG2) zu jeder ersten PN-Sequenz (P0) eine entsprechende zweite PN-Sequenz (P8) aufweist, die sich von der ersten PN-Sequenz (P0) nur durch eine Inversion jedes zweiten Chipwertes unterscheidet, enthaltend:
a) eine Sequenzbereitstellungseinheit (25; 33; 43; 53), die zum Bereitstellen einer dritten Gruppe (FG1) von abgeleiteten Sequenzen (F0, F1, ..., F7) ausgebildet ist,
– wobei die dritte Gruppe (FG1) zu jeder ersten PN-Sequenz (P0) eine abgeleitete Sequenz (F0)...

Description

Die vorliegende Erfindung betrifft eine Detektionseinheit zur Detektion von in einem differentiell demodulierten Signal enthaltenen Datensymbolen. Die Erfindung betrifft weiterhin eine Sende-/Empfangsvorrichtung und eine integrierte Schaltung mit einer solchen Detektionseinheit.
Die Erfindung liegt auf dem Gebiet der Datenübertragung. Wenngleich prinzipiell auf beliebige digitale Kommunikationssysteme anwendbar, werden die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik nachfolgend anhand eines „ZigBee"-Kommunikationssystems gemäß IEEE 802.15.4 erläutert.
Zur drahtlosen Übertragung von Informationen über relativ kurze Distanzen (ca. 10 m) können sog. „Wireless Personal Area Networks" (WPANs) verwendet werden. Im Gegensatz zu „Wireless Local Area Networks" (WLANs) benötigen WPANs zur Datenübertragung wenig oder sogar keine Infrastruktur, so daß kleine, einfache, energieeffiziente und kostengünstige Geräte für einen breiten Anwendungsbereich implementiert werden können.

Der Standard IEEE 802.15.4 spezifiziert niederratige WPANs, die mit Rohdatenraten bis max. 250 kbit/s und ortsfesten oder mobilen Geräten für Anwendungen in der industriellen Überwachung und Steuerung, in Sensornetzwerken, in der Automatisierung, sowie im Bereich der Computerperipherie und für interaktive Spiele geeignet sind. Neben einer sehr einfachen und kostengünstigen Implementierbarkeit der Geräte ist für derartige Anwendungen ein extrem geringer Energiebedarf der Geräte von entscheidender Bedeutung. So werden mit diesem Standard Batterielaufzeiten von mehreren Monaten bis mehrere Jahre angestrebt.

Auf der Ebene der physikalischen Schicht spezifiziert der IEEE-Standard 802.15.4 im nahezu weltweit verfügbaren ISM-Band (industrial, scientific, medical) um 2,4 GHz für Rohdatenraten von fB = 250 kbit/s eine Bandspreizung (Spreading) mit einer Chiprate von fC = 2 Mchip/s sowie eine Offset-QPSK-Modulation (quarternary Phase shift keying) mit einer Symbolrate von fS = 62,5 ksymbol/s.

In einem 802.15.4-Sender für das ISM-Band wird der zu übertragende Datenstrom zunächst in eine Folge von PN-Sequenzen (pseudo noise) umgesetzt, indem in jeder Symbolperiode (TS = 1/fS = 16 μs) vier Datenbits verwendet werden, um eine PN-Sequenz aus einem Sequenzvorrat von insgesamt 16 PN-Sequenzen auszuwählen. Jedem Symbol aus vier Datenbits wird auf diese Weise eine symbolwertspezifische PN-Sequenz aus 32 PN-Chips (Chipperiode TC = TS/32 = 500 ns = 1/fC) zugeordnet, die anstelle der vier Datenbits übertragen wird. Der im Standard spezifizierte Sequenzvorrat aus 16 „quasi-orthogonalen" PN-Sequenzen umfaßt hierbei eine erste Gruppe von acht ersten PN-Sequenzen, die sich nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, und eine zweite Gruppe von acht zweiten PN-Sequenzen, die sich ebenfalls nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander und von jeweils einer der ersten PN-Sequenzen nur durch eine Inversion jedes zweiten Chipwertes unterscheiden (siehe IEEE Std 802.15.4-2003, Kap. 6.5.2.3).

Die den aufeinanderfolgenden Symbolen zugewiesenen PN-Sequenzen werden aneinandergehängt und anschließend Offset-QPSK-moduliert (quarternary Phase shift keying), indem – mit Halbsinus-Impulsformung – die PN-Chips mit geradem Index (0, 2, 4, ...) auf den Inphase-(I)-Träger und diejenigen PN-Chips mit ungeradem Index (1, 3, 5, ...) auf den Quadraturphasen-(Q)-Träger moduliert werden. Zur Bildung eines Offsets werden die Quadraturphasen-Chips um eine Chipperiode TC gegenüber den Inphase-Chips verzögert (siehe IEEE Std 802.15.4-2003, Kap. 6.5.2.4).

Aus dem im Konferenzband zur „38^th Asilomar Conference on Signals, Systems and Computers", 7.–10. November 2004 in Band 2 auf den Seiten 2051–2055 erschienenen Artikel „Design and Performance of IEEE 802.15.4 Compliant MMSE Receivers" von K.E.L. Scott und R.W. Stewart ist eine Detektionseinheit für ein Kommunikationssystem gemäß IEEE 802.15.4 bekannt.

Empfängerseitig sind zur Detektion von in einem Empfangssignal enthaltenen Datensymbolen sowohl kohärente als auch inkohärente Ansätze an sich bekannt. Während bei kohärenten Ansätzen das Empfangssignal mit Hilfe einer aus einer Trägerregelungsschaltung gewonnenen frequenz- und phasenrichtigen Trägerschwingung in die komplexe Einhüllende (Basisband) überführt wird, kann bei inkohärenten Ansätzen zumindest auf die Phasenrichtigkeit, in Grenzen eventuell auch auf die Frequenzrichtigkeit der Trägerschwingung verzichtet werden. Aufgrund des bei kohärenten Ansätzen höheren Realisierungsaufwandes, der auch mit einem erhöhten Energiebedarf einhergeht, wird bei der vorliegenden Erfindung von einem inköhärenten Empfänger ausgegangen, bei dem das Empfangssignal zumindest nicht phasenrichtig in die komplexe Einhüllende überführt und das resultierende Basisbandsignal differentiell demoduliert wird.

Weiterhin ist an sich bekannt, die Datensymbole mehrerer Kommunikationsteilnehmer sendeseitig jeweils mit einer teilnehmerspezifischen PN-Sequenz aus einem Sequenzvorrat orthogonaler PN-Sequenzen zu multiplizieren, das Summensignal zu übertragen und empfängerseitig die Datensymbole eines bestimmten Teilnehmers zu detektieren, indem das empfangene Summensignal mit der PN-Sequenz dieses Teilnehmers korreliert und anschließend entschieden wird. Hierzu wird z.B. auf das Lehrbuch „Nachrichtenübertragung" von Karl-Dirk Kammeyer, 3. Auflage, B. G. Teubner, Stuttgart, ISBN 3-519-26142-1 verwiesen (Seiten 632–635).

Vor diesem Hintergrund liegt der Erfindung die Aufgabe zugrunde, eine Detektionseinheit zur Detektion von in einem differentiell demodulierten Signal enthaltenen Datensymbolen anzugeben, die energiesparende und einfache Implementierungen von Sende-/Empfangsvorrichtungen z.B. nach IEEE 802.15.4 ermöglicht und dennoch eine hohe Leistungsfähigkeit der Detektion aufweist, d.h. eine niedrige Fehlerrate (Symbol-, Bit-, Rahmenfehlerrate etc.) auch unter Störeinflüssen wie Kanalverzerrungen und/oder Rauschen. Es ist weiterhin die Aufgabe der Erfindung, eine entsprechende Sende-/Empfangsvorrichtung und eine integrierte Schaltung anzugeben.

Erfindungsgemäß wird diese Aufgabe gelöst durch eine Detektionseinheit, eine Sende-/Empfangsvorrichtung und eine integrierte Schaltung mit den Merkmalen der Patentansprüche 1, 22 bzw. 23.

Demgemäß ist vorgesehen: Eine Detektionseinheit zur Detektion von in einem differentiell demodulierten Signal enthaltenen Datensymbolen, denen sendeseitig jeweils eine PN-Sequenz aus einem Sequenzvorrat zuweisbar ist, der eine erste Gruppe von ersten PN-Sequenzen und eine zweite Gruppe von zweiten PN-Sequenzen aufweist, wobei sich die ersten und zweiten PN-Sequenzen innerhalb ihrer jeweiligen Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden und wobei die zweite Gruppe zu jeder ersten PN-Sequenz eine entsprechende zweite PN-Sequenz aufweist, die sich von der ersten PN-Sequenz nur durch eine Inversion jedes zweiten Chipwertes unterscheidet, enthaltend a) eine Sequenzbereitstellungseinheit, die zum Bereitstellen einer dritten Gruppe von abgeleiteten Sequenzen ausgebildet ist, wobei die dritte Gruppe zu jeder ersten PN-Sequenz eine abgeleitete Sequenz aufweist, die dieser ersten PN-Sequenz zugeordnet und aus dieser mittels logischer Verknüpfungen ableitbar ist, die jedoch nicht mit dieser identisch ist, und wobei sich die abgeleiteten Sequenzen der dritten Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, b) eine mit der Sequenzbereitstellungseinheit verbundene Korrelationseinheit, die zum Berechnen von Korrelationsergebnissen durch Korrelieren des differentiell demodulierten Si gnals mit jeder der abgeleiteten Sequenzen der dritten Gruppe ausgebildet ist, und c) eine mit der Korrelationseinheit verbundene Auswerteeinheit, die zum Ableiten der werte der Datensymbole durch Auswerten der Korrelationsergebnisse ausgebildet ist.

Die erfindungsgemäße Sende-/Empfangsvorrichtung und die erfindungsgemäße integrierte Schaltung weisen jeweils eine solche Detektionseinheit auf.

Das Wesen der Erfindung besteht darin, eine dritte Gruppe von an die differentielle Demodulation angepaßten abgeleiteten Sequenzen bereitzustellen und das differentiell demodulierte Signal mit jeder abgeleiteten Sequenz der dritten Gruppe zu korrelieren. Die abgeleiteten Sequenzen der dritten Gruppe sind mit den sendeseitig verwendbaren PN-Sequenzen nicht identisch – jedoch aus diesen abgeleitet – und unterscheiden sich – im Gegensatz zu den sendeseitig verwendbaren PN-Sequenzen – nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander. Dies ermöglicht es, ein differentiell demoduliertes Signal, das sendeseitig z.B. gemäß IEEE 802.15.4 erzeugt wurde, korrekt zu detektieren (entscheiden). Außerdem ermöglichen die besonderen Eigenschaften der abgeleiteten Sequenzen extrem einfache und energiesparende Implementierungen der Detektionseinheit und damit der Sende-/Empfangsvorrichtungen.

Dies ist insbesondere dann vorteilhaft, wenn – wie bei Anwendungen in der industriellen Überwachung und Steuerung, in Sensornetzwerken, in der Automatisierung oder im Bereich der Computerperipherie – ein extrem geringer Energiebedarf und eine sehr einfache Realisierbarkeit unabdingbar sind. Obwohl die Erfindung nicht auf den IEEE-Standard 802.15.4 beschränkt ist, ist dies exemplarisch bei Sende-/Empfangsvorrichtungen für diesen Standard der Fall.

Die Leistungsfähigkeit der erfindungsgemäßen Detektioneinheit ist sehr hoch. So ist die Fehlerrate (Symbol-, Bit-, Rahmenfehlerrate etc.) bei der Detektion auch unter Störeinflüssen wie Kanalverzerrungen und Rauschen gemäß von der Anmelderin durchgeführten Simulationen sehr gering.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den abhängigen Ansprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung zu entnehmen.

In einer vorteilhaften Ausgestaltung weist die Sequenzbereitstellungseinheit genau ein Speichermittel auf, das ausgebildet ist, genau eine (d.h. nur eine) der abgeleiteten Sequenzen zu speichern. Ein Speichermittel, dessen Größe so be messen ist, kann vorteilhaft sehr einfach implementiert und energiesparend betrieben werden.

Vorzugsweise ist das Speichermittel hierbei als rückgekoppeltes Schieberegister ausgeführt. Die sehr einfache Struktur eines Schieberegisters aus in Reihe geschalteten Registerzellen ermöglicht eine sehr effiziente und einfache Realisierung der Sequenzbereitstellungseinheit mit sehr geringem Energiebedarf. So ist z.B. weder eine Berechnung von Speicheradressen noch eine komplexe Ansteuerlogik für das Schieberegister erforderlich.

Vorzugsweise stellt die Sequenzbereitstellungseinheit die abgeleiteten Sequenzen der dritten Gruppe hierbei an Ausgängen von jeweiligen (mehreren) Registerzellen des Schieberegisters bereit. Hierzu sind Mittel zum Takten des rückgekoppelten Schieberegisters im Chiptakt vorgesehen. Auf diese Weise können sehr einfach sämtliche abgeleiteten Sequenzen der dritten Gruppe mit oder ohne zeitlichem Versatz untereinander bereitgestellt werden.

In einer weiteren vorteilhaften Ausgestaltung weist die Sequenzbereitstellungseinheit eine Zähleinheit und mit dieser verbundene Multiplexer auf, wobei an den Eingängen der Multiplexer feste Werte anlegbar sind und die Sequenzbereitstellungseinheit ausgebildet ist, die abgeleiteten Sequenzen der dritten Gruppe an Ausgängen der Multiplexer bereitzustellen. Eine solche Struktur aus Logikelementen ermöglicht ebenfalls eine sehr effiziente und einfache Realisierung der Sequenzbereitstellungseinheit mit sehr geringem Energiebedarf.

In einer weiteren Ausgestaltung entspricht die Anzahl n der mindestens zwei abgeleiteten Sequenzen der dritten Gruppe der Anzahl der ersten PN-Sequenzen in der ersten Gruppe und diese wiederum der Anzahl der zweiten PN-Sequenzen in der zweiten Gruppe. Damit ist die Anzahl der abgeleiteten Sequenzen der dritten Gruppe nur halb so hoch wie die Anzahl der insgesamt sendeseitig verwendbaren PN-Sequenzen. Dies ermöglicht vorteilhaft eine einfachere Realisierung insbesondere der Korrelationseinheit, aber auch der Sequenzbereitstellungseinheit und der Auswerteeinheit.

Vorzugsweise beinhaltet die Korrelationseinheit n Multipliziereinheiten sowie n nachgeschaltete Integrationseinheiten, wobei die jeweils mit der Sequenzbereitstellungseinheit und dem differentiellen Demodulator (oder dem Entzerrer) verbundenen Multipliziereinheiten n Produktsignale berechnen, indem (individuell verzögerte oder unverzögerte und im Chiptakt vorliegende) Signalwerte des demodulierten (und ggf. entzerrten) Signals mit (ggf. auch höherstufigen [mehr als zweistufigen]) Chipwerten jeweils einer der abgeleiteten Sequenzen der dritten Gruppe multipliziert werden, und nachfolgend jede Integrationseinheit pro Symbolperiode ein Korrelationsergebnis bereitstellt, indem eine Anzahl von Signalwerten des entsprechenden Produktsignals addiert wird. Eine solche Realisierung der Korrelationseinheit ist sehr einfach, benötigt sehr wenig Betriebsenergie und ermöglicht eine hohe Leistungsfähigkeit in der Detektionsfehlerrate.

Weisen die abgeleiteten Sequenzen der dritten Gruppe zweistufige Chipwerte auf (z.B. +/–1), so könnnen die Multipliziereinheiten vorteilhaft als extrem einfach aufgebaute Mittel zur Vorzeichenumkehr realisiert werden.

Vorzugsweise bleibt ein Chipwert jeder abgeleiteten Sequenz bei der Korrelationsberechnung unberücksichtigt. Auf diese Weise können vorteilhaft trotz der differentiellen Demodulation zwei aufeinanderfolgende Datensymbole unabhängig voneinander entschieden werden.

Gemäß einer weiteren Ausgestaltung wertet die Auswerteeinheit die n Korrelationsergebnisse pro Symbolperiode parallel aus, indem sie sie im wesentlichen zeitgleich, d.h. in einer Chipperiode oder in wenigen Chipperioden jeder Symbolperiode, auswertet. Auf diese Weise stehen die Ergebnisse der Auswertung der Korrelationsergebnisse frühstmöglich vollständig zur Verfügung, so daß vorteilhaft die Entscheidungen über die mit größter Wahrscheinlichkeit gesendeten Datensymbolwerte jeweils frühstmöglich erfolgen kann.

Vorzugsweise beinhaltet die Auswerteeinheit eine parallele Maximalwertbestimmungseinheit und eine nachgeschaltete Zuordnungseinheit, wobei die mit den Integrationseinheiten der Korrelationseinheit verbundene parallele Maximalwertbestimmungseinheit die n Korrelationsergebnisse pro Symbolperiode im wesentlichen zeitgleich, d.h. in einer Chipperiode oder in wenigen Chipperioden jeder Symbolperiode, betragsmäßig miteinander vergleicht und als Ergebnis den vorzeichenbehafteten Wert des betragsmaximalen Korrelationsergebnisses sowie einen Sequenzindex mit Werten zwischen 0 und n-1 ermittelt, der angibt, welche der n abgeleiteten Sequenzen der dritten Gruppe diesem vorzeichenbehafteten Wert zuzuordnen ist, und wobei die Zuordnungseinheit aus dem Sequenzindex und dem Vorzeichen des vorzeichenbehafteten Wertes des betragsmaximalen Korrelationsergebnisses einen wert eines der Datensymbole bestimmt. Auf diese Weise kann eine Auswerteeinheit, die Entscheidungen über die Datensymbolwerte frühstmöglich bereitstellt, einfach und energieeffizient implementiert werden.

Gemäß einer bevorzugten Ausgestaltung, bei der die dritte Gruppe mindestens vier abgeleitete Sequenzen beinhaltet, weist die Korrelationseinheit Verzögerungsglieder auf, die derart angeordnet sind, daß pro Symbolperiode zwei erste der n Korrelationsergebnisse in derselben Chipperiode und n-2 zweite der n Korrelationsergebnisse in darauffolgenden Chipperioden bereitgestellt werden. Die Auswerteeinheit wertet die n Korrelationsergebnisse pro Symbolperiode hierbei seriell aus, indem in einer ersten Chipperiode die ersten Korrelationsergebnisse und in den darauffolgenden Chipperioden je eines der zweiten Korrelationsergebnisse ausgewertet wird. Durch die serielle Bereitstellung und Auswertung der Korrelationsergebnisse jeweils in aufeinanderfolgenden Chipperioden kann die Auswerteeinheit einfacher aufgebaut werden. Außerdem wird die Betriebsenergie zeitlich gleichmäßiger verbraucht bzw. treten geringere Spitzenströme im Vergleich zur parallelen Implementierung auf. Dies ist sowohl hinsichtlich der Störstrahlung als auch im Hinblick auf die Batterielebensdauer von Vorteil.

Vorzugsweise sind die Verzögerungsglieder hierbei im Signalpfad vor den Multipliziereinheiten angeordnet, da auf diese Weise die Verzögerung der Korrelationsergebnisse mit dem geringstmöglichen (Hardware-)Aufwand erreicht wird.

Vorzugsweise beinhaltet die Auswerteeinheit eine serielle Maximalwertbestimmungseinheit sowie eine nachgeschaltete zuordnungseinheit. Hierbei vergleicht die serielle Maximalwertbestimmungseinheit in der ersten Chipperiode die ersten Korrelationsergebnisse betragsmäßig miteinander und ermittelt als Ergebnis den vorzeichenbehafteten Wert desjenigen ersten Korrelationsergebnisses, das den größten Betrag aufweist, sowie einen Sequenzindex, der angibt, welche der abgeleiteten Sequenzen der dritten Gruppe diesem vorzeichenbehafteten Wert zuzuordnen ist. In den darauffolgenden Chipperioden vergleicht die serielle Maximalwertbestimmungseinheit je eines der zweiten Korrelationsergebnisse betragsmäßig mit dem in der jeweils vorhergehenden Chipperiode ermittelten Ergebnis und ermittelt als Ergebnis denjenigen vorzeichenbehafteten Wert, der den größeren Betrag aufweist, sowie einen Sequenzindex, der angibt, welche der abgeleiteten Sequenzen diesem vorzeichenbehafteten Wert zuzuordnen ist. Dieser Schritt wird so oft ausgeführt, bis sämtliche zweiten Korrelationsergebnisse berücksichtigt sind und so der vorzeichenbehaftete Wert des betragsmaximalen Korrelationsergebnisses sowie ein Sequenzindex (mit Werten zwischen 0 und n-1) ermittelt ist, der angibt, welche der n abgeleiteten Sequenzen diesem vorzeichenbehafteten Wert zuzuordnen ist. Die Zuordnungseinheit bestimmt schließlich aus dem Sequenzindex und dem Vorzeichen des vorzeichenbehafteten Wertes des betragsmaximalen Korrelationsergebnisses einen Wert eines der Datensymbole. Diese Auswerteeinheit ist vorteilhaft sehr einfach aufgebaut, erfordert im Betrieb extrem wenig Energie und zeichnet sich durch eine große Leistungsfähigkeit in der Detektionfehlerrate aus.

Vorzugsweise beinhaltet die serielle Maximalwertbestimmungseinheit einen ersten Multiplexer, einen zweiten Multiplexer sowie eine logische Einheit. Der erste Multiplexer hat hierbei einen ersten Eingang, der mit einer ersten Integrationseinheit der Korrelationseinheit verbunden ist, sowie einen zweiten Eingang, der mit dem ersten Ausgang der logischen Einheit verbunden ist. Der zweite Multiplexer weist n-1 Eingänge auf, die mit den n-1 verbleibenden („zweiten") Integrationseinheiten verbunden sind. Die logische Einheit weist zwei Eingänge, die mit den zwei Ausgängen der beiden Multiplexer verbunden sind, sowie zwei Ausgänge auf. Der erste Multiplexer wird derart angesteuert, daß er in der ersten Chipperiode das an seinem ersten Eingang anliegende erste Korrelationsergebnis und in den darauffolgenden Chipperioden den an seinem zweiten Eingang anliegenden Wert an seinen Ausgang durchleitet, während der zweite Multiplexer derart angesteuert wird, daß er in der ersten Chipperiode das an einem seiner Eingänge anliegende erste Korrelationsergebnis und in den darauffolgenden Chipperioden je eines der an seinen anderen Eingängen anliegenden zweiten Korrelationsergebnisse an seinen Ausgang durchleitet. Die logische Einheit vergleicht jeweils die von den beiden Multiplexern durchgeleiteten zwei Werte betragsmäßig und ermittelt den vorzeichenbehafteten wert des betragsmäßig größeren Wertes sowie den Sequenzindex der diesem vorzeichenbehafteten Wert zuzuordnenden abgeleiteten Sequenz. Sie stellt den vorzeichenbehafteten Wert am ersten Ausgang und den Sequenzindex am zweiten Ausgang bereit. Diese serielle Maximalwertbestimmungseinheit ist vorteilhaft sehr einfach aufgebaut. Außerdem wird die Betriebsenergie zeitlich gleichmäßiger verbraucht bzw. treten geringere Spitzenströme im Vergleich zur parallelen Implementierung auf. Dies ist sowohl hinsichtlich der Störstrahlung als auch im Hinblick auf die Batterielebensdauer von Vorteil.

Vorzugsweise bestimmt die Zuordnungseinheit denjenigen Wert eines der Datensymbole, dem diejenige erste PN-Sequenz der ersten Gruppe zugeordnet ist, der die abgeleitete Sequenz mit diesem Sequenzindex(wert) zugeordnet ist, falls der vorzeichenbehaftete Wert des betragsmaximalen Korrelationsergebnisses positiv ist, und ansonsten denjenigen Wert eines der Datensymbole, dem diejenige zweite PN-Sequenz der zweiten Gruppe zugeordnet ist, der die zur abgeleiteten Sequenz mit diesem Sequenzindex(wert) inverse Sequenz zugeordnet ist. Eine solche Zuordnungseinheit ist vorteilhaft sehr einfach aufgebaut und erfordert im Betrieb extrem wenig Energie.

In einer weiteren Ausgestaltung weisen die abgeleiteten Chips (d.h. die Chips einer abgeleiteten Sequenz) mit einem ersten positiven Index (d.h. alle Chips außer dem ersten) jeweils einen Wert auf, der aus einer XOR-Verknüpfung des PN-Chips (d.h. des Chips derjenigen ersten PN-Sequenz, der die abgeleitete Sequenz zugeordnet ist) mit diesem ersten positiven Index mit dem indexmäßig (und damit zeitlich) jeweils vorhergehenden PN-Chip ableitbar ist. Vorzugsweise weist der indexmäßig (und zeitlich) erste abgeleitete Chip (mit Index null) einen Wert auf, der aus einer XOR-Verknüpfung des indexmäßig ersten PN-Chips (mit Index null) mit dem indexmäßig letzten PN-Chip ableitbar ist. Durch die Verwendung derartiger abgeleiteter Sequenzen können die Sequenzbereitstellungseinheit, die Korrelationseinheit und die Auswerteeinheit sehr einfach und energiesparend realisiert werden.

Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Hierbei zeigen
1 ein „Wireless Personal Area Network" (WPAN) nach dem IEEE-Standard 802.15.4 mit erfindungsgemäßen Sende-/Empfangsvorrichtungen (TRX);
2 eine inkohärente Empfangseinheit mit erfindungsgemäßer Detektionseinheit 28;
3 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Detektionseinheit;
4 ein bevorzugtes zweites Ausführungsbeispiel einer erfindungsgemäßen Detektionseinheit; und
5 eine bevorzugte Realisierungsform der Sequenzbereitstellungseinheit.
In den Figuren sind gleiche und funktionsgleiche Elemente und Signale – sofern nicht anders angegeben – mit denselben Bezugszeichen versehen.
1 zeigt ein Beispiel eines „Wireless Personal Area Networks" (WPAN) 10 nach dem IEEE-Standard 802.15.4. Es umfaßt drei Sende-/Empfangsvorrichtungen (transceiver, TRX) 11–13 in Form von ortsfesten oder mobilen Geräten, die mittels Funksignalen drahtlos Informationen austauschen. Bei der Sende-/Empfangsvorrichtung 11 handelt es sich um ein sog. Vollfunktionsgerät, das die Funktion des WPAN-Koordinators übernimmt, während es sich bei den Sende-/Empfangsvorrichtungen 12, 13 um sog. Teilfunktionsgeräte handelt, die dem Vollfunktionsgerät 11 zugeordnet sind und nur mit diesem Daten austauschen können. Neben der in 1 dargestellten sternförmigen Netzwerktopologie, bei der die bidirektionale Datenübertragung nur zwischen jeweils einem der Teilfunktionsgeräte 12, 13 und dem Vollfunktionsgerät 11, nicht jedoch zwischen den Teilfunktionsgeräten 12, 13 erfolgen kann, sieht der Standard auch sog. „Peer-to-Peer"-Topologien vor, bei denen sämtliche Vollfunktionsgeräte (von denen eines die Rolle des WPAN-Koordinators übernimmt) mit jeweils allen anderen Vollfunktionsgeräten kommunizieren können.
Die Sende-/Empfangsvorrichtungen 11–13 umfassen jeweils eine Antenne 14, eine mit der Antenne verbundene Sendeeinheit (transmitter, TX) 15, eine mit der Antenne verbundene Empfangseinheit (receiver, RX) 16 und eine mit der Sende- und der Empfangseinheit verbundene Kontrolleinheit (control unit, CTRL) 17 zur Steuerung der Sende- und Empfangseinheiten 15, 16. Weiterhin beinhalten die Sende-/Empfangsvorrichtungen 11–13 jeweils eine in 1 nicht dargestellte Energieversorgungseinheit in Form einer Batterie etc. zur Energieversorgung der Einheiten 15–17, sowie eventuell weitere Komponenten wie Sensoren, Schnittstellen etc..
Im folgenden wird davon ausgegangen, daß die Datenübertragung im ISM-Band (industrial, scientific, medical) um 2,4 GHz erfolgt. Die Sendeeinheit 15 jeder Sende-/Empfangsvorrichtung wandelt den jeweils zu sendenden Datenstrom gemäß dem IEEE-Standard 802.15.4 in ein über ihre Antenne 14 abzustrahlendes Funksignal um, indem der jeweils zu sendende Datenstrom, wie in der Beschreibungseinleitung dargestellt, zunächst in vier Bit breite Symbole d0, d1, d2, ... und diese in aufeinanderfolgende PN-Sequenzen umgesetzt werden (z.B. P5, P4, P7, falls d0 = 5, d1 = 4, d2 = 7). Die aufeinanderfolgenden PN-Sequenzen werden anschließend – mit Halbsinus-Impulsformung – Offset-QPSK-moduliert (quarternary phase shift keying).
Dementsprechend wandelt die Empfangseinheit 16 jeder Sende-/Empfangsvorrichtung ein von ihrer Antenne 14 empfangenes (und von der Sendeeinheit einer anderen Sende-/Empfangsvorrichtung nach dem IEEE-Standard 802.15.4 erzeugtes) Funksignal möglichst fehlerfrei in die gesendeten Daten um, indem das Funksignal unter anderem demoduliert und die Daten anschließend detektiert (entschieden) werden.
Die Sendeeinheit 15 und die Empfangseinheit 16 einer Sende-/Empfangsvorrichtung sind hierbei Teil einer (in 1 nicht dargestellten) integrierten Schaltung (IC), z.B. eines ASICs (application specific integrated circuit), während die Kontrolleinheit 17 durch einen (ebenfalls nicht dargestellten) Mikrocontroller realisiert ist. Vorteilhaft kann die Sende-/Empfangsvorrichtung auch nur einen (z.B. als ASIC ausgeführten) IC aufweisen, der die Funktionen der Sendeeinheit 15, der Empfangseinheit 16 und der Kontrolleinheit 17 wahrnimmt.
2 zeigt ein Blockschaltbild einer inkohärenten Empfangseinheit (RX) 16, die folgende in Serie geschaltete Funktionsblöcke umfaßt: einen inneren Empfänger (iREC) 21, einen differentiellen Demodulator (DEMOD) 22 und eine erfindungsgemäße Detektionseinheit 28, die eine Korrelationseinheit (COR) 23 und eine nachgeschaltete Auswerteeinheit (EVAL) 24 sowie eine mit der Korrelationseinheit 23 verbundene Sequenzbereitstellungseinheit (SEQ) 25 aufweist. Außerdem weist die Empfangseinheit 16 optional einen Entzerrer (EQ) 26 zwischen dem Demodulator 22 und der Detektionseinheit 28 auf.
Der mit der Antenne 14 der Sende-/Empfangsvorrichtung verbundene innere Empfänger 21 überführt das empfangene Funksignal r in ein komplexes Basisbandsignal b (Einhüllende) mit komplexwertigen Abtastwerten im Takt der sendeseitig verwendeten PN-Chips der PN-Sequenzen, d.h. im Chiptakt fC = 2 Mchip/s = 1/TC = 1/500 ns. Jeder komplexe Abtastwert umfaßt hierbei einen Realteil (Inphase-Komponente I) und einen Imaginärteil (Quadratur-Komponente Q). Komplexwertige Signale wie das Basisbandsignal b sind in den Figuren durch Pfeile mit Doppellinien dargestellt.
Der innere Empfänger 21 weist weiterhin eine Synchronisationseinheit (SYNC) 27 auf, die eine Symbol- und Chiptaktsynchronisation durchführt.
Das Basisbandsignal b wird anschließend durch den differentiellen Demodulator 22 in ein demoduliertes Signal überführt, das reellwertige Signalwerte im Chiptakt fC aufweist. Vorteilhaft generiert der differentielle Demodulator 22 ein demoduliertes Signal, dessen Signalwerte anstelle von sog. Hardbits (d.h. zweistufige, binäre Werte) sog. Soft-Informationswerte (höherstufige, z.B. 4 Bit breite Signalwerte) aufweist.
Das demodulierte Signal wird anschließend optional entzerrt. Der hierzu vorgesehene Entzerrer 26 bestimmt vorzugsweise pro Symbolperiode TS = 1/fS = 16 μs = 32·TC einen Mittelwert des demodulierten Signals und befreit dieses anschließend durch Subtraktion des Mittelwertes von einem Gleichanteil. Alternativ oder zusätzlich kann der Entzerren 26 ein Filter, z.B. ein Hochpaßfilter aufweisen. Im folgenden wird das differentiell demodulierte (und ggf. entzerrte) Signal mit s bezeichnet.
Anschließend werden die im differentiell demodulierten (und ggf. entzerrten) Signal s enthaltenen Datensymbole d0, d1, d2, ... durch die erfindungsgemäße Detektionseinheit 28 detektiert, d.h. entschieden. Hierzu wird das im Chiptakt fC vorliegende Signal s (mit beispielsweise vier Bit breiten Signalwerten) zunächst in der Korrelationseinheit (COR) 23 mit sog. abgeleiteten Sequenzen F0, F1, ..., F7 korreliert, die durch die Sequenzbereitstellungseinheit 25 bereitgestellt werden. Dies führt auf Korrelationsergebnisse rsF0, rsF1, ..., rsF7, die ein Maß für die Übereinstimmung des Signals s mit der jeweiligen abgeleiteten Sequenz F0, F1, ... bzw. F7 darstellen. Die Korrelationsergebnisse werden im Symboltakt fS = fC/32 = 62,5 ksymbol/s (entspricht einer Symbolperiode von TS) erzeugt. In der Auswerteeinheit (EVAL) 24 werden die Korrelationsergebnisse rsF0, rsF1, ..., rsF7 schließlich ausgewertet und die Datensymbole d0, d1, d2, ... detektiert (entschieden).
Durch die erfindungsgemäße Detektionseinheit 28, die im folgenden näher beschrieben wird, zeichnen sich die Sende-/Empfangsvorrichtungen 11–13 aus 1 durch eine sehr einfache Realisierbarkeit, einen sehr geringen Energiebedarf sowie durch eine hohe Leistungsfähigkeit aus (Bitfehlerrate o.ä. in Abhängigkeit von Störeinflüssen wie Rauschen und/oder Kanalverzerrungen).
Im folgenden wird beschrieben, wie die gemäß 2 von der Sequenzbereitstellungseinheit 25 bereitgestellten abgeleiteten Sequenzen F0, F1, ..., F7 beschaffen sind. Die nachfolgende Tabelle zeigt sowohl die gemäß IEEE 802.15.4 sendeseitig zu verwendenden PN-Sequenzen P0, P1, ... als auch die erfindungsgemäß den PN-Sequenzen zugeordneten abgeleiteten Sequenzen F0, F1, ....
Was die sendeseitig zu verwendenden PN-Sequenzen P0, P1, P2, ... betrifft, so ist zunächst festzustellen, daß ein Sequenzvorrat mit insgesamt 16 PN-Sequenzen P0, P1, ..., P15 spezifiziert ist. Jede PN-Sequenz umfaßt hierbei 32 sog. Chips, die jeweils einen Wert von logisch null (0) oder eins (1) annehmen können. Wie aus der Tabelle ersichtlich ist, nehmen z.B. die ersten zehn Chips der PN-Sequenz P5 die Werte 0 0 1 1 0 1 0 1 0 0 an.
Für die Chips z.B. der PN-Sequenz P5 werden zur Vereinfachung der Beschreibung die Parameter P5c0 (erster Chip (c0) von P5), P5c1 (zweiter Chip (c1)), ..., P5c30, P5c31 (letzter Chip (c31)) eingeführt. Analoges gilt für die anderen PN-Sequenzen, so daß Picj den Chip mit Index j (d.h. der (j + 1)-te Chip) der PN-Sequenz mit Index i (Pi) bezeichnet, wobei i = 0, 1, ..., 15 und j = 0, 1, ..., 31. Weiterhin werden zur besseren Unterscheidbarkeit der Chips der PN-Sequenzen von denjenigen der abgeleiteten Sequenzen die ersteren als PN-Chips bezeichnet.
Unterteilt man die insgesamt 16 PN-Sequenzen P0, P1, ..., P15 des Sequenzvorrats in eine erste Gruppe PG1 der acht „ersten" PN-Sequenzen P0, P1, ..., P7 und eine zweite Gruppe PG2 der acht „zweiten" PN-Sequenzen P8, P9, ..., P15, so ist aus der Tabelle weiterhin zu ersehen, daß sich die ersten PN-Sequenzen P0, P1, ..., P7 nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden. So ist z.B. das am Anfang der PN-Sequenz P0 vorkommende Bitmuster {1 1 0 1 1 0} in der PN-Sequenz P1 ab dem PN-Chip P1c4, in der PN-Sequenz P2 ab P2c8, in P3 ab P3c12, in P4 ab P4c16, ..., und schließlich in P7 ab P7c28 – bei zyklischer Erweiterung – zu erkennen. Auch die zweiten PN-Sequenzen P8, P9, ..., P15 unterscheiden sich nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander.
Weiterhin ist erkennbar, daß zu jeder ersten PN-Sequenz der ersten Gruppe PG1 eine zweite PN-Sequenz der zweiten Gruppe PG2 existiert, die sich nur in jedem zweiten Chipwert von dieser ersten PN-Sequenz der ersten Gruppe PG1 unterscheidet – und zwar durch eine Inversion jedes zweiten Chipwertes. Vergleicht man z.B. die PN-Sequenzen P0 aus PG1 und P8 aus PG2 in der Tabelle, so stellt man fest, daß die PN-Chips mit geradem Index jeweils identische Werte aufweisen (P0c0 = P8c0 = 1; P0c2 = P8c2 = 0; P0c4 = P8c4 = 1; etc.), während die PN-Chips mit ungeradem Index unterschiedliche (zueinander invertierte) Werte annehmen (P0c1 = 1, P8c1 = 0, P0c3 = 1, P8c3 = 0; P0c5 = 0, P8c5 = 1 etc.).
Jeder PN-Sequenz ist erfindungsgemäß eine nicht identische – an die differentielle Demodulation angepaßte – abgeleitete Sequenz zugeordnet, der PN-Sequenz P0 beispielsweise die in der Tabelle unterhalb von P0 aufgeführte abgeleitete Sequenz F0, der PN-Sequenz P1 die abgeleitete Sequenz F1 etc.. Die Chips der abgeleiteten Sequenzen, hier als abgeleitete Chips bezeichnet, können die antipodalen Werte +1 und –1 annehmen, wobei aus Gründen der Übersichtlichkeit in der Tabelle nur das Vorzeichen dieser Werte eingetragen ist. Analog zur oben eingeführten Bezeichnung der PN-Chips wird der abgeleitete Chip mit Index j der abgeleiteten Sequenz mit Index i im folgenden mit Ficj bezeichnet, wobei i = 0, 1, ... 15 und j = 0, 1, ..., 31.
Die Werte der abgeleiteten Chips ergeben sich wie folgt aus den Werten der PN-Chips. Um z.B. den Wert des abgeleiteten Chips F0c2 zu bilden, der gemäß der Tabelle +1 beträgt, ist der Wert des in der Tabelle direkt darüber eingetragenen PN-Chips P0c2 = 0 logisch XOR zu verknüpfen mit dem Wert des links (d.h. des zeitlich vorhergehenden) von P0c2 eingetragenen PN-Chips P0c1 = 1. Die logische XOR-Verknüpfung ergibt in diesem Falle einen Wert von logisch 1, dem der in der Tabelle für F0c2 eingetragene antipodale Wert +1 zugeordnet ist. Entsprechend ergibt sich der Wert von F0c4 aus P0c4 XOR P0c3 = 1 XOR 1 = 0 zum in der Tabelle für Foc4 eingetragenen Wert von –1, da der logischen null ein antipodaler Wert von –1 zugeordnet ist. Diese Ableitungsvorschrift gilt für alle abgeleiteten Chips mit positivem geradem Index. Bezeichnen also Ficj den abgeleiteten Chip mit Index j der abgeleiteten Sequenz mit Index i und Picj und Picn den PN-Chip mit Index j bzw. n der PN-Sequenz mit Index i, so ergibt sich für positive gerade Indizes j der abgeleitete Chip Ficj für i = 0, 1, ..., 15 zu Ficj = 2·(Picj XOR Picn) – 1 mit n = j – 1 für j = 2, 4, 6, ..., 30, (1)wobei die Multiplikation des Ergebnisses der XOR-Verknüpfung mit dem Faktor 2 und die anschließende Subtraktion von 1 die Zuordnung der logischen Werte von 0 und 1 zu den antipodalen Werten –1 bzw. +1 widerspiegeln soll.
Für die Bildung der abgeleiteten Chips Ficj mit Index j = 0 ist statt des (nicht existierenden) zeitlich vorhergehenden PN-Chips Picn mit Index n = j – 1 = –1 der letzte PN-Chip Picn mit n = 31 zu verwenden, d.h. Ficj = 2·(Picj XOR Picn) – 1 mit j = 0 und n = 31 für i = 0, 1, ..., 15. (2)
Eine zu Gleichung (1) ähnliche Ableitungsvorschrift gilt für die abgeleiteten Chips Ficj mit ungeradem Index j. In diesem Falle ist das Ergebnis der XOR-Verknüpfung vor der Zuordnung zu antipodalen Werten zu invertieren: Ficj = 2·INV{Picj XOR Picn} – 1 mit n = j – 1 für j = 1, 3, 5, ..., 31, (3)
Wobei INV{} die logische Inversion bezeichnet und wiederum i = 0, 1, ..., 15 gilt.
Anstelle der Inversion der logischen Werte mit anschließender Zuordnung von logisch 0 zum antipodalen Wert –1 und von logisch 1 zum antipodalen Wert +1 kann natürlich auch eine andere Zuordnung, nämlich von logisch 0 zum antipodalen Wert +1 und von logisch 1 zum antipodalen Wert –1 verwendet und damit auf die logische Inversion verzichtet werden. Als Formel ergibt sich dann Ficj = 1 – 2·(Picj XOR Picn) mit n = j – 1 für j = 1, 3, 5, ..., 31. (3')
Die Verwendung des jeweils „aktuellen" PN-Chips (mit dem Index des zu bildenden abgeleiteten Chips) und des jeweils vorangehenden PN-Chips korrespondiert mit der in der Beschreibungseinleitung erläuterten sendeseitigen Aufteilung der PN-Chips mit geradem (ungeradem) Index auf den Inphase-(I)-Träger (Quadraturphasen-(Q)-Träger) im Rahmen der Offset-QPSK-Modulation (quarternary Phase shift keying). Andere sendeseitige I-/Q-Aufteilungen der PN-Chips erfordern eine entsprechend angepaßte Bildung der abgeleiteten Chips.
Unterteilt man die insgesamt 16 abgeleiteten Sequenzen F0, F1, ..., F15 in eine dritte Gruppe FG1 der acht abgeleiteten Sequenzen F0, F1, ..., F7 und eine vierte Gruppe FG2 der acht abgeleiteten Sequenzen F8, F9, ..., F15, so ist aus der Tabelle zu ersehen, daß sich die abgeleiteten Sequenzen F0, F1, ..., F7 der dritten Gruppe FG1 nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden. So ist z.B. das am Anfang der abgeleiteten Sequenz F0 vorkommende Bitmuster {+ + + – – –} in der abgeleiteten Sequenz F1 ab dem abgeleiteten Chip F1c4, in der abgeleiteten Sequenz F2 ab F2c8, in F3 ab F3c12, in F4 ab F4c16, ..., und schließlich in F7 ab F7c28 – bei zyklischer Erweiterung – zu erkennen. Auch die abgeleiteten Sequenzen F8, F9, ..., F15 der vierten Gruppe FG2 unterscheiden sich nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander.
Weiterhin ist festzustellen, daß zu jeder abgeleiteten Sequenz der dritten Gruppe FG1 eine abgeleitete Sequenz der vierten Gruppe FG2 existiert, die sich nur durch eine Inversion aller ihrer Chipwerte unterscheidet. vergleicht man z.B. die abgeleiteten Sequenz F0 aus FG1 mit F8 aus FG2 in der Tabelle, so stellt man fest, daß sämtliche Chipwerte invertiert sind. Da dies auch für die Sequenzpaare F1/F9, F2/F10 etc. gilt, ist festzustellen, daß alle abgeleiteten Sequenzen der dritten Gruppe FG1 in invertierter Form in der vierten Gruppe FG2 enthalten sind: Ficj = (–1)·Fncj mit i = 0, 1, ..., 7, n = i + 8 und j = 0, 1, ..., 31. (4)
Im Gegensatz zu den PN-Sequenzen, bei denen sich die entsprechenden Sequenzpaare P0/P8, P1/P9 etc. durch eine Inversion jedes zweiten PN-Chips unterscheiden, unterscheiden sich die entsprechenden Paare F0/F8, F1/F9 etc. von abgeleiteten Sequenzen durch eine Inversion aller ihrer Chipwerte.
Die in den vorhergehenden Absätzen genannten Eigenschaften der abgeleiteten Sequenzen ermöglichen extrem einfache Realisierungen der Korrelationseinheit 23, der Auswerteeinheit 24 sowie der Sequenzbereitstellungseinheit 25 und damit der Detektionseinheit 28 aus 2.
3 zeigt ein Blockschaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Detektionseinheit, bei dem die Korrelationsergebnisse parallel, d.h. im wesentlichen zeitgleich bereitgestellt und ausgewertet werden. Die Detektionseinheit 30 weist eine mit dem differentiellen Demodulator 22 oder dem Entzerrer 26 aus 2 verbundene Korrelationseinheit (COR) 31 und eine nachgeschaltete Auswerteeinheit (EVAL) 32 sowie eine mit der Korrelationseinheit 31 verbundene Sequenzbereitstellungseinheit (SEQ) 33 auf.
Die Sequenzbereitstellungseinheit 33 weist ein mit der Korrelationseinheit 31 verbundenes Speichermittel 34 auf, dessen Größe so bemessen ist, daß genau eine der abgeleiteten Sequenzen gespeichert werden kann. Im Falle der mit Bezug auf die obige Tabelle erläuterten abgeleiteten Sequenzen F0, F1, F2, ... ist das Speichermittel 34 also zur Speicherung von 32 Chipwerten geeignet. Bei zweiwertigen Chips bedeutet dies einen Speicherplatzbedarf von nur 32 Bit.
Vorzugsweise ist das Speichermittel als rückgekoppeltes Schieberegister 34 mit insgesamt 32 Registerzellen 34-0, 34-1, ..., 34-31 zur Speicherung je eines Chipwertes einer abgeleiteten Sequenz ausgeführt. In 3 ist exemplarisch ein Zustand des Schieberegisters 34 eingezeichnet, bei dem die Registerzellen 34-0, 34- 1, ..., 34-31 von links nach rechts die Chipwerte „+ + + – – – – ..." der abgeleiteten Sequenz F0 aus der obigen Tabelle aufweisen (wobei z.B. der Chipwert „+1" als binäre eins und der Chipwert „–1" als binäre null gespeichert werden). Werden die Registerzellen des Schieberegisters nun im Chiptakt fC = 2 MHz getaktet (nicht in 3 dargestellt), so verschiebt sich der gespeicherte Inhalt der Register zellen pro Chipperiode TC = 1/fC = 500 ns um eine Registerzelle nach links, so daß am Ausgang der ersten Registerzelle 34-0 in den folgenden 32 Chipperioden (d.h. in der folgenden Symbolperiode TS = 32·TC) die abgeleitete Sequenz F0 bereitgestellt wird. Aufgrund der Rückkopplung im Schieberegister erfolgt die Verschiebung des Inhalts zyklisch, weshalb sich die abgeleitete Sequenz F0 bei fortwährender Taktung anschließend wiederholt (periodische Fortsetzung).
Wie oben mit Bezug auf die Tabelle erläutert, unterscheiden sich die anderen abgeleiteten Sequenzen F1, F2, ..., F7 der dritten Gruppe FG1 von der abgeleiteten Sequenz F0 lediglich durch eine zyklische Verschiebung. Die abgeleiteten Sequenzen F1, F2, ..., F7 können daher entweder ebenfalls am Ausgang der ersten Registerzelle 34-0 (dann allerdings zeitlich später beginnend als F0) oder aber an Ausgängen anderer Registerzellen (mit oder ohne Zeitversatz bzgl. F0) abgegriffen werden.
In 3 ist dargestellt, an welchen Registerzellen die anderen abgeleiteten Sequenzen F1, F2, ..., F7 der dritten Gruppe FG1 abgegriffen werden, wenn sie zeitgleich, d.h. im gleichen Zeitintervall wie die abgeleitete Sequenz F0 bereitgestellt werden sollen. Gemäß der vorstehend erläuterten Tabelle beginnt z.B. die abgeleitete Sequenz F7 mit einem Bitmuster, das fünf Mal den Wert –1 aufweist. Dieses Bitmuster ist in der abgeleiteten Sequenz F0 beginnend mit dem fünften Chip, d.h. beginnend mit dem Chip F0c4, zu erkennen. Aus diesem Grunde stellt das rückgekoppelte Schieberegister 34 aus 3 die abgeleiteten Sequenzen F0 und F7 genau dann zeitgleich bereit, wenn F7 am Ausgang der fünften Registerzelle 34-4 und F0 – wie bereits erläutert – am Ausgang der ersten Registerzelle 34-0 abgegriffen wird. Analoge Betrachtungen zeigen, daß die weiteren abgeleiteten Sequenzen F1, F2, ..., F6 der dritten Gruppe FG1 an den Ausgängen der Registerzellen 34-28, 34-24, 34-20, 34-16, 34-12 bzw. 34-8 zeitgleich bereitgestellt werden, wie in 3 dargestellt ist. Zur zeitgleichen Bereitstellung der acht abgeleiteten Sequenzen F0, F1, ..., F7 sind daher gemäß 3 acht Ausgänge der Bereitstellungseinheit 33 vorgesehen, die mit den Ausgängen der Registerzellen 34-0, 34-28, 34-24, 34-20, 34-16, 34-12, 34-8 bzw. 34-4 verbunden sind.
Auf diese Weise ist es möglich, mittels eines nur 32 Registerzellen aufweisenden rückgekoppelten Schieberegisters 34, das z.B. mit den Chipwerten der abgeleiteten Sequenz F0 initialisiert wird, eine extrem einfache und energiesparende Sequenzbereitstellungseinheit 33 zu realisieren, die geeignet ist, sämtliche acht abgeleiteten Sequenzen F0, F1, ..., F7 der dritten Gruppe FG1 zeitgleich (d.h. oh ne zeitlichen Versatz) bereitzustellen. Die acht abgeleiteten Sequenzen F8, F9, ..., F15 der vierten Gruppe FG2 werden erfindungsgemäß nicht bereitgestellt. Dies vereinfacht die Realisierung der Korrelationseinheit 31 und der Auswerteeinheit 32 wesentlich, wie im folgenden näher beschrieben ist.
Die Korrelationseinheit 31 weist acht Multipliziereinheiten 35-0, 35-1, ..., 35-7 mit jeweils zwei Eingängen und ebenfalls acht, jeweils einer Multipliziereinheit nachgeschaltete Integrationseinheiten 36-0, 36-1, ..., 36-7 auf.
Den ersten Eingängen der Multipliziereinheiten 35-0, 35-1, ..., 35-7 wird jeweils dasselbe Signal zugeführt, nämlich das (ggf. entzerrte) demodulierte Signal s (vgl. 2): s0 = s1 = s2 = ... = s7 = s. Die zweiten Eingänge der Multipliziereinheiten 35-0, 35-1, ..., 35-7 sind mit den Ausgängen der Registerzellen 34-0, 34-28, 34- 24, 34-20, 34-16, 34-12, 34-8 bzw. 34-4 des rückgekoppelten Schieberegisters 34 verbunden, so daß ihnen zeitgleich (parallel) die abgeleiteten Sequenzen F0, F1, ... bzw. F7 der dritten Gruppe FG1 zugeführt werden.
Im folgenden wird die Funktionsweise des i-ten Zweiges der Korrelationseinheit erläutert, wobei i = 0, 1, ..., 7. Die Multipliziereinheit 35-i multipliziert die im Chiptakt fC vorliegenden Werte des (ggf. entzerrten) demodulierten Signals s mit den Chipwerten der abgeleiteten Sequenz Fi und berechnet so ein Produktsignal ti, das wiederum Werte im Chiptakt fC = 1/TC aufweist. Pro Symbolperiode TS = 32·TC werden so 32 Signalwerte des Produktsignals ti erzeugt. Die nachgeschaltete Integrationseinheit 36-i addiert pro Symbolperiode 31 dieser 32 Signalwerte des entsprechenden Produktsignals ti und stellt so pro Symbolperiode ein Korrelationsergebnis rsFi bereit.
Bei der Addition der 31 Signalwerte bleibt in jeder Symbolperiode der jeweils erste Signalwert von ti – und damit der erste Chipwert Fic0 der entsprechenden abgeleiteten Sequenz Fi – unberücksichtigt. In dieser zeitlich ersten Chipperiode pro Symbolperiode wird die Integrationseinheit 36-i rückgesetzt, damit die nachfolgende Integration mit dem Wert null startet.
Aufgrund der differentiellen Demodulation erfordert die Detektion eines aktuellen Datensymbols die Kenntnis des vorangegangenen Datensymbols. Werden nun – wie oben beschrieben – die Korrelationsergebnisse in allen Zweigen derart berechnet, daß die ersten Chipwerte F0c0, F1c0, ... der abgeleiteten Sequenzen unberücksichtigt bleiben, so kann ohne nennenswerte Einbußen in der Leistungsfähigkeit der Detektion vorteilhaft jedes Datensymbol unabhängig vom vorhergehenden Symbol entschieden (detektiert) werden, was den Realisierungsaufwand der Detektionseinheit weiter senkt.
Wie der vorstehenden Beschreibung zu entnehmen ist, erfolgt die Signalverarbeitung in den einzelnen Zweigen der Korrelationseinheit 31 ohne zeitlichen Versatz: alle j-ten Chips der abgeleiteten Sequenzen werden in derselben Chipperiode mit einem Signalwert von s multipliziert. Nach der Integration stehen daher auch die Korrelationsergebnisse zeitgleich, d.h. parallel, bereit.
Gemäß der vorstehend erläuterten Tabelle können die abgeleiteten Sequenzen antipodale Werte (+1 und –1) annehmen. Die Multiplikation des (ggf. entzerrten) demodulierten Signals s mit den antipodalen Chipwerten der abgeleiteten Sequenzen bewirkt also in diesem Fall eine Vorzeichenumkehr der Werte des demodulierten Signals s. Daher sind die Multipliziereinheiten 35-0, 35-1, ..., 35-7 vorteilhaft als Vorzeichenumkehrer realisiert.
Die Auswerteeinheit 32 weist eine mit den Integrationseinheiten 36-0, 36-1, ..., 36-7 verbundene parallele Maximalwertbestimmungseinheit (MAX) 37 und eine nachgeschaltete Zuordnungseinheit (MAP) 38 auf.
Die parallele Maximalwertbestimmungseinheit 37 vergleicht pro Symbolperiode parallel (d.h. im wesentlichen zeitgleich, z.B. in derselben Chipperiode) acht Korrelationsergebnisse rsF0, rsF1, ..., rsF7 betragsmäßig miteinander und ermittelt den (vorzeichenbehafteten) Wert des betragsmaximalen Korrelationsergebnisses rsFmax sowie einen Sequenzindex k mit ganzzahligen Werten zwischen 0 und 7, der angibt, welche der abgeleiteten Sequenzen F0, F1, ..., F7 der dritten Gruppe FG1 diesem vorzeichenbehafteten Wert zuzuordnen ist. Weist also z.B. das Korrelationsergebnis rsF5 den unter allen acht Korrelationsergebnissen maximalen Betrag auf, so ermittelt die parallele Maximalwertbestimmungseinheit 37 den vorzeichenbehafteten Wert rsFmax = rsF5 und den Sequenzindex k = 5, der auf die abgeleitete Sequenz F5 hinweist.
Die Zuordnungseinheit 38 trägt der Tatsache Rechnung, daß in der Korrelationseinheit nur mit den acht abgeleiteten Sequenzen F0, F1, ..., F7 der dritten Grup pe FG1, nicht jedoch mit den acht abgeleiteten Sequenzen F8, F9, ..., F15 der vierten Gruppe FG2 korreliert wurde. Aufgrund der oben beschriebenen Eigenschaft der abgeleiteten Sequenzen, gemäß der zu jeder abgeleiteten Sequenz F0, F1, ..., F7 der dritten Gruppe FG1 eine abgeleitete Sequenz F8, F9, ..., F15 der vierten Gruppe FG2 existiert, die sich nur durch eine Inversion aller ihrer Chip werte unterscheidet, würde sich das Korrelationsergebnis z.B. für F13 nur im Vorzeichen von demjenigen für F5 unterscheiden. Aus diesem Grund wertet die Zuordnungseinheit 38 das Vorzeichen von rsFmax aus.
Die Zuordnungseinheit 38 bestimmt aus dem Sequenzindex k und dem Vorzeichen von rsFmax den Wert eines der gesendeten Datensymbole d0, d1, .... Ist der vorzeichenbehaftete Wert rsFmax positiv, so wird derjenige Datensymbolwert bestimmt, dem diejenige erste PN-Sequenz P0, P1, ..., P7 der ersten Gruppe PG1 zugeordnet ist, der die abgeleitete Sequenz mit dem Sequenzindex k, d.h. Fk, zugeordnet ist. Ist dem Datensymbolwert d = 5 z.B. die erste PN-Sequenz P5 zugeordnet und dieser wiederum, wie vorstehend mit Bezug auf die Tabelle erläutert, die abgeleitete Sequenz F5, so bestimmt die Zuordnungseinheit 38 im obigen Beispiel den Datensymbolwert zu d = k = 5, falls rsFmax = rsF5 > 0.
Ist der vorzeichenbehaftete Wert rsFmax jedoch negativ, so bestimmt die Zuordnungseinheit 38 denjenigen Datensymbolwert, dem diejenige zweite PN-Sequenz P8, P9, ..., P15 der zweiten Gruppe PG2 zugeordnet ist, der die zur abgeleiteten Sequenz mit dem Sequenzindex k (Fk) inverse Sequenz zugeordnet ist. Ist dem Datensymbolwert d = 13 z.B. die zweite PN-Sequenz P13 und dieser wiederum, wie vorstehend mit Bezug auf die Tabelle erläutert, die abgeleitete Sequenz F13 = –F5 zugeordnet, so bestimmt die Zuordnungseinheit 38 im obigen Beispiel den Datensymbolwert zu d = K + 8 = 13, falls rsFmax = rsF5 ≤ 0.
Das mit Bezug auf 3 beschriebene Ausführungsbeispiel einer erfindungsgemäßen Detektionseinheit erfordert nur einen minimalen Speicher von 32 Bits, nur acht statt 16 Multipliziereinheiten, die vorteilhaft als Vorzeichenumkehrer ausgeführt sind, nur 8 statt 16 Integrationseinheiten, eine parallele Maximalwertbestimmungseinheit und eine einfache Zuordnungseinheit. Die Detektionseinheit ist daher einfach zu realisieren und zeichnet sich durch einen sehr niedrigen Energiebedarf aus. Eine weitere Vereinfachung wird nachfolgend mit Bezug auf 4 beschrieben.
4 zeigt ein Blockschaltbild eines bevorzugten zweiten Ausführungsbeispiels der erfindungsgemäßen Detektionseinheit, bei dem fast alle Korrelationsergebnisse seriell, d.h. zeitlich nacheinander, bereitgestellt und ausgewertet werden. Die Detektionseinheit 40 weist eine mit dem differentiellen Demodulator 22 oder dem Entzerrer 26 aus 2 verbundene Korrelationseinheit (COR) 41 und eine nachgeschaltete Auswerteeinheit (EVAL) 42 sowie eine mit der Korrelationseinheit 41 verbundene Sequenzbereitstellungseinheit (SEQ) 43 auf.
Die Korrelationseinheit 41 stellt pro Symbolperiode die Korrelationsergebnisse rsF0, rsF1 der ersten beiden Zweige in derselben Chipperiode bereit, während die verbleibenden Korrelationsergebnisse rsF2, ..., rsF7 jeweils in einer der darauffolgenden Chipperioden bereitgestellt werden. Auf diese Weise ist in der Auswerteeinheit 42 eine aufwandsgünstigere Bestimmung von rsFmax möglich.
Die Sequenzbereitstellungseinheit 43 entspricht im wesentlichen der mit Bezug auf 3 beschriebenen Sequenzbereitstellungseinheit 33. Insofern wird auf die vorstehende Beschreibung verwiesen. Allerdings stellt die Sequenzbereitstellungseinheit 43 die abgeleitete Sequenz F2 eine Chipperiode später beginnend bereit als die abgeleiteten Sequenzen F0 und F1, indem F2 am Ausgang der Registerzelle 34-23 (4) statt 34-24 (3), d.h. eine Chipperiode später, abgegriffen wird. Die abgeleitete Sequenz F3 wird eine Chipperiode nach F2 bzw. zwei Chipperioden nach F0/F1 bereitgestellt, weshalb sie am Ausgang der Registerzelle 34-18 (4) statt 34-20 (3) abgegriffen wird. Für die weiteren abgeleiteten Sequenzen F4, ..., F7 ergeben sich analog die Ausgänge der Registerzellen 34-13, 34-8, 34-3 bzw. 34-30. Gemäß 4 sind daher acht Ausgänge der Bereitstellungseinheit 43 vorgesehen, die mit den Ausgängen der Registerzellen 34-0, 34-28, 34-23, 34-18, 34-13, 34-8, 34-3 bzw. 34-30 verbunden sind, um die abgeleiteten Sequenzen F0 und F1 zeitgleich und die abgeleiteten Sequenzen F2, F3, ..., F7 jeweils um eine Chipperiode versetzt bereitzustellen.
Aufgrund des fast identischen Aufbaus ist die Sequenzbereitstellungseinheit 43 ebenso einfach und energiesparend zu realisieren wie die mit Bezug auf 3 beschriebene Sequenzbereitstellungseinheit 33. Insofern wird auf die vorstehende Beschreibung verwiesen.
Auch die Korrelationseinheit 41 entspricht im wesentlichen der mit Bezug auf 3 beschriebenen Korrelationseinheit 31. Insofern wird auf die vorstehende Beschreibung verwiesen. Allerdings weist die Korrelationseinheit 41 zusätzlich sechs Verzögerungsglieder 44-2, 44-3, ..., 44-7 auf. Die Verzögerungsglieder sind hierbei in Serie als sog. „tapped delay line" angeordnet, der das (ggf. entzerrte) demodulierte Signal s zugeführt wird. Jedes Verzögerungsglied stellt hierbei die Signalwerte des an seinem Eingang anliegenden Signals um eine Chipperiode TC verzögert an seinem Ausgang bereit, so daß am Ausgang des ersten Verzögerungsgliedes 44-2 das um eine Chipperiode TC verzögerte demodulierte Signal s2, am Ausgang des zweiten Verzögerungsgliedes 44-3 das um zwei Chipperioden verzögerte demodulierte Signal s3, ... und schließlich am Ausgang des sechsten Verzögerungsgliedes 44-7 das um sechs Chipperioden verzögerte demodulierte Signal s7 anliegt.
Den ersten Eingängen der beiden Multipliziereinheiten 35-0 und 35-1 der ersten beiden Zweige (Index 0, 1) wird direkt das unverzögerte demodulierte Signal s0 = s bzw. s1 = s zugeführt, während die ersten Eingänge der verbleibenden Multipliziereinheiten 35-2, 35-3, ... 35-7 jeweils mit dem Ausgang des identisch indizierten Verzögerungsgliedes 44-2, 44-3, ... bzw. 44-7 verbunden sind und so mit dem um eine, zwei, ... bzw. sechs Chipperioden verzögerten demodulierten Signal s2, s3, ... bzw. s7 beaufschlagt werden. Die zweiten Eingänge der Multipliziereinheiten 35-0, 35-1, ..., 35-7 sind mit den Ausgängen der Registerzellen 34-0, 34-28, 34-23, 34-18, 34-13, 34-8, 34-3 bzw. 34-30 des rückgekoppelten Schieberegisters 34 verbunden, so daß ihnen die abgeleiteten Sequenzen F0 und F1 zeitgleich und die abgeleiteten Sequenzen F2, F3, ..., F7 relativ zu F0/F1 um eine, zwei, ... bzw. sechs Chipperioden verzögert zugeführt werden.
Diese zeitlichen Verzögerungen wirken sich analog auf die Ausgänge der entsprechenden Multiplizier- und Integrationseinheiten aus, so daß pro Symbolperiode die Korrelationsergebnisse rsF0 und rsF1 in derselben Chipperiode bereitgestellt werden, während die Korrelationsergebnisse rsF2, rsF3, ..., rsF7 mit einer zeitlichen Verzögerung von einer, zwei, ..., bzw. sechs Chipperioden bereitgestellt werden.
Alternativ zur in 4 gezeigten Anordnung der Verzögerungsglieder 44-2, 44-3, ..., 44-7 können Verzögerungsglieder auch zwischen den Multipliziereinheiten und den Integrationseinheiten oder aber (in Signalflußrichtung) nach den Integrationseinheiten angeordnet werden. Allerdings ist in diesen Fällen im Zweig mit Index 2 eine Verzögerung um eine Chipperiode, im Zweig mit Index 3 eine Verzögerung um zwei Chipperioden etc. erforderlich. Werden die Verzögerungsglieder nach den Integrationseinheiten angeordnet, sind zudem Signalwerte zu verzögern, die eine größere Bitbreite als das demodulierte Signal s aufweisen.
Wie mit Bezug auf 3 beschrieben, sind auch die in 4 gezeigten Multipliziereinheiten vorteilhaft als Vorzeichenumkehrer realisiert. Ebenso addieren auch die in 4 gezeigten Integrationseinheiten pro Symbolperiode vorteilhaft 31 der 32 Signalwerte des jeweiligen Produktsignals ti.
Die Auswerteeinheit 42 weist eine mit den Integrationseinheiten 36-0, 36-1, ..., 36-7 verbundene serielle Maximalwertbestimmungseinheit 49 und eine nachgeschaltete Zuordnungseinheit (MAP) 48 auf.
Die serielle Maximalwertbestimmungseinheit 49 vergleicht pro Symbolperiode seriell (d.h. in aufeinanderfolgenden Chipperioden) acht Korrelationsergebnisse rsF0, rsF1, ..., rsF7 betragsmäßig miteinander und ermittelt den (vorzeichenbehafteten) Wert des betragsmaximalen Korrelationsergebnisses rsFmax sowie einen Sequenzindex k mit ganzzahligen Werten zwischen 0 und 7, der angibt, welche der abgeleiteten Sequenzen F0, F1, ..., F7 der dritten Gruppe FG1 diesem vorzeichenbehafteten Wert zuzuordnen ist.
Die serielle Maximalwertbestimmungseinheit 49 weist einen ersten Multiplexer (MUX) 45, dessen erster Eingang mit der Integrationseinheit 36-0 verbunden ist, einen eingangsseitig mit den Integrationseinheiten 36-1, ..., 36-7 verbundenen zweiten Multiplexer (MUX) 46 und eine eingangsseitig mit den Ausgängen der beiden Multiplexer 45, 46 verbundene logische Einheit (LOG) 47 mit zwei Ausgängen auf, wobei der erste Ausgang der logischen Einheit 47 mit dem zweiten Eingang des ersten Multiplexers 45 verbunden ist.
Die logische Einheit 47 ist derart ausgestaltet, daß sie die von den beiden Multiplexern 45, 46 bereitgestellten Eingangswerte betragsmäßig vergleicht und den vorzeichenbehafteten Wert des betragsmäßig größeren Eingangswertes ermittelt und am ersten Ausgang bereitstellt, sowie den Sequenzindex k der diesem vorzeichenbehafteten Wert zuzuordnenden abgeleiteten Sequenz ermittelt und am zweiten Ausgang bereitstellt. Vorteilhaft ist die logische Einheit 47 als Zustandsautomat (state machine) ausgebildet.
Der erste Multiplexer 45 wird z.B. von einer Kontrolleinheit derart gesteuert, daß er pro Symbolperiode in einer bestimmten („ersten") Chipperiode das an seinem ersten Eingang anliegende Korrelationsergebnis rsF0 und in den darauffolgenden Chipperioden den an seinem zweiten Eingang anliegenden Wert, der vom ersten Ausgang der logischen Einheit 47 stammt, an seinen Ausgang durchleitet.
Der zweite Multiplexer 46 wird z.B. ebenfalls von der genannten Kontrolleinheit derart gesteuert, daß er in der genannten „ersten" Chipperiode das an seinem ersten Eingang anliegende Korrelationsergebnis rsF1, in der darauffolgenden Chipperiode das an seinem zweiten Eingang anliegende Korrelationsergebnis rsF2 etc. an seinen Ausgang durchleitet.
Auf diese Art und Weise werden pro Symbolperiode in der genannten „ersten" Chipperiode die Korrelationsergebnisse rsF0 und rsF1 betragsmäßig miteinander verglichen und als Ergebnis der vorzeichenbehaftete Wert des betragsgrößeren Korrelationsergebnisses sowie der Wert des Sequenzindex' k, der angibt, ob F0 (dann: K = 0) oder F1 (dann: k = 1) diesem vorzeichenbehafteten Wert zuzuordnen ist, ermittelt. In der darauffolgenden Chipperiode wird dann das Korrelationsergebnis rsF2 mit dem in der vorhergehenden Chipperiode ermittelten Ergebnis verglichen und als neues Ergebnis derjenige vorzeichenbehaftete Wert, der den größeren Betrag aufweist, sowie der Wert des Sequenzindex' k, der angibt, ob F0 oder F1 oder F2 diesem vorzeichenbehafteten Wert zuzuordnen ist, ermittelt. In den darauffolgenden Chipperioden wird dann jeweils eines der Korrelationsergebnisse rsF3, ..., rsF7 mit dem in der jeweils vorhergehenden Chipperiode ermittelten Ergebnis verglichen und als neues Ergebnis derjenige vorzeichenbehaftete Wert, der den größeren Betrag aufweist, sowie der Wert des Sequenzindex' k derjenigen abgeleiteten Sequenz, die dem vorzeichenbehafteten Wert zuzuordnen ist, ermittelt, bis sämtliche Korrelationsergebnisse berücksichtigt sind und so der vorzeichenbehaftete Wert des betragsmaximalen Korrelationsergebnisses rsFmax sowie der Sequenzindex k, der angibt, welche der acht abgeleiteten Sequenzen F0, F1, ..., F7 diesem vorzeichenbehafteten Wert rsFmax zuzuordnen ist, ermittelt ist.
Die Zuordnungseinheit 48 entspricht der mit Bezug auf 3 beschriebenen Zuordnungseinheit 38. Insofern wird auf die vorstehende Beschreibung verwiesen.
Das mit Bezug auf 4 beschriebene Ausführungsbeispiel einer erfindungsgemäßen Detektionseinheit erfordert nur einen minimalen Speicher von 32 Bits, nur acht statt 16 Multipliziereinheiten, die vorteilhaft als Vorzeichenumkehrer ausgeführt sind, nur 8 statt 16 Integrationseinheiten, eine sehr einfach zu realisierende serielle Maximalwertbestimmungseinheit und eine ebenfalls sehr einfache Zuordnungseinheit. Die Detektionseinheit ist daher sehr einfach zu realisieren und zeichnet sich durch einen extrem niedrigen Energiebedarf aus.
5 zeigt eine alternative Realisierungsform der Sequenzbereitstellungseinheit. Die Sequenzbereitstellungseinheit 53 weist insgesamt acht Multiplexer (MUS 52-0, 52-1, ..., 52-7 auf, deren Steuereingang jeweils mit der Zähleinheit (CNT) 51 verbunden ist. Während an den Ausgängen der Multiplexer die abgelei teten Sequenzen F0, F1, ..., F7 bereitgestellt werden, liegen die 32 Eingänge pro Multiplexer auf festen Werten (wie z.B. der Versorgungsspannung und Masse), die die jeweilige abgeleitete Sequenz repräsentieren. Analog zum „aktuellen" Inhalt der Registerzellen 34-0, ..., 34-31 des Schieberegisters 34 aus den 3 und 4 sind die Eingangswerte der Multiplexer 52-0, 52-1, ..., 52-7 in 5 durch Plus- und Minussymbole dargestellt. Hierbei entspricht die an den Eingängen des Multiplexers 52-0 in 5 von oben nach unten eingezeichnete Abfolge „+ + + – – – – – ... – " der im Schieberegister 34 aus 3 in den Registerzellen 34-0, ..., 34-31 von links nach rechts eingetragenen Abfolge und damit der abgeleiteten Sequenz F0. Analog hierzu entspricht die an den Eingängen des Multiplexers 52-1 in 5 eingezeichnete Abfolge „+ + – – + + + – ... " der in 3 in den Registerzellen 34-28, ..., 34-31, 34-0, ..., 34-27 eingetragenen Abfolge und damit der abgeleiteten Sequenz F1 etc.. Während die Plus- und Minussymbole in den Registerzellen der 3 und 4 den aktuell gespeicherten Wert repräsentieren, stellt in 5 das Plussymbol z.B. eine Verbindung zur Versorgungsspannung und das Minussymbol eine Verbindung zur Masse dar.
Die Zähleinheit 51 ist ausgebildet, im Chiptakt fC von null auf 31 zu zählen und danach erneut bei 0 zu beginnen. Sie stellt daher an ihrem Ausgang pro Symbolperiode einen laufenden Chipindex (0 ...31) bereit. In der ersten Chipperiode (mit Index null) schalten daher die Multiplexer jeweils den an ihrem ersten (obersten) Eingang anliegenden Wert an ihren Ausgang durch, so daß in der ersten Chipperiode die ersten Chipwerte der abgeleiteten Sequenzen zeitgleich bereitgestellt werden (F0c0, F1c0, ..., F7c0). In den nachfolgenden Chipperioden schalten die Multiplexer jeweils synchron die an ihren zweiten, dritten etc. Eingängen anliegenden Werte durch, bis nach insgesamt 32 Chipperioden sämtliche abgeleiteten Sequenzen parallel bereitgestellt sind. Da die Bereitstellung der abgeleiteten Sequenzen ohne zeitlichen Versatz zueinander erfolgt, Kann die Sequenzbereitstellungseinheit 53 aus 5 direkt anstelle der Sequenzbereitstellungseinheit 33 in 3 verwendet werden.
Durch eine einfache Modifikation kann die Sequenzbereitstellungseinheit 53 aus 5 auch anstelle der Sequenzbereitstellungseinheit 43 in 4 verwendet werden. Hierzu sind lediglich die Eingangswerte der Multiplexer 52-2, 52-3, ..., 52-7 zyklisch zu verschieben, d.h. die Eingänge der genannten Multiplexer sind zyklisch verschoben zu verdrahten. Die Eingangswerte des Multiplexers 52-2 sind hierbei in 5 um eine Eingangsposition nach unten zyklisch zu verschieben, diejenigen des Multiplexers 52-3 um zwei Eingangspositionen nach unten etc. und diejenigen des Multiplexers 52-7 um sechs Eingangspositionen nach unten. Auf diese Weise werden die abgeleiteten Sequenzen analog zur Sequenzbereitstellungseinheit 43 aus 4 seriell bereitgestellt, d.h. die abgeleiteten Sequenzen F0 und F1 in derselben Chipperiode, F2 eine Chipperiode später beginnend, F3 eine weitere Chipperiode später beginnend, etc.. Anstelle der bevorzugten zyklischen Verschiebung der Eingangswerte der Multiplexer 52-2, 52-3, ..., 52-7 können selbstverständlich auch die diesen Multiplexern zugeführten Ausgangswerte der Zähleinheit 51 entsprechend verzögert werden.
Die vorstehend mit Bezug auf die 2 bis 5 beschriebene erfindungsgemäße Detektionseinheit und damit auch Sende-/Empfangsvorrichtungen, die eine derartige Detektionseinheit aufweisen, zeichnen sich durch eine sehr einfache Realisierbarkeit, einen extrem geringen Energiebedarf sowie durch eine hohe Leistungsfähigkeit aus (Bitfehlerrate o.ä. in Abhängigkeit von Störeinflüssen wie Rauschen und/oder Kanalverzerrungen). Nach Untersuchungen der Anmelderin erfordern die digitalen Teile der Empfangseinheiten – ohne Synchronisationseinheit – einen Hardwareaufwand in der Größenordnung von wenigen tausend Gatteräquivalenten (NAND-Gatter mit zwei Eingängen). Im Datenübertragungsmodus haben diese digitalen Teile der Empfangseinheiten einen Leistungsbedarf in der Größenordnung von wenigen Milliwatt (mW).
Obgleich die vorliegende Erfindung vorstehend anhand von Ausführungsbeispielen beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Weise modifizierbar. So ist die Erfindung weder auf WPANs an sich, noch auf WPANs gemäß IEEE 802.15.4 bzw. die dort spezifizierten PN-Sequenzen (Anzahl und Länge der Sequenzen, Stufigkeit und Werte der Chips etc.), Raten und Stufigkeit der Chips/Symbole/Bits etc. beschränkt. Auch ist die Erfindung nicht auf die in der vorstehenden Tabelle angegebenen abgeleiteten Sequenzen beschränkt. Für den Zusammenhang zwischen den abgeleiteten Chips und den PN-Chips können diverse äquivalente logische Beziehungen angegeben werden.

10: Datenübertragungssystem/„Wireless Personal Area Network" (WPAN) nach dem IEEE-Standard 802.15.4
11–13: Sende-/Empfangsvorrichtung, „transceiver"
14: Antenne
15: Sendeeinheit, „transmitter"
16: Empfangseinheit, „receiver"
17: Kontrolleinheit
21: innerer Empfänger
22: differentieller Demodulator
23: Korrelationseinheit, Despreader
24: Auswerteeinheit, Detektor
25: Sequenzbereitstellungseinheit
26: Entzerrer
28, 30: Detektionseinheit
31: Korrelationseinheit
32: Auswerteeinheit, Detektor
33: Sequenzbereitstellungseinheit
34: Speichermittel; Schieberegister
34-0, 34-1, ...: Registerzelle 0 bzw. 1 ... des Schieberegisters
35-0, 35-1, ...: Multipliziereinheit 0 bzw. 1 ...
36-0, 36-1, ...: Integrationseinheit 0 bzw. 1 ...
37: parallele Maximalwertbestimmungseinheit
38: Zuordnungseinheit
40: Detektionseinheit
41: Korrelationseinheit
42: Auswerteeinheit, Detektor
43: Sequenzbereitstellungseinheit
44-2, 44-3, ...: Verzögerungsglied 2 bzw. 3 ...
45, 46: erster bzw. zweiter Multiplexer
47: logische Einheit
48: Zuordnungseinheit
49: serielle Maximalwertbestimmungseinheit
51: Zähleinheit
52-0, 52-1, ...: Multiplexer 0 bzw. 1 ...
53: Sequenzbereitstellungseinheit
CNT: Zähleinheit
COR: Korrelationseinheit, Despreader
DEMOD: differentieller Demodulator
EQ: Entzerrer
EVAL: Auswerteeinheit, Detektor
IC: Integrierte Schaltung; Chip
iREC: innerer Empfänger
ISM: industrial, scientific, medical (Frequenzband bei 2,4 GHz)
LOG: logische Einheit
MAP: Zuordnungseinheit
MAX: Maximalwertbestimmungseinheit
MUX: Multiplexer
PN: pseudo-noise
QPSK: quarternary phase shift keying
RX: Empfangseinheit, receiver
SEQ: Sequenzbereitstellungseinheit
TRX: Sende-/Empfangsvorrichtung, transceiver
TX: Sendeeinheit, transmitter
WPAN: Wireless Personal Area Network
b: komplexes Basisbandsignal mit Abtastwerten im Chiptakt
d0, d1, d2, ...: Datensymbole
fB: Bittakt (= 1/TB)
fC: Chiptakt (= 1/TC)
fS: Symboltakt (= 1/fS)
F0, F1, F2, ...: abgeleitete Sequenzen, F-/FSK-Sequenzen, zweite Codes (empfangsseitig)
F5c0, F5c1, ...: Chips der abgeleiteten Sequenz („abgeleitete Chips") F5
FG1: dritte Gruppe von abgeleiteten Sequenzen F0, ..., F7
FG2: vierte Gruppe von abgeleiteten Sequenzen F8, ..., F15
i, j, k: Indizes
n: Anzahl der (abgeleiteten) Sequenzen in der dritten Gruppe
P0, P1, P2, ...: PN-Sequenzen, Spreizsequenzen, erste Codes (sendeseitig)
P0, P1, ..., P7: erste PN-Sequenzen
P8, P9, ..., P15: zweite PN-Sequenzen
P5c0, P5c1, ...: Chips der PN-Sequenz („PN-Chips") P5
PG1: erste Gruppe von ersten PN-Sequenzen P0, ..., P7
PG2: zweite Gruppe von zweiten PN-Sequenzen P8, ..., P15
r: Funksignal, Empfangssignal
rsF0, rsF1, ...: Korrelationsergebnisse
rsFmax: betragsmaximales Korrelationsergebnis (vorzeichenbehaftet)
s: differentiell demoduliertes (und ggf. entzerrtes) Signal; Soft-Informationswerte
s0, s1, ...: im Chiptakt vorliegende Signalwerte des Signals s
t0, t1, ...: Produktsignale
TB: Bitperiode (= 1/fB)
TC: Chipperiode (= 1/fC)
TS: Symbolperiode (= 1/fS)

Claims

Detektionseinheit (28; 30; 40) zur Detektion von in einem differentiell demodulierten Signal (s) enthaltenen Datensymbolen (d0, d1, ...), denen sendeseitig jeweils eine PN-Sequenz (P0, P1, ..., P15) aus einem Sequenzvorrat zuweisbar ist, der eine erste Gruppe (PG1) von ersten PN-Sequenzen (P0, P1, ..., P7) und eine zweite Gruppe (PG2) von zweiten PN-Sequenzen (P8, P9, ..., P15) aufweist, wobei sich die ersten und zweiten PN-Sequenzen innerhalb ihrer jeweiligen Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden und wobei die zweite Gruppe (PG2) zu jeder ersten PN-Sequenz (P0) eine entsprechende zweite PN-Sequenz (P8) aufweist, die sich von der ersten PN-Sequenz (P0) nur durch eine Inversion jedes zweiten Chipwertes unterscheidet, enthaltend: a) eine Sequenzbereitstellungseinheit (25; 33; 43; 53), die zum Bereitstellen einer dritten Gruppe (FG1) von abgeleiteten Sequenzen (F0, F1, ..., F7) ausgebildet ist, – wobei die dritte Gruppe (FG1) zu jeder ersten PN-Sequenz (P0) eine abgeleitete Sequenz (F0) aufweist, die dieser ersten PN-Sequenz (P0) zugeordnet und aus dieser mittels logischer Verknüpfungen ableitbar ist, die jedoch nicht mit dieser identisch ist, und – wobei sich die abgeleiteten Sequenzen (F0, F1, ..., F7) der dritten Gruppe (FG1) nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden, b) eine mit der Sequenzbereitstellungseinheit (25; 33; 43; 53) verbundene Korrelationseinheit (23; 31; 41), die zum Berechnen von Korrelationsergebnissen (rsF0, rsF1, ..., rsF7) durch Korrelieren des differentiell demodulierten Signals (s) mit jeder der abgeleiteten Sequenzen (F0, F1, ..., F7) der dritten Gruppe (FG1) ausgebildet ist, und c) eine mit der Korrelationseinheit (23; 31; 41) verbundene Auswerteeinheit (24; 32; 42), die zum Ableiten der Werte der Datensymbole (d0, d1, ...) durch Auswerten der Korrelationsergebnisse (rsF0, rsF1, ..., rsF7) ausgebildet ist.
Detektionseinheit (28; 30; 40) nach Anspruch 1, dadurch gekennzeichnet, daß die Sequenzbereitstellungseinheit (25; 33; 43) genau ein Speichermittel (34) aufweist, das ausgebildet ist, genau eine der abgeleiteten Sequenzen (F0, F1, ..., F7) der dritten Gruppe (FG1) zu speichern.
Detektionseinheit (28; 30; 40) nach Anspruch 2, dadurch gekennzeichnet, daß das Speichermittel ein rückgekoppeltes Schieberegister (34) aufweist.
Detektionseinheit (28; 30; 40) nach Anspruch 3, dadurch gekennzeichnet, daß Mittel zum Takten des rückgekoppelten Schieberegisters (34) im Chiptakt (fC) vorgesehen sind und die Sequenzbereitstellungseinheit (25; 33; 43) ausgebildet ist, die abgeleiteten Sequenzen (F0, F1, ..., F7) der dritten Gruppe (FG1) an Ausgängen von jeweiligen Registerzellen (34-0, 34-28, ...) des rückgekoppelten Schieberegisters (34) bereitzustellen.
Detektionseinheit (28; 30; 40) nach Anspruch 1, dadurch gekennzeichnet, daß die Sequenzbereitstellungseinheit (25; 53) eine Zähleinheit (51) und mit der Zähleinheit (51) verbundene Multiplexer (52-0, 52-1, ...) aufweist, wobei an den Eingängen der Multiplexer feste Werte anlegbar sind und die Sequenzbereitstellungseinheit (25; 53) ausgebildet ist, die abgeleiteten Sequenzen (F0, F1, ..., F7) der dritten Gruppe (FG1) an Ausgängen der Multiplexer (52-0, 52-1, ...) bereitzustellen.
Detektionseinheit (28; 30; 40) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die dritte Gruppe (FG1) mindestens zwei abgeleitete Sequenzen (F0, F1, ..., F7) aufweist und deren Anzahl n mit der Anzahl der ersten PN-Sequenzen (P0, P1, ..., P7) in der ersten Gruppe (PG1) sowie mit der Anzahl der zweiten PN-Sequenzen (P8, P9, ..., P15) in der zweiten Gruppe (PG2) übereinstimmt.
Detektionseinheit (28; 30; 40) nach Anspruch 6, dadurch gekennzeichnet, daß die Korrelationseinheit (23; 31; 41) folgende Einheiten aufweist: a) n jeweils mit der Sequenzbereitstellungseinheit (25; 33; 43; 53) verbundene Multipliziereinheiten (35-0, 35-1, ...) zum Berechnen von n Produktsignalen (t0, t1, ...) durch Multiplizieren von im Chiptakt (fC) vorliegenden Signalwerten (s0, s1, ...) des demodulierten Signals (s) mit Chipwerten jeweils einer der abgeleiteten Sequenzen (F0, F1, ...) der dritten Gruppe (FG1), und b) n jeweils mit einer der Multipliziereinheiten (35-0, 35-1, ...) verbundene Integrationseinheiten (36-0, 36-1, ...) zum Bereitstellen von n Korrelationsergebnissen (rsF0, rsF1, ..., rsF7) pro Symbolperiode (TS) durch Addieren einer Anzahl von Signalwerten von jeweils einem der n Produktsignale (t0, t1, ...).
Detektionseinheit (28; 30; 40) nach Anspruch 7, wobei die Multipliziereinheiten (35-0, 35-1, ...) aus Mitteln zur Vorzeichenumkehr bestehen.
Detektionseinheit (28; 30; 40) nach Anspruch 7 oder 8, wobei die Integrationseinheiten (36-0, 36-1, ...) ausgebildet sind, jeweils eine Anzahl von Signalwerten zu addieren, die um eins geringer ist als die Anzahl der Chips (F5c0, F5c1, F5c2, ...), die jede abgeleitete Sequenz (F5) aufweist.
Detektionseinheit (28; 30) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Auswerteeinheit (24; 32) ausgebildet ist, die n Korrelationsergebnisse (rsF0, rsF1, ..., rsF7) pro Symbolperiode (TS) parallel auszuwerten, indem diese n Korrelationsergebnisse (rsF0, rsF1, ..., rsF7) im wesentlichen zeitgleich ausgewertet werden.
Detektionseinheit (28; 30) nach Anspruch 10, dadurch gekennzeichnet, daß die Auswerteeinheit (24; 32) folgende Einheiten aufweist: a) eine mit den Integrationseinheiten (36-0, 36-1, ...) verbundene parallele Maximalwertbestimmungseinheit (37), die ausgebildet ist, die n Korrelationsergebnisse (rsF0, rsF1, ..., rsF7) im wesentlichen zeitgleich betragsmäßig miteinander zu vergleichen und als Ergebnis den vorzeichenbehafteten Wert des betragsmaximalen Korrelationsergebnisses (rsFmax) sowie einen Sequenzindex (k), der angibt, welche der n abgeleiteten Sequenzen (F0, F1, ..., F7) diesem vorzeichenbehafteten Wert zuzuordnen ist, zu ermitteln, und b) eine mit der parallelen Maximalwertbestimmungseinheit (37) verbundene Zuordnungseinheit (38), die ausgebildet ist, aus dem Sequenzindex (k) und dem Vorzeichen des vorzeichenbehafteten Wertes des betragsmaximalen Korrelationsergebnisses (rsFmax) einen Wert eines der Datensymbole (d0, d1, ...) zu bestimmen.
Detektionseinheit (28; 40) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß a) die dritte Gruppe (FG1) mindestens vier abgeleitete Sequenzen (F0, F1, ...) aufweist, b) die Korrelationseinheit (23; 41) Verzögerungsglieder (44-2, 44-3, ...) aufweist, die derart angeordnet sind, daß pro Symbolperiode (TS) zwei erste (rsF0, rsF1) der n Korrelationsergebnisse in derselben Chipperiode und n–2 zweite (rsF2, ..., rsF7) der n Korrelationsergebnisse in darauffolgenden Chipperioden bereitgestellt werden, c) die Auswerteeinheit (24; 42) ausgebildet ist, die n Korrelationsergebnisse (rsF0, rsF1, ...) pro Symbolperiode (TS) seriell auszuwerten, indem in einer ersten Chipperiode die ersten Korrelationsergebnisse (rsF0, rsF1) und in den darauffolgenden Chipperioden je eines der zweiten Korrelationsergebnisse (rsF2, ..., rsF7) ausgewertet wird.
Detektionseinheit (28; 40) nach Anspruch 12, dadurch gekennzeichnet, daß die Verzögerungsglieder (44-2, 44-3, ...) im Signalpfad vor den Multipliziereinheiten (35-0, 35-1, ...) angeordnet sind.
Detektionseinheit (28; 40) nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Auswerteeinheit (24; 42) folgende Einheiten aufweist: a) eine mit den Integrationseinheiten (36-0, 36-1, ...) verbundene serielle Maximalwertbestimmungseinheit (49), die ausgebildet ist, – in der ersten Chipperiode die ersten Korrelationsergebnisse (rsF0, rsF1) betragsmäßig miteinander zu vergleichen und als Ergebnis den vorzeichenbehafteten Wert desjenigen ersten Korrelationsergebnisses, das den größten Betrag aufweist, sowie einen Sequenzindex (k), der angibt, welche der abgeleiteten Sequenzen (F0, F1, ..., F7) diesem vorzeichenbehafteten Wert zuzuordnen ist, zu ermitteln, – in den darauffolgenden Chipperioden je eines der zweiten Korrelationsergebnisse (rsF2, ..., rsF7) betragsmäßig mit dem in der jeweils vorhergehenden Chipperiode ermittelten Ergebnis zu vergleichen und als Ergebnis denjenigen vorzeichenbehafteten Wert, der den größeren Betrag aufweist, sowie einen Sequenzindex (k), der angibt, welche der abgeleiteten Sequenzen (F0, F1, ..., F7) diesem vorzeichenbehafteten Wert zuzuordnen ist, zu ermitteln, – den vorangehenden Schritt so oft auszuführen, bis sämtliche zweiten Kor relationsergebnisse (rsF2, ..., rsF7) berücksichtigt sind und so der vorzeichenbehaftete Wert des betragsmaximalen Korrelationsergebnisses (rsFmax) sowie ein Sequenzindex (k), der angibt, welche der n abgeleiteten Sequenzen (F0, F1, ..., F7) diesem vorzeichenbehafteten Wert zuzuordnen ist, ermittelt ist, und b) eine mit der seriellen Maximalwertbestimmungseinheit (49) verbundene Zuordnungseinheit (48), die ausgebildet ist, aus dem Sequenzindex (k) und dem Vorzeichen des vorzeichenbehafteten Wertes des betragsmaximalen Korrelationsergebnisses (rsFmax) einen Wert eines der Datensymbole (d0, d1, ...) zu bestimmen.
Detektionseinheit (28; 40) nach Anspruch 14, dadurch gekennzeichnet, daß die serielle Maximalwertbestimmungseinheit (49) folgende Einheiten aufweist: a) einen mit einer ersten Integrationseinheit (36-0) verbundenen ersten Multiplexer (45), der derart gesteuert wird, daß er in der ersten Chipperiode das an seinem ersten Eingang anliegende erste Korrelationsergebnis (rsF0) und in den darauffolgenden Chipperioden den an seinem zweiten Eingang anliegenden wert an seinen Ausgang durchleitet, b) einen mit n-1 zweiten Integrationseinheiten (36-1, 36-2, ...) verbundenen zweiten Multiplexer (46), der derart gesteuert wird, daß er in der ersten Chipperiode das an einem seiner Eingänge anliegende erste Korrelationsergebnis (rsF1) und in den darauffolgenden Chipperioden je eines der an seinen anderen Eingängen anliegenden zweiten Korrelationsergebnisse (rsF2, ..., rsF7) an seinen Ausgang durchleitet, c) eine mit den Ausgängen der beiden Multiplexer (45, 46) verbundene logische Einheit (47) mit zwei Ausgängen, wobei der erste Ausgang mit dem zweiten Eingang des ersten Multiplexers (45) verbunden ist und die logische Einheit derart ausgestaltet ist, daß sie die von den beiden Multiplexern (45, 46) durchgeleiteten Werte betragsmäßig vergleicht und den vorzeichenbehafteten Wert des betragsmäßig größeren Wertes ermittelt und am ersten Ausgang bereitstellt, sowie den Sequenzindex (k) der diesem vorzeichenbehafteten Wert zuzuordnenden abgeleiteten Sequenz ermittelt und am zweiten Ausgang bereitstellt.
Detektionseinheit (28; 40) nach Anspruch 15, wobei die logische Einheit (47) einen Zustandsautomat aufweist.
Detektionseinheit (28; 30; 40) nach Anspruch 11 oder 14, wobei die Zuordnungseinheit (38; 48) ausgebildet ist, denjenigen Wert eines der Datensymbole (d0, d1, ...) zu bestimmen, a) dem diejenige erste PN-Sequenz (P0, P1, ..., P7) der ersten Gruppe (PG1) zugeordnet ist, der die abgeleitete Sequenz (Fk) mit dem Sequenzindex (k) zugeordnet ist, falls der vorzeichenbehaftete Wert des betragsmaximalen Korrelationsergebnisses (rsFmax) positiv ist, und ansonsten b) dem diejenige zweite PN-Sequenz (P8, P9, ..., P15) der zweiten Gruppe (PG2) zugeordnet ist, der die zur abgeleiteten Sequenz (Fk) mit dem Sequenzindex (k) inverse Sequenz zugeordnet ist.
Detektionseinheit (28; 30; 40) nach einem der vorhergehenden Ansprüche, wobei jede abgeleitete Sequenz (F5) abgeleitete Chips (F5c0, F5c1, F5c2, ...) aufweist, deren Werte jeweils einer logischen Verknüpfung von jeweiligen PN-Chips (P5c0, P5c1, P5c2, ...) derjenigen ersten PN-Sequenz (P5) entsprechen, der die abgeleitete Sequenz (F5) zugeordnet ist.
Detektionseinheit (28; 30; 40) nach Anspruch 18, dadurch gekennzeichnet, daß die abgeleiteten Chips mit einem ersten positiven Index (F5ci, i = 1, 2, ...) jeweils einen Wert aufweisen, der aus einer XOR-Verknüpfung des PN-Chips mit diesem ersten positiven Index (P5ci, i = 1, 2, ...) mit dem indexmäßig jeweils vorhergehenden PN-Chip (P5cj, j = i – 1) ableitbar ist.
Detektionseinheit (28; 30; 40) nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß der indexmäßig erste abgeleitete Chip (F5c0) einen Wert aufweist, der aus einer XOR-Verknüpfung des indexmäßig ersten PN-Chips (P5c0) mit dem indexmäßig letzten PN-Chip (P5c31) ableitbar ist.
Detektionseinheit (28; 30; 40) nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß a) die abgeleiteten Chips mit einem geradzahligen Index (F5c0, F5c2, ...) jeweils einen Wert aufweisen, der dem Wert der jeweiligen XOR-Verknüpfung zugeordnet ist und b) die abgeleiteten Chips mit einem ungeradzahligen Index (F5c1, F5c3, ...) jeweils einen Wert aufweisen, der dem invertierten Wert der jeweiligen XOR-Verknüpfung zugeordnet ist.
Sende-/Empfangsvorrichtung (11–13), insbesondere für ein Datenübertragungssystem (10) nach dem IEEE-Standard 802.15.4 im 2,4 GHz-Band, beinhaltend a) eine Antenne (14), b) eine mit der Antenne (14) verbundene Sendeeinheit (15) zum Senden von Daten insbesondere nach dem IEEE-Standard 802.15.4 im 2,4 GHz-Band, wobei die Sendeeinheit (15) ausgebildet ist, jedem Datensymbol (d0 = 5) eine PN-Sequenz (P5) aus einem Sequenzvorrat zuzuweisen, der eine erste Gruppe (PG1) von ersten PN-Sequenzen (P0, P1, ..., P7) und eine zweite Gruppe (PG2) von zweiten PN-Sequenzen (P8, P9, ..., P15) aufweist, wobei sich die ersten und zweiten PN-Sequenzen innerhalb ihrer jeweiligen Gruppe nur durch eine zyklische Verschiebung ihrer Chipwerte voneinander unterscheiden und wobei die zweite Gruppe (PG2) zu jeder ersten PN-Sequenz (P0) eine entsprechende zweite PN-Sequenz (P8) aufweist, die sich von der ersten PN-Sequenz (P0) nur durch eine Inversion jedes zweiten Chipwertes unterscheidet, c) eine mit der Antenne (14) verbundene Empfangseinheit (16) mit einem differentiellen Demodulator (22) und einer Detektionseinheit (28; 30; 40) nach einem der Ansprüche 1 bis 21, d) eine mit der Sendeeinheit (15) und der Empfangseinheit (16) verbundene Kontrolleinheit (17) zur Steuerung der Sendeeinheit (15) und der Empfangseinheit (16).
Integrierte Schaltung, insbesondere für eine Sende-/Empfangsvorrichtung nach Anspruch 22, mit einer Detektionseinheit (28; 30; 40) nach einem der Ansprüche 1 bis 21.