EP1794779A2 - Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur - Google Patents

Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Info

Publication number
EP1794779A2
EP1794779A2 EP05798784A EP05798784A EP1794779A2 EP 1794779 A2 EP1794779 A2 EP 1794779A2 EP 05798784 A EP05798784 A EP 05798784A EP 05798784 A EP05798784 A EP 05798784A EP 1794779 A2 EP1794779 A2 EP 1794779A2
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
strained
triaxially
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05798784A
Other languages
English (en)
French (fr)
Inventor
Siegfried Mantl
Bernhard HOLLÄNDER
Dan Mihai Buca
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP1794779A2 publication Critical patent/EP1794779A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide

Definitions

  • the invention relates to a method for producing a strained layer on a substrate and to a layer structure.
  • Threading dislocations With layer thicknesses which are frequently required for components, dislocations at the interface between the layer formed and embedded in the substrate, but also disadvantageous vie ⁇ le dislocations, run from the interface to the Schicht ⁇ surface. These are referred to as so-called threading dislocations, threading dislocations or thread dislocations. Since most of these dislocations continue through newly grown layers, they significantly degrade the electrical and optical properties of the layer material. Threading dislocations are therefore a significant problem in the production of coatings.
  • the thread dislocation density becomes so high that such layers are unsuitable for components.
  • the Fadenverset ⁇ tion density can be slightly reduced.
  • the lattice mismatch dislocations at the interface between the layer and the substrate are also referred to as misfit dislocations.
  • the misfit dislocations are required for stress relaxation, but do not degrade the overlying layer (s).
  • the silicon germanium (Si-Ge) material system is thermodynamically a completely miscible system, the compound can be prepared in any concentration.
  • silicon and germanium are distinguished by identical crystal structures, they differ by 4.2% in the lattice parameter, that is to say that an SiGe layer or a pure Ge layer grows on silicon in a strain-tight manner.
  • Carbon can be up to silicon about 2 atomic% substitutionally built in to reduce the lattice parameter.
  • the layer growth of these layers is known from EA Fitzgerald et al. (Thin Solid Films, 294 (1997) 3-10).
  • the desired Si layer to be strained is epitaxially deposited on a Si-Ge-graded layer.
  • the Si-Ge layer relaxes.
  • the Ge concentration increases continuously or gradually toward the surface until a desired Ge content is reached. Since only an increase in the Ge content of about 10 at% per ⁇ m can be used to maintain the film quality, such layers are up to 10 micrometers thick, depending on the Ge concentration achieved.
  • the substrate generates tensile stresses on the Si-Ge layer in the growth plane in [100] and [010] directions. This condition is called biaxial tension.
  • the Si-Ge assumes an orthorhombic lattice structure by lattice distortions.
  • the lattice distortion of the Si leads to an energetic shift of the energy bands for electrons and holes, so that light and heavy charge carriers differ energetically, which leads to a significantly increased electron mobility.
  • the lattice In contrast to the biaxial tension, the lattice is deformed in one direction only during uniaxial tensioning. An increased hole mobility is achieved when the direction of the uniaxial pressure and the current direction in the transistor takes place in the ⁇ 110> direction.
  • a disadvantage of this method is that it can not be used for n-channel MOSFETs, because the electron mobility is thus reduced.
  • a disadvantage of this method is that wafers with different crystallographic directions must be bonded together and then a selective silicon epitaxy is required in pre-structured openings. This makes the process complicated and, in particular with regard to the formation of defects in the structure, difficult to control.
  • WO 99/38201 discloses a process which makes it possible to produce thin stress-relaxed Si-Ge buffer layers by means of ion implantation and temperature treatment.
  • a disadvantage of this method is that in turn only stress-relaxed Si-Ge layers with biaxial strain can be generated.
  • the silicon layers deposited on these stress-relaxed Si-Ge layers are referred to as tetragonal with respect to the crystal system.
  • the silicon layer has an increased electron mobility in comparison to the silicon monocrystal.
  • the object of the invention is to provide a further process for producing strained layers, with which the electron and the hole mobility can be increased.
  • the object is achieved by a method according to the main claim.
  • the object of the invention is also achieved by a layer structure according to the independent claim. Advantageous embodiments will become apparent from the respective dependent claims.
  • the method for producing a layer strained in relation to the growth plane is achieved by carrying out the following steps:
  • the layer to be braced is placed on a substrate, being braced due to the lattice mismatch.
  • the layer is z. B. structured by masking.
  • the layer is relaxed. Utilizing the surface of the structure, directed displacements are formed in the layer to be clamped.
  • tensile stresses act simultaneously in the [001], [010] and [110] directions.
  • the tensile stresses in [001] and [010] direction produce a biaxial strain, which depends on the size of the lattice mismatch and the degree of relaxation.
  • this biaxial tensile stress causes a shift of the energy bands in the electronic band structure of the Si and thus an increase in the electron mobility.
  • the simultaneous uniaxial pull in the [110] direction is essential.
  • a crystallographically aligned structure is first formed in the layer to be clamped on the substrate.
  • the structure has a surface area on the substrate.
  • the mean extent of the area on the substrate differs from the center of the structure in the different directions of the growth plane.
  • the structure is preferably aligned parallel to the sliding direction of the misplacement dislocations. For (100) Si this corresponds to the ⁇ 110> directions in the growth plane.
  • the transistors are aligned so that the current then also flows in a ⁇ 110> direction.
  • misfit dislocations are then formed in the structure of this layer by utilizing the area of the structure and the orientation on the substrate. From the knowledge of the structure or its surface extent and the arrangement thereof on the substrate, dislocations are selectively formed according to the invention.
  • the dislocations are advantageously limited by the area of the structure formed. They depend on the lattice parameters of the substrate and the layer deposited thereon, as well as the area and orientation of the structure formed.
  • To form the dislocations are crystal defects, that is, atomic and / or extensive defects, such as clusters, bubbles, cavities, or a thin carbon-rich layer, in z. B. incorporated a Si-Ge layer. It can for this purpose an ion implantation z. B. with He-, H-, F-, or Si-ions under suitable conditions are performed.
  • the dislocations, z. B. formed by a temperature treatment or by oxidation. This leads to the relaxation of the layer.
  • the dislocations are formed particularly advantageously in knowledge and taking advantage of the expansion of the structure on the substrate in the relaxed layer.
  • the joints in the different directions are thus formed with different densities.
  • the density of the dislocations in the two directions depends only on the length ratio of the structure, provided the propagation directions of the dislocations statistically depend on the two ⁇ 110> directions in the growth plane shares are.
  • the number of displacements running in the longitudinal direction ([110]) is thus higher than in the transverse direction.
  • the density of misfit dislocations in the Si-Ge layer is a direct measure of the relaxation of the Tensioning of the layer.
  • An asymmetric distribution network means an asymmetric relaxation of the Si-Ge layer.
  • the Si-Ge layer is patterned before the relaxation.
  • a (100) Si wafer or a silicon on insulator (SOI) wafer can be used as the substrate.
  • the alignment of the lines or the structure takes place on a (100) Si substrate, preferably in its [110] direction.
  • a (100) Si substrate preferably in its [110] direction.
  • the dislocations are formed parallel to the structure direction and thus optimal hole mobility in the [110] direction is achieved. This is particularly advantageous for p-channel MOSFETs to be formed.
  • Layer a mean length to width ratio about greater than two.
  • the length-to-width ratio of the structure advantageously influences the asymmetry of the stress or the amount of the tensile component in the ⁇ 110> direction.
  • the structure is rectangular.
  • the structure can therefore also different, z.
  • Elliptical be designed table or otherwise. This can be realized advantageously by using suitable masks.
  • the dislocations are more densely packed in the longitudinal direction of the structure than in the transverse direction. In electronic or optical components, this leads to an increase in the charge carrier mobility in the longitudinal direction.
  • the longitudinal direction of the structure then also forms the direction in the later in components z.
  • B. source and drain region in particular a p-channel transistor are aligned.
  • Si-Ge layer By a combination of silicon or SOI substrate and arranged thereon Si-Ge layer is advantageously given the compatibility with CMOS technology.
  • a layer produced in this way for.
  • another layer, for. B. a Si layer triaxially braced and arranged epitaxially.
  • the further growing up layer very advantageously has the same degree of strain and the same lattice parameters as the layer arranged below it.
  • the further Si layer has the same lattice parameters as the relaxed Si-Ge layer arranged below it.
  • the degree of tension of both layers is complementary.
  • the effect is particularly advantageous that, in addition to triaxial, tetragonal strained silicon is also arranged next to one another in the layer structure in the structure.
  • the method is thus very advantageously suitable, with respect to the crystal form, to provide both monoclinically and triclinically asymmetrically stressed layers in addition to tetragonal stressed layers.
  • a monoclinic or triclinic structure is advantageously formed from the cubic system of the Si or Si-Ge atoms.
  • the lithographically produced rectangular structures or lines of the Si-Ge layer to be clamped are aligned parallel to a ⁇ 110> direction of the substrate, monoclinic Si-Ge is produced. If the orientation deviates from the ⁇ 110> direction, the formed lattice structure is triclinic.
  • the structure in the layer to be clamped is aligned in the ⁇ 110> direction of the substrate.
  • a monoclinic structure of the layer to be clamped is characterized in that the lattice parameters a, b are the same in the growth plane, the c-axis is different from a and b. The angles between the b and c axes, and between the a and c axes are 90 °, while the angle between the a and b axes deviates from 90 °.
  • the method is suitable for determining the exact grating parameters by selecting the length-to-width ratio or, in general, the geometry and the orientation of the structure, eg. B. a rectangle / a line on the substrate.
  • the asymmetric strain can additionally be determined by the process parameters z. B. be influenced by the heat treatment as Tempe ⁇ ratur milieu.
  • intermediate immersion prior to the lithographic patterning of the Si-Ge layer improves the degree of asymmetry since it allows homogeneously distributed nuclei to be formed for the dislocations in the Si substrate and does not escape He as the ion used.
  • this increases the number of degrees of freedom in the execution of the method.
  • a difference according to the invention from purely uniaxially stretched Si in ⁇ 110> is thus that the stress state results from a biaxial tensile stress in the a and b directions ([100], [010] directions). and a uniaxial train in [110] direction.
  • the biaxial lattice strain causes a splitting of the energy bands of the silicon, which also leads to an increased electron mobility.
  • the uniaxial tensile component in [110] direction creates an increased hole mobility.
  • the tensions are accompanied by optimizing the degree of relaxation by means of adaptation of the implantation and tempering conditions, the layer thicknesses, the geometric structure of the structured surface and in particular with Si Ge layers having a higher Ge content achieved as thick as possible layer thicknesses.
  • the degree of tension is advantageously possible to increase the degree of tension.
  • Another essential advantage of the method is that the stress along the structures is constant.
  • tetragonal braced material of the same layer e.g. B. be generated from silicon. This is achieved by generating square or round structures, or by very large structures be ⁇ arbitrary form in which due to the limited distance of misfit dislocations no asymmetric relaxation occurs more.
  • the adjustment of the ratio of the biaxial to the uniaxial or simply expressed the asymmetry of the tension can be determined by a suitable choice of the length to width ratio.
  • the maximum stress can also be determined by the Ge content and the degree of relaxation.
  • its layer thickness d3 is suitably chosen in order to generate an increased charge carrier mobility therein.
  • a silicon or silicon on insulator (SOI) substrate is usually selected.
  • FIG. 1 shows a plan view of the arrangement of an Si-Ge layer 2 on a (100) -oriented Si substrate 1.
  • the production of a monoclinically / triaxially strained Si-Ge layer 2 is described by the method according to the invention.
  • a 180 nm thick pseudomorphic Sio.79Geo.21 layer 2 is deposited on a (100) Si substrate 1 by CVD (chemical vapor deposition) or MBE (molecular beam epitaxy).
  • the heterostructure is x cm “2 or with 195 keV Si ions with a dose of l, 5xl ⁇ 14 cm" implanted with 45 keV He + ions at a dose of 15 7 10 second in the Connection is the layer at 450 0 C for 1 min tem pert.
  • the rectangular structure shown in FIG. 5 with a width of 4 ⁇ m and a length of 8 mm is structured. It can be produced in this way, but for example, a structure with 4 x 8 microns width to length. Thereafter, the structure is annealed at 850 ° C. for 10 minutes in an Ar atmosphere.
  • the Ge concentration in the Si-Ge layer 2 can be chosen arbitrarily in principle due to the complete miscibility of Si and Ge. Ge concentrations in the range of 10 to 30 At% are preferred.
  • the structure 2 is aligned along the line 9, in [110] direction of the substrate. This arrangement of the structure of the Si-Ge layer 2 on the 100 Si substrate causes the misfit dislocations to be parallel or transverse to the structure, thereby achieving optimum asymmetry of relaxation.
  • the defect region may be generated with H ions in the Si-Ge layer 2.
  • An intermediate annealing is carried out in particular after implantation with He or H ions or other non-soluble elements in the substrate.
  • the temperature range for the intermediate annealing is selected so that the temperature treatment leads to the nucleation of He or H bubbles. This prevents the ions from escaping through the structuring.
  • FIG. 2 shows the dislocations 6a and 6b which are produced in the structure of the Si-Ge layer 2 according to FIG.
  • the displacements 6a running in the [110] longitudinal direction of the structure of the Si-Ge layer 2 are formed densely packed. In the transverse direction, dislocations 6b are formed less densely packed. Only one offset is ver ⁇ see for reasons of space with reference numerals ver ⁇ .
  • FIG. 3 shows the formed triaxial strain of the Si-Ge layer 2 on the hand of the grid cell 2 a in a view.
  • the triaxial strain of the Si-Ge layer 2 is represented by distortion of the grid cell 2a.
  • the triaxially strained Si-Ge 2 according to the invention is additionally tension-tensioned in the [-110] direction (see FIG. 4), whereby a diamond-shaped base surface of the grid cell 2 a arises. This tension leads to a higher embryo mobility.
  • FIG. 4 shows the monoclinic grid cell 2a which is formed with respect to the crystal form.
  • the base surface is rau ⁇ tenförmig.
  • the angle ⁇ deviates from 90 °. Shown by thick arrow is the current direction in the later
  • Transistor It can be formed from a transistor with increased charge carrier mobility for electrons and holes.
  • FIGS. 1 to 4 show in cross section the layer structure produced according to the invention with such a charge carrier mobility after growth of a further layer 3 on the triaxially tensioned layer 2.
  • the triaxially tensioned layer 2 can, as shown in FIGS. 1 to 4, consist of silicon.
  • Ge and the substrate 1 are made of silicon.
  • Another silicon layer 3 was epitaxially deposited on the triaxially relaxed Si-Ge layer 2.
  • the further Si layer 3 is also particularly advantageously tensioned in a triaxial manner, and exhibits increased hole mobility and electron mobility.
  • a heterostructure consisting of a substrate 1, a 175 nm thick, pseudomorphic Si o . 77 Ge o .2 3 layer 2 and a 7 nm thick Si surface layer 3 of Si (IOO) serves as a starting material.
  • This protective layer consists of SiO 2 deposited by means of PECVD.
  • the heterostructure is implanted with 60 keV He + ions at a dose of 7 x 10 15 cm “2 and then tempered min at 450 0 C for 1 hour.
  • the protective layer is formed by wet etching in buffered HF solution removed again. Using standard As is shown in principle for FIG. 5, lithography and reactive ion etching are structured with lines having a width of 4 ⁇ m and a length of 8 mm (not 10 ⁇ m, as shown in FIG. 5) 850 0 C annealed for 10 min in Ar atmosphere.
  • RBS / channeling measurements show that the Si-Ge lines in the [110] longitudinal direction are only 42% relaxed, but 72% transverse to the longitudinal direction.
  • Longitudinal direction is smaller than the lattice parameter transverse to the longitudinal direction.
  • the corresponding in the Si layer 3rd generated lattice distortion is 0.41% along the lines and 0.71% perpendicular to the lines.
  • a 100 nm thick PECVD oxide layer is deposited on layer 3 of FIG.
  • a 10 nm thick Cr layer is deposited on the surface of the structure.
  • This layer structure is structured with rectangular masks with a length x width of about 10 ⁇ 2 ⁇ m, the Cr layer being used as a hard mask to produce the rectangular structures 2, 3.
  • the Cr layer and the protective layer are wet-chemical etching away.
  • an Si-Ge layer 2 but with a thin Si-cap layer, can optionally be arranged on a substrate 1 on the basis of the figures shown.
  • the advantage lies in the fact that the Si-cap layer is directly strained during the relaxation of the Si-Ge layer. In this way, only a single epitaxy step is required in order to achieve a strained Si layer 3 on a strained Si-Ge layer 2. witness.
  • the layer thickness d 3 of the Si layer 3 is advantageously chosen such that its critical layer thickness is not exceeded.
  • an SOI substrate with a thin Si layer for depositing the Si-Ge layer and possibly another Si layer.
  • the Si layer on the oxide assumes the function of layer 3 in FIG. 5 and therefore likewise has to have a critical layer thickness in order to be triaxially tensioned during the relaxation of the structured Si-Ge layer. Then triaxially strained Si 3 is produced directly on an SiO 2 layer 2 without wafer bonding.
  • a thin carbon-rich Si-Ge-C layer Carbon can be incorporated substitutionally in silicon by up to about 2 atomic% in order to reduce the lattice parameter.
  • thin relaxed Si-Ge layers are generated by the fact that in a Si-Ge layer (eg 170 nanometers Si-Ge with 22 at% Ge) a very thin, z.
  • a 10 Na ⁇ nometer thin Si-C layer is installed with a sufficiently high carbon content.
  • the supersaturated carbon is precipitated.
  • defects are formed which promote the relaxation of a Si-Ge layer.
  • ion implantation is advantageously replaced by a special layer structure. By further implantations, a higher degree of relaxation of the Si-Ge layer 2 can be generated, as a result of which the strain of the Si layer 3 increases.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Erzeugung einer verspannten Schicht mit den Schritten: die Schicht wird auf einem Substrat angeordnet und verspannt; die verspannte Schicht wird strukturiert; die Schicht wird relaxiert; es werden gerichtete Versetzungen in der zu verspannenden Schicht gebildet. Eine auf diese Weise erzeugte Schichtstruktur weist triaxial verspannte Schichten auf.

Description

Be s chre ibung
Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
Die Erfindung betrifft ein Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und eine Schichtstruktur.
Die Herstellung einkristalliner Filme wird häufig durch das zur Verfügung stehende Substratmaterial stark be¬ grenzt und die Qualität der Filme vermindert. Unter- schiedliche Kristallstrukturen, sowie unterschiedliche Gitterparameter zwischen Substrat und Schichtmaterial (Gitterfehlanpassung) verhindern in der Regel ein kri¬ stallines Wachstum von Schichten hoher Qualität. Ein für mikroelektronische Anwendungen besonders wichtiges Beispiel sind Silizium-Germanium- (Si-Ge) -Legierungen auf Silizium (Si) . Werden bei nicht angepassten Gitter¬ parametern einkristalline Schichten abgeschieden, so hat dies zur Folge, dass diese anfangs mechanisch ver¬ spannt aufgewachsen, das heißt deren Gitterstruktur unterscheidet sich in diesem Zustand von der eigenen. Überschreitet die abgeschiedene Schicht einen bestimm¬ ten Verspannungsgrad, so wird die mechanische Spannung durch Versetzungsbildung abgebaut und die Gitterstruk¬ tur kommt der eigenen näher. Diesen Prozess nennt man Spannungsrelaxation, im folgenden Relaxation genannt.
Bei Schichtdicken, die für Bauelemente häufig erforder¬ lich sind, werden durch diese Relaxation Versetzungen an der Grenzfläche zwischen der gebildeten Schicht und dem Substrat eingebaut, wobei aber auch nachteilig vie¬ le Versetzungen, von der Grenzfläche bis zur Schicht¬ oberfläche verlaufen. Diese werden als sogenannte Threading-Versetzungen, threading dislocations oder auch Fadenversetzungen bezeichnet. Da sich die meisten dieser Versetzungen weiter durch neu aufgewachsene Schichten hindurch fortsetzen, verschlechtern sie die elektrischen und optischen Eigenschaften des Schichtma¬ terials erheblich. Threading-Versetzungen sind daher ein wesentliches Problem bei der Herstellung von Schichten.
Ab einer gewissen Gitterfehlpassung (ca. > 0,5%) wird die Fadenversetzungsdichte so hoch, dass solche Schich¬ ten für Bauelemente ungeeignet sind. Im Allgemeinen kann durch eine Temperaturbehandlung die Fadenverset¬ zungsdichte etwas reduziert werden.
Die Gitterfehlanpassungsversetzungen an der Grenzfläche zwischen der Schicht und dem Substrat werden auch als Misfit-Versetzungen bezeichnet. Die Misfit-Versetzungen sind für die Spannungsrelaxation erforderlich, degra¬ dieren aber nicht die 'darüber liegende Schicht (en) .
Da das Siliziumgermanium- (Si-Ge) -Materialsystem ther- modynamisch ein völlig mischbares System ist, kann die Verbindung in beliebiger Konzentration hergestellt wer- den. Silizium und Germanium zeichnen sich zwar durch gleiche Kristallstrukturen aus, unterscheiden sich aber im Gitterparameter um 4,2 %, das heißt, dass eine Si- Ge-Schicht oder eine reine Ge-Schicht auf Silizium ver¬ spannt aufwächst. Kohlenstoff kann in Silizium bis zu ca. 2 Atom-% substitutionell eingebaut werden, um den Gitterparameter zu verkleinern.
Für die moderne Telekommunikation werden schnelle, kos¬ tengünstige Transistoren benötigt. Bisherige Transisto- ren, basierend auf Silizium, zeigen noch nicht die ge¬ wünschten Geschwindigkeiten. Durch die Verwendung von hochwertigen, relaxierten Si-Ge-Schichten können noch schnellere Transistoren entwickelt werden, die sich durch eine weitgehende Kompatibilität mit der Si- Technologie auszeichnen.
Gemäß Stand der Technik wird zur Herstellung verspann¬ ten Siliziums eine Si-Ge-Pufferschicht mit einem Germa¬ niumanteil meist im Bereich von 15 bis 30 At%, auf die reines Silizium epitaktisch aufwächst, verwendet. Durch das epitaktische Wachstum nimmt das aufwachsende Si das Kristallgitter der Pufferschicht an. Da die Atome der Si-Ge-Pufferschicht einen größeren Abstand zueinander aufweisen, als die in einem Siliziumeinkristall, weitet sich das Gitter der aufwachsenden Siliziumschicht auf und verändert dabei seine elektronischen Eigenschaften zum Vorteilhaften. Elektronen können schneller durch den Transistor fließen. Die mögliche Schaltfrequenz steigt, und die Leistungsaufnahme des Transistors sinkt.
Das Schichtwachstum dieser auch als graded layer be¬ zeichneten Schichten, ist aus E. A. Fitzgerald et al . (Thin Solid Films, 294 (1997) 3-10) bekannt. Auf einer Si-Ge-graded layer wird die erwünschte zu verspannende Si-Schicht epitaktisch abgeschieden. Die Si-Ge-Schicht relaxiert. Die Ge-Konzentration nimmt zur Oberfläche hin bis zur Erreichung eines gewünschten Ge-Gehalts kontinuierlich oder stufenweise zu. Da zur Einhaltung der Schichtqualität nur ein Anstieg des Ge-Gehalts von etwa 10 At% pro μm eingesetzt werden kann, sind solche Schichten, je nach erreichter Ge-Konzentration bis zu 10 Mikrometer dick. Das Substrat erzeugt Zugspannungen auf die Si-Ge-Schicht in der Wachstumsebene in [100] - und [010] -Richtung. Dieser Zustand wird biaxiale Ver- Spannung genannt. Das Si-Ge nimmt durch Gitterverzer¬ rungen eine orthorhombische Gitterstruktur an. Dabei sind in der Wachstumsebene die Gitterparameter gleich (a = b) während der Gitterparameter c in [001] -Richtung sich von a unterscheidet. Die Gitterverzerrung des Si führt zu einer energetischen Verschiebung der Energie¬ bänder für Elektronen und Löcher, so dass leichte und schwere Ladungsträger sich energetisch unterscheiden, was zu einer wesentlich erhöhten Elektronenbeweglich¬ keit führt .
Aus der Druckschrift Rim et al . (K. Rim, K. Chan, L.
Shi, D. Boyd, J. Ott, N. Klymko, F. Cardone, L. Tai, S. Koester, M. Cobb, D. Canaperi, B. To, E. Duch, I. Babich, R. Carruthers, P. Saunders, G. Walker, Y. Zhang, M. Steen, and M. Ieong. Fabrication and mobility characteristics of ultra-thin strained Si directly on insulator (SSDOI) MOSFETs. IEEE IEDM 2003 p. 3.1.1) ist bekannt, dass die auf diese Weise hergestellte Si- Schicht nur bei Ge-Konzentrationen in der Si-Ge-Schicht über 30 At% eine verbesserte Löcherbeweglichkeit auf- weist.
Nachteilig ist dabei, dass die Löcherbeweglichkeit bei hohen elektrischen Feldern, wie sie beim Betrieb von MOSFETs üblich sind, nicht mehr nennenswert erhöht ist. Zudem ist die Herstellung derartig hoch verspannter Schichten problematisch in Bezug auf die thermische Stabilität der Struktur.
Aus Ghani et al . (T. Ghani, M. Armstrong, C. Auth, M. Bost, P. Charvat, G. Glass, T. Hoffmann, K. Johnson, C. Kenyon, J. Klaus, B. Mclntyre, K. Mistry, A. Murthy, J. Sandford, M. Silberstein, S. Sivakumar, P. Smith, K. Zawadzki, S. Thompson and M. Bohr. A 90 nm high Volume manufacturing logic technology featuring novel 45 nm gate length strained Silicon CMOS transistors. IEEE IEDM 2003 p.) ist bekannt, die Löcherbeweglichkeit zu erhöhen, indem die Source- und Drain-Bereiche von Tran- sistoren mit Si-Ge aufgefüllt werden und auf den dazwi¬ schen liegenden Siliziumkanalbereich uniaxialen Druck auszuüben. Im Gegensatz zur biaxialen Verspannung wird bei der uniaxialen Verspannung das Gitter nur in einer Richtung verformt. Eine erhöhte Löcherbeweglichkeit wird erreicht, wenn die Richtung des uniaxialen Druckes und die Stromrichtung im Transistor in <110> Richtung erfolgt. Nachteilig an diesem Verfahren ist, dass es für n-Kanal MOSFETs nicht angewendet werden kann, weil die Elektronenbeweglichkeit damit reduziert wird.
Aus der Druckschrift Mistry et al . (K. Mistry, M. Arm¬ strong, C. Auth, S. Cea, T. Coan, T. Ghani, T. Hoff- mann, A. Murthy, J. Sandford, R. Shaheed, K. Zawadzki, K. Zhang, S. Thompson and M. Bohr. Delaying Forever: Uniaxial strained Silicon transistors in a 90 nm CMOS Technology. IEEE Symposium on VLSI Technology 2004, p. 50) ist bekannt, eine zusätzliche Schicht aus z. B. Siliziumnitrid auf eine Transistorstruktur aufzubrin¬ gen. Die Schicht übt auf diese Struktur einen Zug in [110] und einen Druck in [010] Richtung aus. Dadurch wird die Elektronenbeweglichkeit etwas erhöht. Der Aus¬ gangstrom von n-MOSFETs wurde mit diesem Verfahren um etwa 10% angehoben.
Nachteilig wird durch die beiden letztgenannten Verfah¬ ren nur eine relativ begrenzte Verbesserung der Tran- sistoreigenschaft erzielt. Der Grad der Verspannung bzw. die Erhöhung der Beweglichkeit hängt nach wie vor von der Dimension der Transistoren ab.
Ebenfalls nachteilig ist, dass für beide Verfahren völ¬ lig unterschiedliche Prozessierungsschritte bei der Herstellung von n- und p-Kanal Bauelemente ausgeführt werden.
Aus der Druckschrift Yang et al . (M. Yang, M. Ieong, L. Shi, K. Chan, V. Chan, A. Chou, E. Gusev, K. Jenkins, D. Boyd, Y. Ninomiya, D. Pendieton, Y. Surpris, D. Heenan, J. Ott, K. Guarini, C. D'Emic, M. Cobb, P.
Mooney, B. To, N. Rovedo, J. Benedict, R. Mo and H. Ng. High Performance CMOS fabricated on hybrid Substrate with different crystal orientations, IEEE IEDM 2003, p. 18.7.1) ist ein Bondverfahren zur Herstellung von Schichten mit verbesserten elektronischen Eigenschaften bekannt. Dabei werden unterschiedliche kristallographi- sche Richtungen der Si-Oberfläche ( (100) für Elektronen und (110) für Löcher) verwendet. Die (110) Oberfläche des Si zeichnet sich durch eine um etwa 100% erhöhte Löcherbeweglichkeit aber durch eine niedrigere Elektro- nenbeweglichkeit im Vergleich zu (100) Si aus. Daher muss für n-Kanal Bauelemente (100) Si oder gar biaxial verspanntes Si verwendet werden.
Nachteilig an diesem Verfahren ist, dass Wafer mit un- terschiedlichen kristallographischen Richtungen mitein¬ ander gebondet werden müssen und dann in vorstruktu¬ rierten Öffnungen eine selektive Silizium-Epitaxie er¬ forderlich wird. Dies macht das Verfahren aufwendig und, insbesondere im Hinblick auf die Defektbildungen in der Struktur, schlecht beherrschbar.
Aus WO 99/38201 ist ein Verfahren bekannt, welches die Herstellung von dünnen spannungsrelaxierten Si-Ge¬ Pufferschichten mittels Ionenimplantation und Tempera¬ turbehandlung ermöglicht. Nachteilig an diesem Verfahren ist, dass damit wiederum nur spannungsrelaxierte Si-Ge-Schichten mit biaxialer Verspannung erzeugt werden können. Die auf diesen span¬ nungsrelaxierten Si-Ge-Schichten deponierten Silizium¬ schichten werden in Bezug auf das Kristallsystem als tetragonal bezeichnet. Die Siliziumschicht weist eine erhöhte Elektronenbeweglichkeit im Vergleich zum Sili¬ ziumeinkristall auf.
Die genannten Verfahren weisen daher alle den Nachteil auf, dass entweder nur die Elektronen- oder nur die Löcherbeweglichkeit graduell verbessert wird.
Aufgabe der Erfindung ist es, ein weiteres Verfahren zur Herstellung verspannter Schichten bereit zu stel¬ len, mit dem die Elektronen- und die Löcherbeweglich¬ keit erhöht werden kann. Die Aufgabe wird durch ein Verfahren gemäß Hauptan¬ spruch gelöst. Die Aufgabe der Erfindung wird auch durch eine Schichtstruktur gemäß Nebenanspruch gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den je- weils darauf rückbezogenen Patentansprüchen.
Erfindungsgemäß wird das Verfahren zur Erzeugung einer in Bezug auf die Wachstumsebene verspannten Schicht durch Ausführung folgender Schritte gelöst :
Die zu verspannende Schicht wird auf einem Substrat angeordnet, wobei sie auf Grund der Gitterfehlanpassung verspannt wird. Die Schicht wird z. B. durch Maskierung strukturiert. Die Schicht wird relaxiert. Unter Ausnut¬ zung der Fläche der Struktur werden gerichtete Verset¬ zungen in der zu verspannenden Schicht gebildet .
Dadurch wird besonders vorteilhaft bewirkt, dass die Schicht triaxial verspannt wird. Dies bedeutet, dass auf einem (100) orientierten Substrat Zugspannungen gleichzeitig in die Richtungen [001] , [010] und in [110] -Richtung wirken. Die Zugspannungen in [001] und [010] Richtung erzeugen eine biaxialen Verspannung, die von der Größe der Gitterfehlpassung und dem Relaxati¬ onsgrad abhängt . Diese biaxiale Zugverspannung bewirkt insbesondere eine Verschiebung der Energiebänder in der elektronischen Bandstruktur des Si und somit eine Erhö- hung der Elektronenbeweglichkeit. Für die Erhöhung der Löcherbeweglichkeit ist der gleichzeitige uniaxiale Zug in [110] Richtung wesentlich.
Im Rahmen der Erfindung ist es selbstverständlich mög¬ lich, auch andere Substratorientierungen (z. B. (110 Orientierung) bzw. Kristallstrukturen zu verwenden, da bei diesen die Gleitrichtungen der Versetzungen in der Schicht ebenfalls zur Ausrichtung der Struktur ausge¬ bildet werden.
Erfindungsgemäß wird in der zu verspannenden Schicht auf dem Substrat zunächst eine kristallographisch aus¬ gerichtete Struktur gebildet. Die Struktur weist eine Flächenausdehnung auf dem Substrat auf. Die mittlere Ausdehnung der Fläche auf dem Substrat ist ausgehend vom Mittelpunkt der Struktur unterschiedlich in den verschiedenen Richtungen der Wachstumsebene. Die Struk¬ tur wird bevorzugt parallel zur Gleitrichtung der mis- fit-Versetzungen ausgerichtet. Für (100) Si entspricht dies den <110> Richtungen in der Wachstumsebene. Übli- cherweise werden die Transistoren so ausgerichtet, dass der Stromfluss dann ebenfalls in eine <110> Richtung erfolgt.
In der Struktur dieser Schicht werden sodann unter Aus¬ nutzung der Fläche der Struktur und der Ausrichtung auf dem Substrat die misfit-Versetzungen gebildet. Aus der Kenntnis der Struktur bzw. deren Flächenausdehnung so¬ wie deren Anordnung auf dem Substrat werden erfindungs- gemäß gezielt Versetzungen gebildet.
Die Versetzungen werden vorteilhaft durch die Fläche der gebildeten Struktur begrenzt . Sie sind abhängig von den Gitterparametern des Substrats und der darauf ange¬ ordneten Schicht sowie der Fläche und der Ausrichtung der gebildeten Struktur. Zur Bildung der Versetzungen werden Kristalldefekte, das heißt atomare und/oder ausgedehnte Fehlstellen, z.B. Cluster, Bläschen, Hohlräume, oder eine dünne koh- lenstoffreiche Schicht, in z. B. eine Si-Ge Schicht eingebaut. Es kann hierfür eine Ionenimplantation z. B. mit He-, H-, F-, oder Si-Ionen unter geeigneten Bedin¬ gungen durchgeführt werden.
Ausgehend von den Defekten werden die Versetzungen, z. B. durch eine Temperaturbehandlung oder durch eine Oxidation gebildet. Dies führt zur Relaxation der Schicht .
Die Versetzungen werden besonders vorteilhaft in Kennt¬ nis und unter Ausnutzung der Ausdehnung der Struktur auf dem Substrat gerichtet in der relaxierten Schicht gebildet. In Abhängigkeit von der Geometrie und der Ausdehnung der Struktur auf dem Substrat, sowie der Kristallorientierung des Substrats, werden die Verset¬ zungen in den verschiedenen Richtungen somit unter¬ schiedlich dicht ausgebildet.
Vorteilhaft hängt die Dichte der Versetzungen in den beiden Richtungen zumindest bei Strukturen kleiner als der mittleren Gleitlänge der Versetzungen nur vom Län¬ ge- zu Breitenverhältnis der Struktur ab, sofern die Ausbreitungsrichtungen der Versetzungen statistisch auf die zwei <110> Richtungen in der Wachstumsebene ver¬ teilt sind. Die Anzahl der in Längsrichtung ( [110] ) laufenden Versetzungen ist somit höher als in Querrich¬ tung. Die Dichte der misfit-Versetzungen in der Si-Ge- Schicht ist ein direktes Maß für die Relaxation der Verspannung der Schicht. Ein asymmetrisches Verset¬ zungsnetzwerk bedeutet eine asymmetrische Relaxation der Si-Ge Schicht.
Besonders vorteilhaft wird die Si-Ge-Schicht vor der Relaxation strukturiert .
Dadurch wird vorteilhaft bewirkt, dass die Versetzungen leicht den Rand der Struktur erreichen können. Dadurch werden die gegenseitige Blockierung von Versetzungen und die Bildung von störenden FadenverSetzungen bzw. Versetzungsknäueln weitestgehend vermieden.
Als Substrat kann insbesondere ein (100) Si-Wafer oder ein Silicon on insulator (SOI) -Wafer verwendet werden.
Die Ausrichtung der Linien bzw. der Struktur erfolgt auf einem (100) Si-Substrat bevorzugt in dessen [110] Richtung. Dadurch wird besonders vorteilhaft bewirkt, dass die Versetzungen parallel zur Strukturrichtung gebildet werden und so eine optimale Löcherbeweglich¬ keit in [110] Richtung erreicht wird. Dies ist insbe¬ sondere für zu bildende p-Kanal MOSFETs von Vorteil.
Sehr vorteilhaft weist die gebildete Struktur in der
Schicht ein mittleres Längen- zu Breitenverhältnis etwa größer als zwei auf.
Das Längen- zu Breitenverhältnis der Struktur beein- flusst vorteilhaft die Asymmetrie der Verspannung bzw. den Betrag der Zugkomponente in <110> Richtung.
Nur beispielhaft ist die Struktur rechteckig ausgebil¬ det. Die Struktur kann also auch anders, z. B. ellip- tisch oder andersartig ausgebildet sein. Dies kann vorteilhaft durch Verwendung geeigneter Mas¬ ken realisiert werden.
Bei nachfolgender Bildung der Defekte und Versetzungs- bildung durch Relaxation der Schicht wird vorteilhaft bewirkt, dass die Versetzungen in Längsrichtung der Struktur dichter gepackt sind als in der Querrichtung. Dies führt in elektronischen oder optischen Bauelemen¬ ten zu einer Erhöhung der Ladungsträgerbeweglichkeit in Längsrichtung.
Die Längsrichtung der Struktur bildet dann zugleich auch die Richtung in der später in Bauelementen z. B. Source- und Draingebiet insbesondere eines p-Kanal Transistors ausgerichtet sind.
Durch eine Kombination aus Silizium- oder SOI-Substrat und darauf angeordneter Si-Ge-Schicht ist vorteilhaft die Kompatibilität zur CMOS-Technologie gegeben.
In einer weiteren, ganz besonders vorteilhaften Ausges¬ taltung der Erfindung wird auf einer auf diese Weise erzeugten Schicht, z. B. einer erzeugten Si-Ge-Schicht, eine weitere Schicht, z. B. eine Si-Schicht triaxial verspannt und epitaktisch angeordnet.
Die weitere aufwachsende Schicht weist ganz besonders vorteilhaft denselben Verspannungsgrad und dieselben Gitterparameter auf, wie die unter ihr angeordnete Schicht .
Auf diese Weise ist es besonders vorteilhaft möglich, z. B. triaxial verspanntes Silizium als weitere Schicht auf einer z. B. triaxial relaxierten Si-Ge-Schicht anzuordnen.
Im diesem Fall weist die weitere Si-Schicht die selben Gitterparametern auf, wie die unter ihr angeordnete relaxierte Si-Ge-Schicht. Der Verspannungsgrad beider Schichten ist komplementär.
In einer weiteren Ausgestaltung der Erfindung kann durch die Wahl der geometrischen Form der gebildeten Struktur neben triaxial verspanntem Silizium auch bia- xial (=tetragonal) verspanntes Silizium angeordnet sein.
Auf diese Weise wird besonders vorteilhaft bewirkt, dass in der Struktur neben triaxial auch tetragonal verspanntes Silizium nebeneinander in der Schichtstruk- tur angeordnet wird. Das Verfahren ist somit sehr vor¬ teilhaft geeignet, in Bezug auf die Kristallform sowohl monoklin als auch triklin asymmetrisch verspannte Schichten neben tetragonal verspannten Schichten bereit zu stellen.
Im Falle von Si-Ge und Si als Materialien der Schichten wird aus dem kubischen System der Si- bzw. Si-Ge-Atome vorteilhaft eine monokline bzw. trikline Struktur ge¬ bildet.
Sofern die lithographisch erzeugten rechteckigen Struk- turen bzw. Linien der zu verspannenden Si-Ge-Schicht parallel zu einer <110> Richtung des Substrats ausge¬ richtet sind, entsteht monoklines Si-Ge. Wenn die Aus¬ richtung von der <110> Richtung abweicht, ist die ge¬ bildete Gitterstruktur triklin. In einer weiteren besonders vorteilhaften Ausgestaltung der Erfindung wird die Struktur in der zu verspannen¬ den Schicht in <110> Richtung des Substrats ausgerich¬ tet. Eine monokline Struktur der zu verspannenden Schicht zeichnet dadurch aus, dass die Gitterparameter a, b in der Wachstumsebene gleich sind, die c-Achse sich von a und b unterscheidet. Die Winkel zwischen der b- und c- Achse, sowie zwischen a- und c-Achse betragen 90°, wäh- rend der Winkel zwischen der a und b Achse von 90° ab¬ weicht.
Dadurch ist das Verfahren geeignet, die exakten Gitter¬ parameter durch Wahl des Längen- zu Breitenverhältnis¬ ses oder allgemein der Geometrie und der Ausrichtung der Struktur, z. B. eines Rechtecks/einer Linie auf dem Substrat einzustellen.
Die asymmetrische Verspannung kann zusätzlich von den Verfahrensparametern z. B. von der Temperung als Tempe¬ raturbehandlung beeinflusst werden. Nur beispielhaft sei genannt, dass eine Zwischentempe- rung vor der lithographischen Strukturierung der Si-Ge- Schicht den Grad der Asymmetrie verbessert, da dadurch homogen verteilte Keime für die Versetzungen im Si- Substrat gebildet werden können und He als verwendetes Ion nicht entweicht. Vorteilhaft wird dadurch die An¬ zahl der Freiheitsgrade bei der Ausführung des Verfah¬ rens erhöht .
Es gilt bei einer monoklinen Struktur vorteilhaft, dass, sofern eine weitere Si-Schicht auf einer z. B. triaxial relaxierten Si-Ge-Schicht angeordnet wird, die Struktur des Siliziums auf dem Si-Ge vorteilhaft ähn¬ lich dem von uniaxial verspannten Si ist. Diese zeich¬ net sich vorteilhaft durch eine stark erhöhte Löcherbe¬ weglichkeit aus.
Ein erfindungsgemäßer Unterschied zu rein uniaxial ver¬ spanntem Si in <110>, besteht somit dann darin, dass der Verspannungszustand sich aus einer biaxialen Zug¬ spannung in a- und b-Richtung ( [100] , [010] - Richtun¬ gen) und einem uniaxialen Zug in [110] Richtung zusam- mensetzt. Die biaxiale Gitterverspannung verursacht eine Aufspaltung der Energiebänder des Siliziums, was zudem zu einer erhöhten Elektronenbeweglichkeit führt. Die uniaxiale Zugkomponente in [110] Richtung erzeugt hingegen eine erhöhte Löcherbeweglichkeit.
Ganz besonders vorteilhaft wird dadurch bewirkt, dass die Struktur somit eine erhöhte Löcher- und Elektronen¬ beweglichkeit aufweist.
In einer weiteren Ausgestaltung der Erfindung werden die Verspannungen durch Optimierung des Relaxationsgra- des mittels Anpassung der Implantations- und Temperbe¬ dingungen, der Schichtdicken, der geometrischen Struk¬ tur der strukturierten Fläche und insbesondere mit Si- Ge-Schichten mit höherem Ge-Gehalt mit möglichst großen Schichtdicken erzielt . Dadurch ist es vorteilhaft möglich, den Verspannungs- grad zu erhöhen. Ein weiterer, wesentlicher Vorteil des Verfahrens be¬ steht darin, dass die Verspannung entlang der Struktu¬ ren konstant ist.
Es können so vorteilhaft auch große Strukturen, z. B. viele Mikrometer bis Millimeter lange Strukturen, z. B. Linien , mit höchster und gleichzeitig homogener Ver¬ spannung erzeugt werden.
Diese Strukturen sind besonders geeignet zur Bildung hochwertigster neuer und besonders schneller Bauelemen- te, z. B. Transistoren.
Bei der Herstellung von Transistoren bedeutet dies vor¬ teilhaft, dass die Verspannung und somit die höhere Beweglichkeit der Ladungsträger nicht mehr von den Di¬ mensionen der Bauelemente, wie z. B. der Kanallänge abhängt .
Um auf dem gleichen Wafer neben einer erhöhten Löcher¬ beweglichkeit auch eine weiter erhöhte Elektronenbeweg¬ lichkeit zu erzeugen, kann alternativ in derselben axialen Ebene auch tetragonal verspanntes Material der derselben Schicht, z. B. aus Silizium erzeugt werden. Dies gelingt durch Erzeugung quadratischer oder runder Strukturen, oder auch durch sehr große Strukturen be¬ liebiger Form, bei denen auf Grund der begrenzten Laufstrecke von misfit-Versetzungen keine asymmetrische Relaxation mehr auftritt. Die Einstellung des Verhält¬ nisses der biaxialen zur uniaxialen oder einfach ausge¬ drückt der Asymmetrie der Verspannung lässt sich durch geeignete Wahl des Längen- zu Breitenverhältnisses bestimmen. Die maximale Verspannung kann auch durch den Ge-Gehalt und dem Relaxationsgrad bestimmt werden.
Besonders vorteilhaft wird, insbesondere im Falle einer Si-Schicht als zu verspannende Schicht, deren Schicht- dicke d3 in geeigneter Weise gewählt, um darin eine erhöhte Ladungsträgerbeweglichkeit zu erzeugen.
Weiterhin ist denkbar, daneben oder alternativ auch die Implantations- und/oder Temperbedingungen während des Verfahrens so zu wählen, dass damit die Ladungsträger- beweglichkeit in der Schicht erhöht wird.
Als Substrat wird in der Regel ein Si- oder Silicon on insulator (SOI) -Substrat gewählt werden.
Im weiteren wird die Erfindung an Hand von Ausführungs- beispielen und der beigefügten Figuren näher beschrie- ben.
Fig. 1 zeigt in Aufsicht die Anordnung aus einer Si-Ge- Schicht 2 auf einem (100) orientierten Si-Substrat 1.
Gemäß eines ersten Ausführungsbeispiels wird die Her¬ stellung einer monoklin/triaxial verspannten Si-Ge- Schicht 2 nach dem erfindungsgemäßen Verfahren be¬ schrieben.
Eine 180 nm dicke, pseudomorphe Sio.79Geo.21 Schicht 2, wird mit CVD (chemical vapour deposition) oder MBE (mo- lecular beam epitaxy) auf einem (100) Si-Substrat 1 deponiert. Die Heterostruktur wird mit 45 keV He+-Ionen mit einer Dosis von 7 x 1015 cm"2 oder mit 195 keV Si- Ionen mit einer Dosis von l,5xlθ14 cm"2 implantiert. Im Anschluss wird die Schicht bei 450 0C für 1 min getem¬ pert. Mittels Lithographie, Chrommaske und reaktivem Ionenätzen wird die in Fig. 5 gezeigte rechteckige Struktur mit einer Breite von 4 μm und einer Länge von 8 Millimeter strukturiert. Es kann auf diese Weise aber beispielsweise auch eine Struktur mit 4 x 8 μm Breite zu Länge erzeugt werden. Danach wird die Struktur bei 850 0C für 10 min in einer Ar-Atmosphäre getempert.
Die Ge-Konzentration in der Si-Ge-Schicht 2 kann auf Grund der vollständigen Mischbarkeit von Si und Ge im Prinzip beliebig gewählt werden. Bevorzugt werden Ge¬ Konzentrationen im Bereich von 10 bis 30 At%.
Die Struktur 2 ist entlang der Linie 9, in [110] Rich¬ tung des Substrates ausgerichtet. Diese Anordnung der Struktur der Si-Ge-Schicht 2 auf dem 100 Si-Substrat bewirkt, dass sich die misfit-Versetzungen parallel bzw. quer zur Struktur bilden und dadurch eine optimale Asymmetrie der Relaxation erzielt wird.
Der Defektbereich kann alternativ auch mit H-Ionen in der Si-Ge-Schicht 2 erzeugt werden.
Eine Zwischentemperung wird insbesondere nach Implanta¬ tion mit He- oder H-Ionen oder anderen nicht lösbaren Elementen im Substrat durchgeführt. Der Temperaturbe¬ reich für die Zwischentemperung wird so gewählt, dass die Temperaturbehandlung zur Nukleation von He- bzw. H- Blasen führt. Dadurch wird verhindert, dass die Ionen durch die Strukturierung entweichen.
Bezugszeichen 2a definiert die Gitterzelle. Fig. 2 zeigt die Versetzungen 6a und 6b, welche in der Struktur der Si-Ge-Schicht 2 gemäß der Fig. 1 erzeugt werden.
Die in [110] Längsrichtung der Struktur der Si-Ge- Schicht 2 laufenden Versetzungen 6a werden dicht ge¬ packt gebildet. In der Querrichtung werden Versetzungen 6b weniger dicht gepackt gebildet. Nur jeweils eine Versetzung ist aus Platzgründen mit Bezugszeichen ver¬ sehen.
Rutherford Rückstreuung/Channeling Messungen zeigen, dass die Si-Ge-Schicht 2 in Längsrichtung zu 37%, quer zur rechteckigen Struktur jedoch zu 77% relaxiert ist. Dies bedeutet, dass der Gitterparameter in Längsrich¬ tung kleiner ist, als der Gitterparameter in Querrich- tung. Die Löcherbeweglichkeit steigt in Längsrichtung ([HO]) .
Rechnet man diese Relaxationsgrade bei 21 at% Ge in der Si-Ge-Schicht in relative Gitterverzerrungen des Si um, erhält man für die eine Richtung etwa 0,35% für die andere etwa 0,7% Verzerrung. Dies entspricht einem Zug von etwa 400 MPa.
Fig. 3 zeigt die gebildete triaxiale Verspannung der der Si-Ge-Schicht 2 an Hand der Gitterzelle 2a in Auf¬ sicht .
Die triaxiale Verspannung der Si-Ge-Schicht 2 ist durch Verzerrung der Gitterzelle 2a dargestellt. Während tetragonal verspanntes Si-Ge 2 biaxial in den Richtung der [100] und [010] die Zugverspannung aufweist, ist das triaxial verspannte Si-Ge 2 erfindungsgemäß zusätz¬ lich in [-110] Richtung zugverspannt (s. Fig. 4) , wo¬ durch eine rautenförmige Basisfläche der Gitterzelle 2a entsteht. Diese Verspannung führt zu einer höheren Lö¬ cherbeweglichkeit.
Fig. 4 zeigt die in Bezug auf die Kristallform entstan¬ dene monokline Gitterzelle 2a. Die Basisfläche ist rau¬ tenförmig. Der Winkel γ weicht von 90° ab. Durch dicken Pfeil dargestellt ist die Stromrichtung im späteren
Transistor. Es kann hieraus ein Transistor mit erhöhter Ladungsträgerbeweglichkeit für Elektronen und Löcher gebildet werden.
Die Fig. 5 zeigt im Querschnitt die erfindungsgemäß erzeugte Schichtstruktur mit derartiger Ladungsträger¬ beweglichkeit nach Aufwachsen einer weiteren Schicht 3 auf der triaxial verspannten Schicht 2. Die triaxial verspannte Schicht 2 kann, wie für Fig. 1 bis 4 darge¬ stellt, aus Si-Ge und das Substrat 1 aus Silizium be- stehen. Eine weitere Siliziumschicht 3 wurde epitak¬ tisch auf der triaxial relaxierten Si-Ge-Schicht 2 de¬ poniert.
Auch die weitere Si-Schicht 3 ist besonders vorteilhaft triaxial verspannt, und weist eine erhöhte Löcherbeweg- lichkeit und Elektronenbeweglichkeit auf.
Gemäß eines weiteren Ausführungsbeispiels wird in An¬ lehnung an die gezeigten Figuren die Herstellung einer monoklin verzerrten Si-Schicht 3 nach dem erfindungsge¬ mäßen Verfahren beschrieben.
Eine Heterostruktur bestehend aus einem Substrat 1, einer 175 nm dicken, pseudomorphen Sio.77Geo.23-Schicht 2 und einer 7 nm dicken Si-Oberflächenschicht 3 aus Si(IOO) dient als Ausgangsmaterial.
Für eine nachfolgende Ionenimplantation wird eine Schutzschicht auf der Heterostruktur abgeschieden. Die¬ se Schutzschicht besteht aus SiO2, abgeschieden mittels PECVD.
Die Heterostruktur wird mit 60 keV He+-Ionen mit einer Dosis von 7 x 1015 cm"2 implantiert und anschließend bei 450 0C für 1 min getempert. Die Schutzschicht wird durch nasschemisches Ätzen in gepufferter HF-Lösung wieder entfernt. Mittels Standard-Lithographie und re¬ aktivem Ionenätzen werden, wie prinzipiell für Fig. 5 gezeigt, Linien mit einer Breite von 4 μm und einer Länge von 8 Millimeter (nicht 10 μm wie in Fig. 5 dar¬ gestellt) , strukturiert. Danach wird die Struktur bei 850 0C für 10 min in Ar Atmosphäre getempert.
RBS/Channeling Messungen zeigen, dass die Si-Ge-Linien in [110] Längsrichtung nur zu 42%, quer zur Längsrich¬ tung jedoch zu 72% relaxiert sind.
Das bedeutet vorteilhaft, dass der Gitterparameter in
Längsrichtung kleiner ist, als der Gitterparameter quer zur Längsrichtung. Die entsprechend in der Si-Schicht 3 erzeugte Gitterverzerrung beträgt 0,41% entlang der Linien und 0,71% senkrecht zu den Linien.
Gemäß eines weiteren Ausführungsbeispiels wird von ei¬ ner 175 nm dicken Sio.77Geo.23-Sch.icht und von einer 8 nm dicken, kubischen Si-Schicht 3 ausgegangen. Wiederum wird eine 100 nm dicke PECVD Oxid-Schicht auf Schicht 3 der Fig. 5 aufgebracht. Die Heterostruktur wird mit 60 keV He+-Ionen mit einer Dosis von 1 x 1016 cm"2 implan¬ tiert und anschließend bei 600 0C für 1 min getempert. Eine 10 nm dicke Cr-Schicht wird auf der Oberfläche der Struktur abgeschieden. Diese Schicht-Struktur wird mit rechtwinkligen Masken mit einer Länge x Breite von etwa 10 x 2 μm strukturiert. Die Cr-Schicht wird dabei als hard mask benutzt um die rechteckigen Strukturen 2, 3 zu erzeugen. Die Cr Schicht und die Schutzschicht wird durch nasschemisches Ätzen entfernt. Danach wird die Struktur bei 850 0C für 10 min in Ar-Atmosphäre getem¬ pert. In den 2 bis 10 μm großen Strukturen konnten mit¬ tels Transmissionselektronenmikroskopie keine Verset- zungen nachgewiesen werden bei einer Nachweisgrenze von ca. 105 cm"2.
Gemäß eines weiteren Ausführungsbeispiels kann optional in Anlehnung an die gezeigten Figuren eine Si-Ge¬ Schicht 2, allerdings mit einer dünnen Si-Cap-Schicht, auf einem Substrat 1 angeordnet werden.
Der Vorteil liegt darin begründet, dass die Si-Cap- Schicht während der Relaxation der Si-Ge-Schicht direkt verspannt wird. Auf diese Weise ist nur ein einziger Epitaxieschritt erforderlich, um eine verspannte Si- Schicht 3 auf einer verspannten Si-Ge-Schicht 2 zu er- zeugen. Die Schichtdicke d3 der Si-Schicht 3 wird vor¬ teilhaft so gewählt, dass deren kritische Schichtdicke nicht überschritten wird.
Es kann statt dessen auch ein SOI-Substrat mit einer dünnen Si-Schicht zur Abscheidung der Si-Ge Schicht und eventuell einer weiteren Si Schicht verwendet werden. Die Si Schicht auf dem Oxid übernimmt die Funktion der Schicht 3 in Fig. 5 und muss daher ebenfalls eine un¬ terkritische Schichtdicke ausweisen, um während der Relaxation der strukturierten Si-Ge Schicht triaxial verspannt zu werden. Dann wird triaxial verspanntes Si 3 direkt auf einer SiO2-Schicht 2 ohne Waferbonden er¬ zeugt.
In einer weiteren Ausgestaltung der Erfindung ist es möglich, in der Schicht 2 eine dünne kohlenstoffreiche Si-Ge-C-Schicht einzubauen. Kohlenstoff kann in Silizi¬ um bis zu ca. 2 Atom-% substitutioneil eingebaut wer¬ den, um den Gitterparameter zu verkleinern. Dadurch werden dünne relaxierte Si-Ge Schichten dadurch erzeugt, dass in eine Si-Ge-Schicht (z.B. 170 Nanometer Si-Ge mit 22 at%Ge) eine sehr dünne, z. B. eine 10 Na¬ nometer dünne Si-C Schicht mit einem ausreichend hohen Kohlenstoffgehalt eingebaut wird. Während des Temperns bei hohen Temperaturen ca. 9000C scheidet sich der in Übersättigung vorliegende Kohlenstoff aus. Dadurch wer¬ den Defekte gebildet, die die Relaxation einer Si-Ge- Schicht begünstigen. Dadurch wird vorteilhaft Ione¬ nimplantation durch eine spezielle Schichtstruktur er¬ setzt. Durch weitere Implantationen kann ein höherer Relaxati¬ onsgrad der Si-Ge-Schicht 2 erzeugt werden, wodurch die Verspannung der Si-Schicht 3 zunimmt.

Claims

Pat ent ansprüche
1. Verfahren zur Erzeugung einer verspannten Schicht (2) mit den Schritten:
- die Schicht (2) wird auf einem Substrat (1) an- geordnet und verspannt,
- die verspannte Schicht (2) wird strukturiert,
- die Schicht (2) wird relaxiert,
- es werden gerichtete Versetzungen in der zu ver¬ spannenden Schicht (2) gebildet.
2. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die gebildete Struktur in der Schicht (2) ein Län¬ gen- zu Breitenverhältnis größer als zwei aufweist.
3. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
Wahl von Si-Ge oder Si-Ge-C oder einer SiGe-Schicht mit einer dünnen Si-Cap-Schicht als Material für die Schicht (2) .
4. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
Wahl von (100) Si oder eines SOI-Substrats als Ma¬ terial für das Substrat (1) .
5. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mindestens eine Ionenimplantation der Schicht (2) .
6. Verfahren nach vorhergehendem Anspruch, gekennzeichnet durch
Wahl von He-, H-, F- oder Si-Ionen.
7. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mindestens eine Temperaturbehandlung.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei aus einem kubischen System der Schicht (2) ein monoklines oder triklines System gebildet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht (2) triaxial verspannt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Schicht (2) eine weitere Schicht (3) ange¬ ordnet wird.
11. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass die weitere Schicht triaxial verspannt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
Wahl von Silizium als Material für die weitere Schicht (3) .
13. Schichtstruktur, hergestellt nach einem Verfahren der vorhergehenden Ansprüche, bei der eine Schicht (2) triaxial verspannt auf ei¬ nem Substrat (1) angeordnet ist.
14. Schichtstruktur nach Anspruch 13, bei der die triaxial verspannte Schicht (2) Si-Ge umfasst.
15. Schichtstruktur nach einem der vorhergehenden An- Sprüche 13 bis 14, bei der auf der triaxial verspannten Schicht (2) eine weitere Schicht (3) triaxial verspannt ange¬ ordnet ist.
16. Schichtstruktur nach einem der vorhergehenden An- sprüche 13 bis 15, bei der die weitere Schicht (3) und / oder das Sub¬ strat (1) Si umfasst.
17. Schichtstruktur nach einem der vorhergehenden An¬ sprüche 13 bis 16, gekennzeichnet durch ein SOI-Substrat (1) .
18. Elektronisches Bauelement, umfassend eine Schicht¬ struktur nach einem der vorhergehenden Ansprüche 13 bis 17.
EP05798784A 2004-09-30 2005-09-22 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur Withdrawn EP1794779A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004048096A DE102004048096A1 (de) 2004-09-30 2004-09-30 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
PCT/DE2005/001669 WO2006034679A2 (de) 2004-09-30 2005-09-22 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Publications (1)

Publication Number Publication Date
EP1794779A2 true EP1794779A2 (de) 2007-06-13

Family

ID=35929577

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05798784A Withdrawn EP1794779A2 (de) 2004-09-30 2005-09-22 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Country Status (5)

Country Link
US (1) US8048220B2 (de)
EP (1) EP1794779A2 (de)
JP (1) JP2008515209A (de)
DE (1) DE102004048096A1 (de)
WO (1) WO2006034679A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008062685A1 (de) * 2008-12-17 2010-06-24 Siltronic Ag Halbleiterscheibe mit einer SiGe-Schicht und Verfahren zur Herstellung der SiGe-Schicht
US8859348B2 (en) 2012-07-09 2014-10-14 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459766B1 (de) * 1990-05-29 1996-09-25 Tonen Corporation Modifizierte polyolefinhaltige thermoplastische Harzzusammensetzung
JP3361922B2 (ja) * 1994-09-13 2003-01-07 株式会社東芝 半導体装置
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
DE69827824T3 (de) * 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
DE19848026A1 (de) * 1998-10-17 2000-04-20 Bayer Ag Verfahren zur Herstellung von Bis(4-hydroxyaryl)alkanen
JP2000174148A (ja) * 1998-12-09 2000-06-23 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
JP4698793B2 (ja) * 2000-04-03 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
EP1309989B1 (de) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
US6410371B1 (en) * 2001-02-26 2002-06-25 Advanced Micro Devices, Inc. Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
WO2002103760A2 (en) * 2001-06-14 2002-12-27 Amberware Systems Corporation Method of selective removal of sige alloys
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
DE10157627A1 (de) * 2001-11-26 2003-06-12 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer Schicht auf einem Substrat
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US7226504B2 (en) * 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
US6699764B1 (en) * 2002-09-09 2004-03-02 Sharp Laboratories Of America, Inc. Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6960781B2 (en) 2003-03-07 2005-11-01 Amberwave Systems Corporation Shallow trench isolation process
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006034679A2 *

Also Published As

Publication number Publication date
JP2008515209A (ja) 2008-05-08
DE102004048096A1 (de) 2006-04-27
WO2006034679A3 (de) 2006-09-21
US8048220B2 (en) 2011-11-01
US20080067544A1 (en) 2008-03-20
WO2006034679A2 (de) 2006-04-06

Similar Documents

Publication Publication Date Title
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE112011102840B4 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
EP1816672B1 (de) Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
US6464780B1 (en) Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers
DE10318283A1 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE3752114T2 (de) Verfahren zur Herstellung einer komplementären MOS integrierten Schaltungsanordnung
DE69231321T2 (de) Verfahren zur Herstellung eines Substrates von SOI-Type mit einer monokristallinen Schicht aus Silizium auf einer isolierenden Schicht
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE10137369A1 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE10318284A1 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102012108092A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung der Stress-Memorization-Technologie
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE102018213434B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE102009023237A1 (de) Verformungsumwandlung in biaxial verformten SOI-Substraten zur Leistungssteigerung von p-Kanal- und n-Kanaltransistoren
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102010002410B4 (de) Verformungsgedächtnistechnologie in verformten SOI-Substraten von Halbleiterbauelementen
DE102010046215B4 (de) Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
EP1794779A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE102006010273B4 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070314

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20090217

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20150609