EP1520297A2 - Integrierte leiterbahnanordnung - Google Patents

Integrierte leiterbahnanordnung

Info

Publication number
EP1520297A2
EP1520297A2 EP03749895A EP03749895A EP1520297A2 EP 1520297 A2 EP1520297 A2 EP 1520297A2 EP 03749895 A EP03749895 A EP 03749895A EP 03749895 A EP03749895 A EP 03749895A EP 1520297 A2 EP1520297 A2 EP 1520297A2
Authority
EP
European Patent Office
Prior art keywords
arrangement
conductor
conductor track
interconnect
crossover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03749895A
Other languages
English (en)
French (fr)
Inventor
Rudolf Strasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1520297A2 publication Critical patent/EP1520297A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the invention relates to an integrated interconnect arrangement.
  • the conductor track arrangement connects, for example, components of an integrated circuit arrangement or is itself part of an integrated component.
  • the three main types of integrated circuit arrangements are: monolithic circuit arrangements in which components are also arranged in a semiconductor that serves as a carrier.
  • the manufacturing techniques for integrated arrangements include Layer application methods and layer structuring methods used.
  • layer application methods are: screen printing in the case of thick-layer technology, or sputtering in the case of monolithic circuit arrangements and thin-layer circuits, the CVD method (Chemical Vapor Deposition) or the PVD method (Physical Vapor Deposition).
  • Layer structuring processes are, for example: - lithographic processes, or - etching processes.
  • the conductor track of a conductor track arrangement has an electrical resistance of less than 10 "4 ohms per centimeter for direct current.
  • the conductor tracks are usually made of aluminum, an aluminum alloy, copper or a copper alloy. These materials ensure that the conductor tracks have the lowest possible ohmic losses and eddy current losses and generate other power losses.
  • the invention is based on the consideration that, with increasing frequency in integrated interconnect arrangements, it becomes increasingly difficult due to electrodynamic phenomena to produce low-resistance connection arrangements or connection arrangements which cause low power losses.
  • the two main electrodynamic phenomena are the skin effect and the proximity effect. If alternating current flows through a conductor, an alternating magnetic field also occurs, which induces a counter voltage in the conductor that is greatest in the middle of the conductor. Because of this counter voltage, the current is distributed unevenly over the conductor. The current density increases from the center of the conductor to the edge. This phenomenon is called current displacement or skin or skin effect. Due to the current displacement, the conductor cross-section is only partially used by the alternating current. The reduction in the effective conductor cross section increases the effective resistance of the conductor.
  • the invention is based on the consideration that the depth of penetration of the current into the conductor, for example for copper, is greater than two micrometers below a frequency of one gigahertz. This means that the structures mentioned so far, with structure widths of about two micrometers or smaller, have no significant influence on performance losses. However, if signals in the frequency range from one gigahertz to 50 gigahertz, for example, are to be transmitted, a considerable increase in the line resistance due to the current displacement mechanisms can be determined even with structure dimensions of less than two micrometers.
  • a simple parallel connection of conductor tracks, which also run spatially parallel, does not reduce the power losses because the middle conductor tracks of the conductor track arrangement cannot contribute to the current flow due to the current displacement mechanisms mentioned. As already explained, the current only flows in the outer conductor tracks.
  • the conductor track arrangement according to the invention therefore contains at least three electrically connected conductor tracks.
  • An electrical insulating material is arranged between the conductor tracks.
  • the conductor track arrangement contains at least two crossover sections arranged at different points on the longitudinal axis of the conductor track arrangement, at which conductor tracks of the conductor track arrangement cross. By crossing them several times, the conductor tracks of the conductor track arrangement can be twisted or twisted, for example, by all of the conductor tracks around the longitudinal axis of the conductor track arrangement, in the manner of interweaving, in which the conductor tracks progressively alternate over another conductor track in the direction of the longitudinal axis of the conductor track arrangement and are arranged under another conductor track, or arrange in the manner of a weave. Due to the crossovers, the conductor tracks assume different positions within the conductor track arrangement.
  • the multiple crossing leads to the fact that each conductor track contributes to the current flow even at very high frequencies. The multiple crossings reduce the power losses, in particular the ohmic losses.
  • the conductor tracks of the conductor track arrangement are lined up in one plane outside the crossover sections transversely to the longitudinal direction of the conductor track arrangement.
  • Conductor tracks arranged in this way can be produced in a simple manner using the two-dimensional structuring methods of integrated technology that are usually used. In this way, the conductor tracks can be arranged next to one another in a metallization layer or also one above the other in different metallization layers.
  • the conductor tracks are arranged in a metallization layer between adjacent crossover sections.
  • the metallization layer is parallel to the main surface of a semiconductor substrate on which integrated components are located.
  • the conductor tracks lying in a metallization layer are generated simultaneously, i.e. with the same separation and structuring processes.
  • a conductor track is transverse to all other conductor tracks at the crossover sections. NEN the conductor arrangement arranged.
  • the transverse conductor track or the other conductor tracks are arranged in a different metallization layer. This enables a crossover section to be produced with only two metallization layers. If the transverse conductor track lies in the additional metallization layer, only two additional contact holes are required. Because contacting in the area of the contact holes leads to additional resistance, the total resistance increases only insignificantly with only two contact holes per crossover section.
  • the other conductor tracks lie on or within the crossover sections in a different direction than outside the crossover sections.
  • the longitudinal direction of the conductor track at the crossover section initially changes by a certain amount in a certain direction.
  • the direction of the longitudinal axis of the conductor track changes again, the direction of the change in direction here being opposite to the first change in direction and the
  • the amount of change of direction remains the same. This measure ensures that the conductor track is offset in the crossover section.
  • the offset creates space which is used by the conductor track which runs in the crossover section at right angles to the other conductor tracks. Overall, this arrangement determines the width of the conductor track arrangement only by the width of the conductor tracks and the width of the insulation between the conductor tracks. However, the other conductor tracks on the crossover section can also be arranged in a different way.
  • the conductor tracks are arranged outside the crossover sections in different metallization layers.
  • the conductor tracks lie one above the other in the normal direction to a main surface of a semiconductor substrate of the integrated circuit arrangement. This measure makes it possible to Arrange NEN with a small footprint with respect to the surface of the semiconductor substrate.
  • good capacitive decoupling can be achieved between the conductor tracks of the conductor track arrangement.
  • a conductor track is arranged at the crossover sections in a contact hole transverse to all other conductor tracks.
  • the contact hole preferably leads to a further metallization layer.
  • the conductor tracks of the conductor track arrangement in the crossover sections are each led from one metallization layer into an adjacent metallization layer, for example uniformly into the one closer to the substrate or into the one further away from the substrate Metallization layer lying on the substrate.
  • the conductor track arrangement contains exactly two crossover sections.
  • the number of contact holes within the conductor track arrangement can thereby be reduced.
  • the manufacturing process is simplified and the power losses decrease.
  • the two crossover sections are arranged at one third of the length of the conductor track arrangement and at two thirds of the length of the conductor track arrangement. This measure makes it possible for the current flow to be independent of the frequency, i.e. especially at very high frequencies, e.g. between one gigahertz and 50 gigahertz or higher, is evenly distributed on the conductor tracks.
  • all crossover sections have essentially the same structure.
  • the sections of the interconnect arrangement lying outside the crossover sections have identical spatial structures to one another. This measure simplifies the manufacturing process of the circuit arrangement because, for example, only mask patterns have to be defined for a crossover section. The same patterns are then used for all crossover sections.
  • each conductor track is arranged the same length between other conductor tracks.
  • each conductor track is arranged the same length on the edge of the conductor track arrangement.
  • the largest lateral dimension of a conductor track transverse to the longitudinal direction of the conductor track arrangement is less than ten micrometers or less than five micrometers.
  • the length of the conductor track arrangement is alternatively or cumulatively less than ten millimeters or less than one millimeter.
  • the area of application of the circuit arrangement is therefore not only in the thick-film area, in which thicknesses greater than 50 micrometers to about 1 millimeter are typically used, but also in the area of monolithic circuits and thin-film technology.
  • the invention also relates to the use of the conductor track arrangement as a coil and as a signal guide to an antenna of a transmitting part or from an antenna of a receiving part.
  • the use as a coil offers the advantage that the quality of the coil and thus also the quality of an oscillating circuit containing the coil becomes very high even at frequencies in the gigahertz range.
  • the use of the conductor track arrangement as part of the signal routing to an antenna or from an antenna now enables feeds which were previously carried out discretely into the circuit arrangement integrate. The highest frequencies of the circuit arrangement occur particularly in the area of the antenna, for example frequencies in the gigahertz range.
  • FIG. 1 shows a plan view of an integrated line, the conductor tracks of which are arranged outside of crossover sections in a metallization layer,
  • FIG. 2 shows a cross section through the integrated line of FIG. 1,
  • FIG. 3 shows a top view of an integrated line, the conductor tracks of which are arranged outside of crossover sections in three metallization layers, and
  • FIG. 4 shows a cross section through the integrated line of FIG. 3.
  • FIG. 1 shows a top view of an integrated circuit arrangement 10 which contains an integrated line 12.
  • the integrated line 12 contains three conductor tracks LB1 to LB3, which are electrically connected in parallel in connection sections 14 and 16.
  • An end section 18, a crossover section 20, a middle section 22, a crossover section 24 and an end section 26 lie between the connection sections 14 and 16 in the following order.
  • the conductor tracks LB1 to LB3 are parallel to one another an upper metallization layer 50, see also FIG. 2.
  • the crossover section 20 contains contact hole regions 28 and 30, at the bottom of which a section 32 of the conductor track LB1 ends.
  • Section 32 is at right angles to a longitudinal axis 34 of line 12 below the conductor tracks LB2 and LB3 in a lower metallization layer 54, see also FIG. 2.
  • the contact hole regions 28 and 30 adjoin sections of the conductor track LB1 lying in the metallization layer 50, the sections of the conductor track LB1 starting from the end section 18 and Taper from the central section 22 to the contact hole areas 28 and 30 in the crossover area.
  • the conductor tracks LB2 and LB3 in the crossover section 20 are arranged obliquely to the longitudinal axis 34 at an angle between 20 and 60 degrees, for example of 30 degrees.
  • the angle is dimensioned such that, seen over the length of the crossover section 20, there is exactly an offset of the conductor track LB2 or the conductor track LB3 from the width of a conductor track plus a distance A between adjacent conductor tracks. Because of the offset, the conductor track LB1 in the middle section 22 can assume the position that the conductor track LB3 has in the end section 18.
  • the crossover section 24 is structured in exactly the same way as the crossover section 20.
  • the crossover section 24 there are two contact hole regions 36 and 38, the contact hole bottom of which ends at a section 40 of the conductor track LB2.
  • the section 40 is at right angles to the longitudinal axis 34.
  • the contact hole regions are delimited by sections of the conductor track LB2 lying in the metallization layer 50.
  • the conductor tracks LB1 and LB3 are arranged in the crossover section 24 parallel to one another, but obliquely to the longitudinal axis 34 at an angle of approximately 30 degrees such that the conductor track LB1 and the conductor track LB3 by one conductor track width and by the distance A between adjacent conductor tracks NEN be relocated.
  • a length L1 of the end section 18, a length L2 of the middle section 22 and a length L3 of the end section 26 are the same, so that each conductor track LB1 to LB3 lies exactly in one end section 18 or in the middle section 22 between the other conductor tracks LB1 to LB3.
  • the conductor track LB3 is only in the middle section 2 between the conductor tracks LB1 and LB2.
  • the lengths L1, L2 and L3 are each 100 micrometers.
  • the crossover sections 20 and 24 are smaller than a fifth of this length, for example ten micrometers.
  • Widths B1, B2 and B3 of the conductor tracks LB1, LB2 and LB3 are the same in the end sections 18, 26 and in the middle section 22, for example one micrometer.
  • An insulation distance A between adjacent conductor tracks LB1 to LB3 is, for example, 0.5 micrometers.
  • the total width B of the line 12 results from the sum of the widths B1 to B3 and twice the insulation distance A, i.e. four micrometers in the exemplary embodiment.
  • a coordinate system 42 assigned to the circuit arrangement 10 shows an x-axis 44 lying in the plane of the drawing and coinciding with the direction of the longitudinal axis 34, a y-axis 46 lying at right angles to the x-axis 44 in the plane of the drawing and a y-axis 46 pointing in the normal direction to the plane of the drawing z-axis 48.
  • FIG. 1 also shows the position of a cross-section I which intersects the line 12 in the xz plane.
  • the cross section I cuts the conductor track LB1 in the end section 18, the conductor track LB2 in the middle section 22 and the conductor track LB3 in the end section 26.
  • FIG. 2 shows the cross section I through the line 12.
  • the upper metallization layer 50, the insulation layer 52, the metallization layer 54, and the insulation layer 56 have thicknesses D1, D2, D3 and D4 in this order.
  • the thicknesses D1 and D3 are the same in the exemplary embodiment and are, for example, 0.5 micrometers.
  • the thicknesses D2 and D4 of the insulating layer are also the same in the exemplary embodiment and are, for example, one micrometer.
  • more than three conductor tracks are used.
  • the number of crossover sections then increases accordingly. For example, there would be three crossover sections with four conductor tracks. However, there are also lines with more than ten conductor tracks.
  • FIG. 3 shows a top view of an integrated circuit arrangement 110 which contains an integrated line 112.
  • the integrated line 112 contains three conductor tracks LBa to LBc, which are electrically connected in parallel in a connection section 114 at the left end of the line 112 or in a connection section (not shown) at the other end of the line 112.
  • An end section 118, a crossover section 120, a middle section 122, a crossover section 124 and an end section 126 lie between the connection sections 114 and 116 in the following order.
  • the conductor tracks LBa to LBc lie one above the other in three metallization layers 202, 206 and 210 in the normal direction of a semiconductor substrate of the circuit arrangement 110, see also FIG. 4. Accordingly, only the top ones are shown in FIG. 3 Conductor tracks shown, ie in the end 118 cut the conductor track LBa, in the middle section 122 the conductor track LBb and in the end section 126 the conductor track LBc.
  • bypass section 150 of the conductor track LBb on one side of the line 112, which is located in the metallization layer 206.
  • the conductor track LBb is guided past a contact hole region 220, which is explained in more detail below with reference to FIG. 4.
  • a bypass section 152 of the conductor track LBc is located on the other side of the line 112.
  • the bypass section 152 lies in the metallization layer 210. With the help of the bypass section 152, the conductor track LBc is guided past the contact hole region 220. Also located in
  • Crossover section 120 contact hole areas 222, 224 and 226, which are also shown in Figure 4.
  • the crossover region 124 is structured in exactly the same way as the crossover region 120.
  • the conductor track LBb is guided downward in a contact hole region 230, which is explained in more detail below with reference to FIG.
  • a bypass section 160 of the conductor track LBc lies on one side of the line 112 in the crossover section 124 in the metallization layer 206.
  • the bypass section 160 leads the conductor track LBc past the contact hole region 230 and then back to the longitudinal axis 134 of the line 112.
  • On the other side of the line 112 is a bypass section 162 of the conductor track LBa in the crossover section 124.
  • the bypass section 162 lies in the metallization layer 210 and leads the line LBa past the contact hole region 230.
  • the end section 118, the middle section 122 and the end section 126 have a length La, Lb and Lc.
  • the lengths La, Lb and Lc are the same and are 50 micrometers in the exemplary embodiment.
  • the crossover sections 120 and 124 are compared to the length of the end sections 118, 126 and the middle section 122 short, for example only ten micrometers.
  • the conductor tracks LBa, LBb and LBc have widths Ba, Bb and Bc, which are the same and are, for example, one micrometer in the exemplary embodiment.
  • a coordinate system 172 shows an x-axis 174 which lies in the longitudinal direction 134 of the line 112.
  • a y-axis 176 is at right angles to the x-axis 174.
  • a z-axis 180 points in the normal direction of the drawing plane or in the normal direction of the main surface of a semiconductor substrate of the circuit arrangement 110.
  • the position of a cross section II is shown in FIG , which lies in the xz plane and intersects all conductor tracks LBa to LBc in the end section 118, in the middle section 122 or in the end section 126.
  • FIG. 4 shows the cross section II through the line 112.
  • an insulating layer 200, the metal layer 202, an insulating layer 204, the metal layer 206, an insulating layer 208, the metal layer 210, an insulating layer 212, from above to a semiconductor substrate (not shown), a metal layer 214 and an insulating layer 216 are shown.
  • the insulation layers 200, 204, 208, 212 and 216 contain, for example, silicon dioxide as the insulation material.
  • the metal layer 202, the insulating layer 204, the metal layer 206, the insulating layer 208, the metal layer 210, the insulating layer 212 and the metal layer 214 have thicknesses D5, D6, D7, D8, D9, D10 and DU in this order.
  • the thicknesses D5, D7, D9 and DU of the metal layers are the same and are, for example, 0.5 micrometers.
  • the thicknesses D6, D8 and D10 of the insulation layers are also the same and are, for example, one micrometer.
  • the line 112 has a width W1 which results from the addition of the thicknesses D5 to D9, ie in the exemplary embodiment a width W1 of 3.5 micrometers.
  • the line 112 has a width W2 which results from the addition of the thicknesses D5 to DU, ie in the exemplary embodiment a width W2 of six micrometers.
  • bypass sections 150 to 162 lie on the same side of the line 112.
  • the lower interconnect can also be routed upward in the crossover sections 120 and 124, respectively.
  • the number of conductor tracks of the type of line explained with reference to FIGS. 3 and 4 is limited by the number of metallization layers available. For example, four conductor tracks can be used, in which case three crossover sections are required. However, there are also integrated circuit arrangements with six or eight metallization layers, so that the number of conductor tracks can be increased further.
  • the overall conductance is increased even for high frequencies.
  • the overall conductance can be increased further by increasing the conductor width B or the conductor width Wl by using additional conductor paths. If one were only to use parallel conductor tracks, widening the line would no longer have a positive effect from the point at which the penetration depth of the current is smaller than half the conductor track width of the conductor tracks in the line due to the skin effect or the proximity effect. Electrodynamic simulations with field calculation programs confirm this. This means that low-impedance connecting cables can be built even for high frequencies or that their conductance scales to a good approximation with the overall width of the cable.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Erläutert wird eine integrierte Leiterbahnanordnung (12) mit mehreren Leiterbahnen (LB1 bis LB3), die an zwei Überkreuzungsabschnitten (20, 24) einander überkreuzen. Durch diese Massnahme lässt sich selbst bei sehr hohen Frequenzen ein gleichmässiger Stromfluss in allen drei Leiterbahnen erzielen.

Description

Beschreibung
Integrierte Leiterbahnanordnung
Die Erfindung betrifft eine integrierte Leiterbahnanordnung. Die Leiterbahnanordnung verbindet bspw. Bauelemente einer integrierten Schaltungsanordnung oder ist selbst Bestandteil eines integrierten Bauelementes.
Aus einer integrierten Anordnung lassen sich einzelne Bauelemente mechanisch nicht ohne Zerstörung der Bauelemente voneinander trennen. Die drei wesentlichen Typen von integrierten Schaltungsanordnungen sind: monolithische Schaltungsanordnungen, bei denen Bauelemen- te auch in einem Halbleiter angeordnet sind, der als Träger dient .
Schicht- oder Filmschaltungen, bei denen dünne Filme auf einem isolierenden Träger verwendet werden. Es werden Dünnschicht- und Dickschichtschaltungen unterschieden. - Hybridschaltungen, die eine Kombination der zuvor genannten Schaltungstypen sind.
Als Herstellungstechniken für integrierte Anordnungen werden u.a. Schichtaufbringungsverfahren und Schichtstrukturierungs- verfahren eingesetzt. Beispiele für Schichtaufbringungsverfahren sind: bei der Dickschichttechnik der Siebdruck, oder bei monolithischen Schaltungsanordnungen und Dünnschichtschaltungen das Sputtern, das CVD-Verfahren (Chemical Va- por Deposition) oder das PVD-Verfahren (Physical Vapor Deposition) .
Schichtstrukturierungsverfahren sind beispielsweise: - lithografische Verfahren, oder - Ätzverfahren. Die Leiterbahn einer Leiterbahnanordnung hat für Gleichstrom einen elektrischen Widerstand kleiner als 10"4 Ohm je Zentimeter. Üblicherweise werden die Leiterbahnen aus Aluminium, einer Aluminiumlegierung, Kupfer oder einer Kupferlegierung hergestellt. Durch diese Materialien wird gewährleistet, dass die Leiterbahnen möglichst geringe ohmsche Verluste, Wirbelstromverluste und andere Leistungsverluste erzeugen.
Es ist Aufgabe der Erfindung, eine einfach aufgebaute integ- rierte Leiterbahnanordnung anzugeben, die insbesondere geringe Leistungsverluste auch bei Spannungen bzw. Strömen mit einer hohen Frequenz hat. Außerdem sollen zugehörige Verwendungen angegeben werden .
Die auf die Leiterbahnanordnung bezogene Aufgabe wird durch die im Patentanspruch 1 angegebene Leiterbahnanordnung gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
Die Erfindung geht von der Überlegung aus, dass es mit zuneh- mender Frequenz in integrierten Leiterbahnanordnungen aufgrund von elektrodynamischen Phänomenen immer schwieriger wird, niederohmige Verbindungsanordnungen bzw. Verbindungsan- ordnungen herzustellen, die geringe Leistungsverluste verursachen.
Die beiden wesentlichen elektrodynamischen Phänomene sind der Skineffekt und der Proximityeffekt . Fließt Wechselstrom durch einen Leiter, so tritt auch ein wechselndes Magnetfeld auf, das im Leiter eine Gegenspannung induziert, die in der Lei- termitte am größten ist. Aufgrund dieser Gegenspannung ist der Strom ungleichmäßig über den Leiter verteilt. Die Stromdichte steigt von der Mitte des Leiters zum Rand hin an. Diese Erscheinung nennt man Stromverdrängung bzw. Skin- oder Hauteffekt. Durch die Stromverdrängung wird der Leiterquer- schnitt vom Wechselstrom nur zum Teil genutzt. Die Verkleinerung des wirksamen Leiterquerschnitts vergrößert den Wirkwiderstand des Leiters. Fließen in benachbarten Leitern Ströme gleicher oder entgegengesetzter Richtung, so tritt zusätzlich zum Skineffekt infolge der Veränderung der magnetischen Felder eine Strom- Verdrängung zum Rand der Leiteranordnung oder zur Mitte der Leiteranordnung hin auf. Der Hochfrequenzwiderstand der betreffenden Leiter wird dadurch nochmals vergrößert.
Außerdem geht die Erfindung von der Überlegung aus, dass die Eindringtiefe des Stroms in den Leiter, beispielsweise für Kupfer, unterhalb einer Frequenz von einem Gigahertz größer als zwei Mikrometer ist. Das bedeutet, dass bei den bisher üblich genutzten Strukturen mit Strukturbreiten von etwa zwei Mikrometer oder kleiner die beiden genannten Phänomene keinen erheblichen Einfluss auf Leistungsverluste haben. Will man jedoch Signale im Frequenzbereich von beispielsweise einem Gigahertz bis 50 Gigahertz übertragen, so ist bereits bei Strukturabmessungen kleiner als zwei Mikrometer ein erheblich Anstieg des Leitungswiderstandes aufgrund der Stromverdrän- gungsmechanismen festzustellen.
Ein einfaches Parallelschalten von Leiterbahnen, die auch räumlich parallel verlaufen, verringert die Leistungsverluste nicht, weil die mittleren Leiterbahnen der Leiterbahnanord- nung aufgrund der genannten Stromverdrängungsmechanismen nicht zum Stromfluss beitragen können. Der Strom fließt, wie bereits dargelegt, nur in den äußeren Leiterbahnen.
Die erfindungsgemäße Leiterbahnanordnung enthält deshalb mindestens drei elektrisch parallel geschalteten Leiterbahnen. Zwischen den Leiterbahnen ist ein elektrisches Isoliermaterial angeordnet . Außerdem enthält die Leiterbahnanordnung mindestens zwei an verschiedenen Stellen der Längsachse der Leiterbahnanordnung angeordnete Überkreuzungsabschnitte, an denen sich Leiterbahnen der Leiterbahnanordnung überkreuzen. Durch das mehrfache Überkreuzen lassen sich die Leiterbahnen der Leiterbahnanordnung bspw. nach Art einer Verdrillung bzw. Verdrehung aller Leiterbahnen um die Längsachse der Leiterbahnanordnung, nach Art einer Verflechtung, bei der die Lei- terbahnen in Richtung der Längsachse der Leiterbahnanordnung fortschreitend abwechselnd über einer anderen Leiterbahn und unter einer anderen Leiterbahn angeordnet sind, oder nach Art einer Verwebung anordnen. Aufgrund der Überkreuzungen nehmen die Leiterbahnen innerhalb der Leiterbahnanordnung verschie- denen Positionen ein. Das mehrfache Überkreuzen führt dazu, dass jede Leiterbahn auch bei sehr hohen Frequenzen zum Stromfluss beiträgt. Durch das mehrfache Überkreuzen werden die Leistungsverluste, insbesondere die ohmschen Verluste, vermindert .
Bei einer Weiterbildung der erfindungsgemäßen Leiterbahnanordnung sind die Leiterbahnen der Leiterbahnanordnung außerhalb der Überkreuzungsabschnitte quer zur Längsrichtung der Leiterbahnanordnung in einer Ebene aufgereiht. Derart ange- ordnete Leiterbahnen lassen sich mit den üblicherweise verwendeten zweidimensionalen Strukturierungsverfahren der integrierten Technik auf einfache Art herstellen. So lassen sich die Leiterbahnen nebeneinander in einer Metallisierungslage oder auch übereinander in verschiedenen Metallisierungs- lagen anordnen.
Bei einer nächsten Weiterbildung sind die Leiterbahnen zwischen benachbarten Uberkreuzungsabschnitten in einer Metallisierungslage angeordnet. Die Metallisierungslage liegt paral- lel zur Hauptfläche eines Halbleitersubstrats, auf der sich integrierte Bauelemente befinden. Die in einer Metallisierungslage liegenden Leiterbahnen werden gleichzeitig erzeugt, d.h. mit denselben Abscheide- und Strukturierungsprozessen.
Bei einer Weiterbildung der Leiterbahnanordnung mit Leiterbahnen in einer Metallisierungslage ist an den Uberkreuzungsabschnitten eine Leiterbahn quer zu allen anderen Leiterbah- nen der Leiterbahnanordnung angeordnet. Die querliegende Leiterbahn oder die anderen Leiterbahnen werden in einer anderen Metallisierungslage angeordnet. Damit lässt sich ein Überkreuzungsabschnitt mit nur zwei Metallisierungslagen herstellen. Liegt die querliegende Leiterbahn in der zusätzlichen Metallisierungslage, so werden nur zwei zusätzliche Kontaktlöcher benötigt. Weil die Kontaktierung im Bereich der Kontaktlöcher zu einem zusätzlichen Widerstand führt, erhöht sich der Gesamtwiderstand bei nur zwei Kontaktlöchern je Überkreuzungsabschnitt nur unwesentlich.
Bei einer anderen Weiterbildung liegen die anderen Leiterbahnen an bzw. innerhalb der Überkreuzungsabschnitte in einer anderen Richtung als außerhalb der Überkreuzungsabschnitte. Beispielsweise ändert sich die Längsrichtung der Leiterbahn am Überkreuzungsabschnitt zunächst um einen bestimmten Betrag in eine bestimmte Richtung. Am anderen Ende des Überkreuzungsabschnitts ändert sich die Richtung der Längsachse der Leiterbahn nochmals, wobei die Richtung der Richtungsänderung hier entgegengesetzt zur ersten Richtungsänderung ist und der
Betrag der Richtungsänderung gleich bleibt. Durch diese Maßnahme wird erreicht, dass die Leiterbahn im Überkreuzungsabschnitt versetzt wird. Durch den Versatz entsteht Platz, der durch die im Überkreuzungsabschnitt quer zu den anderen Lei- terbahnen geführten Leiterbahn genutzt wird. Insgesamt wird durch diese Anordnung die Breite der Leiterbahnanordnung nur durch die Breite der Leiterbahnen und die Breite der Isolierungen zwischen den Leiterbahnen bestimmt. Jedoch lassen sich die anderen Leiterbahnen am Überkreuzungsabschnitt auch auf andere Art anordnen.
Bei einer alternativen Weiterbildung sind die Leiterbahnen außerhalb der Überkreuzungsabschnitte in verschiedenen Metallisierungslagen angeordnet. Beispielsweise liegen die Leiter- bahnen in der normalen Richtung zu einer Hauptfläche eines Halbleitersubstrats der integrierten Schaltungsanordnung übereinander. Durch diese Maßnahme lassen sich die Leiterbah- nen mit geringem Flächenbedarf bezüglich der Oberfläche des Halbleitersubstrats anordnen. Außerdem läßt sich eine gute kapazitive Entkopplung zwischen den Leiterbahnen der Leiterbahnanordnung erreichen.
Bei einer Weiterbildung mit Leiterbahnen in verschiedenen Metallisierungslagen ist an den Uberkreuzungsabschnitten eine Leiterbahn in einem Kontaktloch quer zu allen anderen Leiterbahnen angeordnet. Das Kontaktloch führt vorzugsweise bis zu einer weiteren Metallisierungslage.
Bei einer Weiterbildung mit der in dem Kontaktloch quer zu den anderen Leiterbahnen geführten Leiterbahn werden die Leiterbahnen der Leiterbahnanordnung in den Überkreuzungsab- schnitten jeweils aus einer Metallisierungslage in eine jeweils benachbarte Metallisierungslage geführt, beispielsweise einheitlich in die näher am Substrat liegende oder in die weiter weg vom Substrat liegende Metallisierungslage.
Bei einer anderen Weiterbildung enthält die Leiterbahnanordnung genau zwei Überkreuzungsabschnitte. Dadurch lässt sich die Anzahl der Kontaktlöcher innerhalb der Leiterbahnanordnung verringern. Das Verfahren zur Herstellung wird vereinfacht und die Leistungsverluste sinken.
Die beiden Überkreuzungsabschnitte werden bei einer Ausgestaltung bei einem Drittel der Länge der Leiterbahnanordnung und bei zwei Dritteln der Länge der Leiterbahnanordnung angeordnet . Durch diese Maßnahme lässt sich erreichen, dass der Stromfluss unabhängig von der Frequenz, d.h. insbesondere auch bei sehr hohen Frequenzen, z.B. zwischen einem Gigahertz und 50 Gigahertz oder höher, gleichmäßig auf die Leiterbahnen verteilt ist.
Bei einer nächsten Weiterbildung der integrierten Leiterbahnanordnung haben alle Überkreuzungsabschnitte im Wesentlichen die gleiche Struktur. Alternativ oder kumulativ haben auch die außerhalb der Überkreuzungsabschnitte liegenden Abschnitte der Leiterbahnanordnung gleiche räumliche Strukturen untereinander. Durch diese Maßnahme wird das Herstellungsverfahren der Schaltungsanordnung vereinfacht, weil beispiels- weise nur Maskenmuster für einen Überkreuzungsabschnitt festgelegt werden müssen. Gleiche Muster werden dann für alle Überkreuzungsabschnitte genutzt.
Bei einer anderen Weiterbildung ist jede Leiterbahn die glei- ehe Länge zwischen anderen Leiterbahnen angeordnet. Alternativ oder kumulativ ist jede Leiterbahn die gleiche Länge am Rand der Leiterbahnanordnung angeordnet. Durch diese Maßnahmen lässt sich gewährleisten, dass der Strom auch bei Frequenzen im Gigahertzbereich gleichmäßig über alle Leiterbah- nen verteilt ist.
Bei einer anderen Weiterbildung ist die größte seitliche Abmessung einer Leiterbahn quer zur Längsrichtung der Leiterbahnanordnung kleiner als zehn Mikrometer oder kleiner als fünf Mikrometer. Die Länge der Leiterbahnanordnung ist alternativ oder kumulativ kleiner als zehn Millimeter oder kleiner als ein Millimeter. Damit liegt der Anwendungsbereich der Schaltungsanordnung nicht nur im Dickschichtbereich, in dem typischerweise Dicken größer 50 Mikrometer bis etwa 1 Milli- meter verwendet werden, sondern auch im Bereich der monolithischen Schaltkreise und der Dünnschichttechnik.
Die Erfindung betrifft außerdem eine Verwendung der Leiterbahnanordnung als Spule sowie als Signalführung zu einer Antenne eines Sendeteils oder von einer Antenne eines Empfangsteils. Die Verwendung als Spule bietet den Vorzug, dass die Güte der Spule und damit auch die Güte eines die Spule enthaltenden Schwingkreises auch bei Frequenzen im Gigahertzbereich sehr hoch wird. Die Verwendung der Leiterbahnanord- nung als Teil der Signalführung zu einer Antenne oder von einer Antenne erlaubt es, Zuführungen, die bisher diskret ausgeführt wurden, nun auch in die Schaltungsanordnung zu integrieren. Gerade im Bereich der Antenne treten die höchsten Frequenzen der Schaltungsanordnung auf, bspw. Frequenzen im Gigahertzbereich.
Im Folgenden werden Weiterbildungen der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
Figur 1 eine Draufsicht auf eine integrierte Leitung, deren Leiterbahnen außerhalb von Uberkreuzungsabschnitten in einer Metallisierungslage angeordnet sind,
Figur 2 einen Querschnitt durch die integrierte Leitung der Figur 1,
Figur 3 eine Draufsicht auf eine integrierte Leitung, deren Leiterbahnen außerhalb von Uberkreuzungsabschnitten in drei Metallisierungslagen angeordnet sind, und
Figur 4 einen Querschnitt durch die integrierte Leitung der Figur 3.
Figur 1 zeigt eine Draufsicht auf eine integrierte Schaltungsanordnung 10, die eine integrierte Leitung 12 enthält. Die integrierte Leitung 12 enthält drei Leiterbahnen LBl bis LB3 , die in Anschlussabschnitten 14 und 16 elektrisch parallel geschaltet sind. Zwischen den Anschlussabschnitten 14 und 16 liegen in der folgenden Reihenfolge ein Endabschnitt 18, ein Überkreuzungsabschnitt 20, ein Mittelabschnitt 22, ein Überkreuzungsabschnitt 24 und ein Endabschnitt 26. In den Endabschnitten 18 und 26 sowie im Mittelabschnitt 22 sind die Leiterbahnen LBl bis LB3 parallel zueinander in einer oberen Metallisierungslage 50 angeordnet, siehe auch Figur 2.
Der Überkreuzungsabschnitt 20 enthält Kontaktlochbereiche 28 und 30, an deren Boden jeweils ein Abschnitt 32 der Leiterbahn LBl endet. Der Abschnitt 32 liegt im rechten Winkel zu einer Längsachse 34 der Leitung 12 unterhalb der Leiterbahnen LB2 und LB3 in einer unteren Metallisierungslage 54, siehe auch Figur 2. An ihrem anderen Ende grenzen die Kontaktlochbereiche 28 bzw. 30 an in der Metallisierungslage 50 liegende Abschnitte der Leiterbahn LBl, wobei sich die Abschnitte der Leiterbahn LBl ausgehend von dem Endabschnitt 18 bzw. von dem Mittelabschnitt 22 jeweils zu den Kontaktlochbereichen 28 und 30 hin im Überkreuzungsbereich keilförmig verjüngen.
Während die Längsrichtung der Leiterbahnen LBl bis LB3 in den Endabschnitten 18, 26 und im Mittelabschnitt 22 mit der Richtung der Längsachse 34 übereinstimmt, liegen die Leiterbahnen LB2 und LB3 im Überkreuzungsabschnitt 20 schräg zur Längsachse 34 in einem Winkel zwischen 20 und 60 Grad angeordnet, beispielsweise von 30 Grad. Der Winkel ist so bemessen, dass sich über die Länge des Überkreuzungsabschnitts 20 gesehen genau ein Versatz der Leiterbahn LB2 bzw. der Leiterbahn LB3 von der Breite einer Leiterbahn zuzüglich eines Abstandes A zwischen benachbarten Leiterbahnen ergibt. Aufgrund des Versatzes kann die Leiterbahn LBl im Mittelabschnitt 22 die Position einnehmen, die die Leiterbahn LB3 im Endabschnitt 18 hat.
Der Überkreuzungsabschnitt 24 ist genau so strukturiert, wie der Überkreuzungsabschnitt 20. Im Überkreuzungsabschnitt 24 befinden sich zwei Kontaktlochbereiche 36 und 38, deren Kontaktlochboden an einem Abschnitt 40 der Leiterbahn LB2 endet. Der Abschnitt 40 liegt rechtwinklig zur Längsachse 34. An ihrem oberen Ende sind die Kontaktlochbereiche durch in der Metallisierungslage 50 liegende Abschnitte der Leiterbahn LB2 begrenzt. Die Leiterbahnen LBl und LB3 sind im Uberkreuzungs- abschnitt 24 parallel zueinander, aber schräg zur Längsachse 34 in einem Winkel von etwa 30 Grad so angeordnet, dass die Leiterbahn LBl bzw. die Leiterbahn LB3 um eine Leiterbahnbreite und um den Abstand A zwischen benachbarten Leiterbah- nen versetzt werden. Durch die eben erläuterte Führung der Leiterbahnen LBl bis LB3 wird eine Art Verdrillung der Leiterbahnen LBl bis LB3 erreicht. Eine Länge Ll des Endabschnitts 18, eine Länge L2 des Mittelabschnitts 22 und eine Länge L3 des Endabschnitts 26 sind gleich, so dass jede Leiterbahn LBl bis LB3 genau in einem Endabschnitt 18 bzw. im Mittelabschnitt 22 zwischen den anderen Leiterbahnen LBl bis LB3 liegt. Beispielsweise liegt die Leiterbahn LB3 nur im Mittelabschnitt 2 zwischen den Leiterbahnen LBl und LB2. Im Ausführungsbeispiel betragen die Längen Ll, L2 und L3 jeweils 100 Mikrometer. Die Überkreuzungsabschnitte 20 und 24 sind dagegen kleiner als ein fünftel dieser Länge, z.B. zehn Mikrometer.
Breiten Bl, B2 und B3 der Leiterbahnen LBl, LB2 bzw. LB3 sind in den Endabschnitten 18, 26 bzw. im Mittelabschnitt 22 gleich, beispielsweise ein Mikrometer. Zwischen benachbarten Leiterbahnen LBl bis LB3 beträgt ein Isolationsabstand A beispielsweise 0,5 Mikrometer. Die Gesamtbreite B der Leitung 12 ergibt sich aus der Summe der Breiten Bl bis B3 und dem zweifachen Isolationsabstand A, d.h. im Ausführungsbeispiel vier Mikrometer.
Ein der Schaltungsanordnung 10 zugeordnetes Koordinatensystem 42 zeigt eine in der Zeichenebene liegende und mit der Rich- tung der Längsachse 34 übereinstimmende x-Achse 44, eine zur x-Achse 44 rechtwinklig in der Zeichenebene liegende y-Achse 46 und eine in Normalenrichtung zur Zeichenebene zeigende z- Achse 48. Figur 1 zeigt auch die Lage eines Querschnitts I, der die Leitung 12 in der x-z-Ebene schneidet. Der Quer- schnitt I schneidet in dem Endabschnitt 18 die Leiterbahn LBl, im Mittelabschnitt 22 die Leiterbahn LB2 und im Endabschnitt 26 die Leiterbahn LB3.
Figur 2 zeigt den Querschnitt I durch die Leitung 12. Ober- halb der bereits an Hand der Figur 1 erwähnten oberen Metallisierungslage 50 befindet sich eine Isolierlage 49. Zwischen der oberen Metallisierungslage 50 und der unteren Metallisie- rungslage 54 ist eine Isolierlage 52 angeordnet. Unterhalb der unteren Metallisierungslage 54 befindet sich eine Isolierlage 56. Ein Halbleitersubstrat und gegebenenfalls weitere Metallisierungslagen 58 und Isolierlagen sind in Figur 2 durch Punkte angedeutet. Die obere Metallisierungslage 50, die Isolierlage 52, die Metallisierungslage 54, und die Isolierlage 56 haben in dieser Reihenfolge Dicken Dl, D2 , D3 bzw. D4. Die Dicken Dl und D3 sind im Ausführungsbeispiel gleich und betragen beispielsweise 0,5 Mikrometer. Auch die Dicken D2 und D4 der Isolierlage sind im Ausführungsbeispiel gleich und betragen beispielsweise einen Mikrometer.
Bei anderen Ausführungsbeispielen der Leitung 10 werden mehr als drei Leiterbahnen verwendet. Die Anzahl der Überkreu- zungsabschnitte erhöht sich dann entsprechend. Beispielsweise würde es bei vier Leiterbahnen drei Überkreuzungsabschnitte geben. Jedoch gibt es auch Leitungen mit mehr als zehn Leiterbahnen.
Figur 3 zeigt eine Draufsicht auf eine integrierte Schaltungsanordnung 110, die eine integrierte Leitung 112 enthält. Die integrierte Leitung 112 enthält drei Leiterbahnen LBa bis LBc, die in einem Anschlussabschnitt 114 am linken Ende der Leitung 112 bzw. an einem nicht dargestellten Anschlussab- schnitt am anderen Ende der Leitung 112 elektrisch parallel geschaltet sind. Zwischen den Anschlussabschnitten 114 und 116 liegen in der folgenden Reihenfolge ein Endabschnitt 118, ein Überkreuzungsabschnitt 120, ein Mittelabschnitt 122, ein Überkreuzungsabschnitt 124 und ein Endabschnitt 126.
Innerhalb der Endabschnitte 118, 126 und innerhalb des Mittelabschnitts 122 liegen die Leiterbahnen LBa bis LBc in drei Metallisierungslagen 202, 206 und 210 in Normalenrichtung eines Halbleitersubstrats der Schaltungsanordnung 110 über- einander, siehe auch Figur 4. Demzufolge sind in Figur 3 nur die jeweils oberen Leiterbahnen dargestellt, d.h. im Endab- schnitt 118 die Leiterbahn LBa, im Mittelabschnitt 122 die Leiterbahn LBb und im Endabschnitt 126 die Leiterbahn LBc.
Im Überkreuzungsabschnitt 110 gibt es auf der einen Seite der Leitung 112 einen Umgehungsabschnitt 150 der Leiterbahn LBb, der in der Metallisierungslage 206 liegt. Mit Hilfe des Umgehungsabschnitts 150 wird die Leiterbahn LBb an einem Kontaktlochbereich 220 vorbeigeführt, der unten an Hand der Figur 4 näher erläutert wird.
Auf der anderen Seite der Leitung 112 befindet sich ein Umgehungsabschnitt 152 der Leiterbahn LBc. Der Umgehungsabschnitt 152 liegt in der Metallisierungslage 210. Mit Hilfe des Umgehungsabschnitts 152 wird die Leiterbahn LBc an dem Kontakt- lochbereich 220 vorbeigeführt. Außerdem befinden sich im
Überkreuzungsabschnitt 120 Kontaktlochbereiche 222, 224 und 226, die ebenfalls in Figur 4 dargestellt sind.
Der Uberkreuzungsbereich 124 ist genau so strukturiert wie der Uberkreuzungsbereich 120. Im Uberkreuzungsbereich 124 wird die Leiterbahn LBb in einem unten an Hand der Figur 4 näher erläuterten Kontaktlochbereich 230 nach unten geführt. Ein Umgehungsabschnitt 160 der Leiterbahn LBc liegt auf der einen Seite der Leitung 112 im Überkreuzungsabschnitt 124 in der Metallisierungslage 206. Der Umgehungsabschnitt 160 führt die Leiterbahn LBc an dem Kontaktlochbereich 230 vorbei und dann zurück zur Längsachse 134 der Leitung 112. Auf der anderen Seite der Leitung 112 liegt im Überkreuzungsabschnitt 124 ein Umgehungsabschnitt 162 der Leiterbahn LBa. Der Umgehungs- abschnitt 162 liegt in der Metallisierungslage 210 und führt die Leitung LBa am Kontaktlochbereich 230 vorbei.
Der Endabschnitt 118, der Mittelabschnitt 122 bzw. der Endabschnitt 126 hat eine Länge La, Lb bzw. Lc . Die Längen La, Lb und Lc sind gleich und betragen im Ausführungsbeispiel 50 Mikrometer. Die Überkreuzungsabschnitte 120 bzw. 124 sind im Vergleich zur Länge der Endabschnitte 118, 126 bzw. des Mit- telabschnitts 122 kurz, beispielsweise nur zehn Mikrometer. Die Leiterbahnen LBa, LBb und LBc haben Breiten Ba, Bb bzw. Bc, die gleich sind und im Ausführungsbeispiel beispielsweise ein Mikrometer betragen.
Ein Koordinatensystem 172 zeigt eine x-Achse 174, die in Längsrichtung 134 der Leitung 112 liegt. Eine y-Achse 176 liegt im rechten Winkel zur x-Achse 174. Eine z-Achse 180 zeigt in Normalenrichtung der Zeichenebene, bzw. in Normalen- richtung der Hauptfläche eines Halbleitersubstrats der Schaltungsanordnung 110. In Figur 3 ist die Lage eines Querschnitts II eingezeichnet, der in der x-z-Ebene liegt und sämtliche Leiterbahnen LBa bis LBc im Endabschnitt 118, im Mittelabschnitt 122 bzw. im Endabschnitt 126 schneidet.
Figur 4 zeigt den Querschnitt II durch die Leitung 112. In Figur 4 sind von oben zu einem nicht dargestellten Halbleitersubstrat eine Isolierlage 200, die Metalllage 202, eine Isolierlage 204, die Metalllage 206, eine Isolierlage 208, die Metalllage 210, eine Isolierlage 212, eine Metalllage 214 und eine Isolierlage 216 dargestellt. Die Isolierlagen 200, 204, 208, 212 und 216 enthalten beispielsweise als Isoliermaterial Siliziumdioxid. Die Metalllage 202, die Isolierlage 204, die Metalllage 206, die Isolierlage 208, die Metalllage 210, die Isolierlage 212 und die Metalllage 214 haben in dieser Reihenfolge Dicken D5 , D6 , D7, D8, D9, D10 bzw. DU. Die Dicken D5 , D7 , D9 und DU der Metalllagen sind gleich und betragen beispielsweise 0,5 Mikrometer. Die Dicken D6 , D8 und D10 der Isolierlagen sind ebenfalls gleich und betragen bei- spielsweise einen Mikrometer.
In dem Endabschnitt 118, in dem Mittelabschnitt 122 bzw. in dem Endabschnitt 126 hat die Leitung 112 eine Weite Wl, die sich aus der Addition der Dicken D5 bis D9 ergibt, d.h. im Ausführungsbeispiel eine Weite Wl von 3,5 Mikrometer. Im Uberkreuzungsbereich 120 bzw. im Uberkreuzungsbereich 124 hat die Leitung 112 dagegen eine Weite W2 , die sich durch die Addition der Dicken D5 bis DU ergibt, d.h. im Ausführungsbeispiel eine Weite W2 von sechs Mikrometer.
Bei anderen Ausführungsbeispielen liegen die Umgehungsabschnitte 150 bis 162 auf derselben Seite der Leitung 112. Auch lässt sich in den Uberkreuzungsabschnitten 120 bzw. 124 die untere Leiterbahn nach oben führen.
Die Anzahl der Leiterbahnen der an Hand der Figuren 3 und 4 erläuterten Art einer Leitung ist durch die Anzahl der zur Verfügung stehenden Metallisierungslagen begrenzt. Beispielsweise lassen sich vier Leiterbahnen verwenden, wobei dann drei Überkreuzungsabschnitte erforderlich sind. Jedoch gibt es auch integrierte Schaltungsanordnungen mit sechs oder acht Metallisierungslagen, so dass die Anzahl der Leiterbahnen weiter erhöht werden kann.
Zusammenfassend ist estzustellen, dass in den Ausführungsbeispielen zwar ein zusätzlicher Widerstand durch die Kontaktloch- bzw. VIA-Strukturen entsteht. Jedoch wird der Gesamtleitwert selbst für hohe Frequenzen erhöht. Der Gesamtleitwert kann weiter erhöht werden, indem man die Leiterbahn- breite B bzw. die Leiterbahnweite Wl durch Nutzung zusätzlicher Leiterbahnen erhöht. Würde man ausschließlich parallel geführte Leiterbahnen verwenden, so hätte eine Verbreiterung der Leitung ab dem Zeitpunkt keine positive Wirkung mehr, ab dem die Eindringtiefe des Stroms aufgrund des Skineffektes oder des Proximityeffektes kleiner als die halbe Leiterbahnbreite der Leiterbahnen in der Leitung ist. Elektrodynamische Simulationen mit Feldberechnungsprogrammen bestätigen dies. Das bedeutet, dass man selbst für hohe Frequenzen niederohmi- ge Verbindungsleitungen bauen kann bzw. dass deren Leitwert in guter Näherung mit der Gesamtbreite der Leitung skaliert.

Claims

Patentansprüche
1. Integrierte Leiterbahnanordnung (12, 112),
mit mindestens drei elektrisch parallel geschaltete Leiterbahnen (LBl bis LB3) enthält,
mit einem zwischen den Leiterbahnen (LBl bis LB3) angeordneten elektrischen Isoliermaterial (52) ,
und mit mindestens zwei an verschiedenen Stellen der Längsachse (34) der Leiterbahnanordnung (12) angeordneten Uberkreuzungsabschnitten (20, 24), an denen sich Leiterbahnen (LBl bis LB3) der Leiterbahnanordnung (12) überkreuzen.
2. Leiterbahnanordnung (12, 112) nach Anspruch 1, da durch gekennz e i chnet , dass die Leiterbahnen (LBl bis LB2) außerhalb der Überkreuzungsabschnitte (20, 24) quer zur Längsrichtung (34) der Leiterbahnanordnung (12) in einer Ebene aufgereiht sind.
3. Leiterbahnanordnung (12, 112) nach Anspruch 1 oder 2, dadurch gekennze ichnet , dass die Leiterbahnen (LBl bis LB3) zwischen benachbarten Uberkreuzungsabschnitten (20, 24) in einer Metallisierungslage (50) angeordnet sind.
4. Leiterbahnanordnung (12, 112) nach Anspruch 3, da - durch gekenn z e ichnet , dass an einem Überkreuzungsabschnitt (20) eine Leiterbahn (LBl) quer zu den anderen Leiterbahnen (LB2, LB3) angeordnet ist,
und/oder dass die quer angeordnete Leiterbahn (LBl) und/oder die anderen Leiterbahnen (LB2, LB3) in einer anderen Metallisierungslage (54) angeordnet sind.
5. Leiterbahnanordnung (12, 112) nach Anspruch 4, da - durch gekenn z e ichnet , dass die anderen Leiter- bahnen (LB2, LB3) an einem Überkreuzungsabschnitt (20) in einer anderen Richtung angeordnet sind als außerhalb des Überkreuzungsabschnitts (20) .
6. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, dadurch gekennz e i chnet , dass die Leiterbahnen (LBa bis LBc) außerhalb der Überkreuzungsabschnitte (120, 124) in verschiedenen Metallisierungslagen (202, 206, 210) angeordnet sind.
7. Leiterbahnanordnung (12, 112) nach Anspruch 6, da durch gekennz e i chnet , dass an einem Überkreuzungsabschnitt (120) eine Leiterbahn (LBa) in einem Kontaktloch (220) quer zu den anderen Leiterbahnen (LBb, LBc) ange- ordnet ist, und dass das Kontaktloch (220) vorzugsweise bis zu einer weiteren Metallisierungslage (214) führt.
8. Leiterbahnanordnung (12, 112) nach Anspruch 7, da durch gekennz e i chnet , dass die Leiterbahnen (LBa bis LBc) in einem Überkreuzungsabschnitt (120) jeweils aus einer Metallisierungslage in eine jeweils benachbarte Metallisierungslage geführt werden.
9. Leiterbahnanordnung (12, 112) nach einem der vorhergehen- den Ansprüche, dadurch gekennz e i chne t , dass die Leiterbahnanordnung (12) nur zwei Überkreuzungsabschnitte (20, 224) enthält, die vorzugsweise bei einem Drittel und zwei Dritteln der Länge der Leiterbahnanordnung (12) liegen.
10. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, dadurch gekennz e i chnet , dass die Überkreuzungsabschnitte (20, 24) gleich strukturiert sind,
und/oder dass die außerhalb der Uberkreuzungsabschnitte (20, 24) liegenden Abschnitte (18, 22, 26) der Leiterbahnanordnung (12) gleich strukturiert sind.
11. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, dadurch gekennz e i chnet , dass jede Leiterbahn (LBl bis LB3) die gleiche Länge zwischen anderen Leiterbahnen (LBl bis LB3) angeordnet ist,
und/oder dass jede Leiterbahn (LBl bis LB3) die gleiche Länge am Rand der Leiterbahnanordnung (12) angeordnet ist.
12. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, dadurch gekennz e i chnet , dass die Leiterbahnen (LBl bis LB3) so angeordnet sind, dass durch jede Leiterbahn (LBl bis LB3) der gleiche Strom fließt.
13. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, dadurch gekennz e i chnet , dass sie zum Leiten eines Stroms mit einer Frequenz größer ein Gigahertz oder größer 50 Gigahertz oder größer 500 Gigahertz verwendet wird.
14. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, da du r c h g e k e nn z e i c hne t , dass die größte seitliche Abmessung (Bl bis B3) einer Leiterbahn kleiner als zehn Mikrometer oder kleiner als fünf Mikrometer ist,
und/oder die Länge der Leiterbahnanordnung (129) kleiner als zehn Millimeter oder kleine als ein Millimeter ist.
15. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, dadurch gekennze i chnet , dass die Leiterbahnanordnung Bestandteil einer integrierten Schaltungsanordnung (10, 110) ist, die eine Vielzahl elektronischer Bauelemente in einem Halbleitersubstrat enthält .
16. Leiterbahnanordnung (12, 112) nach einem der vorhergehenden Ansprüche, dadurch gekennz e i chnet , dass die Leiterbahnanordnung (12) als Spule verwendet wird, die eine für das Funktionieren einer Schaltungsanordnung benötigte Induktivität hat,
und/oder dass die Leiterbahnanordnung (12) als Signalführung zu einer Antenne eines Sendeteils oder als Signalführung von einer Antenne eines Empfangsteils verwendet wird.
EP03749895A 2002-05-08 2003-03-19 Integrierte leiterbahnanordnung Withdrawn EP1520297A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10220653A DE10220653A1 (de) 2002-05-08 2002-05-08 Integrierte Leiterbahnanordnung
DE10220653 2002-05-08
PCT/EP2003/050070 WO2003096419A2 (de) 2002-05-08 2003-03-19 Integrierte leiterbahnanordnung

Publications (1)

Publication Number Publication Date
EP1520297A2 true EP1520297A2 (de) 2005-04-06

Family

ID=29285226

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03749895A Withdrawn EP1520297A2 (de) 2002-05-08 2003-03-19 Integrierte leiterbahnanordnung

Country Status (5)

Country Link
US (1) US7550854B2 (de)
EP (1) EP1520297A2 (de)
CN (1) CN100420016C (de)
DE (1) DE10220653A1 (de)
WO (1) WO2003096419A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
DE102007040871A1 (de) * 2007-08-29 2009-03-12 Osram Gesellschaft mit beschränkter Haftung Verbindungselement
US9305992B2 (en) * 2011-06-16 2016-04-05 Altera Corporation Integrated circuit inductors with intertwined conductors
DE102021112455A1 (de) 2021-05-12 2022-11-17 Technische Universität Dresden, Körperschaft des öffentlichen Rechts Spulenanordnungen und Verfahren zum Herstellen einer Spulenanordnung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559360A (en) * 1994-12-19 1996-09-24 Lucent Technologies Inc. Inductor for high frequency circuits
DE69737411T2 (de) * 1997-02-28 2007-10-31 Telefonaktiebolaget Lm Ericsson (Publ) Verbesserter q-Induktor mit mehreren Metallisierungsschichten
FI971180A (fi) * 1997-03-20 1998-12-23 Micronas Oy Stripe-line-kela
US6049308A (en) * 1997-03-27 2000-04-11 Sandia Corporation Integrated resonant tunneling diode based antenna
EP0872858A3 (de) * 1997-04-17 1999-02-24 Alcatel Mehrfachparallelleiter für Wicklungen elektrischer Geräte und Maschinen
DE19727758A1 (de) * 1997-04-17 1998-10-22 Alsthom Cge Alcatel Mehrfachparallelleiter für Wicklungen elektrischer Geräte und Maschinen
DK1012855T3 (da) * 1997-06-20 2001-08-13 Ixos Ltd Elektrisk kabel og fremgangsmåde til fremstilling af dette
US6569757B1 (en) * 1999-10-28 2003-05-27 Philips Electronics North America Corporation Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
DE10132847A1 (de) * 2001-07-06 2003-01-30 Fraunhofer Ges Forschung Leiter und Spule mit verringerten Wirbelstromverlusten
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO03096419A3 *

Also Published As

Publication number Publication date
WO2003096419A3 (de) 2004-07-22
US20060202338A1 (en) 2006-09-14
DE10220653A1 (de) 2003-11-27
CN1698201A (zh) 2005-11-16
US7550854B2 (en) 2009-06-23
WO2003096419A2 (de) 2003-11-20
CN100420016C (zh) 2008-09-17

Similar Documents

Publication Publication Date Title
DE69734279T2 (de) Zweidimensionale offenzellige referenzebene mit gesteuertem impedanzverhalten
DE102005047104B3 (de) Halbleiterbauelement mit miteinander verschalteten Zellstreifen
DE102016216702B4 (de) Verstärker
WO2009138168A1 (de) Leiterplatte für elektrischen verbinder und elektrischer verbinder
DE4115909C1 (de)
DE69932899T2 (de) Übertragungsleitung und Übertragungsleitungsresonator
DE10046910A1 (de) Halbleitervorrichtung
DE10217565A1 (de) Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
EP1497861A1 (de) Halbleiterbauelement mit integrierter kapazitätsstruktur und verfahren zu dessenherstellung
DE19511300A1 (de) Antennenstruktur
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE102005062967A1 (de) Hochfrequenzleiter für Verpackungen integrierter Schaltungen
DE102014113465A1 (de) Elektronisches Bauteil
DE3416107A1 (de) Busleitungsanordnung mit hoher kapazitaet in schichtbauweise
DE102005037392A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE19908428C2 (de) Halbleiterspeicheranordnung mit Bitleitungs-Twist
EP1520297A2 (de) Integrierte leiterbahnanordnung
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE112018006889T5 (de) Spulenanordnung und drahtloses Energieübertragungssystem, das eine Spulenanordnung umfasst
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102014107271B4 (de) Halbleitermodul
EP1398834A2 (de) Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
EP1030367B1 (de) Integrierte Halbleiterschaltung mit stabilisierten Leiterbahnen
DE2611871A1 (de) Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung
DE2627297C2 (de) Mehrschichtige, gedruckte Schaltungsplatte

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20041105

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR IT

RIN1 Information on inventor provided before grant (corrected)

Inventor name: STRASSER, RUDOLF

17Q First examination report despatched

Effective date: 20070530

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 23/522 19900101AFI20181017BHEP

Ipc: H01L 29/24 19740701ALN20181017BHEP

Ipc: H01L 23/528 19900101ALI20181017BHEP

Ipc: H01L 23/66 19900101ALI20181017BHEP

INTG Intention to grant announced

Effective date: 20181108

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 23/528 20060101ALI20181017BHEP

Ipc: H01L 23/522 20060101AFI20181017BHEP

Ipc: H01L 23/66 20060101ALI20181017BHEP

Ipc: H01L 29/24 20060101ALN20181017BHEP

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190319