DE102005037392A1 - Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine - Google Patents

Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine Download PDF

Info

Publication number
DE102005037392A1
DE102005037392A1 DE102005037392A DE102005037392A DE102005037392A1 DE 102005037392 A1 DE102005037392 A1 DE 102005037392A1 DE 102005037392 A DE102005037392 A DE 102005037392A DE 102005037392 A DE102005037392 A DE 102005037392A DE 102005037392 A1 DE102005037392 A1 DE 102005037392A1
Authority
DE
Germany
Prior art keywords
power supply
supply lines
dielectric layer
circuit board
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005037392A
Other languages
English (en)
Inventor
Maksim Kuzmenka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102005037392A1 publication Critical patent/DE102005037392A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes

Abstract

Eine Schaltungsplatine weist eine dielektrische Schicht (102), ein Netz von ersten Leistungsversorgungsleitungen (132a, 134a) zum Bereitstellen einer ersten Referenzspannungsebene und ein Netz von zweiten Leistungsversorgungsleitungen (132b, 134b) zum Bereitstellen einer zweiten Referenzspannungsebene auf. Die Netze der ersten und der zweiten Leistungsversorgungsleitungen (132a, 132b, 134a, 134b) sind angeordnet, derart, dass die ersten Leistungsversorgungsleitungen (132a, 134a) und die zweiten Leistungsversorgungsleitungen (132b, 134b) in die Richtung einer ersten Oberfläche der dielektrischen Schicht (102) abwechselnd angeordnet sind.

Description

  • Die vorliegende Erfindung bezieht sich auf Schaltungsplatinen und Verfahren zum Herstellen einer Schaltungsplatine und insbesondere auf Schaltungsplatinen, die eine Mehrzahl von Referenzspannungsebenen aufweisen.
  • Gedruckte Schaltungsplatinen weisen gewöhnlich eine Mehrzahl von Signalschichten und Referenzspannungsschichten auf. Modernste gedruckte Schaltungsplatinen und besonders Schaltungsplatinen, die mit Hochfrequenzsignalen wirksam sind, enthalten eine oder mehrere Versorgungs- oder Referenzebenen, wie Versorgungsspannungsebenen bzw. VDD-Ebenen, Masseebenen bzw. GND-Ebenen oder Referenzspannungsebenen bzw. Vref-Ebenen. Die Referenzebenen sind typischerweise Kupferebenen. Die meisten Signalleiterbahnen an gedruckten Schaltungsplatinen sind zu einer der Referenzebenen referenziert. Dies ermöglicht eine bessere gesteuerte Impedanz der Signalleiterbahnen und eine geringere gegenseitige Kopplung zwischen benachbarten Signalleiterbahnen. Ein Rückstrom von Hochfrequenzsignalen breitet sich gewöhnlich an der Referenzebene in der Region direkt unter der Signalleiterbahn aus.
  • Bei DIMM-Speichermodulen (DIMM = Dual In Line Memory Module = Doppelreihenspeichermodul) oder bei Hauptplatinen beispielsweise gibt es normalerweise einige Signalgruppen, die zu einer speziellen Referenzebene referenziert sind. Zum Beispiel sind Datenbus- und Taktsignalleitungen zu der GND-Ebene entlang dem ganzen Weg einer Speichersteuerung zu dem Speicher-DRAM-Chip des Speichermoduls referenziert. Im Gegensatz dazu sind Befehlsadressbusleitungen zu der VDD-Ebene referenziert.
  • 4 zeigt eine Querschnittsansicht einer herkömmlichen Vierschicht-Schaltungsplatine. Die Schaltungsplatine weist eine erst, eine zweite und eine dritte dielektrische Schicht 402, 404, 406 auf. Eine erste Oberfläche der dielektrischen Schicht 402, in 4 die obere Oberfläche, bildet eine Signalschicht mit einer ersten Signalleiterbahn 412. Eine erst Oberfläche der zweiten dielektrischen Schicht 404, (in 4 die untere Oberfläche) bildet eine weitere Signalschicht, die eine zweite Signalleiterbahn 414 aufweist. Die Signalleiterbahnen 412, 414 sind Streifenleitungen oder Mikrostreifenleitungen, die zu den Versorgungsebene 424, 426 referenziert sind. Eine erste Versorgungsebene 424 ist zwischen der ersten dielektrischen Schicht 402 und der dritten dielektrischen Schicht 406 angeordnet. Die zweite Versorgungsebene 426 ist zwischen der zweiten dielektrischen Schicht 404 und der dritten dielektrischen Schicht 406 angeordnet. Hier bildet die erste Versorgungsebene 424 eine GND-Ebene und die zweite Versorgungsebene 426 bildet eine VDD-Ebene. Die Schaltungsplatine weist eine Durchkontaktierung 442 auf, die die erste Signalleiterbahn 412 mit der zweiten Signalleiterbahn 414 verbindet.
  • Die Signalleiterbahn 412 ist neben und parallel zu der ersten Versorgungsebene 424 geführt. Deshalb kehrt ein Rückstrom eines Signals, das sich an der ersten Signalleiterbahn 412 ausbreitet, an der ersten Versorgungsebene 424 zurück. Die zweite Signalleiterbahn 414 ist gegenüber der zweiten Versorgungsebene 426 geführt. Deshalb kehrt ein Rückstrom eines Signals, das sich an der zweiten Signalleiterbahn 414 ausbreitet, an der zweiten Versorgungsebene 426 zurück. Dies ist ein Nachteil für ein Signal, das sich von der ersten Signalleiterbahn 412 durch die Durchkontaktierung 442 zu der zweiten Signalleiterbahn 414 ausbreitet, weil die erste Signalleiterbahn 412 zu einer unterschiedlichen Versorgungsebene als die zweite Signalleiterbahn 414 referenziert ist. Hier springt eine Signalleiterbahn 412, 414 von der Signalschicht auf der oberen Oberfläche der ersten dielektrischen Schicht 402 durch die Durchkontaktie rung 442 zu der zweiten Signalschicht auf der unteren Oberfläche der zweiten dielektrischen Schicht 404. Dies resultiert in einer Änderung der Referenzebene von der Masseebene 424 zu der VDD-Ebene 426. Somit ist der Stromrückweg für ein Signal, das sich an den kombinierten Leiterbahnen 412, 414 ausbreitet, unterbrochen. Eine derartige Unterbrechung bei dem Stromrückweg resultiert in Signalreflexionen aufgrund einer nichtmonotonen bzw. nichteinförmigen Impedanz der Leiterbahn und eines Leiterbahn-zu-Leiterbahn-Übersprechens in einer Region, wo Stromrückwege unterschiedlicher Leiterbahnen den gleichen Bereich der Kupferebene gemeinschaftlich verwenden. Eine derartige Wirkung ist an Leiterbahnen ohne Durchkontaktierungen nicht so groß, weil der Hochfrequenzrückstrom sich direkt hinter der Leiterbahn ausbreitet, aber in einer Region stattfindet, wo Durchkontaktierungen positioniert sind. Der Nachteil von Signalreflexionen ist eine schlechte Signalqualität, die die maximale Frequenz eines Signals begrenzt. Ein Leiterbahn-zu-Leiterbahn-Übersprechen der Durchkontaktierungsregion macht eine Begrenzung der Durchkontaktierung-zu-Durchkontaktierung-Beabstandung notwendig und schränkt die Anzahl von Durchkontaktierungen pro Leiterbahn ein, was ein Platinenlayout schwieriger oder sogar unmöglich macht.
  • Die Anzahl von Signalschichten oder Führungsschichten bzw. Leitschichten ist begrenzt. Normalerweise gibt es nur zwei Führungsschichten pro Referenzebene. Deshalb ist es schwierig, ein Signalführen bzw. Signalleiten durchzuführen, das ein Referenzieren der Signalleiterbahnen zu lediglich der erforderlichen Referenzebene einhält, ohne zu einer anderen Referenzebene zu wechseln. Um ein Referenzieren zu der erforderlichen Ebene einzuhalten, ist eine große Anzahl von Schichten notwendig, was die Dicke der gedruckten Schaltungsplatine unannehmbar groß macht.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Schaltungsplatine mit verbesserten Referenzspannungen und ein Verfahren zum Herstellen einer derartigen Schaltungsplatine zu schaffen.
  • Diese Aufgabe wird durch eine Schaltungsplatine gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 12 gelöst.
  • Gemäß einem ersten Aspekt sieht die vorliegende Erfindung eine Schaltungsplatine vor, die folgende Merkmale aufweist: eine dielektrische Schicht; ein Netz von ersten Leistungsversorgungsleitungen zum Bereitstellen einer ersten Referenzspannungsebene; und ein Netz von zweiten Leistungsversorgungsleitungen zum Bereitstellen einer zweiten Referenzspannungsebene; wobei die Netze der ersten und der zweiten Leistungsversorgungsleitungen angeordnet sind, derart, dass die ersten Leistungsversorgungsleitungen und die zweiten Leistungsversorgungsleitungen in die Richtung einer ersten Oberfläche der dielektrischen Schicht abwechselnd angeordnet sind.
  • Gemäß einem zweiten Aspekt sieht die vorliegende Erfindung ein Verfahren zum Herstellen einer Schaltungsplatine vor, das folgende Schritte aufweist: Bereitstellen einer dielektrischen Schicht; Bereitstellen eines Netzes von ersten Leistungsversorgungsleitungen zum Bereitstellen einer ersten Referenzspannungsebene und Bereitstellen eines Netzes von zweiten Leistungsversorgungsleitungen zum Bereitstellen einer zweiten Referenzspannungsebene; und Anordnen der Netze der ersten und der zweiten Leistungsversorgungsleitungen, derart, dass die ersten Leistungsversorgungsleitungen und die zweiten Leistungsversorgungsleitungen in die Richtung einer ersten Oberfläche der dielektrischen Schicht abwechselnd angeordnet sind.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass eine leitende Ebene, die beispielsweise eine VDD-Referenz und eine GND-Referenz in einer Schicht kombiniert, ein Führen bzw. Leiten einer Signalleiterbahn an unterschiedlichen Signalschichten ohne das Problem eines unter brochenen Signalstromrückwegs ermöglicht. Die vorgeschlagene Art einer Versorgungsreferenzebene ermöglicht einen ununterbrochenen Stromrückweg für Übertragungsleitungen von gedruckten Streifen- und Mikrostreifenschaltungsplatinen, die an unterschiedlichen Signalschichten der gedruckten Schaltungsplatine geführt sind. Der ununterbrochene Stromrückweg wird erreicht, ohne die Dicke der Schaltungsplatine zu erhöhen, da keine zusätzlichen Signalebenen oder Referenzspannungsebenen notwendig sind. Außerdem wird die Dicke einer Schaltungsplatine aufgrund der kombinierten Referenzspannungsebene reduziert, die zwei getrennte Referenzschichten kombiniert. Somit liefert die vorgeschlagene Art einer Versorgungs-/Referenzebene den Vorteil einer geringen Platinendicke. Ein weiterer Vorteil ist eine viel höhere kapazitive Kopplung zwischen VDD und GND, was auf die sehr enge Beabstandung zwischen den VDD-Versorgungsleitungen und den GND-Versorgungsleitungen der kombinierten Referenzschicht zurückzuführen ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine kombinierte Referenzebene durch gewebte Kupferdrähte realisiert, wobei jeder zweite Draht in einer horizontalen und einer vertikalen Abmessung ein GND-Draht ist und die anderen gewebten Drähte VDD-Drähte sind. Drähte, die zu der gleichen Versorgungsspannung gehören, sind verbunden, während Drähte, die zu unterschiedlichen Versorgungsspannungen gehören, voneinander getrennt bzw. isoliert sind.
  • Ein derartiges gewebtes Netz von Drähten, die zu unterschiedlichen Referenzspannungen gehören, ermöglicht, dass Signale in irgendeine Richtung im Wesentlichen parallel zu der kombinierten Referenzschicht geführt werden.
  • Gemäß einem weiteren Aspekt sind die Drähte unterschiedlicher Referenzspannungen durch eine Beschichtung aus Lack getrennt. Dies weist den Vorteil auf, dass keine Trennschicht bzw. Isolierschicht zwischen Drähten unterschiedlicher Versorgungsspannungen notwendig ist. Ferner können Lacke mit unterschiedlichen Schmelztemperaturen verwendet werden. Dies ermöglicht ein Vorsehen einer elektrischen Verbindung zwischen Drähten, die zu der gleichen Versorgungsspannung gehören, z. B. durch ein Erwärmen der Drähte auf die Temperatur, bei der der erste Lack schmilzt, und danach ein chemisches Fixieren des ersten Lacks und ein Erwärmen der Drähte, die zu der zweiten Referenzspannung gehören auf die Temperatur, bei der der zweite Lack schmilzt.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Querschnittsansicht einer Schaltungsplatine gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine Draufsicht einer Schaltungsplatine gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine Querschnittsansicht einer Schaltungsplatine mit einer Durchkontaktierung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
  • 4 eine Querschnittsansicht einer Schaltungsplatine gemäß dem Stand der Technik.
  • In der folgenden Beschreibung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden gleiche oder ähnliche Bezugszeichen für ähnliche Elemente verwendet, die in unterschiedlichen Figuren gezeigt sind, wobei eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • 1 zeigt eine Seitenansicht eines Abschnitts einer Schaltungsplatine mit einer gewebten Ebene gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Schaltungsplatine weist eine erste dielektrische Schicht 102 und eine zweite dielektrische Schicht 104 auf. An einer ersten Oberfläche der ersten dielektrischen Schicht 102, in 1 die obere Oberfläche, ist eine Signalleiterbahn 112 angeordnet. An einer ersten Oberfläche der zweiten dielektrischen Schicht 104, in 1 die untere Oberfläche, ist eine zweite Signalleiterbahn 114 angeordnet. Die obere Oberfläche der ersten dielektrischen Schicht 102 und die untere Oberfläche der zweiten dielektrischen Schicht 104 bilden Signalschichten der Schaltungsplatine. Die Signalleiterbahnen 112, 114 können als Streifenleitungen oder Mikrostreifenleitungen realisiert sein.
  • Eine gewebte GND/VDD-Ebene 122 ist zwischen den zweiten Oberflächen der dielektrischen Schichten 102, 104 angeordnet. Die zweiten Oberflächen befinden sich gegenüber ersten Oberflächen der dielektrischen Schichten 102, 104. Die gewebte Ebene 122 bildet eine kombinierte Referenzspannungsebene, wobei eine erste Referenzebene für die erste Signalleiterbahn 112 die an der oberen Oberfläche der ersten dielektrischen Schicht 102 angeordnet ist, und eine zweite Referenzspannungsebene für die zweiten Signaleiterbahnen 114, die an der unteren Oberfläche der dielektrischen Schicht 104 angeordnet ist, vorgesehen sind. Ein Signalrückstrom für beide Leiterbahnen 112 und 114 breitet sich durch die gewebte Ebene 122 aus, als wäre dieselbe eine durchgehende bzw. solide leitfähige Ebene. Ein Gitter von GND- und VDD-Drähten wirkt für den Wechselsignal-Rückstrom wie eine leitende Ebene, wobei gleiche Abschnitte von Strom zwischen Drähten aufgeteilt werden, die gleichsignalmäßig zu unterschiedlichen Netzen – GND und VDD – gehören. Bei dem in 1 gezeigten Ausführungsbeispiel sind die Drähte 132a, 132b, 134a, 143b in einer verwebten Konfiguration angeordnet.
  • Bei diesem Ausführungsbeispiel sind die obere Oberfläche und die untere Oberfläche der dielektrischen Schichten 102, 104 horizontal angeordnet. Die kombinierte Referenzebene 122 ist in der gleichen horizontalen Ausrichtung wie die obere und die untere Oberfläche der dielektrischen Schichten 102, 104 angeordnet. Benachbarte Drähte 132a, 132b der gewebten Ebene 122 gehören zu unterschiedlichen Referenzspannungen. Somit ist ein Massedraht 132a zwischen zwei VDD-Drähten 132b angeordnet. Die Drähte 132a, b sind in eine erste Hauptausrichtung parallel zu der oberen Oberfläche und der unteren Oberfläche der dielektrischen Schicht 102, 104 ausgerichtet. Die Drähte 134a, 134b sind in eine zweite Hauptrichtung angeordnet, die orthogonal zu der ersten Hauptrichtung ist und parallel zu der oberen Oberfläche und der unteren Oberfläche der ersten und der zweiten dielektrischen Schicht 102, 104 ist.
  • Aufgrund der verwobenen Struktur der kombinierten Referenzebene 122 ist ein mittlerer Abstand zwischen der Oberfläche der ersten dielektrischen Schicht 102 und den GND-Drähten 132a, 134a und den VDD-Drähten 132b, 134b gleich. Deshalb könnten die GND-Drähte 132a, 134a, die eine GND-Referenzebene bilden, sowie die VDD-Drähte 132b, 134b, die eine VDD-Referenzebene bilden, eine Referenzspannungsebene für die erste Signalleiterbahn 112 bilden. Abhängig von der Art von Signalen, die sich an der ersten Signalleiterbahn 112 ausbreiten, könnte deshalb ein Signalrückstrom an der VDD-Referenzebene oder der GND-Referenzebene fließen.
  • 2 zeigt eine Draufsicht eines Abschnitts der gewobenen Ebene, wie es in 1 beschreiben ist. Aus Klarheitsgründen sind keine dielektrischen Schichten in 2 gezeigt. Ein Teil der ersten Signalleiterbahn 112 ist gezeigt. Wie aus 2 zu sehen ist, sind die GND-Leitungen 132a abwechselnd mit den VDD-Leitungen 132b angeordnet. Das gleiche gilt für die im rechten Winkel angeordneten GND- und VDD-Leitungen 134a, 134b. Die GND-Leitungen 134a sind abwechselnd zwischen den VDD-Leitungen 134b angeordnet. Die GND-Leitungen 132a, 134a bilden ein Netz von GND-Leitungen. Entsprechend den GND-Leitungen 132a, 134a bilden die VDD- Leitungen 132b, 134b ein Netz von VDD-Leitungen. Bei jeder Kreuzungsstelle 136a, 136b müssen Drähte, die zu einer Schaltung oder einem Netz gehören, verbunden sein. Netze, die zu unterschiedlichen Schaltungen gehören, müssen voneinander getrennt bzw. isoliert sein. In 2 sind Kreuzungspunkte bzw. Koppelpunkte 136a, 136b der gleichen Leitungen durch einen Kreis markiert. Aus Klarheitsgründen sind lediglich drei Kreuzungspunkte 136a, 136b jedes Netzes durch die Bezugszeichen 136a, 136b angegeben. Die Kreuzungspunkte 136a sind Kreuzungspunkte von GND-Leitungen 132a, 134a und die Kreuzungspunkte 136b sind Kreuzungspunkte der VDD-Leitungen 132b, 134b. Eine elektrische Verbindung ist bei den Kreuzungspunkten 136a, 136b von Leitungen des gleichen Netzes vorgesehen. Bei Kreuzungspunkten 138 unterschiedlicher Leitungen sind die unterschiedlichen Leitungen elektrisch voneinander getrennt.
  • Die benachbarten Leitungen 132a, 132b, 134a, 134b bilden Ebenenzellen 139. Somit ist eine Ebenenzelle 139 ein Bereich, in dem keine Referenzspannung vorgesehen ist. Deshalb sind die Leitungen 132a, 132b, 134a, 134b vorzugsweise angeordnet, derart, dass die Größe jeder Ebenenzelle 139 kleiner als eine Breite der ersten Signalleiterbahn 112 ist. Bei diesem Ausführungsbeispiel beträgt die Breite der Signalleiterbahnen 112 näherungsweise dreieinhalb Mal die Breite einer Ebenenzelle 139.
  • Die Verbindungen von Leitungen die zu dem gleichen Netz gehören, sowie die Trennungen bzw. Isolierungen zwischen Leitungen, die zu unterschiedlichen Netzen gehören, können durch ein Verwenden unterschiedlicher Arten von Lack für die Trennung von GND-Drähten und VDD-Drähten realisiert werden. Gemäß einem Ausführungsbeispiel weisen die unterschiedlichen Arten von Lack unterschiedliche Schmelztemperaturen auf.
  • Bei einem ersten Schritt wird das Ebenenmaterial, d. h. die GND- und VDD-Drähte, gewoben. Die Drähte sind voneinander durch den Lack, der den Draht umgibt, getrennt.
  • Bei einem zweiten Schritt unterliegt das gewobene Material einer hohen Temperatur, die über der Schmelztemperatur des ersten Lacks, aber unter der Schmelztemperatur des zweiten Lacks liegt. Folglich schmilzt der erste Lack an der Grenze beispielsweise der GND-Drähte und die GND-Drähte berühren einander.
  • Bei einem dritten Schritt wird der Lack an den GND-Drähten fixiert. Der Lack kann chemisch fixiert werden, indem derselbe polymerisiert wird.
  • Bei einem vierten Schritt wird das gewobene Material einer hohen Temperatur ausgesetzt, die über der Schmelztemperatur des zweiten Lacks liegt, und folglich schmilzt ein Lack an der Grenze der GND-Drähte und die VDD-Drähte berühren einander. Aufgrund des Fixierens des Lacks der GND-Drähte schmilzt der fixierte Lack der GND-Drähte nicht wieder, während der Lack der VDD-Drähte geschmolzen wird, weil die Schmelztemperatur des fixierten Lacks höher als die Schmelztemperatur des Lacks der VDD-Drähte ist.
  • Beide Leistungsversorgungsnetze müssen mit einem entsprechenden Leistungsversorgungspotenzial verbunden werden. Ein getrennter elektrischer Zugriff auf das GND-Netz oder das VDD-Netz kann durch einen Schritt eines selektiven chemischen Ätzens vorgenommen werden.
  • 3 zeigt eine Querschnittsansicht eines Abschnitts einer Schaltungsplatine mit einer gemischten GND/VDD-Ebene gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Schaltungsplatine weist eine erste dielektrische Schicht 102 und eine zweite dielektrische Schicht 104 auf.
  • An der oberen Oberfläche der ersten dielektrischen Schicht 102 ist eine erste Signalleiterbahn 112 angeordnet und an der unteren Oberfläche der zweiten dielektrischen Schicht 104 ist eine zweite Signalleiterbahn 114 angeordnet. Zwischen den dielektrischen Schichten 102, 104 ist eine gemischte GND/VDD-Ebene 122 angeordnet. Die kombinierte Referenzebene 122 stellt eine Referenzspannungsebene für die Massespannung GND sowie für die Versorgungsspannung VDD bereit.
  • An der oberen Oberfläche der ersten dielektrischen Schicht 102, die eine Signalschicht bildet, ist eine dritte Signalleiterbahn 316 neben der ersten Signalleiterbahn 112 angeordnet. An der unteren Oberfläche der zweiten dielektrischen Schicht 104, die eine zweite Signalschicht bildet, ist eine vierte Signalleiterbahn 318 neben der zweiten Signalleiterbahn 114 gezeigt. Die erste Signalleiterbahn 112 ist mit der zweiten Signalleiterbahn 114 über eine Durchkontaktierung 342 verbunden, die zwei Ebenen, die jeweils eine elektrische Verbindung mit einer der Signalleiterbahnen 112, 114 herstellen, und ein plattiertes gebohrtes Loch aufweist, das die zwei Ebenen durch die die elektrischen Schichten 102, 104 elektrisch verbindet. Die kombinierte Referenzschicht 142 ist elektrisch von der Durchkontaktierung 342 getrennt. Zu diesem Zweck kann die kombinierte Referenzschicht eine Öffnung 344 aufweisen, durch die die Durchkontaktierung 342 verläuft.
  • Bei diesem Ausführungsbeispiel sind die erste Signalleiterbahn 112 und die zweite Signalleiterbahn 114 ein Teil eines Speicherdatenbus, der zu der Massespannung referenziert. Dies bedeutet, dass ein Rückstrom eines Datensignals, das sich an der ersten Signalleiterbahn 112 und der zweiten Signalleiterbahn 114 ausbreitet, an einer Massereferenzebene fließt. Die Massereferenzebene ist ein Teil der kombinierten Referenzebene 122. Deshalb gibt es keine Unterbrechung bei dem Rückstromweg aufgrund der Änderung der ersten Signalleiterbahn 112 an der ersten Signalschicht zu der zweiten Signalleiterbahn 114 an der zweiten Signalschicht. Ein Rückstrom eines Signals, das sich an den Signalleiterbahnen 112, 114 ausbreitet, kann kontinuierlich durch die entsprechenden Versorgungsleitungen der kombinierten Referenzebene 122 fließen, obwohl die Signalleiterbahnen 112, 114 zu unterschiedlichen Signalschichten gehören.
  • Die dritte Signalleiterbahn 316 ist ein Teil eines Speicheradressbus. Deshalb ist ein Signal, das sich an einer dritten Signalleiterbahn 316 ausbreitet, zu der VDD-Spannung referenziert. Dennoch kann die dritte Signalleiterbahn 316 aufgrund der kombinierten Referenzschicht 122, die eine Referenzebene für die Massespannung und die VDD-Spannung bereitstellt, an der gleichen Signalschicht wie die Signalleiterbahn 112 geführt sein, die zu einer Massespannung referenziert ist.
  • Die vierte Signalleiterbahn 318 kann ein Teil eines Taktsignalwegs sein, wobei das Taktsignal zu der Massespannung referenziert ist, die wiederum durch die kombinierte Referenzebene 122 bereitgestellt ist.
  • 3 zeigt, dass eine Mehrzahl von Signalleiterbahnen für Signale, die zu unterschiedlichen Referenzspannungen referenziert sind, aufgrund einer kombinierten Referenzspannungsebene 122, die Referenzspannungen für die unterschiedlichen Signale liefert, an der gleichen Signalschicht geführt sein kann. Außerdem sind Signalverbindungen zwischen unterschiedlichen Signalschichten ohne eine Unterbrechung bei dem Rückstromweg möglich.
  • Gemäß einem weiteren Ausführungsbeispiel sind die unterschiedlichen Referenzebenen jeweils durch ein Netz von Versorgungsleitungen gebildet. Die unterschiedlichen Netze können aufeinander angeordnet sein, derart, dass Versorgungsleitungen unterschiedlicher Netze gegeneinander verschoben sind. Die unterschiedlichen Netze können voneinan der durch eine Lackbeschichtung oder eine dünne dielelektrische Schicht getrennt sein.
  • Obwohl die oben beschriebenen Ausführungsbeispiele durch Bezugnahme auf GND-Schichten und VDD-Schichten beschrieben wurden, ist klar, dass die Referenzspannungen nicht auf diese speziellen Spannungen begrenzt sind, sondern irgendeine Art einer Versorgungsspannung oder einer Referenzspannung sein können. Außerdem ist die vorliegende Erfindung nicht auf eine kombinierte Referenzebene begrenzt, die Referenzebenen für lediglich zwei Referenzspannungen bereitstellt. Durch ein Verwenden einer Mehrzahl von Versorgungsleitungen für unterschiedliche Spannungen kann eine kombinierte Referenzebene vorgesehen werden, die Referenzspannungen für eine Mehrzahl unterschiedlicher Spannungen liefert. Die Netzstrukturen sind nicht auf die in dem Ausführungsbeispiel gezeigten Strukturen begrenzt, sondern können irgendeine Art einer unterschiedlichen Netzstruktur aufweisen und unterschiedliche Netze können auf irgendeine Weise verwoben sein, die zum Vorsehen einer kombinierten Referenzebene gemäß der vorliegenden Erfindung nützlich ist.
  • Die Trennung zwischen Versorgungsleitungen unterschiedlicher Netze kann durch Lack oder alternativ durch irgendein anderes Trennungsmaterial realisiert sein. Versorgungsleitungen unterschiedlicher Netze können an einer Oberfläche einer dielektrischen Schicht getrennt angeordnet sein oder alternativ kann eine gewobene Struktur einer Mehrzahl von Versorgungsleitungen hergestellt und danach an einer dielektrischen Schicht angeordnet werden. Die dielektrische Schicht kann aus irgendeiner Art von Material sein, das für Schaltungsplatinen nützlich ist.
  • Das Erwärmen der Versorgungsleitungen, um den Lack zu schmelzen, wie es in 2 beschrieben ist, kann durch ein Anlegen eines Stroms durch die Versorgungsleitungen oder alternativ durch irgendeine andere Weise eines Erwärmen des Materials erreicht werden.
  • Die kombinierte Referenzebene kann in der Mitte einer dielektrischen Schicht angeordnet sein. Eine derartige Anordnung sieht zwei Signalschichten an beiden Oberflächen der dielektrischen Schicht parallel zu der kombinierten Referenzebene vor. Alternativ kann die kombinierte Referenzebene an der oberen oder der unteren Oberfläche der dielektrischen Schicht angeordnet sein und an der gegenüberliegenden Oberfläche ist eine einzige Signalschicht vorgesehen. Außerdem kann eine Schaltungsplatine eine Mehrzahl von kombinierten Referenzebenen aufweisen, wobei Signalschichten benachbart zu jeder kombinierten Referenzebene angeordnet sind.
  • Während diese Erfindung hinsichtlich mehrerer bevorzugter Ausführungsbeispiele beschrieben wurde, gibt es Änderungen, Permutationen und Äquivalente, die in den Schutzbereich dieser Erfindung fallen. Es ist zu beachten, dass es viele alternative Arten zum Implementieren der Verfahren und Zusammensetzungen der vorliegenden Erfindung gibt. Die folgenden beigefügten Ansprüche sollen deshalb als alle derartigen Änderungen, Permutationen und Äquivalente umfassend interpretiert werden, die in die echte Wesensart und den Schutzbereich der vorliegenden Erfindung fallen.
  • 102
    erste dielektrische Schicht
    104
    zweite dielektrische Schicht
    112
    erste Signalleiterbahn
    114
    zweite Signalleiterbahn
    122
    kombinierte Referenzspannungsebene
    132a, 134a
    erste Leistungsversorgungsleitungen
    132b, 134b
    zweite Leistungsversorgungsleitungen
    136a, 136b
    Kreuzungspunkte gleicher Leitungen
    138
    Kreuzungspunkte unterschiedlicher Leitungen
    139
    Ebenenzellen
    316
    dritte Signalleiterbahn
    318
    vierte Signalleiterbahn
    342
    Durchkontaktierung
    344
    Öffnung in gewebter Ebene
    402
    erste dielektrische Schicht
    404
    zweite dielektrische Schicht
    406
    dritte dielektrische Schicht
    412
    erste Signalleiterbahn
    414
    zweite Signalleiterbahn
    424
    erste Referenzebene
    426
    zweite Referenzebene
    442
    Durchkontaktierung

Claims (13)

  1. Schaltungsplatine, die folgende Merkmale aufweist: eine dielektrische Schicht (102); ein Netz von ersten Leistungsversorgungsleitungen (132a, 134a) zum Bereitstellen einer ersten Referenzspannungsebene; und ein Netz von zweiten Leistungsversorgungsleitungen (132b, 134b) zum Bereitstellen einer zweiten Referenzspannungsebene; wobei die Netze der ersten und zweiten Leistungsversorgungsleitungen (132a, 132b, 134a, 134b) angeordnet sind, derart, dass die ersten Leistungsversorgungsleitungen (132a, 134a) und die zweiten Leistungsversorgungsleitungen (132b, 134b) in die Richtung einer ersten Oberfläche der dielektrische Schicht (102) abwechselnd angeordnet sind.
  2. Schaltungsplatine gemäß Anspruch 1, bei der die ersten und die zweiten Leistungsversorgungsleitungen (132a, 132b, 134a, 134b) an der ersten Oberfläche der dielektrischen Schicht (102) abwechselnd angeordnet sind.
  3. Schaltungsplatine gemäß Anspruch 1, bei der das Netz von ersten Leistungsversorgungsleitungen (132a, 134a) auf dem Netz von zweiten Versorgungsleistungsleitungen (132b, 134b) angeordnet ist.
  4. Schaltungsplatine gemäß Anspruch 1, bei der die Netze der ersten und der zweiten Leistungsversorgungsleitungen (132a, 132b, 134a, 134b) in einer verwobenen Konfiguration an der ersten Oberfläche der dielektrischen Schicht (102) angeordnet sind.
  5. Schaltungsplatine gemäß Anspruch 4, bei der die verwobene Konfiguration derart ist, dass es eine elektrische Verbindung bei Kreuzungspunkten (136a, 136b) von Leitungen des gleichen Netzes und eine elektrische Trennung bei Kreuzungspunkten (138), von Leitungen unterschiedlicher Netze gibt.
  6. Schaltungsplatine gemäß einem der Ansprüche 1 bis 5, die ferner eine erste Signalleitung (112) aufweist, die an einer zweiten Oberfläche der dielektrischen Schicht (102) angeordnet ist, wobei die zweite Oberfläche gegenüber der ersten Oberfläche der dielektrischen Schicht (102) ist, wobei ein Rückstrom von einem Signal an der ersten Signalleiterbahn (112) sich an der ersten Referenzspannungsebene ausbreitet.
  7. Schaltungsplatine gemäß Anspruch 6, bei der ein Abstand zwischen benachbarten Leistungsversorgungsleitungen der ersten Referenzspannungsebene kleiner als die Breite der ersten Signalleiterbahn (112) ist.
  8. Schaltungsplatine gemäß Anspruch 6 oder 7, die eine zweite Signalleiterbahn (114) aufweist, die an der zweiten Oberfläche der dielektrischen Schicht (102) angeordnet ist, wobei ein Rückstromweg eines Signals an der zweiten Signalleiterbahn (114) sich an der zweiten Referenzspannungsebene ausbreitet.
  9. Schaltungsplatine gemäß einem der Ansprüche 1 bis 8, die ferner eine zweite dielektrische Schicht (104) aufweist, wobei die ersten Leistungsversorgungsleitungen (132a, 134a) und die zweiten Leistungsversorgungsleitungen (132b, 134b) zwischen der ersten dielektrischen Schicht (102) und der zweiten dielektrischen Schicht (104) angeordnet sind.
  10. Schaltungsplatine gemäß Anspruch 9, die ferner eine dritte Siglenleiterbahn (316), die an einer Oberfläche der zweiten dielektrischen Schicht (104) gegenüber den ersten und den zweiten Leistungsversorgungsleitungen (132a, 132b, 134a, 134b) angeordnet ist; und eine elektrische Verbindung zwischen der ersten Signalleiterbahn (112) und der dritten Signalleiterbahn (316) durch die erste und die zweite dielektrische Schicht (102, 104) aufweist, wobei ein Rückstromweg eines Signals an der verbundenen ersten Signalleiterbahn (112) und der dritten Signalleiterbahn (316) sich an der ersten Referenzspannungsebene ausbreitet.
  11. Schaltungsplatine gemäß einem der Ansprüche 1 bis 10, die ferner eine erste Verbindung der ersten Referenzspannungsebene mit einer ersten Leistungsversorgung und eine zweite Verbindung zum Verbinden der zweiten Referenzspannung mit einer zweiten Leistungsversorgung aufweist, wobei die zweite Leistungsversorgung eine Massespannungsversorgung ist.
  12. Verfahren zum Herstellen einer Schaltungsplatine, das folgende Schritte aufweist: Bereitstellen einer dielektrischen Schicht (102); Bereitstellen eines Netzes von ersten Leistungsversorgungsleitungen (132a, 134a) zum Bereitstellen einer ersten Referenzspannungsebene und Bereitstellen eines Netzes von zweiten Leistungsversorgungsleitungen (132b, 134b) zum Bereitstellen einer zweiten Referenzspannungsebene; und Anordnen der Netze der ersten und der zweiten Leistungsversorgungsleitungen (132a, 132b, 134a, 134b), derart, dass die ersten Leistungsversorgungsleitungen (132a, 134a) und die zweiten Leistungsversorgungsleitungen (132b, 134b) in die Richtung einer ersten Ober fläche der dielektrischen Schicht (102) abwechselnd angeordnet sind.
  13. Verfahren gemäß Anspruch 12, bei dem die ersten Leistungsversorgungsleitungen (132a, 134a) durch einen ersten Lack bedeckt sind und die zweiten Leistungsversorgungsleitungen (132b, 134b) durch einen zweiten Lack bedeckt sind, wobei eine Schmelztemperatur des zweiten Lacks höher als eine Schmelztemperatur des ersten Lacks ist; und wobei der Schritt des Anordnens folgende Schritte aufweist: Schmelzen des Lacks der ersten Leistungsversorgungsleitungen (132a, 134a), derart, dass es eine elektrische Verbindung bei Kreuzungspunkten (136a, 136b) der ersten Leistungsversorgungsleitungen (132a, 134a) gibt; und Fixieren des Lacks der ersten Leistungsversorgungsleitungen (132a, 134a), derart, dass ein Schmelzpunkt des fixierten Lacks der ersten Leistungsversorgungsleitungen (132a, 134a) höher als der Schmelzpunkt des Lacks der zweiten Leistungsversorgungsleitungen (132b, 134b) ist.
DE102005037392A 2004-08-27 2005-08-08 Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine Withdrawn DE102005037392A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/928,616 US7271472B2 (en) 2004-08-27 2004-08-27 Circuit board and method for producing a circuit board
US10/928616 2004-08-27

Publications (1)

Publication Number Publication Date
DE102005037392A1 true DE102005037392A1 (de) 2006-03-30

Family

ID=35941900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005037392A Withdrawn DE102005037392A1 (de) 2004-08-27 2005-08-08 Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine

Country Status (3)

Country Link
US (1) US7271472B2 (de)
CN (1) CN100525579C (de)
DE (1) DE102005037392A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
US20090094564A1 (en) * 2007-10-03 2009-04-09 Budell Timothy W Method for rapid return path tracing
US7882469B2 (en) 2007-11-27 2011-02-01 International Business Machines Corporation Automatic verification of adequate conductive return-current paths
US8698391B2 (en) 2009-04-29 2014-04-15 Global Oled Technology Llc Chiplet display with oriented chiplets and busses
TWI502387B (zh) 2012-08-06 2015-10-01 Wistron Corp 串擾分析方法
US9015644B2 (en) 2012-08-06 2015-04-21 Wistron Corp. Crosstalk analysis method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912597A (en) * 1994-03-31 1999-06-15 Canon Kabushiki Kaisha Printed circuit board
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US7033883B2 (en) * 2004-06-04 2006-04-25 Faraday Technology Corp. Placement method for decoupling capacitors

Also Published As

Publication number Publication date
US20060043547A1 (en) 2006-03-02
US7271472B2 (en) 2007-09-18
CN1741709A (zh) 2006-03-01
CN100525579C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
DE69734279T2 (de) Zweidimensionale offenzellige referenzebene mit gesteuertem impedanzverhalten
DE69827347T2 (de) Mehrpolige elektrische Steckverbindung
DE60207572T2 (de) Verfahren zum herstellen einer nadelkarte
DE2542518C3 (de)
DE60125008T2 (de) Elektrische Kraftfahrzeugverbindungsdose
DE102005047104B3 (de) Halbleiterbauelement mit miteinander verschalteten Zellstreifen
DE2233578A1 (de) Mehrschichtige gedruckte schaltungsplatte
EP0035093A2 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
WO2009138168A1 (de) Leiterplatte für elektrischen verbinder und elektrischer verbinder
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
EP0022176A1 (de) Modul für Schaltungschips
DE102005037392A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE2938712A1 (de) Bedruckte schaltungsplatte
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE102005062967A1 (de) Hochfrequenzleiter für Verpackungen integrierter Schaltungen
DE10351392B4 (de) Verbindungskasten
DE19629521C2 (de) Matrixschaltplatine, Anordnung von Matrixschaltplatinen und Verbindungsstecker für Matrixschaltplatine
DE60320446T2 (de) Schaltung, die ein Differenzsignal abgreift
WO2018149687A1 (de) Multilayer-leiterplatte sowie elektronische anordnung mit einer solchen
DE102022118842A1 (de) Verbindungsstrukturen zur verbesserung der signalintegrität innerhalb gestapelter chips
DE2616975C3 (de) Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern
CH629057A5 (en) Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method
EP2200411A1 (de) Leiterplatte
DE60313316T2 (de) Mikrostreifenleitung und Verfahren für ihre Herstellung
CH659558A5 (en) Connectors with cross-talk reduction

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER, SCHE, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER, SCHE, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee