CN100420016C - 集成互连装置 - Google Patents

集成互连装置 Download PDF

Info

Publication number
CN100420016C
CN100420016C CNB038103362A CN03810336A CN100420016C CN 100420016 C CN100420016 C CN 100420016C CN B038103362 A CNB038103362 A CN B038103362A CN 03810336 A CN03810336 A CN 03810336A CN 100420016 C CN100420016 C CN 100420016C
Authority
CN
China
Prior art keywords
interconnection
interconnection device
cross
section
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038103362A
Other languages
English (en)
Other versions
CN1698201A (zh
Inventor
R·斯特拉斯塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1698201A publication Critical patent/CN1698201A/zh
Application granted granted Critical
Publication of CN100420016C publication Critical patent/CN100420016C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Waveguides (AREA)

Abstract

本案提出了一具有多个互连(LB1至LB3)的集成互连装置(12),所述多个互连在两交叉部分(20,24)中彼此交叉。藉由该集成互连装置的作用便可在三互连中获得一均匀电流,即使是在高频率状态下。

Description

集成互连装置
技术领域
本发明与一集成互连装置有关。该互连装置连接如一集成互连装置的零件,或其本身系为一集成零件的构成部分。
技术背景
来自一集成装置的个别零件,物理上彼此之间不能分离而不破坏该零件。该集成电路装置的三种主要型态系:
-单块电路装置,其中零件亦配置于适用为一媒介的半导体中。
-层状或薄膜电路,其中薄膜系用在一绝缘媒介之上。在薄薄膜与厚薄膜电路中系有区别的。
-混合电路,其系上述电路型态的结合。
层状应用方法与层状结构方法尤其系被使用在集合装置的制程技术之中。层状应用方法的范例如:
-厚薄膜技术情况之中的屏幕印刷,或
-单块电路装置与薄薄膜电路情况之中的喷溅、化学气相沉积法(CVD),或物理气相沉积法(PVD)。
层状结构方法的范例如:
-平板印刷方法,或
-蚀刻方法。
一互连装置的互连对直流电路而言,具有小于每公分10-4欧姆的电力阻抗。该互连通常以铝、铝合金、铜或铜合金而制程。这些材料确保该互连可产生最少可能的欧姆损失,涡电流损失与其它功率损失。
本发明的一目标,系具体指明一简单的结构集成互连装置,其特别在高频率的电压或电流情况中,具有低功率损失。此外,该目的亦指明相关的使用。
关于该互连装置的目标,可藉由本发明的互连装置而达成,即,本发明提供了一种集成互连装置,至少具有平行电连接的三互连,具有配置于该互连之间的一电力绝缘材料,并至少具有两交叉部分,其配置在该互连装置纵轴上的不同位置,该互连装置的互连在该交叉部分彼此交叉,各互连以相同的长度被配置在与该互连装置纵轴平行的该互连装置的边缘。
发明内容
本发明的考量,系基于在集合互连装置中频率增加时,由于电动力学的现象,欲制程低阻抗的连接装置或形成低功率损失的连接装置,变的愈来愈困难。
该两主要电动力学现象系该表层效应(skin effect)与该近似效应(proximity effect)。如果一交流电流流经一导体,接着一交替传导磁场也产生,其在该导体中引起一大于在该导体中央的反电压。由于该反电压,遍及该导体的电流便不均匀分布。该电流密度从该导体中央朝向边缘增加。此现象称为电流位移或是表层效应。由于该电流位移该导体仅有部分断面被该交流电流所使用。减低该有效导体的断面而造成该导体的有效阻抗的增加。
如果电流具有一相同或是相反方向流入邻近导体中,则除了由于该磁场交替造成的表层效应以外,一朝向该导体装置边缘,或朝向该导体装置中央的电流位移便会产生。该有关导体的高频率阻抗则因此再一次被增加。
此外,本发明系基于该电流进入该导体的穿透深度的考量,例如对铜来说,在1兆赫频率以下系大于2微米。其意味着在这样的结构之下,至目前为止时已经被使用的结构宽度约为2微米或更少,该指出的两现象在功率损失上并不具有明显的影响。然而,如果其系被要求在例如1兆赫至50兆赫的范围中传输讯号,即使在结构尺寸系低于2微米的情况中,由于该电流位移机制所造成的线型阻抗的明显抬升系被确定的。
由于该说明的电流位移机制,因该互连装置的中央互连并不能贡献于该电流流动,互连平行地简单连接,其互连也于空间中平行使用,系不减低该功率损失。该电流,已经解释过的,仅于该外部互连中流动。
根据本发明的互连装置因此具有至少平行电力连接的三互连。一电力绝缘材料系在互连间所配置。此外,该互连装置包含至少两交叉部分,其配置在该互连装置纵轴上的不同位置上,该互连装置的互连于该交叉部分彼此交叉。
藉由该多重交叉的功效,该互连装置的互连可被配置为,例如使用对于该互连装置纵轴的所有互连倒置或旋转方法,在一互连系交替配置跨越另一互连的交错方法且在另一互连之下朝该互连装置纵轴方向前进,或是一混杂的方法。
由于该交叉,该互连假设系位于该互连装置的不同位置。该多重交叉具有即使在非常高频率时,每个互连贡献于该电流流动的影响。该功率损失,特别系该欧姆损失,系由该多重交叉的功效而减少。
在根据本发明的该互连配置之一发展之中,该互连装置的互连系位于一有关该交叉部分外部的互连装置纵方向的横向平面之上。以此方法配置的互连可利用简单的方式,以该通常被使用的集成技术的二维构成方法制程。因此该互连可于一金属化层配置于彼此旁边,或于不同金属化层中,配置于另一之上。
在另一个发展中,该互连系于相邻的交叉部分之间,配置于一金属化层之上。该金属化层平行位于一半导体基质的主要区域,而集成零件系座落于其上。该位于一金属化层的互连,系同时地藉由例如该相同的沉积与构成步骤的方法制造。
在一金属化层之中,具有互连的该互连装置的发展中,于该交叉部分,一互连系配置在关于该互连装置的所有其它互连的横方向。该横向互连或该其它互连,系配置于另一金属化层。其因此可能制程一刚好具有两金属化层的交叉部分。如果该横向互连位于该另外的金属化层,则仅需要两额外的接触洞。因为于该接触洞范围之中的接触材料(contact-making)导致一增加阻抗,当每个交叉部分仅有两接触洞时,总阻抗的增加才不明显。
在另外一发展中,该其它互连系处于或于该交叉部分之中,位于一与该交叉部分外部的不同方向。经由此范例,该互连的纵方向首先系由一特定方向中的特定强度,于该交叉部分改变其方向。于该交叉部分另一端的该互连的纵轴方向也再一次改变,此处该改变的方向在方向上系与该首次改变的方向相反,而在方向上该改变的强度仍保持相同。由此方法达成的系,该互连于该交叉部分中偏移。该偏移使得被该互连所使用的空间增加,其系位于该交叉部分中关于该其它互连的横方向上。大体上,由于此装置,该互连装置的宽度系仅由该互连的宽度,以及该互连之间的绝缘处所决定。然而,该其它的互连也可在该交叉部分配置于一其它的方向。
在一替代的发展中,该互连系配置于该交叉部分外的不同金属化层中。经由此范例,该互连位于另一之上,于关于该集成电路装置的半导体基质得主要区域的法线方向上。由此方法的功效,其系可能配置该互连于一关于该半导体基质的表面的小面积需求之中。此外,其可能在该互连装置的互连之间,达到一良好的电容去耦(capacitivedecoupling)。
在一具有在不同金属化层中的互连的发展中,于该交叉部分,一互连系配置于一接触洞中,与其它所有互连有关的横方向上。该接触洞较佳地尽可能引导至一另外的金属化层。
在一具有位于该接触洞中,与其它所有互连有关的横方向上的互连的发展中,该互连装置的互连,于该交叉部分,于每个情况中系从一金属化层引导至一个别相邻的金属化层,例如均匀地进入该位于靠近该基质的该金属化层,或位于另一远离该基质的金属化层。
在一另外的发展中,该互连装置包含明确的两个交叉部分,其因此可能减少位于互连装置中的接触洞数目。该制程方法系简化地,并降低该功率损失。
在一精确的改进中,该两交叉部分系配置在该互连装置的三分之一长度处,以及该互连装置的三分之二长度处。藉由此方法所可以达到的是,该电流系不受到该频率影响而能均匀分布于该互连之间,例如,即使特别系在非常高频率之下,如介于1兆赫与50兆赫或更高之间。
在该集成互连装置的次一发展中,所有交叉部分实质上具有相同的结构。交替地或累积地,位于该交叉部分外部的互连装置的部分,在其彼此之中也具有相同的空间结构。此方法简化了该电路装置的制程方式,因为藉由范例的方法,只有一交叉部分的罩幕型态(maskpattern)系需要被定义的。同样的型态则接着使用在所有的交叉部分之中。
在另一发展中,每个互连系与其它互连之间具有相同长度的配置。交替地或累积地,每个互连系在该互连装置边缘具有相同长度的配置。这些方法可被用来确保即使系在兆赫范围的频率中,该电流系于该所有的互连之中均匀分布。
在另一发展中,一关于该互连装置的纵方向而横向配置的互连,该最大侧向尺寸系小于10微米或小于5微米。交替地或累积地,该互连装置的长度系小于10毫米或小于1毫米。因此,该电路装置的应用的范围,不但位于该厚薄膜范围之中,其典型使用的厚度系大于50微米至大约1毫米,也同时位于该单块电路与薄薄膜技术之中。
本发明另外与该互连装置做为一线圈,以及做为一送至传输部分的天线的信号搜寻或来自一接收部分的天线的信号搜寻的使用有关。做为一线圈使用的有利之处,系即使在该兆赫范围的频率之中,提供该线圈的品质因子,以及包含该线圈的回声电路的品质因子变得非常的高。做为送至一天线或来自一天线的信号搜寻部分的该互连装置的使用,允许提供之前被包含于一分离装置(discrete fashion)之中的线,现在也可以被集成入该电路装置之中。该电路装置的最高频率,系如在该兆赫范围的频率,于该天线的区域中正确的产生。
简单图标说明
本发明的发展系由之后对照该伴随图标加以说明,其中:
第1图说明一集成线的平面图,其互连系配置在交叉部分的外部的一金属化层之中,
第2图说明从第1图中通过该集成线的交叉部分,
第3图说明一集成线的平面图,其互连系配置在交叉部分的外部的三金属化层之中,且
第4图说明从第3图中通过该集成线的交叉部分。
具体实施方式
第1图说明一集成电路装置10的平面图,其包含一集成线12。该集成线12包含三互连LB1至LB3,并于连接部分14与16中平行电力连接。配置于连接部分14与16之间,依序系为一端点部分18、一交叉部分20、一中央部分22、一交叉部分24与一端点部分26。在该端点部分18与26也同时位于该中央部分22之中,该互连LB1至LB3系于一上方金属化层50中,彼此之间平行配置,同样于第2图中所示。
该交叉部分20包括接触洞区域28与30,于一该互连LB1端点的各自部分32的底部。该部分32系于该线12的纵轴34的一正确(right)角度,于一下方金属化层54的该互连LB2与LB3之下,也同样于第2图中所示。在它们的另一端点,该接触洞区域28与30分别地相邻于该互连LB1的部分,其位于该金属化层50之中,该互连LB1的部分,从该端点部分18与该中央部分22开始,分别以一楔型方式,于该交叉部分之中,朝向该接触洞区28与30域渐渐减少。
于该端点部分18、26与于该中央部分22中,有关于该纵轴34的该互连LB1至LB3的纵方向,该互连LB2与LB3系关于该纵轴34,以一2060度之间的角度倾斜配置,例如于该交叉部分20中以30度的角度配置。该角度系被尺寸化,可见于遍及该交叉部分20的长度,因此其分别造成该互连LB2与该互连LB3,以一互连的宽度加上一相邻互连之间的距离A而正确地偏移。由于该偏移,该互连LB1可在该中央部分22占用在该端点部分18中,该互连LB3所具有的位置。
该交叉部分24系以如同该交叉部分20的方式正确构成。两接触洞区域36与38系位于该交叉部分24之中,该接触洞区域的接触洞底部,结束在于该互连LB2的部分40。该部分40系在该纵轴34的一正确(right)角度。于其上方端,该接触洞区域系以位于金属化层50中的该互连LB2的部分所划定界线。于该交叉部分24中,该互连LB1与LB3系彼此平行配置,但对于该纵轴34以一大约30度的角度倾斜,因此该互连LB1与该互连LB3,分别系以一互连的宽度加上一相邻互连之间的距离A而偏移。
一典型的该互连LB1至LB3的转置,系以刚解释过的互连LB1至LB3的配置方式达成。一该端点部分18的长度L1,一该中央部分22的长度L2,与一该端点部分26的长度L3是相同的,所以该其它互连LB1至LB3之间的每个互连LB1至LB3,正确地分别位于一端点部分18之中与该中央部分22之中。藉由范例的方法,该互连LB1与LB3之间的互连LB3系位于该中央部分22之中。在一示范实施例中,于每个情况中该长度L1、L2与L3系为100微米。相此之下,该交叉部分20与24系小于该长度的五分之一,例如10微米。
分别为该互连LB1、LB2与LB3的宽度B1、B2与B3系相同的,并于该端点部分18、26之中与该中央部分22之中,例如1微米。在相邻互连LB1至LB3之间的一绝缘距离A例如系为0.5微米。于示范实施例中,由该宽度B1至B3的总和,以及该绝缘距离A的两倍,所形成的该线12的总宽度B例如系为4微米。
一坐标系统42其系为该电流装置10所设计,显示一x轴44,其位于图标中的平面,而相关于该纵轴34的方向,一y轴46,其位于该图标中的平面,关于该x轴44之一正确角度,而一z轴48系指向该图标中平面的法线方向。第1图也说明一交叉部分I的位置,其在x-z平面上交叉于该线12。该交叉部分I于该端点部分18与该互连LB1,于该中央部分22与该互连LB2,以及于该端点部分26与该互连LB3交叉。
第2图说明通过该线12的交叉部分I 。一绝缘层49系参考第1图,位于已经指出的该金属化层50之上。一绝缘层52系配置在该上方金属化层50与该下方金属化层54之间。一绝缘层56系位于该下方金属化层54之下。一半导体基质以及,如果适合的,另外的金属化层58与绝缘层系于第2图中以点来指明。该上方金属化层50、该绝缘层52、该金属化层54与该绝缘层56依序分别具有厚度D1、D2、D3与D4。在该示范实施例中,该厚度D1与D3系例如相同为0.5微米。在该示范实施例中,该厚度D1与D3与系例如相同为1微米。
该线10的示范实施例使用多于三互连。该交叉部分的数目便相对的增加。藉由范例的方法,四互连会形成三交叉部分。然而,其也有具备超过十互连的线。
第3图说明一集成电路装置110的平面图,其包括一集成线112。该集成线112包括三互连LBa至LBc,于一在该线112的左手端的连接部分114以及该线112的另一端的连接部分(未描绘)中,平行地电力连接。位于该连接部分114与116之间,依序系为一端点部分118、一交叉部分120、一中央部分122、一交叉部分124与一端点部分126。
在该端点部分118、126之中,以及该中央部分122之中,该互连LBa至LBc于三金属化层202、206与210之中,以该电路装置110的半导体基质的法线方向,位于彼此之上,也于第4图中所见。因此,第3图仅描绘该分别的上方互连,例如,于该端点部分118中的互连LBa,于该中央部分122中的互连LBb以及于该端点部分126中的互连LBc。
在该交叉部分110中,于该线112的一侧,有一该互连LBb的越过部分(bypass section)150,该越过部分系为于该金属化层206之中。藉由该越过部分150的帮助,该互连LBb系引导通过一接触洞区域220,其会在之后参照第4图进行详系的说明。
位于该线112的另一侧系一该互连LBc的越过部分152。该越过部分152位于该金属化层210之中。藉由该越过部分152的帮助,该互连LBc系引导通过一接触洞区域220。此外,像是第4图中所描绘的接触洞区域222、224与226系位于该交叉区域120之中。
该交叉区域124系以如同该交叉部分120的方式正确构成。在该交叉区域124之中,该互连LBb系向下引导进入一接触洞区域230,其会在之后参照第4图进行详细的说明。该互连LBc的一越过部分160于该金属化层206中的交叉部分124的线112的一侧。该越过部分160引导该该互连LBc通过该接触洞区域230,并且接着回到该线112的纵轴134。在该线112的另一侧,该互连LBa的越过部分162位于该交叉部分124之中。该越过部分162位于该金属化层210并导引该线LBa通过该接触洞区域230。
该端点部分118、该中央部分122与该端点部分126分别具有一长度La、Lb与Lc。该长度La、Lb与Lc于该示范实施例中,系例如相同的具有50微米。该交叉部分120与124,例如只有10微米,分别与该端点部分118、126与该中央部分122的长度比较系较短的。该互连LBa、LBb与LBc分别具有宽度Ba、Bb与Bc,于该示范实施例中,系例如相同的具有1微米。
一坐标系统172其系显示一x轴174,其位相关于该线112的该纵轴134的方向。一y轴176,其位于该图标中的平面,关于该x轴174之一正确角度,而一z轴180系指向该图标中平面的法线方向,或是该电路装置110的半导体基质的主要范围的法线方向。第3图描写一交叉部分II的位置,其在x-z平面上分别于该端点部分118、该中央部分122与该端点部分126之中,交叉于所有的互连LBa至LBc。
第4图说明通过该线112的交叉部分II 。第4图描绘,从一半导体基质(未描绘)的顶端,一绝缘层200、该金属层202、一绝缘层204、该金属层206一绝缘层208、该金属层210、一绝缘层212、一金属层214与一绝缘层216。该绝缘层200、204、208、212与216包含例如二氧化硅的一绝缘材料。该金属层202、该绝缘层204、该金属层206、该绝缘层208、该金属层210、该绝缘层212与该金属层214,依序分别地具有厚度D5、D6、D7、D8、D9、D10与D11。该金属层的厚度D5、D7、D9、D11系例如相同为0.5微米。该绝缘层厚度D6、D8与D 10也同样的例如相同为1微米。
在该端点部分118之中、该中央部分122之中与该端点部分126之中,该线112具有一由该厚度D5至D9所造成的宽度W1,例如,在该示范实施例中,该宽度W1为3.5微米。
于该交叉区域120之中与该交叉区域124之中,相比之下,该线112具有一由该厚度D5至D11所造成的宽度W2,例如,在该示范实施例中,该宽度W2为6微米。
于其它的示范实施例中,该越过部分150至162位于该线112的同一侧。此外,该下方的互连可被向上分鼻引导进入该交叉部分120与124。
参照第3与第4图所说明的线的型态的互连的数目,系由该可获得的金属化层数目所限制。藉由范例的方法,其可能使用四互连,则便需要三交叉范围。然而,也有具有六或八金属化层的集成电路装置,因此该互连的数目则更为增加。
总体来说,其应该被强调的是,于该示范实施例中,虽然由该接触洞或VIA结构所造成之一另外增加的电阻,即使在高频率下,该总传导性系增加的。该总传导性可由使用额外互连的增加的该互连宽度B或该互连宽度W1来增加。如果使用上系以一平行方式来特别安排互连,则因为该表层效应与该近似效应,加宽该线系不再具有一来自该电流的少于位于该线的互连的互连宽度之半的贯穿深度,及时从该点激活的正向效应。
具有电场计算程序的电动力仿真确认此点。这意谓该低阻抗连接现在高频率下建立,或其传导性对于该线的总宽度有一良好近似。

Claims (24)

1. 一种集成互连装置,至少具有平行电连接的三互连,
具有配置于该互连之间的一电力绝缘材料(52),
并至少具有两交叉部分,其配置在该互连装置纵轴上的不同位置,该互连装置的互连在该交叉部分彼此交叉,
各互连以相同的长度被配置在与该互连装置纵轴平行的该互连装置的边缘。
2. 如权利要求1的互连装置,其中该互连位于一对于该交叉部分外部的互连装置的纵方向(34)而言为横向的一平面上。
3. 如权利要求1或2的互连装置,其中该互连配置于在相邻交叉部分之间的一金属化层(50)。
4. 如权利要求3的互连装置,其中,在一交叉部分,所述的至少一互连以对于其它互连而言为横向的方式配置。
5. 如权利要求4的互连装置,其中,在该交叉部分,该横向配置的互连配置在另一金属化层(54)中。
6. 如权利要求5的互连装置,其中,在该交叉部分,该横向配置的互连和该其它互连配置在另一金属化层(54)中。
7. 如权利要求4的互连装置,其中该其它互连在该交叉部位上以一个不同于该交叉部分外部的方向而配置。
8. 如上述权利要求1的互连装置,其中互连配置在该交叉部分外部的不同金属化层(202,206,210)之中。
9. 如权利要求8的互连装置,其中,于一交叉部分,一互连以对于该其它互连而言为横向的方式配置于一接触洞(220)中,而其中该接触洞是引导至一另外的金属化层(214)中。
10. 如权利要求9的互连装置,其中在该交叉部分中的该互连于每个例子中从一金属化层引导至一个别相邻的金属化层中。
11. 如上述权利要求1的互连装置,其中该互连装置仅包含两交叉部分,其是位于该互连装置长度之三分之一处与三分之二处。
12. 如上述权利要求1的互连装置,其中该交叉部分具有相同型态。
13. 如权利要求12的互连装置,其中位于该交叉部分外部的互连装置的部分(18,22,26)具有相同型态。
14. 如上述权利要求1的互连装置,其中各互连与其它互连之间的长度相同。
15. 如权利要求1的互连装置,其中其乃被用来传导具有频率大于1兆赫的电流。
16. 如权利要求15的互连装置,其中其乃被用来传导具有频率大于50兆赫的电流。
17. 如权利要求16的互连装置,其中其乃被用来传导具有频率大于500兆赫的电流。
18. 如权利要求1的互连装置,其中一互连的最大侧边尺寸小于10微米。。
19. 如权利要求18的互连装置,其中一互连的最大侧边尺寸小于5微米。
20. 如权利要求19的互连装置,其中该互连装置的长度小于10毫米。
21. 如权利要求20的互连装置,其中该互连装置的长度小于1毫米。
22. 如上述权利要求1的互连装置,其中该互连装置为一含有一半导体材料中的多数电子零件集成电路装置(10,110)的一构成部分。
23. 如上述权利要求1的互连装置,其中该互连装置被用作为具有一用来运作一电路装置的电感的线圈。
24. 如权利要求23的互连装置,其中该互连装置被用作为一传至一发射部分的一天线的信号分配或是作为来自于一接收部分的一天线的信号分配。
CNB038103362A 2002-05-08 2003-03-19 集成互连装置 Expired - Fee Related CN100420016C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10220653A DE10220653A1 (de) 2002-05-08 2002-05-08 Integrierte Leiterbahnanordnung
DE10220653.8 2002-05-08

Publications (2)

Publication Number Publication Date
CN1698201A CN1698201A (zh) 2005-11-16
CN100420016C true CN100420016C (zh) 2008-09-17

Family

ID=29285226

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038103362A Expired - Fee Related CN100420016C (zh) 2002-05-08 2003-03-19 集成互连装置

Country Status (5)

Country Link
US (1) US7550854B2 (zh)
EP (1) EP1520297A2 (zh)
CN (1) CN100420016C (zh)
DE (1) DE10220653A1 (zh)
WO (1) WO2003096419A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
DE102007040871A1 (de) * 2007-08-29 2009-03-12 Osram Gesellschaft mit beschränkter Haftung Verbindungselement
US9305992B2 (en) * 2011-06-16 2016-04-05 Altera Corporation Integrated circuit inductors with intertwined conductors
DE102021112455A1 (de) 2021-05-12 2022-11-17 Technische Universität Dresden, Körperschaft des öffentlichen Rechts Spulenanordnungen und Verfahren zum Herstellen einer Spulenanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559360A (en) * 1994-12-19 1996-09-24 Lucent Technologies Inc. Inductor for high frequency circuits
WO1998043258A2 (en) * 1997-03-20 1998-10-01 Micro Analog Systems Oy Stripe-line inductor
CN1196561A (zh) * 1997-04-17 1998-10-21 阿尔卡塔尔-阿尔斯托姆通用电气公司 多重平行导体
CN1342330A (zh) * 1999-10-28 2002-03-27 皇家菲利浦电子有限公司 Cmos工艺中的同轴互连的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69737411T2 (de) * 1997-02-28 2007-10-31 Telefonaktiebolaget Lm Ericsson (Publ) Verbesserter q-Induktor mit mehreren Metallisierungsschichten
US6049308A (en) * 1997-03-27 2000-04-11 Sandia Corporation Integrated resonant tunneling diode based antenna
DE19727758A1 (de) 1997-04-17 1998-10-22 Alsthom Cge Alcatel Mehrfachparallelleiter für Wicklungen elektrischer Geräte und Maschinen
DK1012855T3 (da) * 1997-06-20 2001-08-13 Ixos Ltd Elektrisk kabel og fremgangsmåde til fremstilling af dette
DE10132847A1 (de) 2001-07-06 2003-01-30 Fraunhofer Ges Forschung Leiter und Spule mit verringerten Wirbelstromverlusten
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559360A (en) * 1994-12-19 1996-09-24 Lucent Technologies Inc. Inductor for high frequency circuits
WO1998043258A2 (en) * 1997-03-20 1998-10-01 Micro Analog Systems Oy Stripe-line inductor
CN1196561A (zh) * 1997-04-17 1998-10-21 阿尔卡塔尔-阿尔斯托姆通用电气公司 多重平行导体
CN1342330A (zh) * 1999-10-28 2002-03-27 皇家菲利浦电子有限公司 Cmos工艺中的同轴互连的制作方法

Also Published As

Publication number Publication date
WO2003096419A3 (de) 2004-07-22
CN1698201A (zh) 2005-11-16
US7550854B2 (en) 2009-06-23
WO2003096419A2 (de) 2003-11-20
DE10220653A1 (de) 2003-11-27
US20060202338A1 (en) 2006-09-14
EP1520297A2 (de) 2005-04-06

Similar Documents

Publication Publication Date Title
US10971296B2 (en) Compact vertical inductors extending in vertical planes
EP1573754B1 (en) A planar inductive component and an integrated circuit comprising a planar inductive component
US20160081201A1 (en) Multilayer electronic structure with integral faraday shielding
US8076588B2 (en) Multilayer wiring board
US7407883B2 (en) Electronic package with improved current carrying capability and method of forming the same
CN110740563B (zh) 布线基板
CN102017139A (zh) 三维集成电路横向散热
US8816218B2 (en) Multilayer electronic structures with vias having different dimensions
JPH0714939A (ja) 薄膜構造体のバイア配列とノンプレーナ薄膜構造体のバイア配列
US10918166B2 (en) Inductor
US9440135B2 (en) Multilayer electronic structures with integral vias extending in in-plane direction
US20160027578A1 (en) Method of manufacturing multilayer board, multilayer board, and electromagnet
WO2010103721A1 (ja) 回路基板
CN102638931A (zh) 电子组件、使寄生电容最小的方法及制造电路板结构的方法
CN109698061A (zh) 线圈组件
CN100420016C (zh) 集成互连装置
US9312593B2 (en) Multilayer electronic structure with novel transmission lines
CN108369852B (zh) 具有集成磁性器件的转接板
JP2001094011A (ja) 半導体集積回路
US20020070825A1 (en) Wiring structure for transmission line
CN106449042A (zh) 一种高效率平面变压器
CN103796424B (zh) 一种多层电路板及其阻抗控制方法
WO2004032205A2 (en) Current-carrying electronic component and method of manufacturing same
US20230369191A1 (en) Cantilevered Power Planes to Provide a Return Current Path for High-Speed Signals
JP3912248B2 (ja) 電磁誘導スパイラルインダクタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917