EP1374295A2 - Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis - Google Patents

Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis

Info

Publication number
EP1374295A2
EP1374295A2 EP02753718A EP02753718A EP1374295A2 EP 1374295 A2 EP1374295 A2 EP 1374295A2 EP 02753718 A EP02753718 A EP 02753718A EP 02753718 A EP02753718 A EP 02753718A EP 1374295 A2 EP1374295 A2 EP 1374295A2
Authority
EP
European Patent Office
Prior art keywords
contact
assigned
contact points
integrated circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02753718A
Other languages
English (en)
French (fr)
Inventor
Eckart Wagner
Martin Winterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of EP1374295A2 publication Critical patent/EP1374295A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • H10W46/403—Marks applied to devices, e.g. for alignment or identification for identification or tracking for non-wireless electrical read out

Definitions

  • the invention relates to a method for realizing wiring options in an integrated circuit from a chip with a plurality of contact points, so-called pads, which can be wired to the connection pins.
  • the invention further relates to an integrated circuit consisting of a chip with a plurality of contact points, the so-called pads, which can be wired to the connection pins.
  • Wiring options so-called bond options, are a simple way to configure an integrated circuit differently with the same hardware or to provide it with a different range of functions. Because the integrated circuit remains the same despite the different range of functions
  • a first advantage shows that a single test program is sufficient for wafer samples. Another advantage is that it is only at the latest possible time, namely when the integrated circuits are packaged in different housings, that a decision is made as to which variant of the integrated circuit it is.
  • Platform bonds have the one disadvantage that the bond wire is very short and the second disadvantage that there is a height offset between the platform and the crystal. Both of these disadvantages result in a third disadvantage in the bonding process, which lies in mechanical strength problems
  • Web bonds have the disadvantage that the webs are located at different locations in different housings. For example, there are integrated circuits with two bars in the middle or with four bars in the corners. Bridge bonds are therefore not suitable for integrated circuits that are packaged in different housings. In addition, the adhesion of the wires to bridge bonds leaves something to be desired.
  • this object is achieved with the features specified in claim 1 in that contact pins are provided for wiring options, that at least two contact points are assigned to each of these contact pins, that the contact pins can be wired according to the rules of combinatorics with the assigned contact points, that the respectively selected one Wiring represents a coding that is evaluated in the chip in order to identify the wiring options.
  • contact pins are provided for wiring options, in that each of these contact pins is assigned at least two contact points, each of which has a pull-up or pull-down resistance at a potential that corresponds to that .
  • the potential applied to the associated contact pin is opposite that all contact points assigned to a contact pin, which are at a high level via the pull-up resistors, are connected to the inputs of an AND gate and an evaluation circuit in the chip, that all contact points assigned to a contact pin, which a pulldown resistor are at a low level, are connected to the inputs of an OR gate and the evaluation circuit, that the contact pins can be wired to the assigned contact points according to the rules of combinatorics, that the respectively selected wiring represents a coding for identifying the wiring option and that the exits.
  • the gate is connected to inputs of the evaluation circuit.
  • the AND or OR gate realizes the normal function of the contact pin.
  • a first embodiment of an integrated circuit according to the invention provides that an input circuit is located between the contact points and the inputs of the assigned gates. These input circuits are chosen the same. Schmitt triggers are preferably provided for the input circuits.
  • Such contact pins are to be provided for wiring to the contact points, which are normally at a fixed potential, but lead to a malfunction of the integrated circuit if the potential is incorrectly assigned.
  • FIG. 1 the exemplary embodiment without wiring with a contact pin lying at a high level
  • Figure 2 The embodiment without wiring with a contact pin and at a low level
  • Figures 4-16 All combinatorial ways of wiring the embodiment.
  • FIG. 1 shows the exemplary embodiment without wiring with a contact pin PI lying at a low level L.
  • the contact pin PI is assigned three contact points P1, P2 and P3, which are each at a high level H via a pull-up resistor Rl and are directly connected to the input of a Schmitt trigger ST.
  • the outputs of the three Schmitt triggers ST are with the inputs of an evaluation circuit A arranged in the chip and with the inputs of one AND gate U connected, the output of which is also connected to the evaluation circuit A.
  • the level at the outputs of the Schmitt trigger ST and at the output of the AND gate U is at a high level H.
  • the evaluation circuit A recognizes at the high level H at all of its inputs that the contact pin PI is not connected to the contact points Pl - P3 is wired.
  • the levels at the outputs of the Schmitt trigger ST and at the output of the AND gate U therefore represent a coding for the wiring of the contact pin PI with the contact points P1 - P3
  • the embodiment is without wiring with a high.
  • Level H lying pin PI shown. It differs from the embodiment shown in FIG. 1 in that the contact pin PI is not at a low, but at a high level H, that the contact points P1 - P3 are not at a high level, but are at a low level L via pull-down resistors R2 and that the AND gate is replaced by an OR gate O.
  • the levels at the outputs of the Schmitt trigger ST and at the output of the OR gate 0 are all at a low level L.
  • the output of the OR gate 0 realizes the normal function of the contact pin.
  • the levels at the outputs of the Schmitt trigger ST and at the output of the OR gate 0 represent a coding which represents the wiring - in this case no wiring - and is evaluated by the evaluation circuit A.
  • the output of the AND gate U is at a low level L.
  • the levels at the outputs of those Schmitt triggers ST are at a high level H, the input of which is connected to those of the contact points 0 Pl-P3 which are wired to the contact pin PI.
  • the levels at the outputs of those Schmitt triggers ST whose inputs are connected to those of the contact points ' P1 - P3 which are not wired to the contact pin PI are at a low level L.
  • the output of the OR gate 5 0 is at a high level Level H.
  • the evaluation circuit A recognizes from the level of the output of the gates whether a contact point is wired to the contact pin and from the level at the outputs of the Schmitt trigger which of the contact points P1-P3 are wired to the contact pin.
  • Power dissipation-critical integrated circuits can switch the input resistance; the switching signal can serve as a scanning signal for the bond options.
  • bond options can be implemented in an integrated circuit without the disadvantages customary in the known platform bonds and bridge bonds.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Zur Realisierung von Bondoptionen sind bei einem IC mehrere Pads (P1, P2, P3) nach den Regeln der Kombinatorik mit einem Pin (PI) verdrahtbar. Die unterschiedlichen Verdrahtungsmöglichkeiten stellen eine Codierung zur Identifikation der Bondoptionen dar. Jeder der einem Pin (PI) zugeordneten Pads (P1, P2, P3) liegt entweder über einen Pullup-Widerstand (R1) oder einen Pulldown-Widerstand (R2) auf einem Potential, das entgegengesetzt zu dem zugeordneten Pins (PI) ist, und ist an den Eingang einer Eingangsschaltung, z. B. eines Schmitt-Triggers (ST), angeschlossen. Die Ausgänge der Schmitt-Trigger (ST) sind an eine Auswerteschaltung (A) im Chip und an die Eingänge eines UND-Gatters (U) oder eines ODER-Gatters (O) angeschlossen, deren Ausgänge ebenfalls mit der Auswerteschaltung (A) verbunden sind.

Description

Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis und intβ-grierter Schaltkreis
Besehreibung
Die Erfindung betrifft ein Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen, sog. Pads, die mit den Anschlußstiften, den sog. Pins, verdrahtbar sind.
Die Erfindung betrifft weiter einen integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen, den sog. Pads, die mit den Anschlußstiften, den sog. Pins, verdrahtbar sind.
Verdrahtungsoptionen, sog. Bondoptionen, stellen eine einfache Möglichkeit dar, einen integrierten Schaltkreis bei gleicher Hardware unterschiedlich zu konfigurieren oder mit unterschiedlichem Funktionsumfang auszustatten. Weil der integrierte Schaltkreis von der Schaltung her trotz unterschiedlichem Funktionsumfang gleich bleibt, werden
Vorteile bei der Produktion erzielt. Ein erster Vorteil zeigt sich darin, daß beim Waferproben ein einziges Testprogramm genügt. Ein weiterer Vorteil liegt darin, daß erst zum spätest möglichen Zeitpunkt, nämlich beim Verpacken der integrierten Schaltkreise in verschiedene Gehäuse, entschieden wird, um welche Variante des integrierten Schaltkreises es sich handelt .
Bekannte Verfahren zur Realisierung von Bondoptionen sehen Plattformbonds oder Stegbonds vor.
Plattformbonds haben den einen Nachteil, daß der Bonddraht sehr kurz ist, und den zweiten Nachteil, daß zwischen der Plattform und dem Kristall ein Höhenversatz besteht. Diese beiden Nachteile bedingen einen dritten Nachteil beim Bondverfahren, das in mechanischen Festigkeitsproblemen liegt Stegbonds weisen den Nachteil auf, daß die Stege bei unterschiedlichen Gehäusen an unterschiedlichen Stellen liegen. Beispielsweise gibt es integrierte Schaltkreise mit zwei Stegen in der Mitte oder mit vier Stegen in den Ecken. Stegbonds sind daher für intergrierte Schaltkreise, die in unterschiedlichen Gehäusen verpackt werden, nicht geeignet. Außerdem läßt die Haftung der Drähte bei Stegbonds zu wünschen übrig .
Verfahrensmäßig wird diese Aufgabe mit den im Anspruch 1 angegebenen Merkmalen dadurch gelöst, daß Kontaktstifte für Verdrahtungsoptionen vorgesehen werden, daß jedem dieser Kontaktstifte mindestens zwei Kontaktstellen zugeordnet werden, daß die Kontaktstifte nach den Regeln der Kombinatorik mit den zugeordneten Kontaktstellen verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung darstellt, die im Chip ausgewertet wird, um die Verdrahtungsoptionen zu identifizieren.
Vorrichtungsmäßig wird diese Aufgabe mit den im Anspruch 6 angegebenen Merkmalen dadurch gelöst, daß Kontaktstifte für Verdrahtungsoptionen vorgesehen sind, daß jedem dieser Kontaktstifte mindestens zwei Kontaktstellen zugeordnet sind, die über je einen Pullup- oder Pulldow -Widerstand auf einem Potential liegen, das zu dem. am zugeordneten Kontaktstift anliegenden Potential entgegengesetzt ist, daß alle einem Kontaktstift zugeordneten Kontaktstellen, die über die Pullup- Widerstände auf hohem Pegel liegen, an die Eingänge eines UND- Gatters und einer AuswerteSchaltung im Chip angeschlossen sind, daß alle einem Kontaktstift zugeordneten Kontaktstellen, die über einen Pulldown-Widerstand auf niederem Pegel liegen, an die Eingänge eines ODER-Gatters und der Auswerteschaltung angeschlossen sind, daß die Kontaktstifte mit den zugeordneten Kontaktstellen nach den Regeln der Kombinatorik verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung zur Identifikation der Verdrahtungsoption darstellt und daß die Ausgänge . der Gatter an Eingänge der Auswerteschaltung angeschlossen sind. o O Ol σ
UND- bzw. ODER-Gatters realisiert dabei die Normalfunktion des Kontaktstiftes .
Ein erstes Ausführungsbeispiel eines erfindungsgemäßen integrierten Schaltkreises sieht vor, daß zwischen den Kontaktstellen und den Eingängen der zugeordneten Gatter je eine Eingangsschaltung liegt. Diese EingangsSchaltungen sind gleich gewählt. Vorzugsweise werden Schmitt-Trigger für die Eingangsschaltungen vorgesehen.
Es sind solche Kontaktstifte zur Verdrahtung mit den Kontaktstellen vorzusehen, die in Normal unktion auf einem festen Potential liegen, bei falscher Potentialbelegung aber zu einer Fehlfunktion des integrierten Schaltkreises führen.
Das erfindungsgemäße Verfahren und der erfindungsgemäße integrierte Schaltkreis werden anhand eines in den Figuren gezeigten Ausführungsbeispieles näher beschrieben und erläutert .
In der Zeichnung zeigen:
Figur 1 : Das Ausführungsbeispiel ohne Verdrahtung mit einem auf hohem Pegel liegenden Kontaktstift,
Figur 2 : Das Ausführungsbeipiel ohne Verdrahtung bei einem auf niederem Pegel liegenden Kontaktstift und
die Figuren 4-16: Alle kombinatorischen Möglichkeiten der Verdrahtung des Ausführungsbeispieles .
In der Figur 1 ist das Ausführungsbeispiel ohne Verdrahtung mit einem auf niederem Pegel L liegenden Kontaktstift PI gezeigt. Dem Kontaktstift PI sind drei Kontaktstellen Pl, P2 und P3 zugeordnet, die über je einen Pullup-Widerstand Rl auf hohem Pegel H liegen und unmittelbar mit dem Eingang je eines Schmitt-Triggers ST verbunden sind. Die Ausgänge der drei Schmitt -Trigger ST sind mit den Eingängen einer im Chip angeordneten Auswerteschaltung A und mit den Eingängen eines UND-Gatters U verbunden, dessen Ausgang ebenfalls mit der Auswerteschaltung A verbunden ist . Im nicht verdrahteten Zustand liegt der Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des UND-Gatters U auf hohem Pegel H. Die Auswerteschaltung A erkennt am hohen Pegel H an allen ihren Eingängen, daß der Kontaktstift PI nicht mit den Kontaktstellen Pl - P3 verdrahtet ist. Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des UND- Gatters U stellen daher eine Codierung für die Verdrahtung des Kontaktstiftes PI mit den Kontaktstellen Pl - P3 dar. Der
Ausgang des UNO-Gatters U realisiert die Normalfunktion N des Kontaktstiftes .
In der Figur 2 ist das Ausführungsbeispiel ohne Verdrahtung mit einem auf hohem. Pegel H liegenden Kontaktstift PI dargestellt . Es unterscheidet sich von der in Figur 1 gezeigten Ausführung dadurch, daß der Kontaktstift PI nicht auf niederem, sondern auf hohem Pegel H liegt, daß die Kontaktstellen Pl - P3 nicht auf hohem Pegel, sondern über Pulldown-Widerstände R2 auf niederem Pegel L liegen und daß das UND-Gatter durch ein ODER-Gatter O ersetzt ist. Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des ODER-Gatters 0 liegen alle auf niederem Pegel L. Der Ausgang des ODER-Gatters 0 realisiert die Normalfunktion des Kontaktstiftes.
Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des ODER-Gatters 0 stellen eine Codierung dar, welche die Verdrahtung - in diesem Fall keinerlei Verdrahtung - repräsentiert und von der Auswerteschaltung A ausgewertet wird.
In den Figuren 4 - 16 sind alle kombinatorischen Möglichkeiten der Verdrahtung dargestellt. Bei N = 3 einem Kontaktstift zugeordneten Kontaktstellen ergeben sich unter der Annahme, daß Doppel- und Tripelbonds montagetechnisch machbar sind, N + (N über 2) + (N über 3) = 7 unterschiedliche Möglichkeiten der Verdrahtun . In den Figuren 3 - 8 sind alle drei Möglichkeiten mit nur einer Drahtverbindung, icn den Figuren 9 - 14 alle drei Möglichkeiten mit zwei Drahtverbindungen und schließlich in den Figuren 15 und 16 die einzige Möglichkeit mit drei 5 Drahtverbindungen gezeigt.
Bei einem auf niederem Pegel L liegenden Kontaktstift liegen die Pegel an den Ausgängen derjenigen. Schmitt-Trigger ST auf niederem Pegel L, deren Eingang mit denjenigen der
10 Kontaktstellen Pl - P3 verbunden ist, die mit dem Kontaktstift PI verdrahtet sind. Die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST, deren Eingang mit denjenigen der Kontaktstellen Pl - P3 verbunden sind, die nicht mit dem Kontaktstift PI verdrahtet sind; liegen auf' hohem Pegel H. Der
15. .Ausgang des UND-Gatters U liegt auf niederem Pegel L.
Bei einem auf hohem Pegel H liegenden Kontaktstift PI liegen die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST auf hohem Pegel H, deren Eingang mit denjenigen der Kontaktstellen 0 Pl - P3 verbunden ist, die mit dem Kontaktstift PI verdrahtet- sind. Die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST, deren Eingang mit denjenigen der Kontaktstellen' Pl - P3 verbunden sind, die nicht mit dem Kontaktstift PI verdrahtet sind, liegen auf niedrem Pegel L. Der Ausgang des ODER-Gatters 5 0 liegt auf hohem Pegel H.
Die Auswerteschaltung A erkennt am Pegel des Ausgangs der Gatter, ob eine Kontaktstelle mit dem Kontaktstift verdrahtet ist und am Pegel an den Ausgängen der Schmitt-Trigger, welche 0 der Kontaktstellen Pl - P3 mit dem Kontaktstift verdrahtet sind.
Bei der Dimensionierung der Pullup- und der Pulldown- Widerstände ist auf einen ausreichenden Wert zu achten, damit noch ein sauberer logischer Pegel am Kontaktstift anliegt, weil ein Spannungsteiler zwischen dem Ausgangswiderstand der an den Kontaktstift angeschlossenen Signalquelle und dem Eingangswiderstand gebildet wird. Damit werden gleichzeitig der ständig fließende Eingangsstrom und die dadurch verursachte Verlustleistung begrenzt. Bei
Verlustleistungskritischen integrierten Schaltkreisen kann der Eingangswiderstand geschaltet werden; das Schaltsignal kann als Abtastsignal für die Bondoptionen dienen.
Mittels des erfindungsgemäßen Verfahrens lassen sich bei einem integrierten Schaltkreis Bondoptionen ohne die bei den bekannten Plattfor bonds und Stegbonds üblichen Nachteile realisieren.
Bezugszeichenliste
H hoher Pegel
L niederer Pegel N Norma1funktion
0 ODER-Gatter
PI Kontaktstift
P1-P3 Kontaktstelle
Rl Pullup-Widerstand R2 Pulldown-Widerstand
ST Schmitt-Trigger
U UND-Gatter

Claims

Patentansprüche
1. Verfahren zur Realisierung von VerdrahtungsOptionen bei einem integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen (Pl, P2 , P3) , sog. Pads, die mit den
Kontaktstiften (PI) , den sog. Pins, verdrahtbar sind, d a d u r c h g e k e n n z e i c h n e t, daß mindestens ein Kontaktstift (PI) für Verdrahtungsoptionen vorgesehen wird, daß jedem dieser Kontaktstifte (PI) mindestens zwei Kontaktstellen (Pl, P2 , P3) zugeordnet werden, daß die Kontaktstifte (PI) nach den Regeln der Kombinatorik mit den zugeordneten Kontaktstellen (Pl, P2 , P3) verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung darstellt, die im Chip ausgewertet wird, um die Verdrahtungsoption zu erkennen.
2. Verfahren nach Anspruch 1 , d a. d u r c h g e k e n n z e i c h n e t, daß die einem Kontaktstift (PI) zugeordneten Kontaktstellen (Pl, P2 , P3) über je einen Pullup- oder Pulldown-Widerstand (Rl, R2) auf ein Potential gelegt werden, das zu dem am zugeordneten Kontaktstift (PI) angelegten Potential entgegengesetzt ist, daß alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (Pl, P2 , P3) , die über die . Pullup-Widerstände (Rl) auf hohem Pegel (H) liegen, an die Eingänge eines UND-Gatters (U) angeschlossen sind, daß alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (Pl, P2, P3) , die über einen Pulldown-Widerstand (R2) auf niederem Pegel (L) liegen, an die Eingänge eines ODER- Gatters angeschlossen sind und daß die AusgangsSignale der Gatter (IT, 0) in der Auswerteschaltung (A) des Chips ausgewertet werden.
3. Verfahren nach Anspruch 1 oder 2 , d a d u r c h g e k e n n ze i c h n e t, daß zwischen den Kontaktstellen (Pl, P2 , P3) und den Eingängen der zugeordneten Gatter (U, O) EingangsSchaltungen (ST) vorgesehen sind.
4. Verfahren nach Anspruch 3 , d a d u r c h g e k e n n z e i c h n e t, daß die
EingangsSchaltungen (ST) gleich gewählt werden.
5. Verfahren nach Anspruch 3 oder 4 , d a d u r c h g e k e n n z e i c h n e t, daß für die Eingangsschaltungen Schmitt-Trigger (ST) gewählt werden.
6. Integrierter Schaltkreis zur Realisierung von Verdrahtungsoptionen aus einem Chip mit mehreren
Kontaktstellen (Pl, P2 , P3) , sog. Pads, die mit den Kontaktstiften (PI) , den sog. Pins, verdrahtbar sind, d a d u r c h g e k e n n z e i c h n e t, daß mindestens ein KontaktStift, (PI) für Verdrahtungsoptionen vorgesehen ist, daß jedem dieser Kontaktstifte (PI) mindestens zwei Kontaktstellen (Pl, P2 , P3 ) zugeordnet sind, die über je einen Pullup- oder Pulldown-Widerstand (Rl, R2) auf einem Potential liegen, das zu dem am zugeordneten Kontaktstift (PI) anliegenden Potential entgegengesetzt ist, daß alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (Pl, P2 , P3) , die über die Pullup-Widerstände (Rl) auf hohem Pegel (H) liegen, an die Eingänge eines UND-Gatters (U) und einer Auswerteschaltung (A) im Chip angeschlossen sind, daß alle einem Kontakt- stift (PI) zugeordneten Kontaktstellen (Pl, P2 , P3 ) , die über einen Pulldown-Widerstand (R2) auf niederem Pegel (L) liegen, an die Eingänge eines ODER-Gatters (0) und der Auswerteschaltung (A) angeschlossen sind, daß die Kontaktstifte (PI) mit den zugeordneten Kontaktstellen (Pl, P2, P3) nach den Regeln der Kombinatorik verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung zur Identifikation der VerdrahtungsOption darstellt und daß die Ausgänge der Gatter (U, O) an die Eingänge der Auswerteschaltung (A) angeschlossen sind.
Integrierter Schaltkreis nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß zwischen den Kontaktstellen (Pl, P2 , P3) und den Eingängen der 14 zugeordneten Gatter (U, 0) je eine Eingangsschaltung (ST) liegt .
8. Integrierter Schaltkreis nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß die Eingangsschaltungen (ST) gleich gewählt sind.
9. Integrierter Schaltkreis nach Anspruch 7 oder 8, d a d u r c h g e k e n n z e i c h n e t, daß für die Eingangsschaltungen Schmitt-Trigger vorgesehen sind.
10. Verfahren oder integrierter Schaltkreis nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n " z e i c h n e t, daß solche Kontaktstifte (PI) zur Verdrahtung mit den Kontaktstellen
(Pl, P2, P3) vorgesehen werden bzw. sind, . die in Normalfunktion auf einem festen Potential liegen, und bei denen eine falsche Potentialbelegung zu einer Fehlfunktion des integrierten Schaltkreises führt.
EP02753718A 2001-03-26 2002-03-25 Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis Withdrawn EP1374295A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10114767 2001-03-26
DE10114767.8A DE10114767B4 (de) 2001-03-26 2001-03-26 Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis und integrierter Schaltkreis
PCT/EP2002/003326 WO2002078076A2 (de) 2001-03-26 2002-03-25 Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis

Publications (1)

Publication Number Publication Date
EP1374295A2 true EP1374295A2 (de) 2004-01-02

Family

ID=7679059

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02753718A Withdrawn EP1374295A2 (de) 2001-03-26 2002-03-25 Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis

Country Status (5)

Country Link
EP (1) EP1374295A2 (de)
JP (1) JP4036263B2 (de)
KR (1) KR20040024539A (de)
DE (1) DE10114767B4 (de)
WO (1) WO2002078076A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294930A (ja) * 2005-04-12 2006-10-26 Denso Corp 半導体集積回路装置およびその実装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057645A1 (de) * 1981-02-04 1982-08-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Elektrisch kodierte Identifizierung von integrierten Schaltungsanordnungen
JPH01280923A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 半導体集積回路装置
US5414380A (en) * 1993-04-19 1995-05-09 Motorola, Inc. Integrated circuit with an active-level configurable and method therefor
DE4332783A1 (de) * 1993-09-27 1995-03-30 Reichhardt Bernd Konfigurierbares elektronisches Bauelement für die Oberflächenmontage
DE19852071C2 (de) * 1998-11-11 2000-08-24 Siemens Ag Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform
US6211575B1 (en) * 1999-08-18 2001-04-03 Sigmatel Inc. Method and apparatus for identifying customized integrated circuits
US6798076B2 (en) * 1999-12-21 2004-09-28 Intel Corporation Method and apparatus for encoding information in an IC package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02078076A2 *

Also Published As

Publication number Publication date
DE10114767B4 (de) 2017-04-27
DE10114767A1 (de) 2002-10-17
WO2002078076A2 (de) 2002-10-03
JP4036263B2 (ja) 2008-01-23
JP2004527121A (ja) 2004-09-02
KR20040024539A (ko) 2004-03-20
WO2002078076A3 (de) 2003-10-02

Similar Documents

Publication Publication Date Title
DE68918040T2 (de) Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben.
DE69528393T2 (de) Programmierbarer Logikbaustein für ein anwenderprogrammierbares Gate-Array
DE3709032C2 (de)
DE10297097T5 (de) Schmelzprogrammierbare E/A-Organisation
DE2514012C2 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
DE112015006874T5 (de) Leistungswandler
DE102005004608B3 (de) Verfahren und Schaltungsanordnung zum Überprüfen von elektrischen Kontaktierungen zwischen einem ersten Ausgangspin eines ersten Leistungsschalters einer Leistungsschaltvorrichtung und einem externen Knoten
EP0203535B1 (de) Verfahren zur Simulation eines Fehlers in einer logischen Schaltung und Schaltungsanordnung zur Durchführung desselben
DE69120142T2 (de) Zusammengesetzte elektrische Bauteile
DE3834760C2 (de)
EP0065022B1 (de) Integrierter Spannungsteiler mit Auswahlschaltung in Isolierschicht-Feldeffekttransistor-Technik, dessen Abwandlung und seine Verwendung in einem Digital-Analog-Wandler
EP1374295A2 (de) Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis
DE19825009C1 (de) Prüfanordnung für Bondpad
EP0494436A2 (de) Prüfvorrichtung
DE4307578C2 (de) Widerstandskette
WO2006037313A2 (de) Verfahren zum aufbau von vertikalen leistungstransistoren mit unterschiedlichen leistungen durch kombination von vordefinierten teilstücken
EP0427328B1 (de) Verfahren zum Herstellen von integrierten Schaltungen sowie integrierte Schaltung
EP0733910B1 (de) Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen
DE10146509C2 (de) Integrierte Schaltung mit einer Eingangsschaltung
DE19639252C1 (de) Frei konfigurierbares Halbleiter-Treiberschaltungselement zur Ansteuerung elektrischer Lasten
DE19960243A1 (de) Bussystem
DE4232267A1 (de) Leiterplatte mit optimierter Bausteinanordnung insbesondere für Koppelfelder mit hoher Datenrate
DE69403949T2 (de) Verbindungsarchitekturen
DE4232268A1 (de) Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten
EP0743756B1 (de) Konfigurierbare integrierte Schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030626

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17Q First examination report despatched

Effective date: 20070529

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20081001