DE4232268A1 - Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten - Google Patents

Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten

Info

Publication number
DE4232268A1
DE4232268A1 DE4232268A DE4232268A DE4232268A1 DE 4232268 A1 DE4232268 A1 DE 4232268A1 DE 4232268 A DE4232268 A DE 4232268A DE 4232268 A DE4232268 A DE 4232268A DE 4232268 A1 DE4232268 A1 DE 4232268A1
Authority
DE
Germany
Prior art keywords
input
connections
component
groups
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4232268A
Other languages
English (en)
Inventor
Dieter Dipl Ing Schinagel
Thomas Dipl Ing Treyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4232268A priority Critical patent/DE4232268A1/de
Publication of DE4232268A1 publication Critical patent/DE4232268A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H04Q3/523Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10545Related components mounted on both sides of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

Die Erfindung betrifft einen oberflächenmontierbaren Bau­ stein entsprechend dem Oberbegriff des Anspruchs 1.
Oberflächenmontierbare Bausteine, die auch als SMD (Surface Mounted Devices)-Bausteine bezeichnet werden, dienen in zunehmenden Maße auch für die Verarbeitung digitaler Si­ gnale mit Bitraten von wenigstens einigen hundert Mbit/s. Bei diesen hohen Datenraten ist eine möglichst kurze Lei­ terbahnführung auf den für die Aufnahme der Bausteine vor­ gesehenen Leiterplatten notwendig. Dabei können Probleme dadurch entstehen, daß ab einer bestimmten Komplexität der Schaltung bzw. einer entsprechenden Anzahl der Anschlüsse die gewünschte kreuzungsfreie Verbindung mit möglichst kurzen Leiterbahnen nicht mehr erreicht werden kann. Eine Ausweichmöglichkeit besteht dann in der Verwendung von mehrlagigen Leiterplatten, bei denen Durchkontaktierungen zwischen den einzelnen Ebenen der Leiterplatte kreuzungs­ freie Verbindung ermöglichen. Im Hinblick auf die hohen Datenraten ergibt sich dabei das Problem, daß die Eingangs­ anschlüsse der Bausteine und der gesamten Leiterplattenan­ ordnung mit diesem Baustein wellenwiderstandsrichtig abzu­ schließen sind. Dieses Problem wird besonders dann gravie­ rend, wenn die Eingangssignale der Leiterplattenanordnung durch Leiterbahnen auf zwei Bausteine aufgeteilt werden soll. Bei der Verwendung von angepaßten passiven Leiter­ bahnverzweigungen ergibt sich dabei das Problem, daß die Verbindungen zu den Leiterplatten in der Regel über Lei­ tungen mit einem Wellenwiderstand von 50 Ohm erfolgt, für eine passive Leiterbahnverzweigung auf zwei Bausteinan­ schlüsse aber die Parallelschaltung von zwei Leiterbahnen mit einem Wellenwiderstand von 100 Ohm vorzusehen ist, die aber auf den üblicherweise verwendeten Leiterplatten der­ zeit kostengünstig nicht herstellbar sind.
Die Aufgabe bei der vorliegenden Erfindung besteht also darin, einen oberflächenmontierbaren Baustein der eingangs erwähnten Art so weiterzubilden, daß dieser bei hohen Da­ tenraten und einer Vielzahl von Anschlüssen kreuzungsfrei­ er Verbindungen auf einer Leiterplatte ermöglicht und eine wellenwiderstandsrichtige Anpassung der Eingangsanschlüsse zweier Bausteine an eine 50 Ohm-Eingangsleitung erzielt werden kann.
Erfindungsgemäß wird die Aufgabe durch einen Baustein der eingangs erwähnten Art gelöst, der durch die Merkmale des Kennzeichens des Patentanspruchs 1 weitergebildet ist. Ein besonderer Vorteil der erfindungsgemäßen Lösung ist die Möglichkeit, auch weiterhin die üblichen Herstellungstech­ niken für diese Bausteine verwenden zu können, zusätzliche Vorteile ergeben sich dadurch, daß eine angepaßte passive Leiterbahnverzweigung an eine Eingangsleitung möglich ist, so daß durch den Wegfall aktiver Verzweigungen in Form von Gattern oder Verstärkern Platz auf der Leiterplatte und Verlustleistung eingespart und die Zuverlässigkeit der gesamten Anordnung erhöht wird. Eine im Hinblick auf die Anwendung in Koppelfeldern für Datenraten von etwa 600 Mbit/s besonders vorteilhafte Ausbildung eines erfindungs­ gemäßen Bausteins ist in den Patentansprüchen 2 und 3 be­ schrieben, der Patentanspruch 4 enthält eine zweckmäßige Weiterbildungen dieses Bausteins.
Die Erfindung soll im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher er­ läutert werden.
Dabei zeigt:
Fig. 1 die Schaltung eines Teiles eines Koppel­ feldes, in der der erfindungsgemäße Bau­ stein verwendet werden soll und
Fig. 2 einen erfindungsgemäßen SMD-Baustein und
Fig. 3 die Realisierung der Schaltung nach Fig. 2 mit erfindungsgemäßen SMD-Bausteinen.
Der erfindungsgemäße SMD-Baustein dient zur Realisierung des in Fig. 1 dargestellten Teils eines Koppelfeldes oder Koppelnetzes. Der dargestellte Teil weist eine sogenannte "Trichterstruktur" auf, bei der die Signale von 4 logischen Eingängen E1 . . . E4 mittels sechs Koppelelementen KE1 . . . KE6 jeweils paarweise zusammengefaßt und an zwei logischen Aus­ gängen A1, A2 abgegeben werden. Jeder der logischen Eingän­ ge und Ausgänge umfaßt dabei 80 einzelne Eingangsanschlüsse, so daß der Schaltungsteil nach der Fig. 1 insgesamt 320 Eingangsanschlüsse und 160 Ausgangsanschlüsse mit den ent­ sprechenden Verbindungen zu den Koppelelementen enthält, wobei die Koppelelemente ihrerseits jeweils 80 einzelne Koppelschaltungen mit jeweils 2 Eingängen und einem Aus­ gang enthalten. Für die Zusammenfassung der Eingangssignale dienen in einer ersten Ebene ein erstes bis viertes Koppel­ element KE1 . . . KE4 mit je zwei Eingangsgruppen, die jeweils 80 auch als Eingangspins bezeichnete Einzelanschlüsse um­ fassen. Die Ausgangssignale dieser Koppelelemente werden durch ein fünftes und sechstes Koppelelement KE5, KE6 zu­ sammengefaßt und an einen ersten bzw. zweiten logischen Ausgang A1, A2 abgegeben. Die Eingangsgruppen der Koppelele­ mente sind dabei im Hinblick auf die logische Verknüpfung der Eingangssignale gleichwertig. Die Verbindungen in der Fig. 1 zeigen also nicht die einzelnen Verdrahtungen zwi­ schen den viel logischen Eingängen und den Einzelanschlüs­ sen der Koppelschaltungen, sondern deren gruppenweise Zu­ sammenfassung. Der erste logische Eingang E1 ist ebenso wie die anderen Eingänge über 80 einzelne Verbindungen mit den ersten Eingangsgruppen und der zweite logische Eingang ist entsprechend mit den zweiten Eingangsgruppen des ersten und dritten Koppelelementes KE1, KE3 verbunden. Entsprechend sind der dritte logische Eingang E3 mit den ersten Eingangs­ gruppen und der vierte logische Eingang E4 mit den zweiten Eingangsgruppen des zweiten und vierten Koppelelementes KE2, KE4 verbunden. Zur Zusammenfassung der Ausgangssignale des ersten bis vierten Koppelelementes ist der Ausgang des ersten Koppelelementes KE1 mit der ersten Eingangsgruppe und der Ausgang des zweiten Koppelelementes KE2 mit der zweiten Ein­ gangsgruppe des fünften Koppelelementes KE5 verbunden, ent­ sprechend sind der Ausgang des dritten Koppelelementes KE3 mit der ersten Eingangsgruppe und der Ausgang des vierten Koppelelementes KE4 mit der zweiten Eingangsgruppe des sechsten Koppelelementes KE6 verbunden. Aus der Fig. 6 ist erkennbar, daß jeder der logischen Eingänge mit einer Eingangsgruppe von zwei Koppelelementen verbunden ist, die Eingangsanschlüsse von jeweils einer Eingangsgruppe beider Koppelelemente sind also bei der Realisierung wellenwider­ standsrichtig parallel zu schalten.
In der Fig. 2 ist der erfindungsgemäße SMD-Baustein dar­ gestellt, der jeweils eines der Koppelelemente KE1 . . . KE6 der Schaltung nach der Fig. 1 umfaßt. Bei der üblichen Ausbildung derartiger SMD-Bausteine sind die Anschlüsse an den Außenseiten des Bausteins herausgeführt. Erfindungsge­ mäß sind nun diese Anschlüsse nur an drei Außenseiten des SMD-Bausteins herausgeführt. Alle Einzelanschlüsse der einen Eingangsgruppe sind gemeinsam an einer Außenseite mit in Pfeilrichtung ansteigender Nummer der Anschlüsse herausge­ führt, an einer dieser Außenseite unmittelbar benachbarten Außenseite sind die Anschlüsse der anderen Eingangsgruppe ebenfalls mit in Pfeilrichtung ansteigender laufender Num­ mer herausgeführt und dieser Anschlußseite gegenüber die Gruppe der Ausgangsanschlüsse und gegebenenfalls der Poten­ tialanschlüsse, wobei die laufende Nummer auch hier in Pfeilrichtung ansteigt. Die Spiegelachse SPA durchschnei­ det den Baustein dabei diagonal am Schnittpunkt der beiden mit den Anschlüssen für die Eingangsgruppen belegten Außen­ seiten einerseits und andererseits am Endpunkt der Außen­ seite für die Ausgangs- und Potentialanschlüsse. Die Pfeil­ richtung, also die Anstiegsrichtung für die laufende Nummer der Anschlüsse ist dabei so gewählt, daß jeweils der An­ schluß der Eingangsgruppen und der Ausgangspotentialan­ schlüsse in der Nähe der Spiegelachse liegt, eine inverse Anordnung ist aber ebenso möglich. Da die Anschlüsse für die beiden Eingangsgruppen gleichwertig sind, können diese Anschlüsse - allerdings nur gruppenweise - miteinander ver­ tauscht werden.
In der Fig. 3 sind sechs der erfindungsgemäßen SMD-Bau­ steine nach Fig. 2 auf einer Leiterplatte so angeordnet, daß sich kreuzungsfreie Verbindungen und im Hinblick auf die Hochfrequenzdesign-Regeln auch optimale kurze Leiter­ bahnverbindungen ergeben. Die sich entsprechend den sechs Koppelelementen KE1 . . . KE6 ergebenden sechs SMD-Bausteine sind dabei so angeordnet, daß bei Fig. 3a der erste Bau­ stein KE1 auf der Oberseite und der dritte Baustein KE3 auf der Unterseite befestigt sind, bei 3b) sind auf der Oberseite der Leiterplatte der vierte Baustein KE4 und auf der Unterseite der zweite Baustein KE2 angeordnet. In der Zeichnung sind durch schwarze Pfeile die Anschlußbe­ legungen des auf der Oberseite angeordneten Bausteins und durch schraffierte Pfeile die Anschlußbelegungen des auf der Unterseite montierten Bausteins dargestellt. Außerdem ist bei 3c) der fünfte Baustein KE5 auf der Oberseite und bei 3d) der sechste Baustein KE6 auf der Unterseite der Leiterplatte montiert.
Der erste und der dritte sowie der vierte und der zweite Baustein sind so montiert, daß die entsprechend der Schal­ tung nach Fig. 1 parallel zu schaltenden Eingangsan­ schlüsse zwar auf getrennten Oberflächenseiten aber an der gleichen Stelle der Leiterplatte anliegen, so daß diese Eingangsanschlüsse leicht durch entsprechend vorgesehene Durchkontaktierungen zu verbinden und damit parallel zu schalten sind. Dabei ist auch erkennbar, daß die An­ schlüsse der Eingangsgruppen in gleicher Pfeilrichtung und damit in der richtigen Reihenfolge übereinander liegen, während die Ausgangsanschlüsse dieser Bausteine getrennt liegen, da diese Ausgangsanschlüsse nicht parallel zu schalten, sondern mit den entsprechenden Eingangsanschlüs­ sen des fünften und sechsten Bausteins KE5, KE6 zu verbin­ den sind. Es ist dabei erkennbar, daß von den Ausgangsan­ schlüssen A des ersten Bausteins KE1 zur entsprechenden Eingangsgruppe des fünften Bausteins KE5 wegen der unmittel­ bar benachbarten Anordnung nur sehr kurze Leiterbahnen als Verbindungen benötigt werden, dies gilt auch für die Aus­ gangsanschlüsse A′ des zweiten Bausteins KE2 zur zweiten Eingangsgruppe des fünften Bausteins KE5. Bei der Verbin­ dung der Ausgangsanschlüsse des zweiten und des vierten Bausteins KE2, KE4 zu den Eingangsanschlüssen des fünften bzw. sechsten Bausteins KE5, KE6 werden zusätzlich Durch­ kontaktierungen benötigt, da die entsprechenden Anschlüsse auf unterschiedlichen Oberflächenseiten der Leiterplatte liegen. Eine sehr kurze Verbindung ergibt sich schließlich zwischen den Ausgangsanschlüssen A′ des dritten Bausteins KE3 und den zugeordneten Eingangsanschlüssen E′ des sechs­ ten Bausteins KE6, da in diesem Falle beide Anschlußgruppen an der Unterseite der Leiterplatte unmittelbar benachbart über einfache und sehr kurze Leiterbahnsegmente verbindbar sind.
Aus der Fig. 3 ist erkennbar, daß sich bei der Anwendung der erfindungsgemäßen Bausteine trotz komplexer Schaltun­ gen eine sehr übersichtliche und wenig aufwendige Leiter­ plattenanordnung zur Realisierung der Schaltung nach Fig. 1 ergibt.

Claims (6)

1. Oberflächenmontierbarer Baustein mit einer Vielzahl jeweils gleichartiger Eingangs- und Ausgangsanschlüsse und mit einem oberflächenmontierbarem, sogenannten SMD-Gehäuse, bei dem an Anschlußseiten eine Vielzahl von Anschlüssen angeordnet sind, dadurch gekennzeichnet, daß die Eingangsanschlüsse in wenigstens zwei Eingangs­ gruppen (E) aufgeteilt sind,
daß jede der Eingangsgruppen (E) an einer Außenseite des Bausteins angeordnet ist und daß die Eingangsgruppen (E) symmetrisch zu einer Spiegelachse angeordnet sind, die parallel zu den Oberflächenseiten des Bausteins und der Leiterplatte verläuft.
2. Oberflächenmontierbarer Baustein nach Patentanspruch 1, dadurch gekennzeichnet, daß an einer weiteren Außenseite gemeinsam Ausgangs- und zugeordnete Potentialanschlüsse (A) vorgesehen sind, so daß bei der Belegung von zwei Außenseiten mit Eingangsan­ schlüssen (E) die vierte Außenseite davon frei bleibt.
3. Oberflächenmontierbarer Baustein nach Patentansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Spiegelachse (SPA) für die Eingangsgruppen (E) vom Schnittpunkt der beiden, mit den Eingangsgruppen (E) beleg­ ten Außenseiten diagonal über den Baustein und parallel zu den beiden größeren Oberflächenseiten verläuft und daß vom Schnittpunkt der beiden Außenseiten aus die laufende Nummer der Einzelanschlüsse der Eingangsgruppen (E) ansteigt.
4. Oberflächenmontierbarer Baustein nach Patentanspruch 1, dadurch gekennzeichnet, daß den Eingangsgruppen zusätzlich Potentialanschlüsse zugeordnet sind, die wie die Eingangsanschlüsse aufge­ teilt und angeordnet sind.
5. Oberflächenmontierbarer Baustein nach Patentansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Spiegelachse (SPA) für die Eingangsgruppen (E) vom Schnittpunkt der beiden mit den Eingangsgruppen belegten Außenseiten diagonal über den Baustein und parallel zu den beiden größeren Oberflächenseiten verläuft und daß vom Schnittpunkt der beiden Außenseiten aus die laufende Nummer der Einzelanschlüsse der Eingangsgruppen (E) ab­ fällt.
6. Oberflächenmontierbarer Baustein nach Patentansprüchen 1 bis 5, dadurch gekennzeichnet, daß die laufende Nummer der Anschlüsse der Ausgänge (A) in entgegengesetzter Richtung zu der der auf der gegenüber­ liegenden Außenseite angebrachten Eingangsanschlüsse an­ steigt.
DE4232268A 1992-09-25 1992-09-25 Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten Ceased DE4232268A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4232268A DE4232268A1 (de) 1992-09-25 1992-09-25 Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4232268A DE4232268A1 (de) 1992-09-25 1992-09-25 Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten

Publications (1)

Publication Number Publication Date
DE4232268A1 true DE4232268A1 (de) 1994-03-31

Family

ID=6468886

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4232268A Ceased DE4232268A1 (de) 1992-09-25 1992-09-25 Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten

Country Status (1)

Country Link
DE (1) DE4232268A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011757A1 (en) * 1996-09-11 1998-03-19 Gennum Corporation Digital crosspoint switch
DE19724053A1 (de) * 1997-06-07 1998-12-10 Biotronik Mess & Therapieg Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten
DE102004020187A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3101932A1 (de) * 1981-01-22 1982-09-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt "koppelfeld in matrixform fuer signalfrequenzen im megahertzbereich"
EP0430458A2 (de) * 1989-12-01 1991-06-05 STMicroelectronics Limited Halbleiterchippackungen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3101932A1 (de) * 1981-01-22 1982-09-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt "koppelfeld in matrixform fuer signalfrequenzen im megahertzbereich"
EP0430458A2 (de) * 1989-12-01 1991-06-05 STMicroelectronics Limited Halbleiterchippackungen

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
3-150869 A. E-1115, Sep 25,1991,Vol.15,No.379 *
KIRCHNER, Gerhard: Surface Mounted Devices. In: Electronik, 22/30.10.1987, S.141-144 *
N.N.: Novel Chip Image for Reduced Wiring Lengths. In: IBM Technical disclosure Bulletin, Vol.34,No.7B, Dec.1991, S.368-369 *
N.N.: Semiconductor Packaging Using "Chip-Mate"...In: IBM Technical Disclosure Bulletin, Vol.27, No.11, April 1985, S.6507-6509 *
Patents Abstracts of Japan: 3-151687 A. 27.6.1991 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011757A1 (en) * 1996-09-11 1998-03-19 Gennum Corporation Digital crosspoint switch
DE19724053A1 (de) * 1997-06-07 1998-12-10 Biotronik Mess & Therapieg Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten
US6026008A (en) * 1997-06-07 2000-02-15 Biotronik Mess- Und Therapiegerate Gmbh & Co. Electronic memory device, in particular for use in implantable medical appliances
DE102004020187A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
DE102004020187B4 (de) * 2004-04-22 2006-07-13 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
US7560801B2 (en) 2004-04-22 2009-07-14 Infineon Technologies Ag Rewiring substrate strip with several semiconductor component positions

Similar Documents

Publication Publication Date Title
EP0712267B1 (de) Modulare Steuerungsanlage mit integriertem Feldbusanschluss
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE3447556A1 (de) Multilayer-leiterverbindung
EP0471982B1 (de) Einbausystem für elektrische Funktionseinheiten insbesondere für die Datentechnik
EP0056949A1 (de) Koppelfeld in Matrixform für Signalfrequenzen im Megahertzbereich
DE69726190T2 (de) Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen
DE2514012C2 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
DE602005001887T2 (de) Querverbindung durch Permutationen mittels konfigurierbarer Leiterplatten
DE10229119A1 (de) Steckfassung für eine Mehrzahl von Schaltbaugruppen mit kompatiblen Schnittstellen
DE4232268A1 (de) Oberflächenmontierbarer Baustein, insbesondere für Koppelelemente und hohe Datenraten
DE4232267C2 (de) Leiterplatte mit optimierter Bausteinanordnung insbesondere für Koppelfelder mit hoher Datenrate
EP1503307B1 (de) Vorrichtung zur Emulation von Entwürfen für integrierte Schaltkreise
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE2616975C3 (de) Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern
EP0270185B1 (de) Breitband-Raumvielfachkoppelfeld mit Zwischenleitungsführung in einer Leiterplatte mit mehrlagigen Leiterbahnen in Mikrostrip-Technik
DE19534309C1 (de) Anordnung zum Übertragen von Signalen über Triplate-Leitungen
EP0240580B2 (de) Dreistufige Koppelanordnung
DE4232266A1 (de) Leiterplattenanordnung mit eingangsseitig parallel geschalteten SMD-Bausteinen
EP1124353B1 (de) Leitungssystem, insbesondere Bussystem
DE69006447T2 (de) Kaskaden-Montierung von parallelgeschalteten Transistoren realisiert in Hybridschaltungstechnologie.
DE19834381C2 (de) Leiterplatte
DE10224180B4 (de) Schaltungsanordnung zur Einstellung des Eingangswiderstandes und der Eingangskapazität eines integrierten Halbleiterschaltungschips
DE3321398C2 (de)
WO2000041242A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection