EP1284025A2 - Dispositif semiconducteur a injection electronique verticale et son procede de fabrication - Google Patents

Dispositif semiconducteur a injection electronique verticale et son procede de fabrication

Info

Publication number
EP1284025A2
EP1284025A2 EP01938322A EP01938322A EP1284025A2 EP 1284025 A2 EP1284025 A2 EP 1284025A2 EP 01938322 A EP01938322 A EP 01938322A EP 01938322 A EP01938322 A EP 01938322A EP 1284025 A2 EP1284025 A2 EP 1284025A2
Authority
EP
European Patent Office
Prior art keywords
layer
electronic component
electronic
monocrystalline
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP01938322A
Other languages
German (de)
English (en)
Inventor
Robert Baptist
Fabrice Letertre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1284025A2 publication Critical patent/EP1284025A2/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/0955—Processes or apparatus for excitation, e.g. pumping using pumping by high energy particles
    • H01S3/0959—Processes or apparatus for excitation, e.g. pumping using pumping by high energy particles by an electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Definitions

  • the present invention relates to a semiconductor device with vertical electronic injection. It also relates to a method of manufacturing such a device.
  • the semiconductor device with vertical electronic injection is produced in an active layer of small gap or large gap semiconductor material.
  • the invention proves to be particularly advantageous in the case of an active layer of large gap semiconductor material.
  • Semiconductors are characterized by their forbidden band or gap which separates the last occupied states of the valence band and the following free states in the conduction band.
  • small gap semiconductors such as silicon and germanium
  • large gap semiconductors such as, for example, GaN and SiC.
  • the epitaxy of GaN on sapphire is made particularly delicate by the mesh mismatch which exists between GaN and sapphire (of the order of 16%). Obtaining crystal layers of sufficient quality for the production of optoelectronic devices therefore requires the development of sophisticated epitaxy methods.
  • the use of the sapphire substrate is mainly explained by its structural and chemical compatibility with GaN, its low cost and its availability in the form of a large diameter substrate.
  • the electrical insulating nature of sapphire requires the production, in GaN epitaxy, of horizontal components with electrodes located on the front face.
  • This structure makes it possible to produce components of smaller size than those produced on an insulating substrate, which is advantageous from an economic point of view. Otherwise, the use of SiC, which has high thermal conductivity, makes it possible to regulate or reduce the temperature of the component during its operation. This is an important point for the performance, service life and reliability of the components.
  • the optoelectronic components produced on the materials mentioned above therefore have either a lateral structure (with two electrodes located on the front face of the substrate), or a vertical structure with an electrode on the active layer (in GaN in particular) and another electrode on the rear face of the solid substrate (for example SiC).
  • the size of the chip is necessarily variable. From a strictly economic point of view, the production of a vertically operating chip is clearly advantageous since this makes it possible to produce more compact devices.
  • the first of these pathways is based on the elimination of the sapphire substrate and the realization of a thick epitaxy of GaN (greater than 100 ⁇ m) in rear face in order to obtain a rigid self-supporting membrane. This amounts to making a GaN substrate. This approach makes it possible to produce a device with vertical operation and to better dissipate the heat generated.
  • the second of these paths is based on the elimination of the sapphire substrate and the bonding of the active layer on an electrically and thermally conductive sole (bonding on a copper substrate for example). We could thus obtain a device operating vertically and allowing the heat produced to be dissipated.
  • the SiC sector represents a very suitable future path for the development of optoelectronic sectors based on GaN.
  • the tendency for growth techniques other than on SiC is to produce devices with vertical current flow and to eliminate as best as possible the heat generated during the operation of the device regardless of the epitaxy support.
  • this substrate In the case of epitaxies on sapphire, this substrate only holds the role of epitaxial support and no longer limits the operation of the devices because it can be eliminated.
  • the present invention provides a new device which may be less expensive than the solutions of the prior art for obtaining a semiconductor device with vertical electronic injection.
  • a first object of the invention consists of a semiconductor device with vertical electronic injection comprising a support substrate, a structure comprising at least one thin monocrystalline layer. transferred to the support substrate and secured to the support substrate, at least one electronic component, the support substrate comprising at least one recess allowing electrical or electronic access to the electronic component through the thin monocrystalline layer, the device also comprising means allowing vertical electronic injection into the electronic component.
  • the structure may include at least one active layer formed by crystal growth of semiconductor material on the thin monocrystalline layer, the electronic component being produced in said active layer.
  • the epitaxial active layer is homogeneous or heterogeneous depending on the applications.
  • the monocrystalline thin layer can be an active layer from which the electronic component is made.
  • the device may further comprise a layer, called the bonding layer, located between the support substrate and the structure and allowing the solid monocrystalline layer to be joined to the support, the bonding layer allowing electrical or electronic access to the electronic component.
  • This bonding layer can be made of Si0.
  • the bonding layer is insulating and comprises at least one recess allowing electrical or electronic access to the electronic component.
  • the bonding layer can also be conductive or semiconductor.
  • the monocrystalline thin layer may comprise at least one recess allowing direct electrical or electronic access to the electronic component.
  • the support substrate can be made of silicon, SiC, AIN, sapphire or GaN
  • the monocrystalline thin layer can be made of SiC, silicon, GaN, sapphire or ZnO
  • the active layer can comprise a material semiconductor chosen from SiC, GaN, III-V compounds and their derivatives and diamonds.
  • the electronic component can comprise at least one junction made from two semiconductors of the same nature or of different natures. It can include at least one metal-semiconductor type junction. It can also comprise at least one stack of metal-oxide-semiconductor type.
  • the means allowing vertical electronic injection into the electronic component comprise an electrode disposed on the electronic component and an electrode disposed under the electronic component, in said recess allowing access to the electronic component. In this case, a mass can be provided in said recess, in contact with said electrode placed under the component in order to constitute a heat sink.
  • the electronic injection taking place by means of an electron beam directed on the electronic component passing through said recess, the means allowing a vertical electronic injection comprise a conductive coating for guiding the electrons towards the electronic component.
  • the recess of the support substrate comprises cells allowing electrical access or electronics to electronic components made from the structure.
  • the electronic component can be chosen from the group consisting of light emitters, light detectors, electronic power components and diodes.
  • the structure can be chosen to be vacuum tight.
  • the electronic component is a component capable of emitting a light beam in response to a received electron beam
  • the thin monocrystalline layer may be such that it allows the passage of said electron beam.
  • the structure can form a deformable membrane under the effect of a pressure difference, said electronic component being a component providing a signal representative of the deformation undergone by the membrane.
  • a second object of the invention consists in a method of manufacturing such a semiconductor device with vertical electronic injection, characterized in that it comprises the following steps:
  • the method may further comprise a step of forming at least one active layer by crystal growth of semiconductor material on the monocrystalline thin layer, the electronic component being produced in said active layer, the crystal growth being carried out before or after transfer. If the thin layer is an active layer, the electronic component can be produced from this thin monocrystalline layer.
  • the electronic component may possibly be produced in part before the transfer, in particular when the active layer is produced before the transfer.
  • the step of transferring the monocrystalline thin layer comprises the following operations: - delimitation of said monocrystalline thin layer in a substrate of monocrystalline material by introducing gaseous species into this substrate of monocrystalline material in order to creating a fracture zone, the thin monocrystalline layer lying between one face of the substrate of monocrystalline material and the cleavage zone,
  • the transfer of said thin monocrystalline layer is done by means of a bonding layer.
  • This bonding layer can be made of Si0 2 .
  • the production of means allowing an injection vertical electronics in the electronic component includes depositing an electrode on the electronic component and depositing an electrode under the electronic component, in said recess allowing access to the electronic component.
  • the method can then comprise depositing a mass in said recess, in contact with said electrode placed under the component in order to constitute a heat sink.
  • the method comprises depositing a conductive coating capable of guiding an electron beam directed on the electronic component while passing through said recess.
  • the method also comprises the formation of cells extending the recess of the support substrate to allow electrical or electronic access to electronic components produced from the structure.
  • FIGS. 1A to 1E illustrate the main steps of a method for manufacturing a semiconductor device with vertical electronic injection according to the invention
  • FIG. 2 shows, in cross section, another semiconductor device with vertical electronic injection according to the invention
  • FIG. 3 shows the device of FIG. 2 installed on an equipment provided with a microtip cathode
  • FIG. 4 shows, in cross section, another semiconductor device with vertical electronic injection and honeycomb structure, according to the invention.
  • the manufacture of a semiconductor device with vertical electronic injection comprises the transfer of a thin monocrystalline layer of very good crystalline quality (semiconductor or not, insulating or electrically conductive) on the front face of a semiconductor substrate or not .
  • This transfer can be carried out by means of a thin insulating, metallic or semiconductor layer.
  • the desired active layer or layers are obtained by crystal growth before or after transfer.
  • One or more electronic components are produced there.
  • the rear face of the substrate is locally machined or micro-machined to create a membrane.
  • the monocrystalline thin layer can optionally be thinned.
  • the active layer and the monocrystalline thin layer form a single layer.
  • the electronic component (s) can be manufactured before or after the membrane is formed. It is however preferable to manufacture the electronic components before forming the membrane in order to release the mechanical stresses in the device during manufacture.
  • the transfer of the monocrystalline thin layer can advantageously be carried out by the process known under the name of Smartcut "and disclosed in particular by document FR-A-2 681 472 (corresponding to American patent No. 5,374,564).
  • FIGS. 1A and 1B illustrate this transfer process.
  • FIG. 1A shows the fixing of a first SiC substrate 1 on a second silicon substrate 2 according to a bonding interface.
  • the substrate 1 has a layer 3 of Si0 2 on its bonding face with the substrate 2.
  • An ion implantation carried out through this face has made it possible to create a layer of microcavities 5 separating the substrate 1 into a thin layer 7 and a part remaining 9 of the substrate.
  • the substrate 2 also has a layer 4 of Si0 2 on its bonding face with the substrate 1.
  • the two facing faces can be of different natures provided that bonding is possible.
  • the bond between the two substrates is advantageously obtained by molecular adhesion.
  • This fracture can be obtained by means of a heat treatment and / or by application of mechanical stresses.
  • the fracture provides the structure shown in FIG. 1B and consisting of a silicon support substrate 2 supporting firstly a layer 6 of Si0 2 (formed by the combination of layers 3 and 4), then a layer 7 of SiC. We could also have transferred the layer 7 from its initial substrate 9 to the support substrate 2 via at least one intermediate substrate.
  • a thin layer 10 of GaN is then epitaxied on layer 7 of SiC, the free face of which has has been prepared for this purpose. This is shown in Figure 1C.
  • Layer 10 of GaN constitutes the active layer in which an electronic component can be produced.
  • layer 10 could have been produced before transfer.
  • the postponement of the . structure formed by layer 7 and layer 10 must be done either by an intermediate support, or directly, layer 7 must be eliminated for certain applications.
  • a recess is made from the rear face of the substrate 2.
  • FIG. 1D shows that the recess 11 produced in the substrate 2 is continued in the layer 6 of Si0 until revealing layer 7 of SiC. This layer 7 could possibly also be hollowed out.
  • the first case concerns an electronic excitation by vertical passage of the current in the component produced in the active layer by means of two electrodes, one of these electrodes being deposited on the component and the other being deposited under the component.
  • the second case concerns an electronic excitation by vertical passage of the current in the component following an electronic injection by electron bombardment on the rear face of the device.
  • the first case requires the presence of electrodes on and under the device as shown in Figure 1E.
  • An electrode 13 has been formed on the front face of the electronic component produced in the layer 10.
  • a conductive material 14 is deposited on the rear face of the device. It covers the hollowed-out rear face of the substrate 2 as well as the visible face of the layer 7 of SiC.
  • the electrical connection with the component is obtained through the layer 7 of Sic which is electrically conductive.
  • the recess is filled with conductive material advantageously forming a heat sink 15 allowing the evacuation of the heat produced by the device during its operation.
  • An electrode 16 is deposited on the heat sink 15 to allow the connection of an electrical connection wire. In the absence of the material 15, the second electrode is formed by the conductive material 14.
  • FIG. 2 shows, in cross section, a device 20 according to the invention and with electronic excitation by vertical passage of the current through the device, the current being due to an electron bombardment directed towards the rear face of the device.
  • the device 20 is produced as above from a stacked structure comprising a silicon substrate 21, a layer 22 of Si0 2 and a thin layer 23 of SiC.
  • a recess 24 is made from the rear face of the substrate 21 until the thin layer 23 of SiC is revealed.
  • a layer of GaN was epitaxied from the layer 23 of SiC and an electronic component 25 was produced from the layer of GaN.
  • component 25 is a laser source. It is equipped on two of its opposite sides with mirrors 26 and 27 allowing optical amplification. The production of such mirrors is known to those skilled in the art.
  • this exemplary embodiment
  • FIG. 1 recess is frustoconical in circular or polygonal sections.
  • a conductive layer 28 is deposited on the rear face of the device. This conductive layer 28 will act as an anode with respect to the electron beam and must allow their passage.
  • a conductive layer 28 ′ can be deposited on the component 25 and electrically connected to the conductive layer 28 in order to define a potential and more efficiently collect the electrons injected towards the rear face of the device.
  • the component 25 will emit a laser beam 31.
  • FIG. 3 shows, by way of example of application, the device 20 represented in FIG. 2 installed on an equipment 40 provided with a microtip cathode.
  • the equipment 40 comprises a tubular enclosure 41, one end 42 of which is provided with a pipe 43 by which the vacuum is created in the enclosure 41.
  • the pipe 43 can contain a getter 44.
  • the other end 45 of the enclosure 41 has an opening which is closed by the device 20, the recess 24 of the device 20 (see FIG. 2) being turned towards the inside of the enclosure 41.
  • the equipment 40 comprises, inside the enclosure 41, a microtip cathode 46 supplied with voltage appropriately relative to the ground.
  • the conductive layer 28 of the device 20 is also connected to ground. In use, the microtip cathode 46 will emit an electron beam 30 towards the device 20.
  • the microtips can be brought to -10 kV, the extraction grid of the cathode at around 50 or 100 V above this potential, that is to say - 9950 or - 9900 V.
  • the conductive layer 28 of the rear face of the device 20 ensures that the potential is well defined and therefore that the electrons will well rush into the recess of the device, pass through the thin SiC layer and enter component 25.
  • FIG. 4 shows, in cross section, another semiconductor device with vertical electronic injection and honeycomb structure, according to one invention.
  • the device of FIG. 4 comprises, in superposition, a silicon substrate 51, a layer 52 of Si0 2 and a thin layer 53 of SiC.
  • a GaN layer was epitaxied from the SiC layer and two electronic components 54 and 55 (here laser sources) were produced from the GaN layer.
  • a recess 56 was produced from the rear face of the substrate 51. This recess is extended by two cells 57 and 58 revealing the parts of the thin layer 53 of SiC located under the components 54 and 55. There remains, between the cells 57 and 58 a part 59 of the initial structure serving as reinforcement.
  • This reinforcement makes it possible to mechanically stiffen the membrane formed by the released part of the thin layer 53. This thus avoids the risks of bursting of the membrane during evacuation in an equipment such as that of FIG. 3.
  • the section of the cells can be hexagonal as in a honeycomb.
  • the invention provides in particular the following advantages. It makes it possible to manufacture a semiconductor device in particular with a large gap, electronic or optoelectronic, on a low cost substrate, for example made of silicon, whose layer transfer, deep etching and metallization techniques are well mastered. It allows the integration of an electronic device on a monocrystalline membrane. It allows the creation of a vacuum-tight membrane, permeable to an electron beam focused on the rear face of the membrane, the front face of which supports one or more electronic components. It allows the production of vertical semiconductor devices on a substrate which is not necessarily electrically conductive throughout its volume. The substrate may optionally have an integrated heat sink. The manufacture of components in a vertical structure allows a reduction in the size of the components.
  • the invention allows the manufacture of vertical semiconductor devices of low electrical resistance due to the replacement of the solid substrate by a thin semiconductor layer. It makes possible the integration of a laser on a micro-machined torch via a membrane which ensures a triple role: sealing, permeability to electrons, epitaxy substrate for GaN.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Element Separation (AREA)

Abstract

La présente invention concerne un dispositif semiconducteur à injection électronique verticale comprenant un substrat support (2), une structure comportant au moins une couche mince monocristalline (7) reportée sur le substrat support et solidaire du substrat support, au moins un composant électronique, le substrat support (2) comportant au moins un évidement permettant un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, le dispositif comprenant également des moyens (13, 14) permettant une injection électronique verticale dans le composant électronique.

Description

DISPOSITIF SEMICONDUCTEUR A INJECTION ELECTRONIQUE VERTICALE ET SON PROCEDE DE FABRICATION
Domaine technique
La présente invention concerne un dispositif semiconducteur à injection électronique verticale. Elle concerne également un procédé de fabrication d'un tel dispositif. Le dispositif semiconducteur à injection électronique verticale est réalisé dans une couche active en matériau semiconducteur à petit gap ou à grand gap. Cependant, l'invention s'avère particulièrement intéressante dans le cas d'une couche active en matériau semiconducteur à grand gap.
Etat de la techniςrue antérieure
Les semiconducteurs sont caractérisés par leur bande interdite ou gap qui sépare les derniers états occupés de la bande de valence et les états libres suivants dans la bande de conduction. Parmi les semiconducteurs, on distingue les semiconducteurs à petit gap, comme le silicium et le germanium, et les semiconducteurs à grand gap comme par exemple GaN et SiC.
L'obtention de substrats massifs en semiconducteur à grand gap s'avère très difficile voire impossible actuellement. Dans le cas du GaN par exemple, il n'existe pas de substrat massif de qualité électronique en dépit des recherches intenses effectuées dans ce domaine. Il existe par contre du GaN hétéro-épitaxié sur substrat massif en saphir ou en SiC. Cette technique a été développée pour la réalisation de composants optoélectroniques de type diode bleue.
Cependant, 1 ' épitaxie de GaN sur le saphir est rendue particulièrement délicate par le désaccord de maille qui existe entre le GaN et le saphir (de l'ordre de 16%). L'obtention de couches cristallines de qualité suffisante pour la réalisation de dispositifs optoélectroniques nécessite donc la mise au point de procédés d' épitaxie sophistiqués. L'utilisation du substrat de saphir s'explique essentiellement par sa compatibilité structurale et chimique avec le GaN, son faible coût et sa disponibilité sous forme de substrat de grand diamètre. Le caractère électrique isolant du saphir nécessite la réalisation, dans le GaN épitaxie, de composants horizontaux avec des électrodes situées en face avant .
L'autre voie utilisée pour la commercialisation de composants et celle de GaN sur substrat SiC massif. Les substrats SiC restent rares et très chers. C'est la voie développée et exploitée commercialement par la société Crée Research Inc. profitant de l'avantage qu'elle possède de commercialiser la plus grande partie des substrats SiC. L'intérêt du SiC massif pour 1 ' épitaxie et la réalisation de dispositifs à base de GaN est évident. Tout d'abord, le faible désaccord de maille (3,5%) entre SiC et GaN permet de simplifier les procédés d' épitaxie tout en réalisant des couches de meilleure qualité cristalline. De plus, l'utilisation d'un substrat de SiC conducteur permet de réaliser un composant à passage de courant vertical (c'est-à-dire avec une électrode sur chaque face) . Cette structure permet de réaliser des composants de taille inférieure à ceux réalisés sur substrat isolant, ce qui est intéressant d'un point de vue économique. Par ailleurs, l'utilisation du SiC, qui possède une forte conductibilité thermique, permet de réguler ou de diminuer la température du composant lors de son fonctionnement. Ceci est un point important pour les performances, la durée de vie et la fiabilité des composants .
D'autres voies sont également étudiées mais leur maturité actuelle les cantonnent aux laboratoires . La démarche générale consiste à utiliser un substrat de silicium massif afin de tirer parti du faible coût et de la grande taille de ces substrats. On peut ainsi obtenir du GaN sur du SiC recouvrant du silicium. Ces techniques, développées en laboratoire, reposent sur l'utilisation d'une couche de SiC cubique épitaxiée soit sur un substrat SOI, soit directement sur un substrat de silicium massif. Cette couche de SiC doit permettre de faciliter 1 ' épitaxie en diminuant la différence de paramètre de maille entre GaN et le silicium, c'est-à-dire de se retrouver dans une configuration d' épitaxie GaN sur SiC. En plus de la difficulté présentée par la réalisation de 1 ' épitaxie de GaN, la première épitaxie de SiC présente des difficultés techniques importantes. Cependant, la croissance de GaN sur une telle structure revêt un intérêt particulier car elle permettrait d'obtenir du GaN en structure cubique (le saphir procure une structure hexagonale) qui, par ses propriétés, est intéressant pour des applications optoélectroniques. Pour l'instant cette voie reste au stade de la recherche.
Enfin, une voie plus récente concerne l' épitaxie directe de GaN sur du silicium, sans couche tampon en SiC. On utilise pour cela du silicium (111).
Cette approche, dans son principe équivalente à celle adoptée pour 1 ' épitaxie sur saphir, souffre actuellement d'un retard important par rapport aux autres techniques. Cependant, la bonne maîtrise du matériau silicium permet d'envisager l'utilisation de substrats supports d' épitaxie conducteurs ou isolants électriques, ce qui laisse une certaine liberté quant au mode de fonctionnement du dispositif épitaxie (vertical ou horizontal) .
Les composants optoélectroniques réalisés sur les matériaux cités ci-dessus ont donc soit une structure latérale (avec deux électrodes situées sur la face avant du substrat) , soit une structure verticale avec une électrode sur la couche active (en GaN notamment) et une autre électrode sur la face arrière du substrat massif (par exemple en SiC) . Selon la structure adoptée ou imposée par la nature du substrat, la taille de la puce est nécessairement variable. D'un point de vue strictement économique, la réalisation d'une puce à fonctionnement vertical est nettement avantageuse car ceci permet de réaliser des dispositifs plus compacts.
De plus, la nature du substrat d' épitaxie choisi influe sur les performances du dispositif via le problème de la dissipation thermique en fonctionnement. De ce point de vue, le SiC massif présente un avantage considérable. Les limitations, mises en évidence pour les dispositifs réalisés sur du GaN supporté par du saphir, font actuellement l'objet de recherches. Deux voies apparaissent dans les publications afin de résoudre ce problème dans le cas du saphir. Chacune repose sur l'élimination du substrat de saphir après la réalisation des couches épitaxiales actives .
La première de ces voies repose sur l'élimination du substrat en saphir et la réalisation d'une épitaxie épaisse de GaN (supérieure à 100 μm) en face arrière afin d'obtenir une membrane rigide autoportée. Cela revient à réaliser un substrat de GaN. Cette démarche permet de réaliser un dispositif à fonctionnement vertical et de mieux dissiper la chaleur générée .
La seconde de ces voies repose sur l'élimination du substrat de saphir et le collage de la couche active sur une semelle électriquement et thermiquement conductrice (collage sur un substrat en cuivre par exemple) . On pourrait ainsi obtenir un dispositif à fonctionnement vertical et permettant de dissiper la chaleur produite.
On observe ainsi que la filière SiC représente une voie d'avenir très appropriée pour le développement des filières optoélectroniques à base de GaN. La tendance pour les techniques de croissance autres que sur SiC est de réaliser des dispositifs à passage de courant vertical et d'éliminer au mieux la chaleur générée lors du fonctionnement du dispositif quel que soit le support d' épitaxie. Dans le cas des épitaxies sur saphir, ce substrat ne tient plus que le rôle de support épitaxial et ne limite plus le fonctionnement des dispositifs car il peut être éliminé .
Exposé de 1 ' invention
La présente invention propose un nouveau dispositif pouvant être moins coûteux que les solutions de l'art antérieur pour obtenir un dispositif semiconducteur à injection électronique verticale.
Un premier objet de l'invention consiste en un dispositif semiconducteur à injection électronique verticale comprenant un substrat support, une structure comportant au moins une couche mince monocristalline reportée sur le substrat support et solidaire du substrat support, au moins un composant électronique, le substrat support comportant au moins un évidement permettant un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, le dispositif comprenant également des moyens permettant une injection électronique verticale dans le composant électronique.
La structure peut comporter au moins une couche active formée par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline, le composant électronique étant réalisé dans ladite couche active. La couche active épitaxiée est homogène ou hétérogène en fonction des applications. La couche mince monocristalline peut être une couche active à partir de laquelle le composant électronique est réalisé.
Eventuellement, le dispositif peut comprendre en outre une couche, dite couche de collage, située entre le substrat support et la structure et permettant la solidarisation de la couche mince monocristalline sur le support, la couche de collage permettant un accès électrique ou électronique au composant électronique. Cette couche de collage peut être en Si0 .
Eventuellement, la couche de collage est isolante et comporte au moins un évidement permettant l'accès électrique ou électronique au composant électronique. La couche de collage peut aussi être conductrice ou semiconductrice .
La couche mince monocristalline peut comporter au moins un évidement permettant un accès électrique ou électronique direct au composant électronique. Avantageusement, le substrat support peut être en silicium, en SiC, en AIN, en saphir ou en GaN, la couche mince monocristalline peut être en SiC, en silicium, en GaN, en saphir ou en ZnO, la couche active peut comprendre un matériau semiconducteur choisi parmi SiC, GaN, les composés III-V et leurs dérivés et le diamant .
Le composant électronique peut comprendre au moins une jonction réalisée à partir de deux semiconducteurs de même nature ou de natures différentes. Il peut comprendre au moins une jonction de type métal-semiconducteur. Il peut encore comprendre au moins un empilement de type métal-oxyde- semiconducteur . Selon une variante de réalisation, les moyens permettant une injection électronique verticale dans le composant électronique comprennent une électrode disposée sur le composant électronique et une électrode disposée sous le composant électronique, dans ledit évidement permettant un accès au composant électronique. Dans ce cas, une masse peut être prévue dans ledit évidement, en contact avec ladite électrode disposée sous le composant afin de constituer un puits thermique . Selon une autre variante de réalisation, l'injection électronique se faisant au moyen d'un faisceau d'électrons dirigé sur le composant électronique en passant dans ledit évidement, les moyens permettant une injection électronique verticale comprennent un revêtement conducteur de guidage des électrons vers le composant électronique.
Selon encore une autre variante de réalisation, 1 ' évidement du substrat support comprend des alvéoles permettant un accès électrique ou électronique à des composants électroniques réalisés à partir de la structure.
Le composant électronique peut être choisi dans le groupe constitué des émetteurs de lumière, des détecteurs de lumière, des composants électroniques de puissance et des diodes .
La structure peut être choisie pour être étanche au vide. Dans ce cas, si le composant électronique est un composant apte à émettre un faisceau lumineux en réponse à un faisceau d'électrons reçu, la couche mince monocristalline peut être telle qu'elle permet le passage dudit faisceau d'électrons.
La structure peut former une membrane déformable sous l'effet d'une différence de pression, ledit composant électronique étant un composant fournissant un signal représentatif de la déformation subie par la membrane.
Un deuxième objet de l'invention consiste en un procédé de fabrication d'un tel dispositif semiconducteur à injection électronique verticale, caractérisé en ce qu'il comprend les étapes suivantes :
- report de la couche mince monocristalline sur une première face du substrat support,
- réalisation d'au moins un composant électronique à partir de la structure , - formation d'au moins un évidement à partir d'une deuxième face du substrat pour permettre un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, - réalisation de moyens permettant une injection électronique verticale dans le composant électronique.
Le procédé peut comprendre en outre une étape de formation d'au moins une couche active par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline, le composant électronique étant réalisé dans ladite couche active, la croissance cristalline étant réalisée avant ou après report. Si la couche mince est une couche active, le composant électronique peut être réalisé à partir de cette couche mince monocristalline.
Le composant électronique peut éventuellement être réalisé en partie avant le transfert, notamment lorsque la couche active est réalisée avant le transfert.
Selon un mode de réalisation particulièrement avantageux, l'étape de report de la couche mince monocristalline comprend les opérations suivantes : - délimitation de ladite couche mince monocristalline dans un substrat de matériau monocristallin par introduction d'espèces gazeuses dans ce substrat de matériau monocristallin afin de créer une zone de fracture, la couche mince monocristalline se trouvant entre une face du substrat de matériau monocristallin et la zone de clivage,
- solidarisation de ladite couche mince monocristalline sur la première face du substrat support , - séparation par fracture de la couche mince monocristalline du reste du substrat de matériau monocristallin, la séparation étant réalisée avant ou après 1 ' opération de solidarisation obtenue par exemple par adhésion moléculaire. De préférence, le report de ladite couche mince monocristalline se fait par l'intermédiaire d'une couche de collage. Cette couche de collage peut être en Si02.
Selon une variante de mise en œuvre, la réalisation des moyens permettant une injection électronique verticale dans le composant électronique comprend le dépôt d'une électrode sur le composant électronique et le dépôt d'une électrode sous le composant électronique, dans ledit évidement permettant un accès au composant électronique. Le procédé peut alors comprendre le dépôt d'une masse dans ledit évidement, en contact avec ladite électrode disposée sous le composant afin de constituer un puits thermique . Selon une autre variante de mise en œuvre, le procédé comprend le dépôt d'un revêtement conducteur apte à guider un faisceau d'électrons dirigé sur le composant électronique en passant dans ledit évidement. Selon encore une autre variante de mise en œuvre, le procédé comprend également la formation d'alvéoles prolongeant 1 ' évidement du substrat support pour permettre un accès électrique ou électronique à des composants électroniques réalisés à partir de la structure .
Brève description des dessins
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels :
- les figures 1A à 1E illustrent les principales étapes d'un procédé de fabrication d'un dispositif semiconducteur à injection électronique verticale selon l'invention,
- la figure 2 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique verticale selon l'invention, - la figure 3 montre le dispositif de la figure 2 installé sur un équipement pourvu d'une cathode à micropointes,
- la figure 4 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique verticale et à structure alvéolée, selon l'invention.
Description détaillée de modes de réalisation de 1 ' invention
La fabrication d'un dispositif semiconducteur à injection électronique verticale selon l'invention comprend le report d'une couche mince monocristalline de très bonne qualité cristalline (semiconductrice ou non, isolante ou électriquement conductrice) sur la face avant d'un substrat semiconducteur ou non. Ce transfert peut s'effectuer par l'intermédiaire d'une couche mince isolante, métallique ou semiconductrice. La ou les couches actives désirées sont obtenues par croissance cristalline avant ou après report. Un ou plusieurs composants électroniques y sont réalisés . La face arrière du substrat est usinée ou micro-usinée localement afin de créer une membrane. La couche mince monocristalline peut éventuellement être amincie.
Selon une variante de réalisation, la couche active et la couche mince monocristalline forment une seule et même couche. Le ou les composants électroniques peuvent être fabriqués avant ou après la formation de la membrane. Il est cependant préférable de fabriquer les composants électroniques avant de former la membrane afin de relâcher les contraintes mécaniques dans le dispositif en cours de fabrication. Le report de la couche mince monocristalline peut avantageusement se faire par le procédé connu sous le nom de Smartcut" et divulgué notamment par le document FR-A-2 681 472 (correspondant au brevet américain N° 5 374 564) . Les figures 1A et 1B illustrent ce procédé de transfert.
La figure 1A montre la fixation d'un premier substrat 1 en SiC sur un deuxième substrat 2 en silicium selon une interface de collage. Le substrat 1 possède une couche 3 de Si02 sur sa face de liaison avec le substrat 2. Une implantation ionique réalisée au travers de cette face a permis de créer une couche de microcavités 5 séparant le substrat 1 en une couche mince 7 et une partie restante 9 du substrat. Dans cet exemple, le substrat 2 possède également une couche 4 de Si02 sur sa face de liaison avec le substrat 1. Cependant, les deux faces en regard peuvent être de natures différentes à condition que le collage soit possible . La liaison entre les deux substrats s'obtient avantageusement par adhésion moléculaire. Une fois la liaison réalisée, on procède à la fracture du substrat 1 le long de la zone de microcavités 5. Cette fracture peut être obtenue au moyen d'un traitement thermique et/ou par application de contraintes mécaniques. La fracture fournit la structure représentée à la figure 1B et constituée d'un substrat support 2 en silicium supportant d'abord une couche 6 de Si02 (formée par la combinaison des couches 3 et 4), puis une couche 7 de SiC. On aurait pu également transférer la couche 7 de son substrat initial 9 vers le substrat support 2 via au moins un substrat intermédiaire .
Une fine couche 10 de GaN est alors épitaxiée sur la couche 7 de SiC dont la face libre a été préparée à cet effet. C'est ce que montre la figure 1C. La couche 10 de GaN constitue la couche active dans laquelle un composant électronique peut être réalisé.
Comme indiqué précédemment, la couche 10 aurait pu être réalisée avant report. Dans ce cas, le report de la. structure formée par la couche 7 et la couche 10 doit se faire soit par un support intermédiaire, soit directement, la couche 7 devant pour certaines applications être éliminée. Afin d'obtenir un accès électrique ou électronique au composant réalisé dans la couche 10, un évidement est pratiqué à partir de la face arrière du substrat 2. La figure 1D montre que 1 ' évidement 11 réalisé dans le substrat 2 est poursuivi dans la couche 6 de Si0 jusqu'à révéler la couche 7 de SiC. Cette couche 7 pourrait éventuellement être aussi évidée .
Compte tenu des différentes applications visées par l'invention, au moins deux cas d'excitation électronique peuvent être distingués . Le premier cas concerne une excitation électronique par passage vertical du courant dans le composant réalisé dans la couche active grâce à deux électrodes, l'une de ces électrodes étant déposée sur le composant et l'autre étant déposée sous le composant. Le deuxième cas concerne une excitation électronique par passage vertical du courant dans le composant suite à une injection électronique par bombardement d'électrons en face arrière du dispositif.
Le premier cas nécessite la présence d'électrodes sur et sous le dispositif comme le montre la figure 1E. Une électrode 13 a été formée sur la face avant du composant électronique réalisé dans la couche 10. Un matériau conducteur 14 est déposée sur la face arrière du dispositif. Il recouvre la face arrière évidée du substrat 2 ainsi que la face apparente de la couche 7 de SiC. La liaison électrique avec le composant s'obtient au travers de la couche 7 de Sic qui est électriquement conductrice. Eventuellement, 1 ' évidement est comblé par matériau conducteur formant avantageusement un puits thermique 15 permettant l'évacuation de la chaleur produite par le dispositif lors de son fonctionnement. Une électrode 16 est déposée sur le puits thermique 15 pour permettre la connexion d'un fil de liaison électrique. En l'absence du matériau 15, la deuxième électrode est formée par le matériau conducteur 14.
La figure 2 montre, en coupe transversale, un dispositif 20 selon l'invention et à excitation électronique par passage vertical du courant au travers du dispositif, le courant étant dû à un bombardement d'électrons dirigé vers la face arrière du dispositif.
Le dispositif 20 est réalisé comme précédemment à partir d'une structure empilée comprenant un substrat 21 de silicium, une couche 22 de Si02 et une couche mince 23 de SiC. Un évidement 24 est pratiqué à partir de la face arrière du substrat 21 jusqu'à révéler la couche mince 23 de SiC. Une couche de GaN a été épitaxiée à partir de la couche 23 de SiC et un composant électronique 25 a été réalisé à partir de la couche de GaN. Dans l'exemple représenté, le composant 25 est une source laser. Il est équipé sur deux de ses flancs opposés de miroirs 26 et 27 permettant l'amplification optique. La réalisation de tels miroirs est connue de l'homme de l'art. Dans cet exemple de réalisation,
1 ' évidement est de forme tronconique à sections circulaires ou polygonales. Afin de guider vers le composant 25 un faisceau d'électrons 30 abordant la face arrière du dispositif, une couche conductrice 28 est déposée sur la face arrière du dispositif. Cette couche conductrice 28 fera office d'anode vis-à-vis du faisceau d'électrons et doit permettre leur passage. Éventuellement, une couche conductrice 28' peut être déposée sur le composant 25 et reliée électriquement à la couche conductrice 28 afin de définir un potentiel et de collecter plus efficacement les électrons injectés vers la face arrière du dispositif. En réponse à l'excitation par le faisceau d'électrons 30, le composant 25 émettra un faisceau laser 31. La figure 3 montre, à titre d'exemple d'application, le dispositif 20 représenté à la figure 2 installé sur un équipement 40 pourvu d'une cathode à micropointes. L'équipement 40 comprend une enceinte tubulaire 41 dont une extrémité 42 est pourvue d'un queusot 43 par lequel le vide est réalisé dans 1 ' enceinte 41. Le queusot 43 peut contenir un getter 44. L'autre extrémité 45 de l'enceinte 41 comporte une ouverture qui est obturée par le dispositif 20, 1' évidement 24 du dispositif 20 (voir la figure 2) étant tourné vers l'intérieur de l'enceinte 41.
L'équipement 40 comprend, à l'intérieur de l'enceinte 41, une cathode à micropointes 46 alimentée en tension de façon appropriée par rapport à la masse. La couche conductrice 28 du dispositif 20 est également reliée à la masse. En utilisation, la cathode à micropointes 46 émettra un faisceau d'électrons 30 vers le dispositif 20.
A titre d'exemple, les micropointes peuvent être portées à -10 kV, la grille d'extraction de la cathode à environ 50 ou 100 V au-dessus de ce potentiel, c'est-à-dire à - 9950 ou - 9900 V. La couche conductrice 28 de la face arrière du dispositif 20 assure que le potentiel est bien défini et donc que les électrons vont bien s ' engouffrer dans 1 ' évidement du dispositif, traverser la couche mince en SiC et pénétrer dans le composant 25.
La couche mince 23 du dispositif 20 pourvue de la couche conductrice 28 et du composant 25 joue le rôle d'une membrane étanche au vide dans cette application. Elle est perméable aux électrons et sert de substrat d' épitaxie. Le dispositif présente les avantages de la compacité et de 1 ' intégration du dispositif dans un équipement. La figure 4 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique vertical et à structure alvéolée, selon 1 ' invention.
Le dispositif de la figure 4 comprend, en superposition, un substrat 51 en silicium, une couche 52 de Si02 et une couche mince 53 de SiC. Une couche de GaN a été épitaxiée à partir de la couche de SiC et deux composants électroniques 54 et 55 (ici des sources lasers) ont été réalisés à partir de la couche de GaN. Un évidement 56 a été réalisé à partir de la face arrière du substrat 51. Cet évidement est prolongé par deux alvéoles 57 et 58 révélant les parties de la couche mince 53 de SiC situées sous les composants 54 et 55. Il subsiste, entre les alvéoles 57 et 58 une partie 59 de la structure initiale servant de renfort. Ce renfort permet de rigidifier mécaniquement la membrane constituée par la partie libérée de la couche mince 53. On évite ainsi les risques d'éclatement de la membrane lors de la mise sous vide dans un équipement tel que celui de la figure 3. A noter que la section des alvéoles peut être hexagonale comme dans un nid d'abeilles.
L'invention procure notamment les avantages suivants. Elle rend possible la fabrication d'un dispositif semiconducteur en particulier à grand gap, électronique ou optoélectronique, sur un substrat de faible coût, par exemple en silicium, dont les techniques de report de couches, de gravure profonde et de métallisation sont bien maîtrisées. Elle permet l'intégration d'un dispositif électronique sur une membrane monocristalline. Elle permet la création d'une membrane étanche au vide, perméable à un faisceau d'électrons focalisé sur la face arrière de la membrane dont la face avant supporte un ou plusieurs composants électroniques. Elle permet la réalisation de dispositifs semiconducteurs verticaux sur un substrat non nécessairement conducteur électrique dans tout son volume. Le substrat peut éventuellement posséder un puits thermique intégré. La fabrication de composants en structure verticale permet une réduction de la taille des composants. L'invention permet la fabrication de dispositifs semiconducteurs verticaux de faible résistance électrique du fait du remplacement du substrat massif par une couche mince semiconductrice. Elle rend possible l'intégration d'un laser sur une torche micro-usinée par l'intermédiaire d'une membrane qui assure un triple rôle : étanchéité, perméabilité aux électrons, substrat d' épitaxie pour le GaN.

Claims

REVENDICATIONS
1. Dispositif semiconducteur à injection électronique verticale comprenant un substrat support (2,21,51), une structure comportant au moins une couche mince monocristalline (7,23,53) reportée sur le substrat support et solidaire du substrat support, au moins un composant électronique (25,54,55), le substrat support comportant au moins un évidement (11,24,56) permettant un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, le dispositif comprenant également des moyens permettant une injection électronique verticale dans le composant électronique.
2. Dispositif selon la revendication 1, caractérisé en ce que la structure comporte au moins une couche active (10) formée par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline (7,23,53), le composant électronique (25,54,55) étant réalisé dans ladite couche active (10).
3. Dispositif selon la revendication 1, caractérisé en ce que la couche mince monocristalline est une couche active à partir de laquelle le composant électronique est réalisé.
4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend en outre une couche (6,22,52), dite couche de collage, située entre le substrat support (2,21,51) et la structure et permettant la solidarisation de la couche mince monocristalline sur le support, la couche de collage permettant un accès électrique ou électronique au composant électronique.
5. Dispositif selon la revendication 4, caractérisé en ce que la couche de collage (22) est isolante et comporte au moins un évidement permettant l'accès électrique ou électronique au composant électronique (25) .
6. Dispositif selon la revendication 4, caractérisé en ce que la couche de collage est conductrice ou semiconductrice.
7. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la couche mince monocristalline comporte au moins un évidement permettant un accès électrique ou électronique direct au composant électronique.
8. Dispositif selon la revendication 1, caractérisé en ce que le substrat support (2,21,51) est en un matériau choisi parmi le silicium, le SiC, l'AlN, le saphir et le GaN.
9. Dispositif selon la revendication 1, caractérisé en ce que la couche mince monocristalline
(7,23,53) est en un matériau choisi parmi le SiC, le silicium, le GaN, le saphir ou le ZnO.
10. Dispositif selon la revendication 5, caractérisé en ce que la couche de collage (6,22,52) est en Si02.
11. Dispositif selon la revendication 2, caractérisé en ce que la couche active (10) comprend un matériau semiconducteur choisi parmi SiC, GaN, les composés III-V et leurs dérivés et le diamant.
12. Dispositif selon l'une quelconque des revendications 1 à 11, caractérisé en ce que le composant électronique comprend au moins une jonction réalisée à partir de deux semiconducteurs de même nature ou de natures différentes.
13. Dispositif selon l'une quelconque des revendications 1 à 11, caractérisé en ce que le composant électronique comprend au moins une jonction de type métal-semiconducteur.
14. Dispositif selon l'une quelconque des revendications 1 à 11, caractérisé en ce que le composant électronique comprend au moins un empilement de type métal-oxyde-semiconducteur.
15. Dispositif selon l'une quelconque des revendications 1 à 14, caractérisé en ce que les moyens permettant une injection électronique verticale dans le composant électronique comprennent une électrode (13) disposée sur le composant électronique et une électrode (14) disposée sous le composant électronique, dans ledit évidement permettant un accès au composant électronique .
16. Dispositif selon la revendication 15, caractérisé en ce qu'une masse (15) est prévue dans ledit évidement, en contact avec ladite électrode (14) disposée sous le composant afin de constituer un puits thermique .
17. Dispositif selon l'une quelconque des revendications 1 à 14, caractérisé en ce que, l'injection électronique se faisant au moyen d'un faisceau d'électrons (30) dirigé sur le composant électronique (25) en passant dans ledit évidement (24) , les moyens permettant une injection électronique verticale comprennent un revêtement conducteur (28) de guidage des électrons vers le composant électronique (25) .
18. Dispositif selon l'une quelconque des revendications 1 à 17, caractérisé en ce que 1 ' évidement (56) du substrat support (51) comprend des alvéoles (57,58) permettant un accès électrique ou électronique à des composants électroniques (54,55) réalisés à partir de la structure.
19. Dispositif selon la revendication 1, caractérisé en ce que ledit composant électronique est choisi dans le groupe constitué des émetteurs de lumière, des détecteurs de lumière, des composants électroniques de puissance et des diodes .
20. Dispositif selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la structure est étanche au vide.
21. Dispositif selon la revendication 20, caractérisé en ce que le composant électronique (25) étant un composant apte à émettre un faisceau lumineux en réponse à un faisceau d'électrons (30) reçu, la couche mince monocristalline (23) est telle qu'elle permet le passage dudit faisceau d'électrons.
22. Dispositif selon la revendication 20, caractérisé en ce que structure forme une membrane déformable sous l'effet d'une différence de pression, ledit composant électronique étant un composant , fournissant un signal représentatif de la déformation subie par la membrane .
23. Procédé de fabrication d'un dispositif semiconducteur à injection électronique verticale selon la revendication 1, caractérisé en ce qu'il comprend les étapes suivantes :
- report de la couche mince monocristalline (7) sur une première face du substrat support (2),
- réalisation d'au moins un composant électronique à partir de la structure,
- formation d'au moins un évidement (11) à partir d'une deuxième face du substrat (2) pour permettre un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline (7),
- réalisation de moyens (13,14) permettant une injection électronique verticale dans le composant électronique .
24. Procédé selon la revendication 23, caractérisé en ce qu'il comprend en outre une étape de formation d'au moins une couche active (10) par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline (7), le composant électronique étant réalisé dans ladite couche active, la croissance cristalline étant réalisée avant ou après report .
25. Procédé selon la revendication 23, caractérisé en ce que, la couche mince monocristalline étant une couche active, le composant électronique est réalisé à partir de cette couche mince monocristalline.
26. Procédé selon la revendication 23, caractérisé en ce que 1 ' étape de report de la couche mince monocristalline (7) comprend les opérations suivantes : - délimitation de ladite couche mince monocristalline (7) dans un substrat de matériau monocristallin (1) par introduction d'espèces gazeuses dans ce substrat de matériau monocristallin afin de créer une zone de fracture (5), la couche mince monocristalline (7) se trouvant entre une face du substrat de matériau monocristallin (1) et la zone de clivage (5) ,
- solidarisation de ladite couche mince monocristalline sur la première face du substrat support (2 ) ,
- séparation par fracture de la couche mince monocristalline (7) du reste (9) du substrat de matériau monocristallin (1) , la séparation étant réalisée avant ou après l'opération de solidarisation.
27. Procédé selon l'une quelconque des revendications 23 à 26, caractérisé en ce que le report de ladite couche mince monocristalline se fait par l'intermédiaire d'une couche de collage (6).
28. Procédé selon la revendication 26, caractérisé en ce que la solidarisation de ladite couche mince est obtenue par adhésion moléculaire.
29. Procédé selon l'une quelconque des revendications 23 à 28, caractérisé en ce que l'étape de report de la couche mince monocristalline (7) est réalisée sur une première face d'un substrat support en silicium (2) .
30. Procédé selon l'une quelconque des revendications 23 à 28, caractérisé en ce que l'étape de report consiste à reporter une couche mince de SiC monocristallin (7) .
31. Procédé selon la revendication 27, caractérisé en ce que le report de ladite couche mince monocristalline (7) se fait par l'intermédiaire d'une couche de collage (6) en Si02.
32. Procédé selon la revendication 24, caractérisé en ce que la couche active (10) est formée par croissance cristalline d'une couche de matériau semiconducteur choisi parmi SiC, GaN, les composés III-
V et leurs dérivés et le diamant.
33. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce que la réalisation des moyens permettant une injection électronique verticale dans le composant électronique comprend le dépôt d'une électrode (13) sur le composant électronique et le dépôt d'une électrode (14) sous le composant électronique, dans ledit évidement (11) permettant un accès au composant électronique.
34. Procédé selon la revendication 33, caractérisé en ce qu'il comprend le dépôt d'une masse (15) dans ledit évidement (11) , en contact avec ladite électrode (14) disposée sous le composant afin de constituer un puits thermique.
35. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce qu'il comprend le dépôt d'un revêtement conducteur (28) apte à guider un faisceau d'électrons (30) dirigé sur le composant électronique (25) en passant dans ledit évidement (24) .
36. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce qu'il comprend également la formation d'alvéoles (57,58) prolongeant 1 ' évidement (56) du substrat support (51) pour permettre un accès électrique ou électronique à des composants électroniques (54,55) réalisés à partir de la structure.
37. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce que l'étape de réalisation d'au moins un composant électronique consiste à réaliser un composant choisi dans le groupe constitué des émetteurs de lumière, des détecteurs de lumière, des composants électroniques de puissance et des diodes.
38. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce que l'étape de report d'une couche mince monocristalline (23) consiste à reporter une couche mince monocristalline telle que la structure soit étanche au vide.
39. Procédé selon la revendication 38, caractérisé en ce que l'étape de report d'une couche mince monocristalline (23) consiste à reporter une couche mince monocristalline apte à être traversée par un faisceau d'électrons.
40. Procédé selon la revendication 38, caractérisé en ce que l'étape de report d'une couche mince monocristalline consiste à reporter une couche mince monocristalline telle que la structure forme une membrane déformable sous l'effet d'une différence de pression, l'étape de réalisation d'au moins un composant électronique comprenant la réalisation d'un composant fournissant un signal représentatif de la déformation subie par la membrane.
EP01938322A 2000-05-26 2001-05-23 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication Ceased EP1284025A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0006761A FR2809534B1 (fr) 2000-05-26 2000-05-26 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
FR0006761 2000-05-26
PCT/FR2001/001603 WO2001093310A2 (fr) 2000-05-26 2001-05-23 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication

Publications (1)

Publication Number Publication Date
EP1284025A2 true EP1284025A2 (fr) 2003-02-19

Family

ID=8850659

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01938322A Ceased EP1284025A2 (fr) 2000-05-26 2001-05-23 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication

Country Status (4)

Country Link
US (2) US20030116791A1 (fr)
EP (1) EP1284025A2 (fr)
FR (1) FR2809534B1 (fr)
WO (1) WO2001093310A2 (fr)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
DE10111501B4 (de) * 2001-03-09 2019-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2004228273A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置
DE102006061167A1 (de) * 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP5091445B2 (ja) * 2006-09-15 2012-12-05 株式会社東芝 半導体装置およびその製造方法
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
US8405068B2 (en) * 2009-07-22 2013-03-26 Rfmd (Uk) Limited Reflecting light emitting structure and method of manufacture thereof
US8138068B2 (en) * 2010-08-11 2012-03-20 International Business Machines Corporation Method to form nanopore array
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
WO2014035794A1 (fr) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Dispositif latéral à semi-conducteur à région verticale de claquage
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN105445854B (zh) * 2015-11-06 2018-09-25 南京邮电大学 硅衬底悬空led光波导集成光子器件及其制备方法
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
DE102021203956A1 (de) * 2021-04-21 2022-10-27 Robert Bosch Gesellschaft mit beschränkter Haftung Membran-halbleiterbauelement und verfahren zum herstellen desselben
US12557444B2 (en) * 2022-05-05 2026-02-17 Creeled, Inc. Light-emitting diode chip structures with electrically insulating substrates and related methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933750A (en) * 1998-04-03 1999-08-03 Motorola, Inc. Method of fabricating a semiconductor device with a thinned substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853650A (en) * 1973-02-12 1974-12-10 Honeywell Inc Stress sensor diaphragms over recessed substrates
US4279690A (en) * 1975-10-28 1981-07-21 Texas Instruments Incorporated High-radiance emitters with integral microlens
JPS5932073B2 (ja) * 1979-06-01 1984-08-06 三菱電機株式会社 発光ダイオ−ドおよびその製造方法
FR2484710A1 (fr) * 1980-06-13 1981-12-18 Thomson Csf Diode electroluminescente et son procede de fabrication
JPS57190371A (en) * 1981-05-20 1982-11-22 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photoelectric converter and manufacture thereof
CA1271550A (fr) * 1985-12-24 1990-07-10 Fumio Inaba Dispositif luminescent a semiconducteur, eclairant a la verticale
WO1987006060A1 (fr) * 1986-03-28 1987-10-08 Fairchild Semiconductor Corporation Procede permettant d'unir deux ou plusieurs tranches de semi-conducteurs et structure resultante
US5383993A (en) * 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
DE4106288C2 (de) * 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0539741B1 (fr) * 1991-09-30 2003-01-15 Canon Kabushiki Kaisha Procédé de liaison anodique à radiation de lumière
US5455203A (en) * 1992-02-20 1995-10-03 Seiko Instruments Inc. Method of adjusting the pressure detection value of semiconductor pressure switches
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法，エッチング方法及び自動エッチング装置，並びに半導体装置の製造方法
JPH06196727A (ja) * 1992-12-08 1994-07-15 Terumo Corp 光電変換装置
JPH08152356A (ja) * 1994-11-30 1996-06-11 Terumo Corp 赤外線センサ
JP3557011B2 (ja) * 1995-03-30 2004-08-25 株式会社東芝 半導体発光素子、及びその製造方法
JPH08307001A (ja) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp 半導体レ−ザダイオ−ドおよびその製造方法
EP0871228A3 (fr) * 1997-04-09 2001-10-24 Matsushita Electric Industrial Co., Ltd. Substrat semi-conducteur, dispositif semi-conducteur et procédé de fabrication
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
KR100279737B1 (ko) * 1997-12-19 2001-02-01 정선종 전계방출소자와 광소자로 구성된 단파장 광전소자 및 그의 제작방법
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933750A (en) * 1998-04-03 1999-08-03 Motorola, Inc. Method of fabricating a semiconductor device with a thinned substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
STECKL A J ET AL: "GROWTH AND CHARACTERIZATION OF GAN THIN FILMS ON SIC SOI SUBSTRATES", JOURNAL OF ELECTRONIC MATERI, WARRENDALE, PA, US, vol. 26, no. 3, 1 March 1997 (1997-03-01), pages 217 - 223, XP008056365, ISSN: 0361-5235 *

Also Published As

Publication number Publication date
WO2001093310A9 (fr) 2002-05-30
FR2809534B1 (fr) 2005-01-14
WO2001093310A2 (fr) 2001-12-06
US20030116791A1 (en) 2003-06-26
FR2809534A1 (fr) 2001-11-30
US7820461B2 (en) 2010-10-26
WO2001093310A3 (fr) 2002-03-14
US20070093009A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
EP1284025A2 (fr) Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
EP0994503B1 (fr) Procédé de fabrication d&#39;une structure comportant une couche mince de matériau composée de zones conductrices et de zones isolantes
EP1354346B1 (fr) Procede de realisation d&#39;une couche mince impliquant l&#39;implantation d&#39;especes gazeuses
EP2973750B1 (fr) Procede de formation de diodes electroluminescentes
FR2967812A1 (fr) Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d&#39;un tel dispositif
EP1661175A1 (fr) Scellement metallique multifonction
EP1766676A1 (fr) Support d&#39;epitaxie hybride et son procede de fabrication
FR2967813A1 (fr) Procédé de réalisation d&#39;une structure a couche métallique enterrée
EP3780123A1 (fr) Procédé de fabrication de dispositifs optoélectroniques
EP1151507B1 (fr) Dispositif emetteur de lumiere, en silicium et procede de fabrication
FR2946478A1 (fr) Resonateur a ondes de volume.
FR2903811A1 (fr) Dispositif electronique comprenant des composants electroniques relies a un substrat et mutuellement connectes et procede de fabrication d&#39;un tel dispositif
EP2351085A2 (fr) Procede de fabrication de cellules matricielles photosensibles dans l&#39;infrarouge collees par adhesion moleculaire sur substrat optiquement transparent et capteur associe
FR3055467A1 (fr) Procede de realisation d’une couche contrainte en tension a base de germanium etain
EP3130010B1 (fr) Dispositif optoelectronique a diodes electroluminescentes et a diagramme d&#39;emission ameliore
FR3061357A1 (fr) Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
FR3003692A1 (fr) Procede de fabrication d’une structure a multijonctions pour cellule photovoltaique
WO2024132489A1 (fr) Procédé de collage de deux couches réduisant les contraintes
FR2536211A1 (fr) Structure de diode hyperfrequences dont les connexions exterieures sont prises par deux poutres metalliques
WO2021245344A1 (fr) Dispositif optoélectronique pour affichage lumineux à parois de confinement lumineux conductrices et procédé de fabrication correspondant
EP4174912A1 (fr) Procédé de croissance verticale d&#39;un matériau iii-v
FR3023978A1 (fr) Dispositif optoelectronique a diode electroluminescente
EP4634988A1 (fr) Procédé de préparation d&#39;un empilement en vue d&#39;un collage
FR3160520A1 (fr) Dispositif monolithique incluant un transistor et un condensateur cointégrés sur un substrat à base de diamant, et procédé de fabrication d’un tel dispositif
WO2024141240A1 (fr) Procede de fabrication d&#39;un dispositif electronique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20021108

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH DE GB IT LI

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE

17Q First examination report despatched

Effective date: 20090305

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20190318