FR2809534A1 - Dispositif semiconducteur a injection electronique verticale et son procede de fabrication - Google Patents

Dispositif semiconducteur a injection electronique verticale et son procede de fabrication Download PDF

Info

Publication number
FR2809534A1
FR2809534A1 FR0006761A FR0006761A FR2809534A1 FR 2809534 A1 FR2809534 A1 FR 2809534A1 FR 0006761 A FR0006761 A FR 0006761A FR 0006761 A FR0006761 A FR 0006761A FR 2809534 A1 FR2809534 A1 FR 2809534A1
Authority
FR
France
Prior art keywords
electronic component
layer
monocrystalline
electronic
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0006761A
Other languages
English (en)
Other versions
FR2809534B1 (fr
Inventor
Robert Baptist
Fabrice Letertre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0006761A priority Critical patent/FR2809534B1/fr
Priority to EP01938322A priority patent/EP1284025A2/fr
Priority to US10/276,691 priority patent/US20030116791A1/en
Priority to PCT/FR2001/001603 priority patent/WO2001093310A2/fr
Publication of FR2809534A1 publication Critical patent/FR2809534A1/fr
Application granted granted Critical
Publication of FR2809534B1 publication Critical patent/FR2809534B1/fr
Priority to US11/561,685 priority patent/US7820461B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/0955—Processes or apparatus for excitation, e.g. pumping using pumping by high energy particles
    • H01S3/0959—Processes or apparatus for excitation, e.g. pumping using pumping by high energy particles by an electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Element Separation (AREA)

Abstract

La présente invention concerne un dispositif semiconducteur à injection électronique verticale comprenant un substrat support (2), une structure comportant au moins une couche mince monocristalline (7) reportée sur le substrat support et solidaire du substrat support, au moins un composant électronique, le substrat support (2) comportant au moins un évidement permettant un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, le dispositif comprenant également des moyens (13, 14) permettant une injection électronique verticale dans le composant électronique.

Description

<B>DISPOSITIF</B> SEMICONDUCTEUR <B>A</B> INJECTION ELECTRONIQUE VERTICALE <B>ET SON</B> PROCEDE <B>DE FABRICATION</B> <B>Domaine</B> technique La présente invention concerne un dispositif semiconducteur à injection électronique verticale. Elle concerne également un procédé de fabrication d'un tel dispositif.
Le dispositif semiconducteur a injection électronique verticale est réalisé dans une couche active en matériau semiconducteur à petit gap ou à grand gap. - Cependant, l'invention s'avère particulierement intéressante dans le cas d'une couche active en matériau semiconducteur à grand gap.
Etat <B>de</B> technique <B>antérieure</B> Les semiconducteurs sont caractérisés par leur bande interdite ou gap qui sépare les derniers états occupés de la bande de valence et les états libres suivants dans la bande de conduction. Parmi les semiconducteurs, on distingue les semiconducteurs à petit gap, comme le silicium et le germanium, et les semiconducteurs à grand gap comme par exemple GaN et sic.
L'obtention de substrats massifs en semiconducteur à grand gap s'avère très difficile voire impossible actuellement. Dans le cas du GaN par exemple, il n'existe pas de substrat massif de qualité électronique en dépit des recherches intenses effectuées dans ce domaine. I1 existe par contre du GaN hétéro-épitaxié sur substrat massif en saphir ou en SiC. Cette technique a été développée pour la réalisation de composants optoélectroniques de type diode bleue.
Cependant, l'épitaxie de GaN sur le saphir est rendue particulièrement délicate par le désaccord de maille qui existe entre le GaN et le saphir (de l'ordre 16%). L'obtention de couches cristallines de qualité suffisante pour la réalisation de dispositifs optoélectroniques nécessite donc la mise au point de procédés d'épitaxie sophistiqués. L'utilisation du substrat saphir s'explique essentiellement par sa compatibilité structurale et chimique avec le GaN, son faible cout et sa disponibilité sous forme substrat de grand diamètre. Le caractère électrique isolant du saphir nécessite la réalisation, dans le épitaxié, de composants horizontaux avec des électrodes situées en face avant.
L'autre voie utilisée pour la commercialisation de composants et celle GaN sur substrat SiC massif. Les substrats SiC restent rares et très chers. C'est la voie développée exploitée commercialement par la société Cree Research Inc. profitant de l'avantage qu'elle possède de commercialiser la plus grande partie des substrats SiC. L'intérêt du SiC massif pour l'épitaxie et la réalisation de dispositifs à base de GaN est évident. Tout d'abord, le faible désaccord de maille (3,5%) entre et GaN permet de simplifier les procédés d'épitaxie tout en réalisant des couches meilleure qualité cristalline. De plus, l'utilisation d'un substrat de SiC conducteur permet de realiser un composant à passage de courant vertical (c'est-à-dire avec une électrode sur chaque face). Cette structure permet réaliser des composants de taille inférieure à ceux réalisés sur substrat isolant, ce qui est intéressant d'un point de vue économique. Par ailleurs, 'utilisation du sic, qui possède une forte conductibilité thermique, permet de réguler ou de diminuer la température du composant lors de son fonctionnement. Ceci est un point important pour les performances, la durée de vie et la fiabilité des composants.
D'autres voies sont également étudiées mais leur maturité actuelle les cantonnent aux laboratoires. démarche générale consiste à utiliser un substrat de silicium massif afin de tirer parti du faible coût et la grande taille de ces substrats. On peut ainsi obtenir du GaN sur du SiC recouvrant du silicium. Ces techniques, développées en laboratoire, reposent sur 'utilisation d'une couche de SiC cubique épitaxiée soit sur un substrat SOI, soit directement sur un substrat de silicium massif. Cette couche de SiC doit permettre de faciliter l'épitaxie en diminuant la différence de paramètre de maille entre et le silicium, c'est-à-dire de se retrouver dans une configuration d'épitaxie GaN sur SiC. En plus de la difficulté présentée par la réalisation de 'epitaxie de GaN, la première épitaxie de SiC présente des difficultés techniques importantes. Cependant, la croissance de GaN sur une telle structure revêt un intérêt particulier car elle permettrait d'obtenir du en structure cubique (le saphir procure une structure hexagonale) qui, par ses proprietes, est intéressant pour des applications optoélectroniques. Pour l'instant cette voie reste au stade de la recherche.
Enfin, une voie plus récente concerne l'epitaxie directe de GaN sur dû silicium, sans couche tampon en SiC. On utilise pour cela du silicium (111). Cette approche, dans son principe équivalente à celle adoptée pour l'épitaxie sur saphir, souffre actuellement d'un retard important par rapport aux autres techniques. Cependant, la bonne maîtrise du matériau silicium permet d'envisager l'utilisation de substrats supports d'épitaxie conducteurs ou isolants électriques, ce qui laisse une certaine liberté quant au mode de fonctionnement du dispositif épitaxié (vertical ou horizontal).
Les composants optoélectroniques réalisés sur les matériaux cités ci-dessus ont donc soit une structure latérale (avec deux électrodes situées sur la face avant du substrat), soit une structure verticale avec une électrode sur la couche active (en GaN notamment) et une autre électrode sur la face arrière substrat massif (par exemple en SiC). Selon la structure adoptée ou imposée par la nature du substrat, taille de la puce est nécessairement variable. 'un point de vue strictement économique, la réalisation une puce à fonctionnement vertical est nettement avantageuse car ceci permet de réaliser des dispositifs plus compacts.
De plus, la nature du substrat d'épitaxie choisi influe sur les performances du dispositif le problème de la dissipation thermique en fonctionnement. De ce point de vue, le SiC massif présente un avantage considérable. Les limitations, mises en évidence pour les dispositifs réalisés du GaN supporté par du saphir, font actuellement l'objet recherches. Deux voies apparaissent dans les publications afin de résoudre ce problème dans le cas saphir. Chacune repose sur l'élimination du substrat de saphir après la réalisation des couches épitaxiales actives.
La première de ces voies repose sur` l'élimination du substrat en/ saphir et la réalisation d'une épitaxie épaisse de GaN (supérieure à 100 um) en face arrière afin d'obtenir une membrane rigide autoportée. Cela revient à réaliser un substrat de GaN. Cette démarche permet de réaliser un dispositif fonctionnement vertical et de mieux dissiper la chaleur générée.
La seconde de ces voies repose l'élimination du substrat de saphir et le collage de la couche active sur une semelle électriquement et thermiquement conductrice (collage sur un substrat en cuivre par exemple). On pourrait ainsi obtenir un dispositif à fonctionnement vertical et permettant de dissiper la chaleur produite.
On observe ainsi que la filière SiC représente une voie d'avenir très appropriée pour le développement des filières optoélectroniques à base de GaN. La tendance pour les techniques de croissance autres que sur SiC est de réaliser des dispositifs à passage de courant vertical et d'éliminer au mieux la chaleur générée lors du fonctionnement du dispositif quel que soit le support d'épitaxie. Dans le cas des epitaxies sur saphir, ce substrat ne tient plus que le rôle de support épitaxial et ne limite plus le fonctionnement des dispositifs car il peut être eliminé.
Exposé <B>de l'invention</B> La présente invention propose un nouveau dispositif pouvant être moins coûteux que les solutions l'art antérieur pour obtenir un disposi semiconducteur à injection électronique verticale. Un premier objet de l'invention consiste un dispositif semiconducteur à injection électronique verticale comprenant un substrat support, une structure comportant au moins une couche mince monocristalline reportée sur le substrat support solidaire du substrat support, au moins un composant électronique, le substrat support comportant au moins un évidement permettant un accès électrique ou electronique au composant électronique au travers de la couche mince monocristalline, le dispositif comprenant également des moyens permettant une injection électronique verticale dans le composant électronique.
La structure peut comporter au moins une couche active formée par croissance cristalline de matériau- semiconducteur sur la couche mince monocristalline, le composant électronique étant réalisé dans ladite couche active. La couche active epitaxiée est homogène ou hétérogène fonction des applications. La couche mince monocristalline peut être couche active à partir de laquelle le composant électronique est réalisé.
Eventuellement, le dispositif peut comprendre en outre une couche, dite couche de collage, située entre le substrat support et structure et permettant la solidarisation de la couche mince monocristalline sur le support, la couche de collage permettant un accès électrique ou electronique au composant électronique. Cette couche de collage peut etre en Si02.
Eventuellement, la couche collage est isolante et comporte au moins un évidement permettant 'accès électrique ou électronique au composant électronique. La couche de collage peut aussi être conductrice ou semiconductrice.
La couche mince monocristalline peut comporter au moins un évidement permettant un accès électrique ou électronique direct au composant électronique. Avantageusement, le substrat support peut être en silicium, en Sic, en AlN, en saphir ou en GaN, la couche mince monocristalline peut être en Sic en silicium, en GaN, en saphir ou en ZnO, la couche active peut comprendre un matériau semiconducteur choisi parmi sic, les composés III-V et leurs dérivés le diamant.
Le composant électronique peut comprendre au moins une jonction réalisée à partir de deux semiconducteurs de même nature ou de natures différentes. Il peut comprendre au moins une jonction de métal-semiconducteur. Il peut encore comprendre au r.moins un- empilement de type métal-oxyde- semiconducteur.
Selon une variante de réalisation, les moyens permettant une injection électronique verticale dans le composant électronique comprennent une électrode disposée sur le composant électronique une électrode disposée sous le composant électronique dans ledit évidement permettant un accès au composant électronique. Dans ce cas, une masse peut être prévue dans ledit évidement, en contact avec ladite électrode disposée sous le composant afin de constituer un puits thermique.
Selon une autre variante de réalisation, l'injection électronique se faisant au moyen 'un faisceau d'électrons dirigé sur le composant électronique en passant dans ledit évidement, les moyens permettant une injection électronique verticale comprennent un revêtement conducteur de guidage électrons vers le composant électronique.
Selon encore une autre variante réalisation, l'évidement du substrat support comprend des alvéoles permettant un accès électrique ou électronique à des composants électroniques réalisés à partir de la structure.
Le composant électronique peut être choisi dans le groupe constitué des émetteurs de lumière, des détecteurs de lumière, des composants électroniques de puissance et des diodes.
La structure peut être choisie pour être étanche au vide. Dans ce cas, si le composant électronique est un composant apte à émettre un faisceau lumineux en réponse à un faisceau d'électrons reçu, la couche mince monocristalline peut être telle qu'elle permet passage dudit faisceau d'électrons. La structure peut former une membrane déformable sous l'effet. d'une férence de pression, ledit composant électronique étant un composant fournissant un signal représentatif déformation subie par la membrane.
Un deuxième objet de l'invention consiste en un procédé fabrication d'un tel dispositif semiconducteur à injection électronique verticale, caractérisé en ce qu'il comprend les étapes suivantes - report de la couche mince monocristalline sur une première face du substrat support, - réalisation d'au moins un composant électronique à partir de la structure , - formation d'au moins un évidement à partir d'une deuxième face du substrat pour permettre un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, - réalisation de moyens permettant une injection électronique verticale dans le composant électronique.
Le procédé peut comprendre en outre une étape de formation d'au moins une couche active par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline, le composant électronique étant réalisé dans ladite couche active, la croissance cristalline étant réalisée avant ou après report. la couche mince est une couche active, le composant électronique peut être réalisé à partir de cette couche mince monocristalline.
Le composant électronique peut éventuellement être réalisé en partie avant le transfert notamment lorsque la couche active est réalisée avant le transfert.
Selon un mode de réalisation particulierement avantageux, l'étape de report la couche mince monocristalline comprend les opérations suivantes .
- délimitation de ladite couche mince monocristalline dans un substrat de matériau monocristallin par introduction d'espèces gazeuses dans ce substrat de matériau monocristallin afin de créer une zone de fracture, la couche mince monocristalline se trouvant entre une face du substrat de matériau monocristallin et la zone de clivage, - solidarisation de ladite couche mince monocristalline sur la première face du substrat support, - séparation par fracture de la couche mince monocristalline du reste du substrat de matériau monocristallin, la séparation étant réalisée avant ou après l'opération de solidarisation obtenue par exemple par adhésion moléculaire.
De préférence, le report de ladite couche mince monocristalline se fait par l'intermédiaire 'une couche de collage. Cette couche de collage peut être en Si02.
Selon une variante de mise en oeuvre la réalisation des moyens permettant une injection electronique verticale dans le composant électronique comprend le dépôt d'une électrode sur le composant electronique et le dépôt d'une électrode sous composant électronique, dans ledit évidement permettant un accès au composant électronique. Le procédé peut alors comprendre le dépôt d'une masse dans ledit evidement, en contact avec ladite électrode disposee sous le composant afin de constituer un puits thermique.
Selon une autre variante de mise en ceuvre, procédé comprend le dépôt d'un revêtement conducteur apte à guider un faisceau d'électrons dirigé sur le composant électronique en passant dans ledit évidement.
Selon encore une autre variante de mise en #uvre, le procédé comprend également la formation 'alvéoles prolongeant l'évidement du substrat support pour permettre un accès électrique ou électronique à composants électroniques réalisés à partir de la structure.
<B>Brève description des dessins</B> L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels - les figures 1A à 1E illustrent les principales étapes d'un procédé de fabrication d'un dispositif semiconducteur à injection électronique verticale selon l'invention, - la figure 2 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique verticale selon l'invention, - la figure 3 montre le dispositif de la figure 2 installé sur un équipement pourvu d'une cathode à micropointes, - la figure 4 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique verticale à structure alvéolée, selon l'invention.
Description détaillée de modes de réalisation de l'invention La fabrication d' dispositif semi-conducteur à injection électronique verticale selon l'invention comprend le report d' couche mince monocristalline de très bonne qualité cristalline (semiconductrice ou non, isolante électriquement conductrice) sur la face avant d'un substrat semiconducteur ou non. Ce transfert peut s'effectuer par l'intermédiaire d'une couche mince isolante, métallique ou semiconductrice. La les couches actives désirées sont obtenues par croissance cristalline avant ou après report. Un ou plusieurs composants électroniques y sont réalisés. La face arrière du substrat est usinée ou micro-usinée localement afin de créer une membrane. La couche mince monocristalline peut éventuellement être amincie.
Selon une variante de réalisation, la couche active et la couche mince monocristalline forment une seule et même couche.
Le ou les composants électroniques peuvent être fabriqués avant ou après la formation de la membrane. Il est cependant préférable de fabriquer les composants électroniques avant de former la membrane afin de relâcher les contraintes mécaniques dans le dispositif en cours de fabrication. report de la couche mince monocristalline peut avantageusement se faire par le procédé connu sous le nom de Smartcut et divulgué notamment le document FR-A-2 681 472 (correspondant au brevet américain N 5 374 564). Les figures 1A et 1B illustrent ce procédé de transfert.
La figure 1A montre la fixation d'un premier substrat 1 en SiC sur un deuxième substrat 2 en silicium selon une interface de collage. Le substrat 1 possède une couche 3 de Si02 sur sa face de liaison avec le .substrat 2. Une implantation ionique réalisée au travers cette face a permis de créer une couche de microcavités 5 séparant le substrat 1 en une couche mince 7 .et partie restante 9 du substrat. Dans cet exemple, le substrat 2 possède également une couche 4 de Si02 sur sa face de liaison avec le substrat 1. Cependant, les deux faces en regard peuvent être de natures différentes à condition que le collage soit possible.
liaison entre les deux substrats s'obtient avantageusement par adhésion moléculaire. Une fois la liaison réalisée, on procède à la fracture du substrat 1 long de la zone de microcavités 5. Cette fracture peut être obtenue au moyen d'un traitement thermique et/ou par application de contraintes mécaniques. La fracture fournit la structure représentée à la figure 1B et constituée d'un substrat support 2 silicium supportant d'abord une couche 6 de Si02 (formée par la combinaison des couches 3 et 4), puis une couche 7 de SiC. On aurait pu également transférer couche 7 de son substrat initial 9 vers le substrat support 2 via au moins un substrat intermédiaire.
fine couche/ 10 de GaN est alors épitaxiée sur la couche 7 de SiC dont la face libre a été préparée à cet effet. C'est ce que montre la figure 1C. La couche 10 de GaN constitue la couche active dans laquelle un composant électronique peut etre réalisé.
Comme indiqué précédemment, la couche 10 aurait pu être réalisée avant report. Dans ce cas, le report de la structure formée par la couche 7 et la couche 10 doit se faire soit un support intérmédiaire, soit directement, la couche 7 devant pour certaines applications être éliminée.
Afin d'obtenir un accès électrique ou électronique au composant réalisé dans couche 10, un évidement est pratiqué à partir de la face arrière du substrat 2. La figure 1D montre que 'évidement 11 réalisé. dans le substrat 2 est poursuivi dans la couche de Si02 jusqu'à révéler la couche 7 SiC. Cette couche 7 pourrait éventuellement être aussi évidée. Compte tenu des différentes applications visées par l'invention, au moins deux cas d'excitation électronique peuvent être distingués. Le premier cas concerne une excitation électronique par passage vertical du courant dans le composant réalisé dans la couche active grâce à deux électrodes, l'une de ces électrodes étant déposée sur le composant et l'autre étant déposée sous le composant. Le deuxième cas concerne une excitation électronique par passage vertical du courant dans le composant suite à une injection électronique par bombardement d'électrons en face arrière du dispositif.
Le premier cas nécessite la présence d'électrodes sur et sous le dispositif comme le montre figure 1E. Une électrode 13 a été formée sur la face avant du composant électronique réalisé dans la couche . Un matériau conducteur 14 est déposée sur la face arrière du dispositif. Il recouvre la face arrière évidée du substrat 2 ainsi que la face apparente de la couche 7 de SiC. La liaison électrique avec le composant s'obtient au travers de la couche 7 de qui est électriquement conductrice. Eventuellement l'evidement est comblé par matériau conducteur formant avantageusement un puits thermique 15 permettant l'evacuation de la chaleur produite par le dispositif lors de son fonctionnement. Une électrode 16 est déposée sur le puits thermique 15 pour permettre connexion d'un fil de liaison électrique. En l'absence du matériau 15, la deuxième électrode est formée par matériau-conducteur 14.
La figure 2 montre, en coupe transversale un dispositif 20 selon l'invention et à excitation électronique par passage vertical du courant au travers du dispositif, le courant étant dû à un bombardement d'electrons dirigé vers la face arrière du dispositif.
Le dispositif 20 est réalisé comme precédemment à partir d'une structure empilee comprenant un substrat 21 de silicium, une couche 22 Si02 et une couche mince 23 de SiC. Un évidement 24 pratiqué à partir de la face arrière du substrat jusqu'à révéler la couche mince 23 de SiC. Une couche de GaN a été épitaxiée à partir de la couche 23 de et un composant électronique 25 a été réalisé à partir de la couche de GaN. Dans l'exemple représenté, composant 25 est une source laser. I1 est équipé sur deux de ses flancs opposés de miroirs 26 et 27 permettant l'amplification optique. La réalisation de tels miroirs est connue de l'homme de l'art.
Dans cet exemple de réalisation, l'évidement est de forme tronconique à sections circulaires ou polygonales. Afin de guider vers le composant 25 un faisceau d'électrons 30 abordant la face arrière du dispositif, une couche conductrice 28 est déposée sur la face arrière du dispositif. Cette couche conductrice 28 fera office d'anode vis-à-vis faisceau d'électrons et doit permettre leur passage. Éventuellement, une couche conductrice 28' peut être déposée sur le composant 25 et reliée électriquement a la couche conductrice 28 afin de définir un potentiel et de collecter plus efficacement les électrons injectés vers la face arrière du dispositif. En réponse à l'excitation par le faisceau d'électrons 30, le composant 25 émettra un faisceau laser 31.
La figure 3 montre, à titre d'exemple d'application, le dispositif 20 représenté à la figure 2 installe sur un équipement 40 pourvu d'une cathode à micr@pointes. L'équipement 40 comprend une enceinte tubulaire 41 dont une extrémité 42 est pourvue d'un queusot par lequel le vide est réalisé dans l'enceinte 41. Le queusot 43 peut contenir un getter 44. L'autre extrémité 45 de l'enceinte 41 comporte une ouverture qui est obturée par le dispositif 20 l'évidement 24 du dispositif 20 (voir la figure 2 étant tourné vers l'intérieur de l'enceinte 41.
L'équipement 40 comprend, à l'intérieur de l'enceinte 41, une cathode à micropointes 46 alimentée en tension de façon appropriée par rapport à la masse. La couche conductrice 28 du dispositif 20 est également reliée à la masse. En utilisation, la cathode à micropointes 46 émettra un faisceau d'électrons 30 vers le dispositif 20.
A titre d'exemple, les micropointes peuvent être portées à -10 kV, la grille d'extraction de la cathode à environ 50 ou 100 V au-dessus de ce potentiel, c'est-à-dire à - 9950 ou - 9900 V. La couche conductrice 28 de la face arrière du dispositif 20 assure que le potentiel est bien défini et donc que les électrons vont bien s'engouffrer dans l'évidement du dispositif, traverser la couche mince en SiC et pénétrer dans le composant 25.
La couche mince 23 du dispositif 20 pourvue de la couche conductrice 28 et du composant joue le rôle d'une membrane étanche au vide dans cette application. Elle est perméable aux électrons et sert de substrat d'épitaxie. Le dispositif presente les avantages de la compacité et de l'intégration du dispositif dans un équipement.
La figure 4 montre, en coupe transversale, un autre dispositif semiconducteur à injection électronique vertical et à structure alvéolée, selon ' irwention.
Le dispositif de la figure 4 comprend, en superposition, un substrat 51 en silicium, couche de Si02 et une couche mince 53 de SiC. Une couche de GaN a été épitaxiée à partir de la couche de SiC et deux composants électroniques 54 et 55 (ici des sources lasers) ont été réalisés à partir de la couche de GaN.
Un évidement 56 a été réalisé à partir de la face arrière du substrat 51. Cet évidement est prolongé par deux alvéoles 57 et 58 révélant les parties de la couche mince 53 de SiC situées sous les composants 54 et 55. Il subsiste, entre les alvéoles 57 et 58 une partie 59 de la structure initiale servant de renfort. Ce renfort permet de rigidifier mécaniquement la membrane constituée par la partie libérée de la couche mince 53. On évite ainsi les risques d'éclatement de 1a membrane lors de la mise sous vide dans un équipement tel que celui de la figure 3. A noter que la section des alvéoles peut être hexagonale comme dans un nid d'abeilles.
L'invention procure notamment les avantages suivants. Elle rend possible la fabrication d'un dispositif semiconducteur en particulier à grand gap, électronique ou optoélectronique, sur un substrat de faible coût, par exemple en silicium, dont les techniques de report de couches, de gravure profonde et de métallisation sont bien maîtrisées Elle permet l'integration d'un dispositif électronique sur une membrane monocristalline. Elle permet la création d'une membrane étanche au vide, perméable a un faisceau d'électrons focalisé sur la face arrière de la membrane dont face avant supporte un ou plusieurs composants électroniques. Elle permet la réalisation de dispositifs semiconducteurs verticaux sur un substrat non nécessairement conducteur électrique dans tout son volume. Le substrat peut éventuellement posséder un puits thermique intégré. La fabrication de composants en structure verticale permet une réduction de la taille des composants. L'invention permet la fabrication de dispositifs semiconducteurs verticaux de faible résistance électrique du fait du remplacement du substrat massif par une couche mince semiconductrice.
Elle rend possible l'intégration d'un laser sur une torche micro-usinée par l'intermédiaire 'une membrane qui assure un triple rôle : étanchéité perméabilité aux électrons, substrat d'épitaxie pour GaN.

Claims (15)

REVENDICATIONS
1. Dispositif semiconducteur à injection électronique verticale comprenant un substrat support (2,21 51), une structure comportant au moins une couche mince monocristalline (7,23,53) reportée sur le substrat support et solidaire du substrat support, au moins un composant électronique (25,54,55), le substrat support comportant au moins un évidement (11,24,56) permettant un accès électrique ou électronique au composant électronique au travers de la couche mince monocristalline, le dispositif comprenant également des moyens permettant une injection électronique verticale dans composant électronique.
2. Dispositif selon la revendication 1, caractérisé en ce que la structure comporte au moins une couche active (10) formée par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline (7,23,53), composant électronique (25,54,55) étant réalisé dans ladite couche active (10).
3. Dispositif selon la revendication 1, caractérisé en ce que la couche mince monocristalline est une couche active à partir de laquelle le composant électronique est réalisé.
4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce 'il comprend en outre une couche (6,22,52), dite couche de collage, située entre le substrat support (2, ,51) et la structure et permettant la solidarisation de la couche mince monocristalline sur le support, la couche de collage permettant un accès électrique ou électronique au composant électronique.
5. Dispositif selon la revendication 4, caractérisé en ce que la couche de collage (22) est isolante et comporte au moins un évidement permettant l'accès électrique ou électronique au composant électronique (25).
6. Dispositif selon la revendication 4, caracterisé en ce que la couche de collage est conductrice ou semiconductrice.
7. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la couche mince monocristalline comporte au moins un évidement permettant un accès électrique ou électronique direct au composant électronique.
8. Dispositif selon la revendication 1, cara-cterisé en ce que le substrat support (2,21,51) est en un matériau choisi parmi le silicium, le SiC, l' , le saphir et le GaN.
9. Dispositif selon la revendication caracterisé en ce que la couche mince monocristalline (7,23,53) est en un matériau choisi parmi le SiC, silicium, le GaN, le saphir ou le znO.
10. Dispositif selon la revendication , caractérisé en ce que la couche de collage (6,22, ) est en Si02.
11. Dispositif selon la revendication , caracterisé en ce que la couche active (10) comprend un matériau semiconducteur choisi parmi SiC, GaN, composes III-V et leurs dérivés et le diamant.
12. Dispositif selon l'une quelconque revendications 1 à 11, caractérisé en ce que composant électronique comprend au moins une jonction réalisee à partir de deux semiconducteurs de même nature ou de natures différentes.
13. Dispositif selon l'une quelconque revendications 1 à 11, caractérisé en ce que le composant électronique comprend au moins une jonction de type métal-semiconducteur.
14. Dispositif selon l'une quelconque des revendications 1 à 11, caractérisé en ce que composant électronique comprend au moins un empilement de type métal-oxyde-semiconducteur.
15. Dispositif selon l'une quelconque revendications 1 à 14, caractérisé en ce que les moyens permettant une injection électronique verticale dans le composant électronique comprennent une électrode (13) disposée sur le composant électronique et une électrode (14) disposée sous le composant électronique, dans ledit évidement permettant un accès au composant électronique. <B>16.</B> Dispositif selon la revendication 15, caractérisé en ce qu'une masse (15) est prévue dans ledit évidement, en contact avec ladite électrode (14 disposée sous le composant afin de constituer un puits thermique. 17. Dispositif selon l'une quelconque revendications 1 à 14, caractérisé en ce que 1 injection électronique se faisant au moyen d' faisceau d'électrons (30) dirigé sur le composant électronique (25) en passant dans ledit évidement (24), moyens permettant une injection électronique verticale comprennent un revêtement conducteur (28) guidage des électrons vers le composant électronique 18. Dispositif selon l'une quelconque revendications 1 à 17, caractérisé en ce que 1 évidement (56) du substrat support (51) comprend des alvéoles (57,58) permettant un accès électrique ou électronique à des composants électroniques (54,55) réalisés à partir de la structure. 19. Dispositif selon la revendication 1 caractérisé en ce que ledit composant électronique choisi dans le groupe constitué des émetteurs de lumière, des détecteurs de lumière, des composants électroniques de puissance et des diodes. 20. Dispositif selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la structure est étanche au vide. 21. Dispositif selon la revendication 20 caractérisé en ce que le composant électronique (25 étant composant apte à émettre un faisceau lumineux en réponse à un faisceau d'électrons (30) reçu, couche mince monocristalline (23) est telle qu'elle permet passage dudit faisceau d'électrons. 22. Dispositif selon la revendication , caractérisé en-ce que structure forme une membrane déformable sous l'effet d'une différence de pression, ledit composant électronique étant un composant fournissant un signal représentatif de 1a déformation subie par la membrane. 23. Procédé de fabrication d'un dispositif semiconducteur à injection électronique verticale selon la revendication 1, caractérisé en ce qu'il comprend les étapes suivantes - report de la couche mince monocristalline (7) sur une première face du substrat support (2), - réalisation d'au moins un composant électronique à partir de la structure, - formation d'au moins un évidement (11 à partir d'une deuxième face du substrat (2) pour permettre un accès électrique ou électronique composant électronique au travers de la couche mince monocristalline (7), - réalisation de moyens (13,14) permettant une ' 'ection électronique verticale dans le composant électronique. 24. Procédé selon la revendication caractérisé en ce qu'il comprend en outre une étape formation d'au moins une couche active (10) par croissance cristalline de matériau semiconducteur sur la couche mince monocristalline (7), le composant électronique étant réalisé dans ladite couche active, croissance cristalline étant réalisée avant ou après report. 25. Procédé selon la revendication 23, caractérisé en ce que, la couche mince monocristalline etant une couche active, le composant électronique est réalisé à partir de cette couche mince monocristalline. 26. Procédé selon la revendication 23 caractérisé en ce que l'étape de report de la couche mince monocristalline (7) comprend les opérations suivantes - délimitation de ladite couche mince monocristalline (7) dans un substrat de matériau monocristallin (1) par introduction d'espèces gazeuses dans ce substrat de matériau monocristallin afin créer une zone de fracture (5), la couche mince monocristalline (7) se trouvant entre une face substrat de matériau monocristallin (1) et la zone clivage (5), - solidarisation de ladite couche mince monocristalline sur la première face du substrat support (2), - séparation par fracture de la couche mince monocristalline (7) du reste (9) du substrat matériau monocristallin (1), la séparation étant réalisée avant ou après- l'opération de solidarisation. 27. Procédé selon l'une quelconque revendications 23 à 26, caractérisé en ce que le report de ladite couche mince monocristalline se fait l'intermédiaire d'une couche de collage (6). 28. Procédé selon la revendication 26, caractérisé en ce que la solidarisation de ladite couche mince est obtenue par adhésion moléculaire. 29. Procédé selon l'une quelconque des revendications 23 à 28, caractérisé en ce que l'étape de report de la couche mince monocristalline (7) est réalisée sur une première face d'un substrat support en silicium ). 30. Procédé selon l'une quelconque des revendications 23 à 28, caractérisé en ce que l'étape de report consiste à reporter une couche mince de SiC monocristallin (7). 31.-Procédé selon la revendication 27, caractérise en ce que le report de ladite couche mince monocristalline (7) se fait par l'intermédiaire d'une couche de collage (6) en Si02. 32. Procédé selon la revendication 24, caractérisé en ce que la couche active ( ) est formée par croissance cristalline d'une couche de matériau semiconducteur choisi parmi SiC, GaN, les composés III- V et leurs dérivés et le diamant. 33. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé ce que la réalisation des moyens permettant une injection électronique verticale dans le composant électronique comprend le dépôt d'une électrode (13) sur le composant électronique et le dépôt d'une électrode (14) sous le composant électronique, dans ledit évidement (11) permettant un accès au composant électronique. 34. Procédé selon la revendication 33, caractérisé en ce qu'il comprend le dépôt d'une masse (15) dans ledit évidement (11), en contact avec ladite électrode (14) disposée sous le composant afin de r constituer un puits thermique. 35. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce qu'il comprend le dépôt d'un revêtement conducteur (28) apte à guider un faisceau d'électrons (30) dirigé sur composant électronique (25) en passant dans ledit évidement (24). 36. Procédé selon l'une quelconque revendications 23 à 32, caractérisé en ce qu'il comprend également la formation d'alvéoles (57,58) prolongeant l'évidement (56) du substrat support (51) pour permettre un accès électrique ou électronique à des composants électroniques (54,55) réalisés à partir l- structure: 37. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce que l'étape réalisation d'au moins un composant électronique consiste à réaliser un composant choisi dans le groupe constitué des émetteurs de lumière, des détecteurs de lumière, des composants électroniques de puissance et diodes. 38. Procédé selon l'une quelconque des revendications 23 à 32, caractérisé en ce que l'étape report d'une couche mince monocristalline ) consiste à reporter une couche mince monocristalline telle que la structure soit étanche au vide. 39. Procédé selon la revendication , caractérisé en ce que l'étape de report d'une couche mince monocristalline (23) consiste à reporter couche mince monocristalline apte à être traversée par un faisceau d'électrons. 40. Procédé selon la revendication 38, caractérisé en ce que l'étape de report d'une couche mince monocristalline consiste à reporter une couche mince monocristalline telle que la structure forme une membrane déformable sous l'effet d'une différence de pression, l'étape de réalisation 'au moins un composant électronique comprenant la réalisation d'un composant fournissant un signal representatif de la déformation subie par la membrane.
FR0006761A 2000-05-26 2000-05-26 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication Expired - Lifetime FR2809534B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0006761A FR2809534B1 (fr) 2000-05-26 2000-05-26 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
EP01938322A EP1284025A2 (fr) 2000-05-26 2001-05-23 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
US10/276,691 US20030116791A1 (en) 2000-05-26 2001-05-23 Semiconductor device with vertical electron injection and method for making same
PCT/FR2001/001603 WO2001093310A2 (fr) 2000-05-26 2001-05-23 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
US11/561,685 US7820461B2 (en) 2000-05-26 2006-11-20 Semiconductor device with vertical electron injection and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0006761A FR2809534B1 (fr) 2000-05-26 2000-05-26 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR2809534A1 true FR2809534A1 (fr) 2001-11-30
FR2809534B1 FR2809534B1 (fr) 2005-01-14

Family

ID=8850659

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0006761A Expired - Lifetime FR2809534B1 (fr) 2000-05-26 2000-05-26 Dispositif semiconducteur a injection electronique verticale et son procede de fabrication

Country Status (4)

Country Link
US (2) US20030116791A1 (fr)
EP (1) EP1284025A2 (fr)
FR (1) FR2809534B1 (fr)
WO (1) WO2001093310A2 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069410A3 (fr) * 2001-02-23 2003-03-06 Nitronex Corp Dispositifs en materiau de nitrure de gallium comportant des vias sur la face inferieure et leurs procedes de fabrication
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
WO2007121739A2 (fr) * 2006-04-25 2007-11-01 Osram Opto Semiconductors Gmbh Composant à semi-conducteurs opto-électronique
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10111501B4 (de) * 2001-03-09 2019-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2004228273A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置
JP5091445B2 (ja) * 2006-09-15 2012-12-05 株式会社東芝 半導体装置およびその製造方法
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
US20110017972A1 (en) * 2009-07-22 2011-01-27 Rfmd (Uk) Limited Light emitting structure with integral reverse voltage protection
US8138068B2 (en) * 2010-08-11 2012-03-20 International Business Machines Corporation Method to form nanopore array
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN105445854B (zh) * 2015-11-06 2018-09-25 南京邮电大学 硅衬底悬空led光波导集成光子器件及其制备方法
DE102021203956A1 (de) * 2021-04-21 2022-10-27 Robert Bosch Gesellschaft mit beschränkter Haftung Membran-halbleiterbauelement und verfahren zum herstellen desselben

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162284A (en) * 1979-06-01 1980-12-17 Mitsubishi Electric Corp Light emitting diode and its manufacturing method
US4279690A (en) * 1975-10-28 1981-07-21 Texas Instruments Incorporated High-radiance emitters with integral microlens
FR2484710A1 (fr) * 1980-06-13 1981-12-18 Thomson Csf Diode electroluminescente et son procede de fabrication
JPS57190371A (en) * 1981-05-20 1982-11-22 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photoelectric converter and manufacture thereof
US4797890A (en) * 1985-12-24 1989-01-10 Mitsubishi Cable Industries, Ltd. Semiconductor light emitting device with vertical light emission
FR2681472A1 (fr) * 1991-09-18 1993-03-19 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0601561A1 (fr) * 1992-12-08 1994-06-15 Terumo Kabushiki Kaisha Dispositif photo-électrique
US5864171A (en) * 1995-03-30 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor optoelectric device and method of manufacturing the same
US5963790A (en) * 1992-07-22 1999-10-05 Mitsubshiki Denki Kabushiki Kaisha Method of producing thin film solar cell

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853650A (en) * 1973-02-12 1974-12-10 Honeywell Inc Stress sensor diaphragms over recessed substrates
WO1987006060A1 (fr) * 1986-03-28 1987-10-08 Fairchild Semiconductor Corporation Procede permettant d'unir deux ou plusieurs tranches de semi-conducteurs et structure resultante
US5383993A (en) * 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
DE4106288C2 (de) * 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
DE69232896T2 (de) * 1991-09-30 2003-09-04 Canon Kk Verfahren für anodische Bindung mit Lichtstrahlung
US5455203A (en) * 1992-02-20 1995-10-03 Seiko Instruments Inc. Method of adjusting the pressure detection value of semiconductor pressure switches
JPH08152356A (ja) * 1994-11-30 1996-06-11 Terumo Corp 赤外線センサ
JPH08307001A (ja) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp 半導体レ−ザダイオ−ドおよびその製造方法
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
KR100279737B1 (ko) * 1997-12-19 2001-02-01 정선종 전계방출소자와 광소자로 구성된 단파장 광전소자 및 그의 제작방법
US5933750A (en) * 1998-04-03 1999-08-03 Motorola, Inc. Method of fabricating a semiconductor device with a thinned substrate
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279690A (en) * 1975-10-28 1981-07-21 Texas Instruments Incorporated High-radiance emitters with integral microlens
JPS55162284A (en) * 1979-06-01 1980-12-17 Mitsubishi Electric Corp Light emitting diode and its manufacturing method
FR2484710A1 (fr) * 1980-06-13 1981-12-18 Thomson Csf Diode electroluminescente et son procede de fabrication
JPS57190371A (en) * 1981-05-20 1982-11-22 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photoelectric converter and manufacture thereof
US4797890A (en) * 1985-12-24 1989-01-10 Mitsubishi Cable Industries, Ltd. Semiconductor light emitting device with vertical light emission
FR2681472A1 (fr) * 1991-09-18 1993-03-19 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5963790A (en) * 1992-07-22 1999-10-05 Mitsubshiki Denki Kabushiki Kaisha Method of producing thin film solar cell
EP0601561A1 (fr) * 1992-12-08 1994-06-15 Terumo Kabushiki Kaisha Dispositif photo-électrique
US5864171A (en) * 1995-03-30 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor optoelectric device and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 005, no. 040 (E - 049) 17 March 1981 (1981-03-17) *
PATENT ABSTRACTS OF JAPAN vol. 007, no. 036 (E - 158) 15 February 1983 (1983-02-15) *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069410A3 (fr) * 2001-02-23 2003-03-06 Nitronex Corp Dispositifs en materiau de nitrure de gallium comportant des vias sur la face inferieure et leurs procedes de fabrication
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
WO2007121739A2 (fr) * 2006-04-25 2007-11-01 Osram Opto Semiconductors Gmbh Composant à semi-conducteurs opto-électronique
WO2007121739A3 (fr) * 2006-04-25 2008-03-13 Osram Opto Semiconductors Gmbh Composant à semi-conducteurs opto-électronique
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors

Also Published As

Publication number Publication date
FR2809534B1 (fr) 2005-01-14
WO2001093310A3 (fr) 2002-03-14
US20070093009A1 (en) 2007-04-26
US7820461B2 (en) 2010-10-26
EP1284025A2 (fr) 2003-02-19
US20030116791A1 (en) 2003-06-26
WO2001093310A2 (fr) 2001-12-06
WO2001093310A9 (fr) 2002-05-30

Similar Documents

Publication Publication Date Title
FR2809534A1 (fr) Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
EP0994503B1 (fr) Procédé de fabrication d&#39;une structure comportant une couche mince de matériau composée de zones conductrices et de zones isolantes
EP2973750B1 (fr) Procede de formation de diodes electroluminescentes
EP3352312A1 (fr) Dispositif photonique comportant un laser optiquement connecté à un guide d&#39;onde silicium et procédé de fabrication d&#39;un tel dispositif photonique
FR2818010A1 (fr) Procede de realisation d&#39;une couche mince impliquant l&#39;introduction d&#39;especes gazeuses
FR2753577A1 (fr) Procede de fabrication d&#39;un composant optoelectronique a semiconducteur et composant et matrice de composants fabriques selon ce procede
EP3782193B1 (fr) Procédé de fabrication d&#39;un dispositif optoélectronique à matrice de diodes
FR2695261A1 (fr) Laser émetteur en surface et son procédé de fabrication.
FR2967813A1 (fr) Procédé de réalisation d&#39;une structure a couche métallique enterrée
FR2988904A1 (fr) Structure semiconductrice optoelectronique a nanofils et procede de fabrication d&#39;une telle structure
EP2095407A1 (fr) Procede de realisation de microfils et/ou de nanofils
EP1151507B1 (fr) Dispositif emetteur de lumiere, en silicium et procede de fabrication
EP3503222A1 (fr) Procédé de fabrication d&#39;un dispositif optoélectronique par report d&#39;une structure de conversion sur une structure d&#39;émission
EP2351085A2 (fr) Procede de fabrication de cellules matricielles photosensibles dans l&#39;infrarouge collees par adhesion moleculaire sur substrat optiquement transparent et capteur associe
EP3130010B1 (fr) Dispositif optoelectronique a diodes electroluminescentes et a diagramme d&#39;emission ameliore
FR3055467A1 (fr) Procede de realisation d’une couche contrainte en tension a base de germanium etain
WO2014154993A1 (fr) Procédé de fabrication d&#39;une structure à multijonctions pour cellule photovoltaïque
EP3780123A1 (fr) Procédé de fabrication de dispositifs optoélectroniques
FR3061357A1 (fr) Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
FR2536211A1 (fr) Structure de diode hyperfrequences dont les connexions exterieures sont prises par deux poutres metalliques
EP4398317A1 (fr) Procédé de fabrication d&#39;un substrat de croissance comportant des mésas de différentes déformabilités, par gravure et porosification électrochimique
EP4174912A1 (fr) Procédé de croissance verticale d&#39;un matériau iii-v
WO2021245344A1 (fr) Dispositif optoélectronique pour affichage lumineux à parois de confinement lumineux conductrices et procédé de fabrication correspondant
WO2024084179A1 (fr) Procede de fabrication d&#39;une couche piezoelectrique sur un substrat
FR3023978A1 (fr) Dispositif optoelectronique a diode electroluminescente

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20