EP1147559A1 - Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi - Google Patents

Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi

Info

Publication number
EP1147559A1
EP1147559A1 EP00901665A EP00901665A EP1147559A1 EP 1147559 A1 EP1147559 A1 EP 1147559A1 EP 00901665 A EP00901665 A EP 00901665A EP 00901665 A EP00901665 A EP 00901665A EP 1147559 A1 EP1147559 A1 EP 1147559A1
Authority
EP
European Patent Office
Prior art keywords
zone
conductivity
type
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00901665A
Other languages
German (de)
English (en)
Inventor
Charles Leroux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1147559A1 publication Critical patent/EP1147559A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements

Definitions

  • the present invention relates to a device for protecting against electrostatic discharges for electronic components.
  • ] _ Q produced on a substrate comprising a semiconductor layer on an insulating layer, for example an SOI substrate.
  • ESD electrostatic discharge
  • the switch analogy is an ideal case that we are trying to get close to.
  • a protection is characterized by its voltage for maintaining the electrical characteristic in triggered mode and its series resistance. Optimizing a protection therefore amounts to finding a structure of minimum bulk, having a minimum series resistance and whose holding voltage, while being greater than the operating voltage of the circuit, is minimum.
  • the reduction in the area occupied by the protective structure and the reduction in its resistance are generally contradictory and a compromise must be reached between these two factors.
  • the holding voltage is defined as a first approximation by the diode bend voltage (about 0.7 V) that multiplies the number of diodes in series.
  • each protection diode is produced in a box of doping type opposite to that of the substrate, each box being isolated from the others, the diodes then being connected in series. Due to the fact that the substrate is massive, each parasitic bipolar transistor is linked to each protection diode. The leakage current of a protection diode corresponds to the base current of the transistor linked to the next protection diode and the leakage current is amplified accordingly.
  • Document WO 97/35373 proposes a solution to this problem by decorrelating the functions of insulation and protection. The Darlington effect is taken advantage of to ensure the discharge function of the electrostatic discharge.
  • the size of the first diode is maximized because it receives the largest part of the discharge.
  • the isolation function is then assumed by a MOS transistor connected in series with the last protection diode.
  • the Darlington effect does not occur in microelectronic circuits produced on SOI (silicon-on-insulator) substrates since the parasitic bipolar transistors are suppressed. On these substrates, protection by diodes in series can therefore be applied.
  • the most compact diode that can be used consists of an NMOS transistor with an implantation of the source of a different type from the implantation of the drain.
  • Certain manufacturing techniques require a small thickness of silicon on the buried oxide layer, the diodes formed then have a high resistance.
  • the area under the grid of a protective diode may melt since the heat produced cannot be dissipated easily.
  • the invention provides a solution to the problem of circuit protection microelectronics developed on SOI type substrates. It applies to the very specific context of low-consumption integrated circuit techniques.
  • the general principle of the invention is to use a device which, moreover, has very poor reverse withstand performance and cannot be used as it is in a circuit due to the leaks it causes.
  • This device is a Zener type diode. By this term is meant a diode having a low avalanche voltage. Its poor behavior in reverse turns out not to be penalizing in the case of the invention since the diode will always be polarized directly.
  • the Zener diode used according to the present invention is a diode formed by the junction of two opposite and high doping zones.
  • the direct and reverse characteristics are degraded and make it an unusable diode in an application usually reserved for this type of diode. Indeed, its conduction level at given voltage is increased while its blocking aspect, when it is reverse biased, disappears. Leakage at low bias voltage is also higher compared to a conventional diode.
  • the advantage of Zener diodes is that their intrinsic voltage withstand under electrostatic discharge is high. This is particularly true in the case of a thinned substrate (see Figure 7). In addition, they have a lower series resistance and a gain multiplied by 3. These two parameters are essential to optimize protection.
  • the subject of the invention is therefore a device for protecting an electronic component against electrostatic discharges, the device being developed in a semiconductor layer of a substrate, the semiconductor layer covering an insulating layer, the device being connected to a contact pad to be protected from said component in order to derive any electrostatic discharge, characterized in that the device comprises at minus a Zener diode connected to said pad to be polarized directly.
  • this device comprises several Zener diodes connected in series and connected to said pad to be polarized directly.
  • the Zener diodes can be arranged adjacent to form the series connection, the electrical connection between two adjacent diodes being obtained by metallization or by a silicide.
  • each Zener diode comprises two regions heavily doped with opposite types of conductivity, these two regions being separated by a region doped at an average level according to one or the other of said types of conductivity.
  • the semiconductor layer of the substrate is a silicon layer
  • the two heavily doped regions have doping levels of the order of 10 20 atoms / cm 3
  • the doped region at a medium level has a level of doping of the order of 10 18 atoms / cm 3 .
  • This substrate can be an SOI substrate.
  • the subject of the invention is also a method for producing a device for protecting an electronic component against electrostatic discharges, the protection device comprising at least one Zener diode produced in a semiconductor layer of a substrate, the semiconductor layer covering an insulating layer, the method comprising:
  • a step of implanting a first zone of said active zone in order to obtain a first zone moderately doped according to a type of conductivity chosen between a first type of conductivity and a second type of conductivity opposite to the first type of conductivity,
  • Another subject of the invention is a method for producing a device for protecting an electronic component against electrostatic discharges, the protection device comprising at least one Zener diode produced in a semiconductor layer of a substrate, the semiconductor layer covering an insulating layer, the method comprising: a step of defining the area of the diode or active area in said semiconductor layer,
  • the first zone is wider than the grid formed on this first zone.
  • FIG. 1 shows, schematically, the constitution of a Zener diode usable in the protection device according to the invention
  • FIG. 2 is a descriptive view of the implantation of a Zener diode on a very thin layer of a substrate, usable in the protection device according to the invention
  • - Figure 3 is a descriptive view of the implantation of a Zener diode on a thin layer of a substrate, usable in the protection device 1 according to the invention
  • FIG. 4 shows an electronic circuit protected by protection devices 1 according to the invention
  • FIG. 5 shows one implantation of a set of four Zener diodes mounted in series on a very thin layer of a substrate, for a protection device according to the invention
  • - Figure 6 shows the layout of a set of four Zener diodes mounted in series on a thin layer of a substrate, for a protection device according to one invention
  • - Figure 7 is a cross-sectional view of a MOS transistor according to the known art
  • FIGS. 8 to 11 are cross-sectional views of an SOI substrate during different stages of manufacturing a Zener diode for a protection device according to the invention.
  • FIG. 1 shows, schematically, the constitution of a Zener diode usable in the protection device according to the invention.
  • This Zener diode is made from monocrystalline silicon using two high level source and drain type implantations which allow levels to be reached. doping of the order of 10 20 atoms / cm 3 . These two opposite types of implantations, N ++ for region 1 and P ++ for region 2, are separated by an intermediate level implantation of type N or P in region 3 of the order of 10 18 atoms / cm 3 .
  • This diode is specific by its design and its low resistance. The realization of this Zener diode varies according to the techniques used.
  • the low intrinsic resistance of the protection diode is explained in part by the lower thickness of silicon due to localized thinning. Furthermore, the weakly doped areas, located under the spacers, can induce a high series resistance of the diode, in particular for the implantations corresponding to the PMOS transistor.
  • each Zener diode of the protection device in the following manner.
  • the masking level of the polysilicon grid is not used.
  • the implantation level used for the spacers of the NMOS transistor (weakly N-doped drain or LDDN) is dissociated from the drain and source N level (DSN).
  • the source drain level P (DSP), which is normally the complement of the DSN level, becomes the complement of the two levels DSN and LDDN.
  • FIG. 2 is a descriptive view of the implantation of a Zener diode on a very thin layer of a substrate.
  • an active silicon area 5 is defined in the silicon surface layer of an SOI substrate.
  • the DSP level is complementary to the DSN and LDDN levels.
  • the intrinsic resistance is a value used in the standardized test for protection against electrostatic discharges called HBM (for "Human Body Model”).
  • HBM Human Body Model
  • This test was defined by assimilating a person to a capacitor with a capacity of 100 pF, the skin resistance varying between 500 and 50,000 ⁇ .
  • This standard refers to a device connected in series with a 100 pF capacitor, a resistance of 1500 ⁇ and, implicitly, an inductance of 7.5 ⁇ H.
  • HBM 2000 V
  • the voltage withstand is then normalized per unit of width of the protection device.
  • a voltage transient of U Volts corresponds in fact to a current transient with a maximum current of approximately U / 1500 amperes, a rise time of 5 to 10 nS and an exponential decay having a time constant of 150 nS.
  • This current transient leads by Joule effect to a certain heating.
  • the ESD resistance reported in volts per ⁇ m corresponds to a threshold beyond which the energy dissipated in the device leads to destructive thermal runaway.
  • the thermal runaway threshold can be associated with a critical temperature which must not be crossed.
  • the heating in the material during the ESD transient corresponds to a dissipation by Joule effect associated with the strong current transient.
  • heating is greater for the SOI substrate than for a solid substrate because the heat cannot be as easily removed from the rear of the substrate due to the presence of the buried oxide layer.
  • the increase in intrinsic strength implies an increase in the thickness of the surface silicon layer.
  • an active silicon area 10 is defined in the silicon surface layer of an SOI substrate.
  • an implantation level 11 of type N ++ is defined in the silicon surface layer of an SOI substrate.
  • an implantation level 12 of type P ++ is defined in the silicon surface layer of an SOI substrate.
  • an implantation level 13 of type N is defined in the silicon surface layer of an SOI substrate.
  • the Zener diode protection device according to the invention cannot be used according to the diagram of conventional diode protection devices.
  • the Zener diodes of the protection device according to the invention are directly polarized.
  • FIG. 4 represents - an electronic circuit protected from electrostatic discharges by four protection devices according to the invention.
  • the ground pad 21, the DC voltage supply pad 22, the input pad 23 of the circuit and the output pad 24 of the circuit are connected to protection devices 25.
  • These protection devices 25 are formed by four Zener diodes connected in series and directly polarized. The number of diodes in a device must be sufficient to support the supply voltage without inducing excessive leakage.
  • the protection device according to the invention can advantageously be supplemented by the addition of conventional diodes reverse biased in several places of the circuit so as to increase the effectiveness of the protection whatever the sign of the electrostatic discharge.
  • the references 26 and 27 designate conventional diodes mounted in addition to certain protection devices according to the invention.
  • the diodes of the protection device having to be connected in series, it is advisable to design it so as to allow the most compact integration possible.
  • the four diodes are made on the same active area. If the diodes are made using an LDDN level differentiated from the DSN level (see Figure 2), these diodes can be connected to each other thanks to the metallization level. This is illustrated in FIG. 5.
  • the four diodes 31, 32, 33 and 34 have been represented with their different layouts, for example for the Zener diode 33: the DSP layout 331, the DSN layout 332 and the LDDN implantation 333. Spallings 35 connect the diodes to one another and to the outside. References 36 represent the electrical contact points between diodes and metallizations.
  • the diodes are produced using an LDDN type level used before the grid, the diodes can be connected by a level of silicide as illustrated in FIG. 6. An even more integrated device is then obtained.
  • the four diodes are referenced 41, 42, 43 and 44.
  • Each diode, for example the diode 43 comprises: a DSP implantation 431, a DSN implantation 432 and a polysilicon grid 433.
  • the references 46 represent the electrical contact points of input and output of the Zener four diode protection device.
  • FIG. 7 shows, in cross section, such a transistor produced on an SOI substrate formed by a solid part 50 of silicon, a layer of silicon oxide 51 and a surface layer of silicon 52. Note the localized thinning zone created in the surface layer 52. This localized thinning zone supports the layer 53 of grid oxide, the grid 54 of polysilicon and the spacers 55.
  • the conventional diodes are produced according to this concept and it is obvious that the volume of silicon between the grid oxide 53 and the oxide layer 51 is too confined. The heat produced in this volume cannot be easily dissipated, unlike the elements produced on a solid silicon substrate.
  • the Zener diodes can be produced by avoiding the localized thinning associated with the polysilicon grid.
  • the diode is made with the only LDD level as shown in Figure 2. This is an original modification of a standard process since we use a device which, moreover, has very poor performance performance conversely and which cannot be used as is in a circuit due to the leaks it causes.
  • FIGS. 8 to 11 illustrate the production of a Zener diode, for a protection device according to the invention, from an SOI substrate.
  • FIG. 8 shows, in cross section, an SOI substrate composed of a solid part 60 of silicon, a layer of silicon oxide 61 and a surface layer of silicon 62.
  • FIG. 9 realizes on a part of the surface layer 62 an LDDN type implantation to obtain an N + doped area 63.
  • an implantation of the drain-source N type (DSN implantation) is carried out on a part of the zone 63 already doped with N + .
  • An N ++ doped area 64 is obtained.
  • an implantation of the drain-source type P DSP implantation
  • the different zones constituting a Zener diode of the device according to the invention will have a doping greater than or equal to 1013 atoms / cm 3 .
  • This Zener diode design is inexpensive because, although it obviously requires an additional reticle, the LDDN level is dissociated from the DSN level and it does not lead to a more complex production process.
  • the protection function is optimized: the intrinsic resistance is increased and the voltage drop developed across the protection diode during electrostatic discharge - is minimized. This is shown in the table given above: 60% gain on the intrinsic resistance and 200% on the electrical resistance which turns out to be the most critical parameter.
  • the invention provides the following advantage: when the supply voltage decreases to 1 V, using two degraded diodes connected in series, there is excellent protection with low resistance.
  • the inventor of the present invention forced a priori by using this very poor quality component.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un dispositif de protection (25) d'un composant électronique contre les décharges électrostatiques, le dispositif (25) étant élaboré dans une couche semi-conductrice d'un substrat, la couche semi-conductrice recouvrant une couche isolante, le dispositif étant relié à un plot de contact (21 à 24) à protéger dudit composant afin de dériver une éventuelle décharge électrostatique, caractérisé en ce que le dispositif (25) comprend au moins une diode Zener reliée audit plot pour être polarisée en direct.

Description

DISPOSITIF DE PROTECTION CONTRE LES DECHARGES ELECTROSTATIQUES POUR COMPOSANTS MICROELECTRONIQUES SUR
SUBSTRAT DU TYPE SOI
5 Domaine technique
La présente invention concerne un dispositif de protection contre les décharges électrostatiques pour des composants électroniques
]_Q réalisés sur un substrat comportant une couche semi- conductrice sur une couche isolante, par exemple un substrat SOI.
La protection contre les décharges électrostatiques (ESD) est un aspect important de la 5 fiabilité des systèmes électroniques. Selon certaines sources, les pertes imputables aux décharges électrostatiques correspondraient à une perte moyenne sur les produits variant entre 8 et 33%. La protection vis-à-vis de ces nuisances s'opère à tous les niveaux :
20 environnement de fabrication et de fonctionnement des circuits intégrés, protection sur des cartes assemblant plusieurs circuits intégrés. Une partie de la protection est assurée par le circuit lui-même.
Les différents circuits intégrés utilisés
25 dans les systèmes électroniques sont reliés à leur environnement par 1 ' intermédiaire de leurs broches d'entrée-sortie ou d'alimentation et c'est donc via ces différentes broches que peut s'écouler l'éventuelle décharge électrostatique ESD. Le principe général de
3Q protection sur le circuit est alors de mettre en périphérie du circuit au niveau de chaque broche d'entrée-sortie des structures de protection entre ces broches et leurs alimentations. Ces structures de protections sont le plus souvent des diodes en inverse,
35 des transistors MOS bloqués ou des thyristors. Ces dispositifs ne doivent pas perturber le fonctionnement du circuit et doivent se comporter comme des interrupteurs ouverts en fonctionnement normal de manière à détourner directement vers les alimentations du circuit le minimum de courant d'entrée-sortie qui constitue le vecteur d'information dans le circuit. En revanche, lors d'une décharge, ils doivent se comporter comme des interrupteurs fermés pour éviter que la décharge électrostatique n'aille dégrader le coeur du circuit. Dans le cas d'une décharge, si la protection fonctionne véritablement comme un interrupteur idéal, c'est-à-dire avec une résistance série nulle, la décharge électrostatique s'écoulera dans le circuit sans déperdition d'énergie et donc sans dégradation. On appelle tenue intrinsèque la tension de décharge électrostatique supportée par le dispositif de protection sans subir de dégradation.
Etat de la technique antérieure
L'analogie de l'interrupteur constitue un cas idéal dont on essaie de se rapprocher. Dans la pratique, une protection se caractérise par sa tension de maintien de la caractéristique électrique en mode déclenché et sa résistance série. Optimiser une protection revient donc à trouver une structure d'encombrement minimum, ayant une résistance série minimum et dont la tension de maintien, tout en étant supérieure à la tension de fonctionnement du circuit, soit minimale. La réduction de la surface occupée par la structure de protection et la réduction de sa résistance sont généralement contradictoires et il faut aboutir à un compromis entre ces deux facteurs .
Actuellement, on sait réaliser des circuits intégrés fonctionnant sous des tensions de plus en plus faibles (inférieures à 3 V et même à 2 V) . Les tensions maximales admissibles sont également réduites et l'optimisation de la résistance série des structures de protection ainsi que l'obtention d'une tension de maintien optimale deviennent des enjeux primordiaux.
Dans ce contexte de la protection aux circuits basse tension, on a vu apparaître des structures de protection utilisant plusieurs diodes polarisées en direct. La tension de maintien est définie en première approximation par la tension de coude de diode (environ 0,7 V) que multiplie le nombre de diodes en série .
L'utilisation de ce type de protection par diodes en série pose des difficultés sur un substrat de silicium classique du fait d'un effet parasite communément appelé effet Darlington. Sur un tel substrat, chaque diode de protection est réalisée dans un caisson de type de dopage opposé à celui du substrat, chaque caisson étant isolé des autres, les diodes étant ensuite connectées en série. Du fait que le substrat est massif, à chaque diode de protection est lié un transistor bipolaire parasite. Le courant de fuite d'une diode de protection correspond au courant de base du transistor lié à la diode de protection suivante et le courant de fuite se trouve amplifié d'autant. Le document WO 97/35373 propose une solution à ce problème en décorrélant les fonctions d'isolation et de protection. On tire parti de l'effet Darlington pour assurer la fonction d'évacuation de la décharge électrostatique. La taille de la première diode est maximisée car c'est elle qui reçoit la plus grosse partie de la décharge. La fonction d'isolation est alors assumée par un transistor MOS connecté en série avec la dernière diode de protection. L'effet Darlington ne se produit pas dans les circuits microélectroniques réalisés sur des substrats SOI (silicium-sur-isolant) puisque les transistors bipolaires parasites sont supprimés. Sur ces substrats, la protection par diodes en série peut donc être appliquée.
L'article "Dynamic Threshold Body-and Gate- Coupled SOI ESD Protection Networks" de S. VOLDMAN et al., paru dans EOS/ESD Symposium proceedings, 1997, Santa Clara, Californie, pages 210-220, divulgue un dispositif de protection à diodes élaboré sur un substrat SOI. Les diodes de protection sont alors réalisées à partir de transistors MOS . Pour un tel transistor réalisé sur un substrat SOI, la zone située sous la grille pose problème du fait que la couche isolante enterrée empêche 1 ' évacuation de la chaleur contrairement à ce qui se passe pour un substrat de silicium massif. Cet article insiste sur les protections où la diode est réalisée entre drain, substrat et grille d'une part et source d'autre part. Toutefois, la diode la plus compacte utilisable consiste en un transistor NMOS avec une implantation de la source de type différent de l'implantation du drain. Certaines techniques de fabrication nécessitant une faible épaisseur de silicium sur la couche d'oxyde enterrée, les diodes formées possèdent alors une résistance élevée. Lors d'une décharge électrostatique, la zone située sous la grille d'une diode de protection peut fondre puisque la chaleur produite ne peut être évacuée facilement.
Exposé de l'invention
L'invention apporte une solution au problème de la protection des circuits microélectroniques élaborés sur des substrats du type SOI. Elle s'applique au contexte bien particulier des techniques de circuits intégrés à faible consommation. Le principe général de l'invention est d'utiliser un dispositif qui, par ailleurs, a de très mauvaises performances de tenue en inverse et ne peut être utilisé tel quel dans un circuit du fait des fuites qu'il occasionne. Ce dispositif est une diode de type Zener . Par ce terme, on entend une diode ayant une tension d'avalanche faible. Sa mauvaise tenue en inverse s'avère ne pas être pénalisante dans le cas de l'invention puisque la diode sera toujours polarisée en direct .
La diode Zener utilisée selon la présente invention est une diode constituée par la jonction de deux zones de dopages opposés et élevés . Les caractéristiques en direct et en inverse s ' en trouvent dégradées et en font une diode inutilisable dans une application habituellement réservée à ce type de diode. En effet, son niveau de conduction à tension donnée est augmenté alors que son aspect bloquant, lorsqu'elle est polarisée en inverse, disparaît. Les fuites à faible tension de polarisation sont plus élevées également par rapport à une diode classique. L'avantage des diodes Zener est que leur tenue intrinsèque en tension sous une décharge électrostatique est élevée. Ceci est particulièrement vrai dans le cas d'un substrat aminci (voir la figure 7). Par ailleurs, elles présentent une résistance série plus faible et un gain multiplié par 3. Ces deux paramètres sont essentiels pour optimiser la protection.
L'invention a donc pour objet un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif étant élaboré dans une couche semi-conductrice d'un substrat, la couche semi-conductrice recouvrant une couche isolante, le dispositif étant relié à un plot de contact à protéger dudit composant afin de dériver une éventuelle décharge électrostatique, caractérisé en ce que le dispositif comprend au moins une diode Zener reliée audit plot pour être polarisée en direct.
D'une manière générale, ce dispositif comprend plusieurs diodes Zener montées en série et reliées audit plot pour être polarisées en direct. Les diodes Zener peuvent être disposées de manière adjacente pour former le montage en série, la liaison électrique entre deux diodes adjacentes étant obtenue par une métallisation ou par un siliciure. Avantageusement, chaque diode Zener comporte deux régions dopées fortement à des types de conductivité opposés, ces deux régions étant séparées par une région dopée à un niveau moyen selon 1 ' un ou l'autre desdits types de conductivité. De préférence, si la couche semi-conductrice du substrat est une couche de silicium, les deux régions dopées fortement ont des niveaux de dopage de l'ordre de 1020 atomes/cm3, la région dopée à un niveau moyen a un niveau de dopage de l'ordre de 1018 atomes/cm3. Ce substrat peut être un substrat SOI .
Pour remédier au problème d'évacuation de la chaleur d'une diode de protection élaborée sur une couche superficielle semi-conductrice reposant sur une couche isolante et évacuant mal la chaleur (par exemple un substrat SOI) , il est proposé de réaliser cette diode sans partir d'un transistor pour éviter la présence d'une grille, afin de disposer d'un plus grand volume et ainsi permettre la dispersion de la chaleur. C'est en effet au niveau de la grille qu'est éventuellement réalisé l'amincissement de silicium. L'invention a aussi pour objet un procédé de réalisation d'un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semi- conductrice recouvrant une couche isolante, le procédé comportant :
- une étape de définition de la zone de la diode ou zone active, dans ladite couche semi- conductrice,
- une étape d'implantation d'une première zone de ladite zone active, pour obtenir une première zone moyennement dopée selon un type de conductivité choisi entre un premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,
- une étape d'implantation d'une partie de ladite première zone, pour obtenir une deuxième zone fortement dopée selon ledit premier type de conductivité, la deuxième zone étant séparée de la partie non implantée de la zone active par la partie restante de la première zone,
- une étape d'implantation de la partie non implantée de la zone active pour obtenir une troisième zone fortement dopée selon ledit deuxième type de conductivité.
L'invention a encore pour objet un procédé de réalisation d'un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semi- conductrice recouvrant une couche isolante, le procédé comportant : - une étape de définition de la zone de la diode ou zone active dans ladite couche semi- conductrice,
- une étape d'implantation d'une première zone située en partie centrale de la zone active, pour obtenir une première zone moyennement dopée selon un type de conductivité choisi entre un premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,
- une étape de formation d'une grille en matériau conducteur sur la première zone, après formation d'une couche d'oxyde mince de grille,
- une étape d'implantation d'une deuxième zone de la zone active, adjacente à la première zone, pour obtenir une deuxième zone fortement dopée selon le premier type de conductivité,
- une étape d'implantation d'une troisième zone de la zone active, adjacente à la première zone qui la sépare de la deuxième zone, pour obtenir une troisième zone fortement dopée selon le deuxième type de conductivité. De préférence, la première zone est plus large que la grille formée sur cette première zone .
Brève description des dessins
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels :
- la figure 1 montre, de manière schématique, la constitution d'une diode Zener utilisable dans le dispositif de protection selon l'invention ; - la figure 2 est une vue descriptive de l'implantation d'une diode Zener sur une couche très mince d'un substrat, utilisable dans le dispositif de protection selon 1 ' invention ; - la figure 3 est une vue descriptive de l'implantation d'une diode Zener sur une couche mince d'un substrat, utilisable dans le dispositif de protection selon 1 ' invention ;
- la figure 4 représente un circuit électronique protégé par des dispositifs de protection selon 1 ' invention ;
- la figure 5 représente 1 ' implantation d'un ensemble de quatre diodes Zener montées en série sur une couche très mince d'un substrat, pour un dispositif de protection selon l'invention ;
- la figure 6 représente l'implantation d'un ensemble de quatre diodes Zener montées en série sur une couche mince d'un substrat, pour un dispositif de protection selon 1 ' invention ; - la figure 7 est une vue en coupe transversale d'un transistor MOS selon l'art connu ;
- les figures 8 à 11 sont des vues en coupe transversale d'un substrat SOI au cours de différentes étapes de fabrication d'une diode Zener pour un dispositif de protection selon l'invention.
Description détaillée de modes de réalisation de 1 ' invention
La figure 1 montre, de manière schématique, la constitution d'une diode Zener utilisable dans le dispositif de protection selon l'invention. Cette diode Zener est réalisée à partir de silicium monocristallin à 1 ' aide de deux implantations à fort niveau de type source et drain qui permettent d'atteindre des niveaux de dopage de l'ordre de 1020 atomes/cm3. Ces deux implantations de types opposés, N++ pour la région 1 et P++ pour la région 2, sont séparées par une implantation de niveau intermédiaire de type N ou P dans la région 3 de l'ordre de 1018 atomes/cm3. Cette diode est spécifique par sa conception et sa faible résistance. La réalisation de cette diode Zener varie suivant les techniques utilisées.
Lorsqu'une diode classique est réalisée, à partir d'une configuration de transistor MOS, sur une couche très mince d'un substrat du type SOI, la faible tenue intrinsèque de la diode de protection s ' explique en partie par la plus faible épaisseur de silicium due à l'amincissement localisé. Par ailleurs, les zones plus faiblement dopées, situées sous les espaceurs, peuvent induire une forte résistance série de la diode, en particulier pour les implantations correspondant au transistor PMOS .
Pour remédier à ces inconvénients, il est proposé de réaliser chaque diode Zener du dispositif de protection selon l'invention de la manière suivante. On n'utilise pas le niveau de masquage de la grille en polysilicium. Le niveau d'implantation utilisée pour les espaceurs du transistor NMOS (drain faiblement dopé N ou LDDN) est dissocié du niveau drain et source N (DSN) . Le niveau drain source P (DSP) , qui est normalement le complémentaire du niveau DSN, devient le complémentaire des deux niveaux DSN et LDDN.
La figure 2 est une vue descriptive de l'implantation d'une diode Zener sur une couche très mince d'un substrat. Pour réaliser cette diode, on définit, dans la couche superficielle de silicium d'un substrat SOI, une zone active de silicium 5. On réalise un niveau d'implantation 6 de type LDDN et un niveau d'implantation 7 de type N++. Le niveau DSP est complémentaire des niveaux DSN et LDDN.
Le tableau ci-dessous présente, pour une diode de l'art connu et une diode Zener, réalisées selon des techniques similaires et avec les mêmes caractéristiques, les résultats électriques en terme de tenue ESD et de résistance électrique.
La tenue intrinsèque, exprimée en volts par micromètre, est une valeur utilisée dans le test normalisé de protection contre les décharges électrostatiques appelé HBM (pour "Human Body Model"). Ce test a été défini en assimilant une personne à un condensateur d'une capacité de 100 pF, la résistance de peau variant entre 500 et 50 000 Ω. Cette norme fait référence à un dispositif monté en série avec un condensateur de 100 pF, une résistance de 1500 Ω et, implicitement, une inductance de 7,5 μH. On dit qu'un dispositif tient 2000 V (HBM) s'il n'est pas dégradé par la décharge d'un condensateur préalablement chargé à 2000 V, cette décharge se produisant au travers de la résistance de 1500 Ω et de l'inductance de 7,5 μH. La tenue en tension est ensuite normalisée par unité de largeur du dispositif de protection.
Avec ce type de testeur, et du fait de la forte valeur de sa résistance série qui est de 1500 Ω, un transitoire de tension de U Volts correspond en fait à un transitoire de courant avec un courant maximum d'environ U/1500 ampères, un temps de montée de 5 à 10 nS et une décroissance exponentielle ayant une constante de temps de 150 nS . Ce transitoire de courant conduit par effet Joule à un certain échauffement . La tenue ESD rapportée en volts par μm correspond à un seuil au-delà duquel l'énergie dissipée dans le dispositif conduit à un emballement thermique destructif. Le seuil d'emballement thermique peut être associé à une température critique qu'il ne faut pas franchir. L ' échauffement dans le matériau au cours du transitoire ESD correspond à une dissipation par effet Joule associée au fort transitoire de courant. A mêmes densités de courant, 1 ' échauffement est plus important pour le substrat SOI que pour un substrat massif car la chaleur ne peut pas être aussi facilement évacuée par l'arrière du substrat du fait de la présence de la couche enterrée d'oxyde. L'augmentation de la tenue intrinsèque implique un accroissement de 1 ' épaisseur de la couche de silicium superficielle.
Dans le tableau ci-dessus, le gain en terme de tenue intrinsèque et de résistance électrique de la diode selon l'invention est évident par rapport à la diode classique.
Pour un autre type de technique, celui des couches superficielles minces de silicium, l'amincissement localisé n'est pas utilisé pour la réalisation d'une diode classique élaborée à partir d'un transistor MOS classique. Pour s'affranchir des problèmes de résistance sous l'espaceur, on utilise, dans le cadre de la présente invention, au moins une implantation spécifique de type N, avec un dopage de même ordre de grandeur que celui utilisé pour la zone intermédiaire de la diode Zener, sur toute la zone active. Cette implantation qui conduit à des dopages de quelques 1018 atomes/cm3 est réalisée à la place de l'implantation d'ajustement de seuil effectuée pour une diode classique. L'implantation alors utilisée pour obtenir la diode Zener selon l'invention est représentée à la figure 3. Pour réaliser cette diode, on définit, dans la couche superficielle de silicium d'un substrat SOI, une zone active de silicium 10. On réalise un niveau d'implantation 11 de type N++, un niveau d'implantation 12 de type P++, un niveau d'implantation 13 de type N et une grille 14 en polysilicium.
Le dispositif de protection à diodes Zener selon l'invention ne peut être utilisé selon le schéma des dispositifs de protection à diodes classiques. Les diodes Zener du dispositif de protection selon l'invention sont polarisées en direct.
A titre d'exemple, la figure 4 représente - un circuit électronique protégé des décharges électrostatiques par quatre dispositifs de protection selon l'invention. Le plot de masse 21, le plot d'alimentation en tension continue 22, le plot d'entrée 23 du circuit et le plot de sortie 24 du circuit sont connectés à des dispositifs de protection 25. Ces dispositifs de protection 25 sont formés de quatre diodes Zener montées en série et polarisées en direct. Le nombre de diodes d'un dispositif doit être suffisant, de manière à supporter la tension d'alimentation sans induire de fuite trop importante.
Le dispositif de protection selon 1 ' invention peut avantageusement être complété par l'ajout de diodes classiques polarisées en inverse en plusieurs endroits du circuit de manière à augmenter l'efficacité de la protection quel que soit le signe de la décharge électrostatique. Ainsi, les références 26 et 27 désignent des diodes classiques montées en complément à certains dispositifs de protection selon 1 ' invention. Les diodes du dispositif de protection devant être montées en série, il est judicieux de la concevoir de façon à permettre une intégration la plus compacte possible. Pour cela, les quatre diodes sont réalisées sur la même zone active. Si les diodes sont réalisées grâce à un niveau LDDN différencié du niveau DSN (voir la figure 2) , ces diodes peuvent être reliées entre elles grâce au niveau de metallisation. C'est ce qui est illustré par la figure 5. Les quatre diodes 31, 32, 33 et 34 ont été représentées avec leurs différentes implantations, par exemple pour la diode Zener 33 : l'implantation DSP 331, l'implantation DSN 332 et l'implantation LDDN 333. Des étallisations 35 relient les diodes entre elles et vers l'extérieur. Les références 36 représentent les points de contact électrique entre diodes et métallisations.
Si les diodes sont réalisées grâce à un niveau de type LDDN employé avant la grille, on peut relier les diodes par un niveau de siliciure comme cela est illustré sur la figure 6. On obtient alors un dispositif encore plus intégré. Les quatre diodes sont référencées 41, 42, 43 et 44. Chaque diode, par exemple la diode 43 comprend : une implantation DSP 431, une implantation DSN 432 et une grille en polysilicium 433. Les références 46 représentent les points de contact électrique d'entrée et de sortie du dispositif de protection à quatre diodes Zener.
Pour réaliser une diode classique, on réalise généralement un transistor MOS. La figure 7 montre, en coupe transversale, un tel transistor réalisé sur un substrat SOI formé d'une partie massive 50 en silicium, d'une couche d'oxyde de silicium 51 et d'une couche superficielle de silicium 52. On remarque la zone d'amincissement localisé créée dans la couche superficielle 52. Cette zone d'amincissement localisé supporte la couche 53 d'oxyde de grille, la grille 54 en polysilicium et les espaceurs 55. Les diodes classiques sont réalisées selon ce concept et il est évident que le volume de silicium entre l'oxyde de grille 53 et la couche d'oxyde 51 est trop confiné. La chaleur produite dans ce volume ne peut s'évacuer facilement contrairement aux éléments réalisés sur substrat massif de silicium.
Selon l'invention, on peut réaliser les diodes Zener en évitant l'amincissement localisé lié à la grille en polysilicium. La diode est réalisée avec le seul niveau LDD comme l'indique la figure 2. Il s'agit d'une modification originale d'un procédé standard puisque l'on utilise un dispositif qui, par ailleurs, a de très mauvaises performances de tenue en inverse et qui ne peut être utilisé tel quel dans un circuit du fait des fuites qu'il occasionne.
Les figures 8 à 11 illustrent la réalisation d'une diode Zener, pour un dispositif de protection selon l'invention, à partir d'un substrat SOI. La figure 8 montre, en coupe transversale, un substrat SOI composé d'une partie massive 60 en silicium, d'une couche d'oxyde de silicium 61 et d'une couche superficielle de silicium 62. Comme le montre la figure 9, on réalise sur une partie de la couche superficielle 62 une implantation de type LDDN pour obtenir une zone 63 dopée N+. On réalise ensuite, comme le montre la figure 10, une implantation de type drain- source N (implantation DSN) sur une partie de la zone 63 déjà dopée N+ . On obtient une zone 64 dopée N++ . On réalise alors, comme le montre la figure 11, une implantation de type drain-source P (implantation DSP) dans la zone 65 de façon à compléter la diode Zener.
De manière générale, les différentes zones constituant une diode Zener du dispositif selon l'invention auront un dopage supérieur ou égal à 1013 atomes/cm3.
Cette conception de diode Zener est peu coûteuse car, si elle nécessite bien sûr un réticule supplémentaire, le niveau LDDN est dissocié du niveau DSN et elle ne conduit pas à un procédé de réalisation plus complexe. La fonction de protection est optimisée : la tenue intrinsèque est augmentée et la chute de tension développée aux bornes de la diode de protection durant une décharge électrostatique - est minimisée. C'est ce que montre le tableau donné plus haut : 60% de gain sur la tenue intrinsèque et 200 % sur la résistance électrique qui s'avère être le paramètre le plus critique.
Selon l'invention, un compromis a été réalisé. Plus le dopage côté LDD est élevé, plus la tension d'avalanche est faible et plus la tension de déclenchement en direct est faible. On obtient donc une meilleure évacuation de l'onde de décharge électrostatique.
Du fait de l'augmentation du dopage, le pouvoir d'isolation diminue. De telles diodes avec ces caractéristiques non conventionnelles donnent lieu à des structures produisant des courants de fuite importants mais, lorsqu'elles sont mises en série, le pouvoir d'isolation est compensé et de telles diodes sont très efficaces pour évacuer les charges.
L'invention apporte l'avantage suivant : quand la tension d'alimentation décroît jusqu'à atteindre 1 V, en utilisant deux diodes dégradées montées en série, on dispose d'une excellente protection avec une faible résistance. L'inventeur de la présente invention a forcé un a priori en utilisant ce composant de très mauvaise qualité.

Claims

REVENDICATIONS
1. Dispositif de protection (25) d'un composant électronique contre les décharges électrostatiques, le dispositif étant élaboré dans une couche semi-conductrice (62) d'un substrat, la couche semi-conductrice (62) recouvrant une couche isolante (61) , le dispositif (25) étant relié à un plot de contact (21 à 24) à protéger dudit composant afin de dériver une éventuelle décharge électrostatique, caractérisé en ce que le dispositif (25) comprend au moins une diode Zener reliée audit plot pour être polarisée en direct.
2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend plusieurs diodes Zener montées en série et reliées audit plot pour être polarisées en direct.
3. Dispositif selon l'une des revendications 1 ou 2 , caractérisé en ce que chaque diode Zener comporte deux régions (1, 2) dopées fortement à des types de conductivité opposés, ces deux régions étant séparées par une région (3) dopée à un niveau moyen selon l'un ou l'autre desdits types de conductivité.
4. Dispositif selon la revendication 3, caractérisé en ce que, la couche semi-conductrice du substrat étant une couche de silicium, les deux régions dopées fortement ont des niveaux de dopage de 1 ' ordre de 1020 atomes/cm3, la région dopée à un niveau moyen a un niveau de dopage de l'ordre de 1018 atomes /cm3.
5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que ledit substrat est un substrat SOI.
6. Dispositif selon la revendication 2, caractérisé en ce que lesdites diodes Zener (31 à 34) sont disposées de manière adjacente pour former le montage en série, la liaison électrique entre deux diodes adjacentes étant obtenu par une metallisation (35) .
7. Dispositif selon la revendication 2, caractérisé en ce que lesdites diodes Zener (41 à 44) sont disposées de manière adjacente pour former le montage en série, la liaison électrique entre deux diodes adjacentes étant obtenue par un siliciure.
8. Procédé de réalisation d'un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semi- conductrice recouvrant une couche isolante, le procédé comportant :
- une étape de définition de la zone de la diode ou zone active (5) , dans ladite couche semi- conductrice, - une étape d'implantation d'une première zone (6) de ladite zone active (5), pour obtenir une première zone (6) moyennement dopée selon un type de conductivité choisi entre un premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,
- une étape d'implantation d'une partie de ladite première zone (6) , pour obtenir une deuxième zone (7) fortement dopée selon ledit premier type de conductivité, la deuxième zone (7) étant séparée de la partie non implantée de la zone active (5) par la partie restante de la première zone,
- une étape d'implantation de la partie non implantée de la zone active pour obtenir une troisième zone fortement dopée selon ledit deuxième type de conductivité.
9. Procédé de réalisation d'un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semi- conductrice recouvrant une couche isolante, le procédé comportant :
- une étape de définition de la zone de la diode ou zone active (10) dans ladite couche semi- o conductrice,
- une étape d'implantation d'une première zone (13) située en partie centrale de la zone active (10), pour obtenir une première zone (13) moyennement dopée selon un type de conductivité choisi entre un 5 premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,
- une étape de formation d'une grille (14) en matériau conducteur sur la première zone (13), après formation d'une couche d'oxyde mince de grille, 0 - une étape d'implantation d'une deuxième zone (12) de la zone active (10) , adjacente à la première zone (13), pour obtenir une deuxième zone fortement dopée selon le premier type de conductivité,
- une étape d'implantation d'une troisième 5 zone (11) de la zone active (10) , adjacente à la première zone (13) qui la sépare de la deuxième zone
(12), pour obtenir une troisième zone (11) fortement dopée selon le deuxième type de conductivité.
10. Procédé selon la revendication 9, 0 caractérisé en ce que la première zone (13) est plus large que la grille (14) formée sur cette première zone.
EP00901665A 1999-01-29 2000-01-28 Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi Withdrawn EP1147559A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9901032 1999-01-29
FR9901032A FR2789226B1 (fr) 1999-01-29 1999-01-29 Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi
PCT/FR2000/000198 WO2000045439A1 (fr) 1999-01-29 2000-01-28 Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi

Publications (1)

Publication Number Publication Date
EP1147559A1 true EP1147559A1 (fr) 2001-10-24

Family

ID=9541385

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00901665A Withdrawn EP1147559A1 (fr) 1999-01-29 2000-01-28 Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi

Country Status (5)

Country Link
US (1) US6969891B1 (fr)
EP (1) EP1147559A1 (fr)
JP (1) JP4799735B2 (fr)
FR (1) FR2789226B1 (fr)
WO (1) WO2000045439A1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738035A (ja) * 1993-07-22 1995-02-07 Toppan Printing Co Ltd 樹脂封止電子回路装置の製造方法
JP3962729B2 (ja) 2004-06-03 2007-08-22 株式会社東芝 半導体装置
JP4282581B2 (ja) * 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
DE102006023429B4 (de) * 2006-05-18 2011-03-10 Infineon Technologies Ag ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
US8048753B2 (en) * 2009-06-12 2011-11-01 Globalfoundries Inc. Charging protection device
WO2011093472A1 (fr) * 2010-01-29 2011-08-04 富士電機システムズ株式会社 Dispositif à semi-conducteurs
US20120127617A1 (en) * 2010-11-24 2012-05-24 Achim Werner Electrostatic Discharge Circuit
US9093564B2 (en) 2013-03-20 2015-07-28 International Business Machines Corporation Integrated passive devices for FinFET technologies
JP2015103605A (ja) * 2013-11-22 2015-06-04 株式会社メガチップス Ｅｓｄ保護回路
US10552564B1 (en) * 2018-06-19 2020-02-04 Cadence Design Systems, Inc. Determining worst potential failure instances using full chip ESD analysis
DE102020208054A1 (de) * 2020-06-29 2021-12-30 Siemens Aktiengesellschaft Elektronikmodul

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728591A (en) * 1971-09-03 1973-04-17 Rca Corp Gate protective device for insulated gate field-effect transistors
JPS57153463A (en) * 1981-02-27 1982-09-22 Westinghouse Electric Corp Overvoltage protecting device
JP2649359B2 (ja) * 1986-10-08 1997-09-03 日本電装株式会社 半導体装置の製造方法
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US4982371A (en) * 1989-05-15 1991-01-01 Dallas Semiconductor Corporation Compact electronic module having a RAM device
US5210846B1 (en) * 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
US6330977B1 (en) * 1989-05-15 2001-12-18 Dallas Semiconductor Corporation Electronic labeling systems and methods and electronic card systems and methods
US5619066A (en) * 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
JP3522788B2 (ja) * 1992-10-29 2004-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
US5343053A (en) * 1993-05-21 1994-08-30 David Sarnoff Research Center Inc. SCR electrostatic discharge protection for integrated circuits
JP2768265B2 (ja) * 1994-04-15 1998-06-25 株式会社デンソー 半導体装置
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
US5536958A (en) * 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
JPH0945912A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
US5708288A (en) * 1995-11-02 1998-01-13 Motorola, Inc. Thin film silicon on insulator semiconductor integrated circuit with electrostatic damage protection and method
US5719737A (en) 1996-03-21 1998-02-17 Intel Corporation Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies
JP3717227B2 (ja) * 1996-03-29 2005-11-16 株式会社ルネサステクノロジ 入力／出力保護回路
US6157530A (en) * 1999-01-04 2000-12-05 International Business Machines Corporation Method and apparatus for providing ESD protection
TW446192U (en) * 2000-05-04 2001-07-11 United Microelectronics Corp Electrostatic discharge protection circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0045439A1 *

Also Published As

Publication number Publication date
FR2789226A1 (fr) 2000-08-04
JP4799735B2 (ja) 2011-10-26
FR2789226B1 (fr) 2002-06-14
US6969891B1 (en) 2005-11-29
JP2002538598A (ja) 2002-11-12
WO2000045439A1 (fr) 2000-08-03

Similar Documents

Publication Publication Date Title
KR100436475B1 (ko) 반도체 칩과 반도체 다이오드 제조 방법
EP0316211B1 (fr) Circuit intégré protégé contre des décharges électrostatiques, avec seuil de protection variable
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
WO2011089179A1 (fr) Dispositif electronique, en particulier de protection contre les décharges électrostatistiques, et procédé de protection d'un composant contre des décharges électrostatiques
FR2631167A1 (fr) Circuit integre comportant une protection contre les decharges electrostatiques
EP1147559A1 (fr) Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi
EP2325890A1 (fr) Interrupteur de puissance bidirectionnel commandable à la fermeture et à l'ouverture
EP2750180A2 (fr) Circuit intégré comprenant une cellule d'arbre d'horloge
FR2993401A1 (fr) Transistor mos sur soi protege contre des surtensions
FR3016999A1 (fr) Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques
EP2835825A1 (fr) Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques
EP0543745B1 (fr) Transistor MOS à zener de protection intégrée
EP0359680B1 (fr) Diode active intégrable
FR2710454A1 (fr) Dispositif semiconducteur, du type semiconducteur sur isolant, avec tolérance vis-à-vis des décharges électrostatiques.
EP0624943B1 (fr) Composant limiteur de courant série
FR2770030A1 (fr) Dispositif a semiconducteur comprenant un transistor mos et procede de fabrication
EP1107314A1 (fr) Transistors mos durcis
WO2014057112A1 (fr) Circuit integre comportant des transistors avec des tensions de seuil differentes
EP1542289A1 (fr) Structure MOS résistante aux radiations
EP0881681B1 (fr) Composant de protection d'un transitor MOS intégré contre des gradients de tension
FR2960342A1 (fr) Commutateur bidirectionnel a commande hf
FR2666454A1 (fr) Structure de jonction de contact tolerant l'endommagement electrostatique pour dispositif semi-conducteur en particulier cmos.
EP4297090A1 (fr) Dispositif microélectronique à deux transistors à effet de champ
FR3011121A1 (fr) Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010716

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 20060814

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130801