EP0941517A1 - Einrichtung für den betrieb einer chipkarte und den datenaustausch zwischen einer chipkarte und einem mikroprozessorgestützten system - Google Patents

Einrichtung für den betrieb einer chipkarte und den datenaustausch zwischen einer chipkarte und einem mikroprozessorgestützten system

Info

Publication number
EP0941517A1
EP0941517A1 EP98954213A EP98954213A EP0941517A1 EP 0941517 A1 EP0941517 A1 EP 0941517A1 EP 98954213 A EP98954213 A EP 98954213A EP 98954213 A EP98954213 A EP 98954213A EP 0941517 A1 EP0941517 A1 EP 0941517A1
Authority
EP
European Patent Office
Prior art keywords
microprocessor
chip card
based system
circuit
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP98954213A
Other languages
English (en)
French (fr)
Inventor
Jürgen VELSEN
Rainer Neumann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SC ITEC GmbH
Original Assignee
Orga Kartensysteme GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orga Kartensysteme GmbH filed Critical Orga Kartensysteme GmbH
Publication of EP0941517A1 publication Critical patent/EP0941517A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers

Definitions

  • the invention relates to a device for the operation of a chip card and the data exchange between a chip card and a microprocessor-based system, for example a personal computer, according to the preamble of claim 1.
  • a microprocessor-based system means any system that contains a microprocessor, that is also a system with a microcontroller or a personal computer.
  • chip cards have been widely used as bank and credit cards, identification and access authorization cards in the mobile radio sector (GSM cards, Global System of Mobile Communication), health insurance cards, telephone cards and in many other areas.
  • GSM cards Global System of Mobile Communication
  • the chip cards For communication with so-called card read / write devices, the chip cards have metallic contact surfaces on the card body, which are connected to the chip (microprocessor chip or memory chip with logic unit) in the card.
  • the card read / write device in turn now has a contacting unit with contacts which correspond to the contact areas of the chip card, the contacts and the contact areas being brought into an electrically conductive connection after the card has been inserted into the card read / write device.
  • VCC supply voltage
  • VDD reference voltage / ground
  • CLK clock frequency
  • I / O serial data exchange
  • RST reset line
  • the standards provide a contact area for the supply of a programming voltage, which, however, is no longer required for most chip cards, since the programming voltage is generated internally in the chip itself from the supply voltage. Furthermore, two contact areas are planned for future applications.
  • the data exchange between the chip card and the card reader / writer is synchronous with memory cards, while it is asynchronous with microprocessor cards.
  • the reading device has several discrete components.
  • VCC supply voltage
  • the object of the invention is to provide a device for the operation of a chip card and the data exchange between a chip card and a microprocessor-based system, which enables fast communication between the microprocessor-based system and the chip card, can be easily integrated into microprocessor-based systems and above is also inexpensive to manufacture.
  • the device is designed as a peripheral interface unit based on the microprocessor-based system, in which the following components are contained:
  • VCC supply voltage
  • the microprocessor-based system controls the chip card directly via this peripheral interface unit without the interposition of another microprocessor.
  • the device according to the invention thus represents a hardware support (hardware protocol converter) of the microprocessor-based system, with certain, time-critical processes (lower layers of the communication protocol used in each case) in communication with the chip card now no longer using software, but instead using a permanently defined (“hard-wired ”) circuit can be implemented, which only executes predetermined circuit sequences depending on certain input signals. Only not so time-critical processes (upper layer of the communication protocol) are implemented in software in the microprocessor-based system. This significantly accelerates the communication between the chip card and the microprocessor-based system .
  • the device according to the invention is much easier to integrate into a microprocessor-based system than a card write / read reader with its own microprocessor, since it is not necessary that those who have to carry out the integration and who are familiar with their own microprocessor-based system also know themselves have to work into a microprocessor type that is foreign to them.
  • a software libray for installation on the microprocessor-based system for controlling the device according to the invention Is made available.
  • This software library preferably includes various communication protocols.
  • the device according to the invention can thus be used universally for various microprocessor-based systems.
  • the device according to the invention is designed as a monolithic interface semiconductor component in the form of an application-specific, integrated circuit, a so-called ASIC (abbreviation for the expression: Application Specific Integrated Circuit).
  • ASIC abbreviation for the expression: Application Specific Integrated Circuit
  • the interface semiconductor module is preferably implemented in CMOS technology in order to ensure low power consumption.
  • the device according to the invention represents an inexpensive solution, especially in the case of large quantities.
  • the omission of the microprocessor also reduces the chip area required for the monolithic interface module, which in turn lowers costs.
  • both digital and analog circuit functions can be implemented on the monolithic interface module.
  • An analog circuit for generating and controlling the supply voltage for the chip card is also provided on the monolithic semiconductor module.
  • only a purely digital circuit for controlling the supply voltage, which is implemented externally by an analog circuit, is also provided.
  • the device according to the invention is intended, for example, for installation in card-writing Z-readers which are connected to a microprocessor-based system, or for installation in portable, microprocessor-based terminals which include a card input slot and a contacting unit, for example mobile card readers for health insurance cards, where the card contains them Microprocessor ZControUer on the one hand the device according to the invention communicates with the chip card and on the other hand in the
  • the microprocessor-based system (2) is preferably connected via a parallel, bidirectional interface to the device (30) according to the invention, preferably in the form of a monolithic interface semiconductor module, which is located in the card write / read device (3); for this purpose there is a multi-core interface cable (20) between the microprocessor-based system (2) and the card write / read device (3).
  • the device (30) according to the invention there is a quartz oscillator (32) and a power supply unit (33, power pack, battery or a rechargeable accumulator) in the card writing / reading device (3).
  • a circuit (30A) for communication with the microprocessor-based system (2) and a circuit (30B) for communication with the chip card (1) are integrated in the monolithic interface semiconductor module (30), and this communication is carried out in accordance with the microprocessor-based system ( 2) Data received and control instructions enabled.
  • a circuit (30D) for generating the supply voltage (VCC) for the chip card (1) and a circuit (30C) for generating the clock signal (CLK) for the chip card (1) are integrated in the monolithic interface semiconductor module (30) .
  • the circuit (30A) in one embodiment includes a parallel, bidirectional interface.
  • the circuit (30A) comprises a buffer memory area, in particular one based on the First In First Out (FIFO) principle, for the temporary storage of data and control instructions. This prevents data loss and creates reliable operation even when the microprocessor-based system is busy with other things.
  • FIFO First In First Out
  • Such an interface is known to experts under the abbreviation ECP (Extended Capability Port, according to the IEEE1284 standard) and has meanwhile become a standard.
  • the circuit (30A) comprises a so-called ⁇ P bus interface.
  • both the above-mentioned ECP and the ⁇ P bus interface are integrated in the device (30) according to the invention.
  • the selected interface operating mode is then selected via the control line S 0 (see FIGS. 2 and 3).
  • the interface module (30) is reconfigured to support the selected operating mode, the functionality of the control lines (S, S *) changing.
  • FIGS. 3A and 3B the time status diagram for the control Z signal lines (S, S *) for the case of write access of the microprocessor-based system (2) to the interface module (30) is shown in each case in FIGS. 3A and 3B.
  • a parallel interface of the microprocessor-based system (2) can be connected to several of the interface units (30) according to the invention.
  • a specific interface unit (30) is then selected using an identification number (so-called device ED).
  • the circuit (30 A) comprises a serial interface.
  • FIG. 2 shows a more detailed illustration of the interface unit (30) according to the invention.
  • This comprises a control unit which can be reconfigured depending on the interface operating mode and which regulates the communication with the microprocessor-based system (2).
  • an address register is used to select which register (timer, interrupt mask register, interrupt register, status register, control register, mode register) is to be read or written by the microprocessor-based system.
  • registers are in turn connected to a UART (Universal Asynchronus ReceiverZTransmitter) connected, which carries out the parallel / serial conversion of the data from and to the chip card.
  • This UART preferably has a circuit for error detection with regard to the data bits to be exchanged using a parity bit.
  • Events are stored in the interrupt register that should be able to trigger an interrupt; for example, an excess of the current on the Vcc line to the chip card or the fact whether a card is inserted or removed.
  • Masking in the interrupt mask register can be used to determine which of the interrupt registers are actually used for interrupts.
  • the status of the supply line (VCC) to the chip card (1) or the occurrence of a parity error during data transmission are stored in the status register.
  • control register for example, the convention of data transmission with regard to the assignment of the logical states (1,0) to the voltage levels (high, praise) is defined.
  • the card clock generator generates the clock signal for the chip card (CLK) from the externally applied clock of a quartz oscillator (32). For this purpose, the frequency of the clock supplied by the quartz oscillator (32) is divided.
  • the device (30) according to the invention provides the numbers 2 to 31 as division factors.
  • the permissible range for the clock of the oscillating quartz oscillator (32) supplied from the outside is 1 MHz to 32 MHz; a typical value is 29.4 MHz.
  • the device (30) according to the invention is thus very flexible with regard to the variation of the frequency of the clock signal (CLK) for the chip card (1). For example, with a quartz oscillator (32) with 29.4 MHz and a division factor of 8, there is a frequency for the chip card clock signal (CLK) of 3,675 MHz.
  • the data transfer rate for data transfer to and from the chip card (1) is now derived from the chip card clock signal (CLK) and the associated frequency, which, as explained above, can also be programmed with the device (30) according to the invention.
  • CLK chip card clock signal
  • a microprocessor chip card (1) in turn contains a division factor which indicates the number of clock cycles (CLK) per bit, which results in the time duration for one bit (elementary time unit, etu).
  • the device (30) according to the invention is now even in able to support chip cards (1) that contain more than one division factor for generating different transmission rates (corresponds to different ETUs).
  • the chip card (1) informs the interface module which division factors are possible.
  • the chip card (1) and the interface module (30) agree on a common division factor, preferably the smallest possible factor, which consequently provides the highest transmission rate.
  • the interface module (30) supports the division factors from 1 to 2047.
  • the division factor 372 is activated, since this also sends the ATR from the chip card (1), in which it only tells what other division factors are possible.
  • the device (30) according to the invention is thus also very flexible with regard to the possible transmission rates.
  • the chip card clock (CLK) and the data transmission on the I / O line (setting the corresponding levels) are effected directly via the signal register, for which purpose the multiplexers M1 and M2 are switched accordingly.
  • the device (30) has an I / O line for sending (I / O-TXD, transmit data) and one for receiving (I / O-RXD, receive data).
  • a driver is provided for each direction, so that data transmission over longer distances is also possible.
  • these are then combined again as an I / O contact for the chip card (1)
  • the signal register also generates the reset (RST) signal for the chip card (1) and a signal (Out) that is still free for use (e.g. an LED could be activated to indicate whether a card is inserted).
  • RST reset
  • Out signal that is still free for use (e.g. an LED could be activated to indicate whether a card is inserted).
  • the timer which - either adjustable via the M 3 multiplexer - counts either the card clock (CLK) or the ETU clock, generates a time-out signal for a waiting time between data strings.
  • the voltage regulator generates the supply voltage (VCC) for the chip card (1) from an external supply voltage (V). It is designed so that it can optionally generate at least two different supply voltages (VCC) to support different cards (3V cards, 5V cards). When switching from one supply voltage to another, the levels for the I / O line are also automatically adjusted.
  • a power control and switch-off unit which monitors the supply current to the chip card (on the VCC line) and, if exceeded, the signals (VCC, I / O, CLK, RST) in a defined sequence to defined levels sets - shutdown sequence (see Fig. 4B).
  • the limit is 15 mA.
  • an external transistor circuit must be provided for the device (30) according to the invention.
  • the switch-off sequence is also triggered when the chip card (1) is withdrawn, which is determined via a card-in contact in the contacting unit (31).
  • the shutdown sequence is triggered each time the device (30) according to the invention is reset.
  • the shutdown sequence is started after a response time of typically 100 ⁇ s after the triggering event.
  • a delay counter is provided to determine the response time.
  • the response time of 100 ⁇ s allows the card to be brought into a defined state, for example in the case of a card that was incorrectly removed during communication.
  • the switch-on sequence takes place under software control of the microprocessor-based system.
  • the device (30) according to the invention is able to generate signals on the lines (I / O, RST, CLK) with a very low, defined maximum edge limitation: 100ns for RST and I / O and 10 nS for CLK.
  • the connections (I / O, VCC, RST, CLK) are designed to be high-voltage safe by means of internal circuits, so that static charges on an inserted chip card (1) do not damage the device according to the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Microcomputers (AREA)

Abstract

Die Erfindung bezieht sich auf eine Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem mikroprozessorgestützten System, die die Ansteuerung der Chipkarte von dem mikroprozessorgestützten System unmittelbar ohne Zwischenschaltung eines weiteren Mikroprozessors ermöglicht.

Description

Titel: Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem ikroprozessorgestützten System
Die Erfindung bezieht sich auf eine Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem mikroprozessorgestützten System, beispielsweise ein Personal Computer, gemäß dem Oberbegriff von Patentanspruch 1. Mit einem mikroprozessorgestützten System ist jedes System gemeint, das einen Mikroprozessor enthält, also auch ein System mit Mikrokontroller oder ein Personal Computer.
Hintergrund der Erfindung:
Chipkarten haben in den letzten Jahren als Bank- und Kreditkarten, Identifizierungs-und Zugangsberechtigungskarten im Mobilfunkbereich (GSM-Karten, Global System of Mobile Communication), Krankenversichertenkarten, Telefonkarten sowie in vielen weiteren Bereichen eine starke Verbreitung gefunden.
Zur Kommunikation mit sogenannten Kartenschreib-/Lesegeräten weisen die Chipkarten auf dem Kartenkörper metallische Kontaktflächen auf, die mit dem Chip (Mikroprozessorchip oder Speicherchip mit Logikeinheit) in der Karte verbunden sind. Das Kartenschreib- /Lesegerät weist nun seinerseits eine Kontaktiereinheit mit Kontakten auf, die zu den Kontaktflächen der Chipkarte korrespondieren, wobei nach dem Einführen der Karte in das Kartenschreib- Lesegerät die Kontakte und die Kontaktflächen in eine elektrisch leitende Verbindung gebracht werden. Dabei ist eine Kontaktfläche für die Zuführung der Versorgungsspannung (VCC), eine für die Referenzspannung/Masse (GND), eine für die Zuführung der Taktfrequenz (CLK), eine für den seriellen Datenaustausch (I/O) und eine für die Reset-Leitung (RST) vorgesehen. Aus Gründen der Standardisierung sind sowohl die Abmessungen der Karte, die Lage der Kontaktflächen wie auch die elektrischen Signale von und zur Chipkarte einschließlich der Datenübertragung genormt (ISO 7810, 7816-2, 7816-3).
Neben den oben genannten fünf Kontaktflächen ist in den Normen eine Kontaktfläche für die Zuführung einer Programmierspannung vorgesehen, die jedoch bei den meisten Chipkarten nicht mehr benötigt wird, da bei diesen die Programmierspannung intern im Chip selbst aus der Versorgungsspannung generiert wird. Desweiteren sind zwei Kontaktflächen für künftige Anwendungen vorgesehen.
Der Datenaustausch zwischen Chipkarte und Kartenschreib-/Lesegerät erfolgt bei Speicherkarten synchron, während er bei Mikroprozessorkarten asynchron erfolgt. Für die asynchrone Datenübertragung sind zwei Protokolle (T=0 und T=l) genormt, wobei das eine (T=0) byteorientiert und das andere (T=l) blockorientiert ist.
Stand der Technik:
Aus der US 4,767,920 ist ein Kartenschreib-/Lesegerät für Chipkarten bekannt, über das die
Kommunikation zwischen einem Computer bzw. ganz allgemein einem mikroprozessorgestützten System und einer Chipkarte ermöglicht wird. Das Kartenschreib-
/Lesegerät weist neben der Kontaktiereinheit zur Ansteuerung und Versorgung der Chipkarte und zum Datenaustausch mit der Chipkarte mehrere, diskrete Komponenten auf.
Unter anderem:
- einen eigenen Mikroprozessor zum Empfang und zur Weiterleitung der von der Chipkarte seriell gesendeten Daten an das mikroprozessorgestützte System bzw. zum Empfang und zur Weiterleitung der von dem mikroprozessorgestützten System gesendeten Daten an die Chipkarte, wobei jeweils das anzuwendende Kommunikationsprotokoll als Steuerprogramm in dem Mikroprozessor des Kartenschreib-/Lesegerätes gespeichert ist,
- einen Schaltkreis zur Erzeugung der Versorgungsspannung (VCC) für die Chipkarte,
- einen Schaltkreis zur Erzeugung des Taktsignales für die Chipkarte aus dem Takt eines ebenfalls in dem Kartenschreib-/Lesegerät angeordneten Schwingquarzoszillators. Nachteilig hierbei ist, daß die Geschwindigkeit der Kommunikation zwischen dem mikroprozessorgestützten System und der Chipkarte unter Zwischenschaltung eines Mikroprozessors im Kartenschreib-/Lesegerät relativ langsam ist, da in dem Mikroprozessor des Kartenschreib-/Lesegerätes für den Datentransfer von und zur Chipkarte zur Umsetzung des entsprechenden Kommunikationsprotokolls (z.B. T=0) ein Programm, welches in dem Mikroprozessor des Kartenschreib-/Lesegerätes gespeichert ist, unter sequentieller Abarbeitung der einzelnen Befehlsschritte ausgeführt werden muß. Außerdem ist die Integration eines solchen Kartenschreib-/Lesegerätes, das einen Mikroprozessor enthält, in ein mikroprozessorgestütztes System sehr aufwendig, da es voraussetzt, daß die Personen, die die Integration vorzunehmen haben, genaue Kenntnisse über den Mikroprozessor-Typ in dem Kartenschreib-/Lesegerät und die Art der Ansteuerung und Kommunikation mit diesem Mikroprozesssor-Typ haben müssen. Dies wird insbesondere dadurch erschwert, daß die Hersteller und Anbieter von mikroprozessorgestützten Systemen und die Hersteller und Anbieter von Kartenschreib-/Lesegeräten nicht identisch sind und die eingesetzten Mikroprozessor-Typen im mikroprozessorgestützten System und im Kartenschreib-/Lesegerät in der Regel nicht die gleichen sind. Ein Beispiel hierfür wäre eine Firma, die ein Arbeitszeiterfassungssystem auf einem Personal-Computer anbietet und nun Mitarbeiterausweise in Form von Chipkarten zur Zeiterfassung in ihr System einbinden will, und aus diesem Grunde ein entsprechendes Kartenschreib-/Lesegerät (Interface), das nicht selbst entwickelt werden soll, in ihr System integrieren muß.
Aufgabe der Erfindung:
Aufgabe der Erfindung ist es, eine Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem mikroprozessorgestützten System zu schaffen, die eine schnelle Kommunikation zwischen dem mikroprozessorgestützten System und der Chipkarte ermöglicht, in einfacher Weise in mikroprozessorgestützte Systeme zu integrieren ist und darüber hinaus kostengünstig herzustellen ist. Lösung der Aufgabe:
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Einrichtung als bezogen auf das mikroprozessorgestützte System periphere Schnittstellen-Einheit ausgebildet ist, in der die folgenden Komponenten enthalten sind:
- ein Schaltkreis zur Kommunikation mit dem mikroprozessorgestützten System,
- ein Schaltkreis zur Kommunikation mit der Chipkarte gemäß den von dem mikroprozessorgestützten System empfangenen Daten und Steueranweisungen,
- ein Schaltkreis zur Generierung der Versorgungsspannung (VCC) für die Chipkarte,
- ein Schaltkreis, welcher aus einem Takt eines externen Schwinquarzes, ein hinsichtlich der Taktfrequenz modifiziertes Taktsignal (CLK) für die Chipkarte erzeugt.
Dabei wird die Chipkarte von dem mikroprozessorgestützten System unmittelbar über diese periphere Schnittstellen-Einheit ohne Zwischenschaltung eines weiteren Mikroprozessors angesteuert. Die erfindungsgemäße Einrichtung stellt somit eine hardwaremäßige Unterstützung (Hardware-Protokollkonverter) des mikroprozessorgestützten Systems dar, wobei bestimmte, zeitkritische Abläufe (untere Schichten des jeweils verwendeten Kommunikationsprotokolls) in der Kommunikation mit der Chipkarte nun nicht mehr durch Software, sondern durch einen fest definierten („fest verdrahteten") Schaltkreis realisiert werden, der in Abhängigkeit bestimmter Eingangssignale nur noch vorbestimmte Schaltungsfolgen ausführt. Lediglich nicht so zeitkritische Abläufe (obere Schicht des Kommunikationsprotokolls) werden softwaremäßig im mikroprozessorgestützten System umgesetzt. Hierdurch wird die Kommunikation zwischen der Chipkarte und dem mikroprozessorgestützten System wesentlich beschleunigt.
Die erfindungsgemäße Einrichtung ist wesentlich einfacher in ein mikroprozessorgestütztes System zu integrieren als ein Kartenschreib-ZLesegerät mit einem eigenen Mikroprozessor, da es nicht notwendig ist, daß diejenigen, die die Integration durchzuführen haben und die sich zwar mit ihrem eigenen mikroprozessorgestützten System auskennen, sich auch noch in einen für sie fremden Mikroprozessor-Typ einarbeiten müssen.
Vielmehr ist es vorgesehen, daß für die erfindungsgemäße Einrichtung für verschiedene mikroprozessorgestützte Systeme eine Software-Libray zur Installation auf dem mikroprozessorgestützten System zur Ansteuerung der erfindungsgemäßen Einrichtung zur Verfügung gestellt wird. Diese Software-Library umfaßt vorzugsweise verschiedene Kommunikationsprotokolle. Damit ist die erfindungsgemäße Einrichtung universell für verschiedene mikroprozessorgestützte Systeme einsetzbar.
In besonders vorteilhafter Weise ist die erfindungsgemäße Einrichtung als monolithischer Schnittstellen-Halbleiterbaustein in Form eines applikationsspezifischen, integrierten Schaltkreises, eines sogenannten ASIC (Abk. für den Ausdruck: Application Specific Integrated Circuit), ausgebildet. Der Schnittstellen-Halbleiterbaustein ist bevorzugt in CMOS- Technologie realisiert, um einen niedrigen Leistungsverbrauch zu gewährleisten.
Insbesondere durch den Wegfall des Mikroprozessors und aufgrund der Integration der verschiedenen Komponenten auf einem monolithischen Halbleiterbaustein stellt die erfindungsgemäße Einrichtung eine, gerade bei großen Stückzahlen, kostengünstige Lösung dar. Durch den Wegfall des Mikroprozessors reduziert sich auch die benötigte Chipfläche für den monolithischen Schnittstellen-Baustein, was wiederum die Kosten senkt.
Außerdem erbringt die Integration verschiedener Komponenten auf einem monolithischen Halbleiterbaustein gegenüber diskret auf einer Platine aufgebauten Schaltungen eine erhebliche Platzeinsparung, die neue Möglichkeiten bei der Konstruktion von Endgeräten eröffnet.
Besonderes hervorgehoben werden soll noch, daß auf dem monolithischen Schnittstellen- Baustein sowohl digitale als auch analoge SchaltkreiseZFunkktionen realisiert sein können. So ist auf dem monolithischen Halbleiterbaustein auch ein analoger Schaltkreis zur Generierung und Kontrolle der Versorgungsspannung für die Chipkarte vorgesehen. Es ist jedoch auch nur eine rein digitale Schaltung zur Kontrolle der Versorgungspannung, die extern durch eine analoge Schaltung realisiert wird vorgesehen.
Die erfindungsgemäße Einrichtung ist beispielsweise vorgesehen für den Einbau in Kartenschreib-ZLesegeräte, die mit einem mikroprozessorgestützten System verbunden werden, oder für den Einbau in tragbare, mikroprozessorgestützte Endgeräte, die einen Karteneingabeschlitz und eine Kontaktiereinheit umfassen, z.B. mobile Kartenleser für Krankenversichertenkarten, wo der darin enthaltene MikroprozessorZControUer einerseits über die erfindungsgemäße Einrichtung mit der Chipkarte kommuniziert und andererseits in der
Lage ist, andere Funktionen zu erfüllen: Speicherung und Verarbeitung der Kartendaten,
Ansteuerung von Tastatur und Display etc. Darüber hinaus kann die erfindungsgemäße
Einrichtung aber auch in stationären mikroprozessorgestützten Systemen
(z.B .Bankautomaten, Verkaufsautomaten), in denen ein Kartenschreib-ZLesegerät integriert ist, zur Anwendung kommen.
Anhand der beigefügten Zeichnungen soll die erfindungsgemäße Einrichtung nachfolgend näher erläutert und weitere Vorteile aufgezeigt werden.
In Fig. 1 ist schematisch ein mikroprozessorgestütztes System (2), ein Kartenschreib- ZLesegerät (3) mit Kontaktiereinheit (31) und eine in die Kontaktiereinheit (31) einzuführende Chipkarte (1) mit ihren Kontaktflächen (1 A) gezeigt. Das mikroprozessorgestützte System (2) ist vorzugsweise über eine parallele, bidirektionale Schnittstelle mit der erfindungsgemäßen Einrichtung (30), vorzugsweise in Form eines monolithischen Schnittstellen- Halbleiterbausteins, der sich in dem Kartenschreib-ZLesegerät (3) befindet, verbunden; zu diesem Zweck befindet sich zwischen dem mikroprozessorgestützten System (2) und dem Kartenschreib-ZLesegerät (3) ein mehradriges Schnittstellenkabel (20). In dem Kartenschreib- ZLesegerät (3) befindet sich neben der erfindungsgemäßen Einrichtung (30) ein Schwingquarzoszillator (32) und eine Leistungsversorgungseinheit (33, Netzteil, Batterie oder ein wiederaufladbarer Akkumulator).
In dem monolithischen Schnittstellen-Halbleiterbaustein (30) ist ein Schaltkreis (30A) zur Kommunikation mit dem mikroprozessorgestützten System (2) und ein Schaltkreis (30B) zur Kommunikation mit der Chipkarte (1) integriert, der die Kommunikation gemäß den von dem mikroprozessorgestützten System (2) empfangenen Daten und Steueranweisungen ermöglicht. Darüber hinaus ist in dem monolithischen Schnittstellen-Halbleiterbaustein (30) ein Schaltkreis (30D) zur Generierung der Versorgungsspannung (VCC) für die Chipkarte (1) und ein Schaltkreis (30C) zur Generierung des Taktsignals (CLK) für die Chipkarte (1) integriert.
Der Schaltkreis (30A) umfaßt in einer Ausführungsform eine parallele, bidirektionale Schnittstelle. In besonders vorteilhafter Weise umfaßt der Schaltkreis (30A) einen Pufferspeicherbereich, insbesondere einen nach dem First In First Out (FIFO)-Prinzip, zur Zwischenspeicherung von Daten und Steueranweisungen. Dies verhindert Datenverluste und schafft somit einen zuverlässigen Betrieb, auch wenn das mikroprozessorgestützte System noch mit anderen Dingen beschäftigt ist. Eine derartige Schnittstelle ist den Fachleuten unter Abk. ECP (Extended Capability Port, gemäß der Norm IEEE1284) bekannt und mittlerweile zu einem Standard geworden.
In einer zweiten Ausführungsform umfaßt der Schaltkreis (30A) eine sogenannte μP-Bus- Schnittstelle.
In einer bevorzugten Ausführungsform sind sowohl die oben genannte ECP- als auch die μP- Bus-Schnittstelle in der erfindungsgemäßen Einrichtung (30) integriert. Die Selektion der gewählten Schnittstellenbetriebsart erfolgt dann über die Steuerleitung S0 (siehe Fig.2 und Fig. 3). Je nach dem welche Betriebsart ausgewählt ist, wird der Schnittstellenbaustein (30) zur Unterstützung der ausgewählten Betriebsart entsprechend umkonfiguriert, wobei sich die Funktionalität der Steuerleitungen (S,S*) ändert.
Zur Veranschaulichung ist jeweils in Fig.3A und 3B das zeitliche Zustandsdiagramm für die Steuer-ZSignalleitungen (S,S*) für den Fall des Schreibzugriffs des mikroprozessorgestützten System (2) auf den Schnittstellen-Baustein (30) gezeigt. Diese Diagramme und die Nomenklatur der Signalleitungen sind dem Fachmann geläufig.
Darüber hinaus ist es vorgesehen, daß eine parallele Schnittstelle des mikroprozessorgestützten Systems (2) mehrere der erfindungsgemäßen Schnittstellen- Einheiten (30) angeschlossen werden können. Die Selektion einer bestimmten Schnittstellen- Einheit (30) erfolgt dann über eine Identifizierungsnummer (sogenannte Device-ED).
In einer alternativen Ausführungsform umfaßt der Schaltkreis (30 A) eine serielle Schnittstelle.
Fig.2 zeigt eine detailliertere Darstellung der erfindungsgemäßen Schnittstellen-Einheit (30). Diese umfaßt eine je nach Schnittstellen-Betriebsart umkonfiguri erbare Steuereinheit, welche die Kommunikation mit dem mikroprozessorgestützten System (2) regelt. Über ein Adressregister wird in Verbindung mit einem Adressdekoder ausgewählt, welches Register (Timer, Interrupt-Maskenregister, Interruptregister, Statusregister, Steuerregister, Moderegister) von dem mikroprozessorgestützten System gelesen oder beschrieben soll. Diese Register sind über ein internes Bussystem wiederum mit einem UART (Universal Asynchronus ReceiverZTransmitter) verbunden, der die Parallel/Seriell- Wandlung der Daten von und zur Chipkarte durchführt. Vorzugsweise weist dieser UART einen Schaltkreis zur Fehlererkennung bzgl. der auszutauschenden Datenbits unter Verwendung eines Paritätsbits auf.
Im Interruptregister werden Ereignisse abgespeichert, die einen Interrupt auslösen können sollen; zum Beispiel eine Überschreitung des Stroms auf der Vcc-Leitung zur Chipkarte oder die Tatsache, ob eine Karte gesteckt ist oder gezogen. Im Interrupt-Maskenregister kann durch eine Maskierung festgelegt werden, welche der im Interruptregister tatsächlich für Interrupts benutzt werden.
Im Statusregister werden beispielsweise der Zustand der Versorgungsleitung (VCC) zur Chipkarte (1) oder das Auftreten eines Paritätsfehlers bei der Datenübertragung abgespeichert.
Im Steuerregister wird beispielsweise die Konvention der Datenübertragung bzgl. der Zuordnung der logischen Zustände (1,0) zu den Spannungspegeln (High, Lob) definiert.
Der Kartentaktgenerator erzeugt aus dem von außen angelegten Takt eines Schwingquarzoszillators (32) das Taktsignal für die Chipkarte (CLK). Hierfür wird die Frequenz des vom Schwingquarzoszillator (32) gelieferten Taktes geteilt. Die erfindungsgemäße Einrichtung (30) sieht als Teilungsfaktoren die Zahlen 2 bis 31 vor. Der zulässige Bereich für den von außen gelieferten Takt des Schwingquarzoszillator (32) ist lMhz bis 32 MHz; ein typischer Wert sind 29,4 MHz. Damit ist die erfindungsgemäße Einrichtung (30) sehr flexibel hinsichtlich der Variation der Frequenz des Taktsignales (CLK) für die Chipkarte (1). Beispielsweise ergibt sich bei einem Schwingquarzoszillator (32) mit 29,4 MHz und einem Teilungsfaktor von 8 eine Frequenz für das Chipkartentaktsignal (CLK) von 3.675 MHz.
Aus dem Chipkartentaktsignal (CLK) und der dazu gehörigen Frequenz, die wie vorstehend erläutert mit der erfindungsgemäßen Einrichtung (30) ebenfalls programmierbar ist, wird nun die Datenübertragungsrate für den Datentransfer von und zur Chipkarte (1) abgeleitet. Hierzu muß man wissen, daß in einer Mikroprozessor-Chipkarte (1) wiederum ein Teilungsfaktor enthalten ist, der die Anzahl der Takte (CLK) pro Bit angibt, woraus sich die Zeitdauer für ein Bit (elementary time unit, etu) ergibt. Die erfindungsgemäße Einrichtung (30) ist nun sogar in der Lage Chipkarten (1) zu unterstützen, in denen mehr als ein Teilungsfaktor zur Generierung unterschiedlicher Übertragungsraten (entspricht unterschiedlichen ETU's) enthalten ist. Die Chipkarte (1) teilt dabei nach einem Reset in einem sogenannten ATR (Answer To Reset, siehe oben genannte Normen) dem Schnittstellen-Baustein mit, welche Teilungsfaktoren möglich sind. In einem nachgeschalteten Protokoll-Selektionsverfahren (PTS, Protocol Type Selection) verständigen sich die Chipkarte (1) und der Schnittstellen- Baustein (30) auf einen gemeinsamen Teilungsfaktor, vorzugsweise auf den kleinsten möglichen, der folglich die höchste Übertragungsrate erbringt. Der Schnittstellen-Baustein (30) unterstützt die Teilungsfaktoren von 1 bis 2047. Zu Beginn ist der Teilungsfaktor 372 aktiviert, da mit diesem auch der ATR von der Chipkarte (1) gesendet wird, in dem diese erst mitteilt, welche weiteren Teilungsfaktoren möglich sind. Die erfindungsgemäße Einrichtung (30) ist somit auch hinsichtlich der möglichen Übertragungsraten sehr flexibel.
Bei synchronen Karten werden der Chipkartentakt (CLK) und die Datenübertragung auf der I/O-Leitung (Setzten der entsprechenden Pegel) unmittelbar über das Signalregister bewirkt, wozu die Multiplexer Ml und M 2 entsprechend geschaltet werden. Bei asynchronen Karten (Chipkartenprotokolle T=0 und TOI) läuft die Datenübertragung auf der I/O-Leitung über den UART.
Die erfindungsgemäße Einrichtung (30) verfügt über eine I/O-Leitung zum Senden (I/O-TXD, Transmit Data) und eine zum Empfangen (I/O-RXD, Receive Data). Für jede Richtimg ist ein Treiber vorgesehen, damit ist auch eine Datenübertragung über größere Entfernungen möglich. In der Kontaktiereinheit (31) sind diese dann wieder als ein I/O-Kontakt für die Chipkarte (1) zusammengeführt
Das Signalregister erzeugt außerdem das Reset (RST) -Signal für die Chipkarte (1) und ein Signal (Out), das noch zur Verwendung frei ist (z.B. könnte hierüber eine LED angesteuert werden, die anzeigt, ob eine Karte gesteckt ist).
Der Timer, welcher - wahlweise über den Multiplexer M 3 einstellbar - entweder den Kartenclock (CLK) oder den ETU-Clock zählt, generiert ein Time-Out-Signal für eine einzuhaltende Wartezeit zwischen Datenstrings. Der Spannungsregeier erzeugt aus einer externen Versorgungsspannung (V) die Versorgungsspaimung (VCC) für die Chipkarte (1). Dabei ist dieser so ausgelegt, daß er wahlweise mindestens zwei verschiedene Versorgungsspannungen (VCC) zur Unterstützung unterschiedlicher Karten (3V-Karten, 5V-Karten) erzeugen kann. Mit dem Umschalten von einer Versorgungsspannung auf eine andere, werden automatisch auch die Pegel für die I/O- Leitung angepaßt.
Zusätzlich zum Spannungsregler ist eine Leistungskontroll-und Abschalteinheit vorgesehen, die den Versorgungsstrom zur Chipkarte (auf der VCC-Leitung) überwacht, und im Falle einer Überschreitung die Signale (VCC, I/O,CLK, RST) in einer festgelegten Reihenfolge auf definierte Pegel legt - Abschaltsequenz (s. Fig.4B). Der Grenzwert liegt bei 15 mA. Für höhere Ströme ist eine externe Transistorschaltung für die erfindungsgemäße Einrichtung (30) vorzusehen.
Die Abschaltsequenz wird auch ausgelöst, wenn die Chipkarte (1) gezogen wird, was über einen Card In-Kontakt in der Kontaktiereinheit (31) festgestellt wird. Außerdem wird die Abschaltsequenz bei jedem Reset der erfindungsgemäßen Einrichtung (30) ausgelöst.
Die Abschaltsequenz wird nach einer Reaktionszeit von typischerweise lOOμs nach dem auslösenden Ereignis gestartet. Zur Festlegung der Reaktionszeit ist ein Verzögerungszähler vorgesehen. Die Reaktionszeit von lOOμs gestattet es, beispielsweise bei einer während der Kommunikation fälschlicherweise gezogenen Karte, die Karte noch in einen definierten Zustand zu bringen.
Die Einschaltsequenz (s. Fig.4A) erfolgt unter Softwarekontrolle des mikroprozessorgestützten Systems.
Die erfindungsgemäße Einrichtung (30) ist in der Lage, Signale auf den Leitungen (I/O, RST,CLK) mit einer sehr geringen, definierten maximalen Flankenbegrenzung zu generieren: 100ns für RST und I/O sowie 10 nS für CLK. Die Anschlüsse (I/O, VCC, RST, CLK) sind durch interne Beschaltungen hochspannungsicher ausgebildet, so daß statische Aufladungen einer eingeführten Chipkarte (1) die erfindungsgemäße Einrichtung nicht beschädigen.

Claims

Patentansprüche
1. Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte (1) und einem mikroprozessorgestützten System (2), wobei die Chipkarte (1) für ihren Betrieb und den Datenaustausch mindestens elektrische Kontaktflächen für die Versorgungsspannung (VCC), das Taktsignal (CLK), die Referenzspannung/Masse (GND), die serielle Ein- Ausgabe von Daten (I/O) und einen Resest- Anschluß (RST) aufweist und diese Kontaktflächen zu den mit der Einrichtung (30) verbundenen Kontakten einer Kontaktiereinheit (31 ) korrespondieren,
dadurch gekennzeichnet, daß
die Einrichtung (30) als bezogen auf das mikroprozessorgestützte Endgerät periphere Schnittstellen-Einheit ausgebildet ist, in dem folgende Komponenten enthalten sind:
- ein Schaltkreis (30A) zur Kommunikation mit dem mikroprozessorgestützten System (2),
- ein Schaltkreis (3 OB) zur Kommunikation mit der Chipkarte (1) gemäß den von dem mikroprozessorgestützten System (2) empfangenen Daten und Steueranweisungen,
- ein Schaltkreis (30D) zur Generierung und/oder Kontrolle der Versorgungsspannung (VCC) für die Chipkarte (1),
- ein Schaltkreis (30C) , welcher aus einem Takt eines externen Schwinquarzoszillators (32), ein hinsichtlich der Taktfrequenz modifiziertes Taktsignal (CLK) für die Chipkarte (1) erzeugt,
- wobei die Ansteuerung der Chipkarte (1) von dem mikroprozessorgestützten System (2) unmittelbar über die Schnittstellen-Einheit (30) ohne Zwischenschaltung eines weiteren Mikroprozessors erfolgt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung (30) als monolithischer Halbleiterbaustein ausgebildet ist.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dieselbe zur Kommunikation mit dem mikroprozessorgestützten System (2) eine parallele Schnittstelle umfaßt.
4. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die parallele Schnittstelle zur Kommunikation mit dem mikroprozessorgestützten System (2) einen Pufferspeicherbereich zur Zwischenspeicherung von Daten und Steueranweisungen aufweist, insbesondere einen Pufferspeicherbereich nach dem First In First Out (FIFO) - Prinzip.
5. Einrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß dieselbe zur Unterstützung von mindestens zwei verschiedenen parallelen Schnittstellen- Betriebsarten (ECP-Bus oder μP-Bus) ausgebildet ist, wobei das mikroprozessorgestützte System (2) über ein Selektionssignal (SO) die gewünschte Betriebsart der Einrichtung (30) anzeigt, woraufhin diese automatische zur Unterstützung der gewählten Betriebsart konfiguriert wird.
6. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dieselbe zur Kommunikation mit dem mikroprozessorgestützten System (2) eine serielle Schnittstelle umfaßt.
7. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dieselbe einen Schaltkreis aufweist zur Auswertung eines Signals (Card In), das anzeigt, ob eine Chipkarte (1) ordnungsgemäß in der Kontaktiereinheit (31) positioniert ist, wobei in Abhängigkeit von diesem Signal (Card In) automatisch vorbestimmte Schaltungsabläufe in dem Schnittstellen-Halbleiterbaustein ablaufen, die die weitere Kommunikation mit der Chipkarte (1) und den Schaltungszustand der entsprechenden Kontakte der Kontaktiereinheit (31) festlegen.
8. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Schaltkreis (30D) zur Generierung der Versorgungsspannung (VCC) zur Erzeugung von mindestens zwei unterschiedlich hohen Versorgungsspannungen ausgebildet ist.
9. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß über eine entsprechende Steueranweisung des mikroprozessorgestützten Systems (2) eine vorbestimmte Schaltungsabfolge in dem Schnittstellen-Halbleiterbaustein (30) ausgelöst wird, die festlegt, welche Versorgungsspannung (VCC1,VCC2) für die Chipkarte (1) erzeugt wird.
10. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dieselbe einen Baustein (UART) zur ParallelVSeriell- Wandlung der zwischen dem mikroprozessorgestützten System (2) und der Chipkarte (1) auszutauschenden Daten aufweist, der einen Schaltkreis zur Fehlererkennung unter Verwendung eines Paritätsbits aufweist.
11. Einrichtung nach einem der vorstehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, daß dieselbe im Fall des Betriebs/Datenaustauschs von synchronen Karten die Kartenkontakte (I/O, RST, CLK) aktiv über ein Signalregister kontrolliert werden.
12. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dieselbe eine Leistungskontroll- und Abschalteinheit umfaßt, die den Versorgungsstrom zur Chipkarte (1) überwacht, und im Falle einer Überschreitung um einen vorbestimmten Wert die Signale (VCC, I/O, CLK, RST) in der festgelegten Reihenfolge automatisch auf definierte Pegel legt.
13. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Schaltkreis (30C) zur Generierung des Taktsignals (CLK) zur Erzeugung von mindestens zwei unterschiedlich hohen Taktfrequenzen für die Chipkarte (1) ausgebildet ist.
14. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß über eine entsprechende Steueranweisung des mikroprozessorgestützten Systems (2) festgelegt wird, welche Taktfrequenz für die Chipkarte (1) generiert wird.
15 . Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dieselbe zur Unterstützung von Chipkarten (1), in denen mindestens zwei verschiedene Clockfrequenz-Teilungsfakktoren zur Ableitung einer Datenübertragungsrate gespeichert ist.
EP98954213A 1997-09-26 1998-09-22 Einrichtung für den betrieb einer chipkarte und den datenaustausch zwischen einer chipkarte und einem mikroprozessorgestützten system Withdrawn EP0941517A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19742459 1997-09-26
DE19742459A DE19742459C2 (de) 1997-09-26 1997-09-26 Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem mikroprozessorgestützten System
PCT/DE1998/002805 WO1999017247A1 (de) 1997-09-26 1998-09-22 Einrichtung für den betrieb einer chipkarte und den datenaustausch zwischen einer chipkarte und einem mikroprozessorgestützten system

Publications (1)

Publication Number Publication Date
EP0941517A1 true EP0941517A1 (de) 1999-09-15

Family

ID=7843670

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98954213A Withdrawn EP0941517A1 (de) 1997-09-26 1998-09-22 Einrichtung für den betrieb einer chipkarte und den datenaustausch zwischen einer chipkarte und einem mikroprozessorgestützten system

Country Status (4)

Country Link
US (1) US6520416B1 (de)
EP (1) EP0941517A1 (de)
DE (1) DE19742459C2 (de)
WO (1) WO1999017247A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011554A1 (de) * 2000-03-09 2001-09-13 Techno Team Bildverarbeitung G Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer
GB0027810D0 (en) * 2000-11-15 2000-12-27 Pace Micro Tech Plc Signal sequencing control means
EP1503559A1 (de) * 2003-07-28 2005-02-02 Canal + Technologies Verfahren zur automatischen Übertragungsprotokollerkennung für ein tragbares Objekt von der Art einer Karte oder eines Schlüssels mit integrierter Schaltung (smart card, smart key)
US7792122B2 (en) 2003-07-28 2010-09-07 Nagra Thomson Licensing Transmission protocol automatic detection method for a portable object such as a chip card or a chip key
DE102004009349A1 (de) * 2004-02-26 2005-09-15 Giesecke & Devrient Gmbh System mit einem mobilen Datenträger und einem Endgerät
DE102004023903A1 (de) * 2004-05-13 2005-12-29 Giesecke & Devrient Gmbh System bestehend aus einem tragbaren Datenträger und einer Leseeinrichtung
DE102004049671B4 (de) 2004-10-12 2007-08-02 Mühlbauer Ag Elektronisches Modul für die Herstellung, Programmierung und das Testen von Chipkarten und zugehöriges Verfahren
CN117851306B (zh) * 2024-03-06 2024-05-31 牛芯半导体(深圳)有限公司 一种运行模式的确定方法、芯片、芯片模组及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229491A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 携帯可能記録媒体の読取り／書込み装置
US6089459A (en) * 1992-06-16 2000-07-18 Smartdiskette Gmbh Smart diskette device adaptable to receive electronic medium
JPH06177940A (ja) * 1992-12-08 1994-06-24 Mitsubishi Electric Corp Ｕａｒｔおよびこれを用いたシステム
FR2723224B1 (fr) * 1994-07-28 1996-09-06 Sgs Thomson Microelectronics Systeme lecteur de carte a memoire ou a puce
JP3540414B2 (ja) * 1995-02-20 2004-07-07 株式会社東芝 Ｉｃカードリーダライタ
US5679945A (en) * 1995-03-31 1997-10-21 Cybermark, L.L.C. Intelligent card reader having emulation features
DE19522527A1 (de) * 1995-06-23 1997-01-02 Ibm Verfahren zur Vereinfachung der Kommunikation mit Chipkarten
US5815426A (en) * 1996-08-13 1998-09-29 Nexcom Technology, Inc. Adapter for interfacing an insertable/removable digital memory apparatus to a host data part

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9917247A1 *

Also Published As

Publication number Publication date
DE19742459C2 (de) 2000-02-03
WO1999017247A1 (de) 1999-04-08
US6520416B1 (en) 2003-02-18
DE19742459A1 (de) 1999-04-08

Similar Documents

Publication Publication Date Title
DE19819265C1 (de) Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
EP0748485B1 (de) Chipkarte mit mehreren mikrokontrollern
DE69605684T2 (de) Algorithmus zur progammierung eines flash-speichers mit einziger niederspannungsnetzversorgung
DE69314533T2 (de) IC-Karte
DE102004039178B4 (de) Speichersteuerschaltung, Smartcard und Lesesteuerverfahren
DE102006048319A1 (de) Multichip-Halbleiterspeicherelement
DE10056592A1 (de) Anordnung mit einem Mikroprozessor
DE102004003078A1 (de) Sicherheitssystem für eine integrierte Schaltung, zugehörige intelligente Karte und Betriebsverfahren
EP0846307A1 (de) Chipkarte
DE102007005554A1 (de) Demodulator und Verfahren zum Verarbeiten eines PWM-Signals und Smart-Card
DE10164415A1 (de) Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE10317289A1 (de) Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren
DE69015585T2 (de) Kontaktchipkarten-Leser.
DE69800294T2 (de) Kommunikationsschnittstelle mit einer IC Karte und Vorrichtung mit solcher Schnittstelle
DE19742459C2 (de) Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem mikroprozessorgestützten System
DE69321489T2 (de) Ic-karte mit zwei kontakten und datenaustauschverfahren über einen kartenleser
EP1800234A1 (de) Elektronisches modul zur programmierung kontaktbehafteter und/oder kontaktloser chipkarten
DE69534770T2 (de) Gerät zur internen Zustandsbestimmung
WO2000052635A1 (de) Vorrichtung zum laden einer chipkarte mit personalisierungsdaten
DE69619623T2 (de) Integrierte primär- und sekundärbussteuereinheit mit einer reduzierten pinanzahl
EP1826680B1 (de) Verfahren zum betreiben einer Erweiterungskarte
DE102006019809A1 (de) Verfahren und Vorrichtung zur Personalisierung tragbarer Datenträger
EP1100045A1 (de) Chipkarte mit einer Kontaktschittstelle und einer kontaktlosen Schnittstelle
WO2000019353A1 (de) Datenträger
WO1998041880A2 (de) Integrierte schaltung und verfahren zum testen der integrierten schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19990510

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB IT LI NL PT SE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SC ITEC GMBH

17Q First examination report despatched

Effective date: 20030730

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20060817