EP0902443B1 - Planare, gekoppelte Spulenanordnung - Google Patents

Planare, gekoppelte Spulenanordnung Download PDF

Info

Publication number
EP0902443B1
EP0902443B1 EP19980116465 EP98116465A EP0902443B1 EP 0902443 B1 EP0902443 B1 EP 0902443B1 EP 19980116465 EP19980116465 EP 19980116465 EP 98116465 A EP98116465 A EP 98116465A EP 0902443 B1 EP0902443 B1 EP 0902443B1
Authority
EP
European Patent Office
Prior art keywords
coil
coils
conductor track
plane
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP19980116465
Other languages
English (en)
French (fr)
Other versions
EP0902443A2 (de
EP0902443A3 (de
Inventor
Stephan Dr. Weber
Josef Dr. Fenk
Bernd Kolb
Markus Dr. Zannoth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP0902443A2 publication Critical patent/EP0902443A2/de
Publication of EP0902443A3 publication Critical patent/EP0902443A3/de
Application granted granted Critical
Publication of EP0902443B1 publication Critical patent/EP0902443B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers

Definitions

  • the invention relates to a planar, coupled coil arrangement which can be used, for example, in an oscillator or a bandpass filter. It can also serve, for example, as a transformer, as an impedance converter, for coupling amplifier stages or for galvanic isolation.
  • a coil is a device that can store electromagnetic energy.
  • the coil is defined by constructive data of the coil such as length, diameter, shape, number of turns, core material and core shape.
  • JP 06 013239 A discloses a pair of two coils respectively arranged in sections on the front and rear sides of an insulating film.
  • EP 0 371 157 A discloses a power transformer with coil-shaped elements for coupling an antenna of a magnetic resonance tomograph.
  • An object of the invention is to provide a planar, coupled coil arrangement in which the disadvantages of the prior art are avoided.
  • the planar, coupled coil arrangement has a first coil, in which a first conductor portion of the first coil is arranged in a first plane and the first coil completion portion is arranged in a second plane and electrically connected by one or more connections to the first conductor portion connected is.
  • a second coil is provided, in which the conductor track is arranged wholly or partly in the second plane, in which if the second coil is arranged partially in the second plane, the part of the conductor track in the first or the second coil completing the second coil arranged third level and is electrically connected by one or more connections with the first conductor part of the second coil.
  • the coils are arranged symmetrically to each other and arranged the conductor tracks of the coils to each other so that a coupling between the coils takes place. Furthermore, the planes in which the conductor tracks and conductor track parts of the coils are arranged, metallization layers of an integrated circuit.
  • a third coil may be provided, in which the conductor track is arranged wholly or partly in the third plane and, if the conductor track of the third coil is arranged partially in the third plane, the part of the conductor track in the first completing the third coil or the second level and is electrically connected by one or more connections to the first conductor portion of the third coil.
  • the coil leads may have coil taps which are electrically connected by one or more connections to the trace of the respective coil.
  • the coils can be made round. This has the advantage that an optimal coupling between the coils can be achieved.
  • the coils can also be made square. This has the advantage of easy manufacturability.
  • the coils are arranged around the circuit. This saves space.
  • planar, coupled coil arrangement according to the invention is advantageously usable in an oscillator, in a bandpass filter, as a transformer, as an impedance converter, for coupling amplifier stages or for galvanic isolation.
  • FIG. 1 shows a first embodiment of the coil arrangement according to the invention with a first embodiment of the resistance circuit.
  • FIG. 2 shows the first embodiment of the coil assembly according to the invention with a second embodiment of the resistance circuit.
  • FIG. 3 shows a first plane of a second embodiment of the coil assembly according to the invention.
  • FIG. 4 shows the second level of the second embodiment of the coil assembly according to the invention.
  • FIG. 5 shows the third level of the second embodiment of the coil assembly according to the invention.
  • FIG. 6 shows a third embodiment of the coil arrangement according to the invention in plan view.
  • FIG. 7 shows the third embodiment of the coil assembly according to the invention in a three-dimensional view.
  • FIG. 8 shows a fourth embodiment of the coil assembly according to the invention in a three-dimensional view.
  • FIG. 9 shows a fifth embodiment of the coil assembly according to the invention in a three-dimensional view.
  • FIG. 10 shows a sixth embodiment of the coil assembly according to the invention in a three-dimensional view.
  • two coils S1 and S2 are present, which are connected via a resistor R1 to a conductor L1, which may for example lead to a reference potential.
  • the black drawn areas of the coils S1 and S2 are in a first plane.
  • the connections V1 and V2 are in a second plane and connect the conductor ends A, B and A ', B' together.
  • the connections between the first level and the second level at the points A, B, A 'and B' can be made, for example, by plated-through holes.
  • the coil terminals of the coils S1 and S2 are labeled A1, A2 and A3.
  • connection A3 for the coils S1 and S2 can also separate ports A3 and A4 for the coils S1 and S2, respectively FIG. 2 be provided.
  • the coils S1 and S2 are connected to the resistor R1 via the resistors R2 and R3, respectively.
  • resistors R1, R2 and R3 instead of the resistors R1, R2 and R3, other circuit elements can be connected to the coils S1 and S2.
  • FIG. 3 is the lowest level (Alu1) closest to the substrate. Arranged above is the second plane (Alu2) shown in FIG. 4, and in turn the latter in FIG. 5 shown top level (Alu3).
  • the conductor L1 to which the coils S1 and S2 are connected can be connected to a reference potential.
  • the coils S1 and S2 according to FIG. 4 and 5 have two ports A1 and A2, and a common port A3.
  • the conductor L1 be connected to the terminal A3.
  • the terminal A3 may also be connected to a circuit element.
  • the conductor ends A '''', B '''' and A ''',B''' in FIG. 4 are each a conductor track section, which between the points A '''', B '''andA''', B '''according to FIG. 5 is located, and corresponding vias interconnected.
  • the points A ", B" and A, B in FIG FIG. 5 with the between the points A '', B '' and A, B according to FIG. 4 located interconnects and corresponding vias connected.
  • the connecting element V which also represents a conductor track and between the points A ', B' in FIG. 4 is used to bridge the trace in FIG. 3 between points A 'and B'.
  • the conductor V is part of the coils S3 and S4 according to FIG. 3 ,
  • the coils S3 and S4 have a common terminal A6, and one terminal A5 and A4, respectively.
  • a circuit may be provided within these coils. This has, first, the advantage that space can be saved and, second, that in order to get from the circuit to the terminals A4 and A5 no additional bridges for bridging the tracks of the coils S3 and S4 are necessary.
  • the two coils S1 and S2 are predominantly one above the other. While the coil S1 predominantly in the is located first level, the coil S2 is located predominantly in the second level. The first level is gray, the second level is black.
  • the coil S1 has the terminals A1 and A2.
  • the ports A3 and A4 belong to the coil S2.
  • the coils S1 and S2 are shown in three-dimensional view.
  • the coil S2 is located directly below the coil S1.
  • connections in the second plane are provided, which serve to bridge the running between the points A and B in the first plane conductor of the first coil S1.
  • a connection between the points A 'and B' is provided in the first plane, which serves for bridging the between the points A 'and B' extending conductor track in the second plane.
  • the connections are connected to corresponding vias with the respective tracks of the coils.
  • the coupling of the coils S1 and S2 takes place transversely to the two planes.
  • the coils S1 and S2 are symmetrical to one another.
  • FIG. 8 shown fourth embodiment of the coil assembly on another coil S3, which is located in a third plane.
  • the coil S3 has the terminals A5 and A6.
  • the coil S3 is also coupled transversely to the planes 1, 2 and 3 with the coils S1 and S2.
  • the coils S1 and S2 represent bifilar coils.
  • Coil taps for example, as in FIG. 9 shown to be executed.
  • leads C, D and E are provided with the corresponding terminals A7, A8 and A9. While the turns of the coils are on the upper level, the leads C, D and E and the junctions between the points A, B and A ', B' are provided on the lower level. The coupling takes place here within the plane.
  • the coupling between the coils S1 and S2 or the coils S3 and S2 takes place vertically, ie transversely to the planes, while the coupling between the coils S1 and S3 takes place in the plane.
  • the coil S1 has the terminals A1 and A2, the coil S2, the terminals A3, A7 and A4, and the coil S3, the terminals A5 and A6.
  • the terminal A7 represents a center tap of the coil S2.
  • the connection between the points A and B of the coil S2 is provided in a third plane.
  • all embodiments of the coil arrangement according to the invention are both angular and round executable.
  • the coil arrangement according to the invention is also optimized in such a way that the number of required metallization layers in the integrated circuit are minimized.

Description

  • Die Erfindung betrifft eine planare, gekoppelte Spulenanordnung, welche beispielsweise in einem Oszillator oder einem Bandpaß Verwendung finden kann. Sie kann beispielsweise auch als Übertrager, als Impedanzwandler, zur Kopplung von Verstärkerstufen oder zur galvanischen Trennung dienen.
  • Eine Spule (Induktionsspule) ist ein Bauelement, das elektromagnetische Energie speichern kann. Die Spule wird durch konstruktive Daten der Spule wie Länge, Durchmesser, Form, Windungszahl, Kernmaterial und Kernform festgelegt.
  • Bisher werden ein- oder mehrlagige Zylinder- oder Ringspulen verwendet, die einen speziellen ferromagnetischen Kern in Stab-, Ring- oder Schalenform erhalten können.
  • Diese Spulen haben jedoch den Nachteil, daß sie nicht oder nicht ohne weiteres in einen Chip integrierbar sind. Zusätzlich benötigen sie viel Platz, sind aufwendig herzustellen und stellen ein zusätzliches Bauelement dar, welches eigens montiert und geprüft werden muß.
  • JP 06 013239 A offenbart ein Paar zweier Spulen, die jeweilsabschnittweise auf der Vorder- und auf der Rückseite eines isolierenden Films angeordnet sind. EP 0 371 157 A offenbart einen Leistungstransformator mit spulenförmigen Elementen zur Kopplung einer Antenne eines Kernspintomographen.
  • Eine Aufgabe der Erfindung ist es, eine planare, gekoppelte Spulenanordnung anzugeben, bei der die Nachteile des Standes der Technik vermieden werden.
  • Die Aufgabe wird durch eine planare, gekoppelte Spulenanordnung gemäß Patentanspruch 1 gelöst.
  • Die erfindungsgemäße planare, gekoppelte Spulenanordnung weist eine erste Spule auf, bei der ein erster Leiterbahnanteil der ersten Spule in einer ersten Ebene angeordnet ist und der die erste Spule vervollständigende Leiterbahnanteil in einer zweiten Ebene angeordnet ist und durch eine oder mehrere Verbindungen mit dem ersten Leiterbahnteil elektrisch verbunden ist. Zusätzlich ist eine zweite Spule vorgesehen, bei der die Leiterbahn vollständig oder zum Teil in der zweiten Ebene angeordnet ist, bei der falls die zweite Spule zum Teil in der zweiten Ebene angeordnet ist, der die zweite Spule vervollständigende Teil der Leiterbahn in der ersten oder einer dritten Ebene angeordnet und durch eine oder mehrere Verbindungen mit dem ersten Leiterbahnteil der zweiten Spule elektrisch verbunden ist. Die Spulen sind symmetrisch zueinander angeordnet und die Leiterbahnen der Spulen so zueinander angeordnet, daß eine Kopplung zwischen den Spulen stattfindet. Des Weiteren sind die Ebenen, in denen die Leiterbahnen und Leiterbahnteile der Spulen angeordnet sind, Metallisierungslagen eines integrierten Schaltkreises.
  • Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
  • So kann eine dritte Spule vorgesehen sein, bei der die Leiterbahn vollständig oder zum Teil in der dritten Ebene angeordnet ist und, falls die Leiterbahn der dritten Spule zum Teil in der dritten Ebene angeordnet ist, der die dritte Spule vervollständigende Teil der Leiterbahn in der ersten oder der zweiten Ebene angeordnet ist und durch eine oder mehrere Verbindungen mit dem ersten Leiterbahnteil der dritten Spule elektrisch verbunden ist.
  • Weiterhin können die Spulen-Anschlußleiterbahnen zur Spulenanzapfung aufweisen, die durch eine oder mehrere Verbindungen mit der Leiterbahn der entsprechenden Spule elektrisch verbunden sind.
  • Die Spulen können rund ausgeführt sein. Dies hat den Vorteil, daß eine optimale Kopplung zwischen den Spulen erreicht werden kann.
  • Die Spulen können auch eckig gefertigt sein. Dies hat den Vorteil der einfachen Herstellbarkeit.
  • Vorteilhafterweise sind die Spulen um den Schaltkreis herum angeordnet. Dadurch ist eine Flächeneinsparung möglich.
  • Weiterhin besteht die Möglichkeit die Leiterbahnen der Spulen überwiegend übereinander anzuordnen.
  • Die erfindungsgemäße planare, gekoppelte Spulenanordnung ist vorteilhafterweise in einem Oszillator, in einem Bandpaß, als Übertrager, als Impedanzwandler, zur Kopplung von Verstärkerstufen oder zur galvanischen Trennung verwendbar.
  • Die Erfindung wird im folgenden anhand von 10 Figuren weiter erläutert.
  • Figur 1 zeigt eine erste Ausführungsform der erfindungsgemäßen Spulenanordnung mit einer ersten Ausführungsform der Widerstandsbeschaltung.
  • Figur 2 zeigt die erste Ausführungsform der erfindungsgemäßen Spulenanordnung mit einer zweiten Ausführungsform der Widerstandsbeschaltung.
  • Figur 3 zeigt eine erste Ebene einer zweiten Ausführungsform der erfindungsgemäßen Spulenanordnung.
  • Figur 4 zeigt die zweite Ebene der zweiten Ausführungsform der erfindungsgemäßen Spulenanordnung.
  • Figur 5 zeigt die dritte Ebene der zweiten Ausführungsform der erfindungsgemäßen Spulenanordnung.
  • Figur 6 zeigt eine dritte Ausführungsform der erfindungsgemäßen Spulenanordnung in der Draufsicht.
  • Figur 7 zeigt die dritte Ausführungsform der erfindungsgemäßen Spulenanordnung in einer dreidimensionalen Ansicht.
  • Figur 8 zeigt eine vierte Ausführungsform der erfindungsgemäßen Spulenanordnung in einer dreidimensionalen Ansicht.
  • Figur 9 zeigt eine fünfte Ausführungsform der erfindungsgemäßen Spulenanordnung in einer dreidimensionalen Ansicht.
  • Figur 10 zeigt eine sechste Ausführungsform der erfindungsgemäßen Spulenanordnung in einer dreidimensionalen Ansicht.
  • Bei der in Figur 1 gezeigten ersten Ausführungsform der Spulenanordnung sind zwei Spulen S1 und S2 vorhanden, die über einen Widerstand R1 mit einer Leiterbahn L1 verbunden sind, welche beispielsweise ein Bezugspotential führen kann. Die schwarz gezeichneten Bereiche der Spulen S1 und S2 befinden sich in einer ersten Ebene. Die Verbindungen V1 und V2 befinden sich in einer zweiten Ebene und verbinden die Leiterbahnenden A, B bzw. A', B' miteinander. Die Verbindungen zwischen der ersten Ebene und der zweiten Ebene an den Punkten A, B, A' und B' können beispielsweise durch Durchkontaktierungen erfolgen. Die Spulenanschlüsse der Spulen S1 und S2 sind mit A1, A2 und A3 gekennzeichnet.
  • Die in Figur 1 gezeigte eckige Spulenanordnung ist auch rund realisierbar.
  • Anstelle eines wie in Figur 1 gezeigten gemeinsamen Anschlusses A3 für die Spulen S1 und S2 können auch getrennte Anschlüsse A3 und A4 für die Spulen S1 bzw. S2 gemäß Figur 2 vorgesehen sein. Die Spulen S1 und S2 sind über die Widerstände R2 bzw. R3 mit dem Widerstand R1 verbunden.
  • Anstelle der Widerstände R1, R2 und R3 können auch andere Schaltungselemente mit den Spulen S1 und S2 verbunden werden.
  • In Figur 3 ist die unterste Ebene (Alu1), welche dem Substrat am nächsten kommt, gezeigt. Darüber angeordnet ist die in Figur 4 gezeigte zweite Ebene (Alu2) und darüber wiederum die in Figur 5 gezeigte oberste Ebene (Alu3). Wie in den Figuren 1 und 2 kann die Leiterbahn L1, mit welcher die Spulen S1 und S2 verbunden sind, mit einem Bezugspotential verbunden sein. Die Spulen S1 und S2 gemäß Figur 4 und 5 weisen zwei Anschlüsse A1 und A2, sowie einen gemeinsamen Anschluß A3 auf. Wie bereits erwähnt, kann wie in den Figuren 4 und 5 gezeigt, die Leiterbahn L1 mit dem Anschluß A3 verbunden sein. Dies ist jedoch nicht zwingend notwendig. Der Anschluß A3 kann ebenso mit einem Schaltungselement verbunden sein. Die Leiterbahnenden A'''', B'''' und A''', B''' in Figur 4 werden über je ein Leiterbahnteilstück, das sich zwischen den Punkten A'''', B'''' bzw. A''', B''' gemäß Figur 5 befindet, und entsprechenden Durchkontaktierungen miteinander verbunden. Ebenso werden die Punkte A'', B'' und A, B in Figur 5 mit den zwischen den Punkten A'', B'' bzw. A, B gemäß Figur 4 befindlichen Leiterbahnen und entsprechenden Durchkontaktierungen verbunden. Das Verbindungselement V, welches ebenfalls eine Leiterbahn darstellt und sich zwischen den Punkten A', B' in Figur 4 befindet dient zur Überbrückung der Leiterbahn die in Figur 3 zwischen den Punkten A' und B' verläuft. Die Leiterbahn V ist Bestandteil der Spulen S3 und S4 gemäß Figur 3. Die Spulen S3 und S4 weisen einen gemeinsamen Anschluß A6, sowie jeweils einen Anschluß A5 bzw. A4 auf. Innerhalb dieser Spulen kann ein Schaltkreis vorgesehen sein. Dies hat erstens den Vorteil, daß Platz gespart werden kann und zweitens, daß um vom Schaltkreis zu den Anschlüssen A4 und A5 zu gelangen keine zusätzlichen Brücken zur Überbrückung der Leiterbahnen der Spulen S3 und S4 notwendig sind.
  • Zwischen den Spulen S1 und S2 erfolgt die Kopplung in der jeweiligen Ebene. Eine Verkopplung zwischen den Spulen S1 und S2 mit den Spulen S3 und S4 erfolgt hingegen quer zu den Ebenen.
  • Bei der in Figur 6 gezeigten dritten Ausführungsform der Spulenanordnung liegen die beiden Spulen S1 und S2 überwiegend übereinander. Während sich die Spule S1 überwiegend in der ersten Ebene befindet, befindet sich die Spule S2 überwiegend in der zweiten Ebene. Die erste Ebene ist grau, die zweite Ebene schwarz gezeichnet. Die Spule S1 weist die Anschlüsse A1 und A2 auf. Die Anschlüsse A3 und A4 gehören zur Spule S2.
  • In Figur 7 sind die Spulen S1 und S2 in dreidimensionaler Ansicht gezeigt. Die Spule S2 befindet sich direkt unterhalb der Spule S1. An den Punkten A und B der Spule S1 sind Verbindungen in der zweiten Ebene vorgesehen, die zur Überbrückung der zwischen den Punkten A und B in der ersten Ebene verlaufenden Leiterbahn der ersten Spule S1 dienen. Bei der Spule S2 ist in der ersten Ebene eine Verbindung zwischen den Punkten A' und B' vorgesehen, die zur Überbrückung der zwischen den Punkten A' und B' verlaufende Leiterbahn in der zweiten Ebene dient. Die Verbindungen sind mit entsprechenden Durchkontaktierungen mit den jeweiligen Leiterbahnen der Spulen verbunden. Die Kopplung der Spulen S1 und S2 findet quer zu den beiden Ebenen statt. Wie aus der Draufsicht gemäß Figur 6 zu erkennen ist, sind die Spulen S1 und S2 symmetrisch zueinander.
  • Zusätzlich zu der in Figur 7 gezeigten Ausführungsform weist die in Figur 8 gezeigte vierte Ausführungsform der Spulenanordnung eine weitere Spule S3 auf, die sich in einer dritten Ebene befindet. Die Spule S3 weist die Anschlüsse A5 und A6 auf. Die Spule S3 ist ebenfalls quer zu den Ebenen 1, 2 und 3 mit den Spulen S1 und S2 gekoppelt. Die Spulen S1 und S2 stellen bifilare Spulen dar.
  • Spulenabzapfungen können beispielsweise, wie in Figur 9 gezeigt, ausgeführt sein. Dazu sind Anschlußleiterbahnen C, D und E mit den entsprechenden Anschlüssen A7, A8 bzw. A9 vorgesehen. Während sich die Windungen der Spulen auf der oberen Ebene befinden, sind die Anschlußleiterbahnen C, D und E sowie die Verbindungen zwischen den Punkten A, B und A', B' auf der unteren Ebene vorgesehen. Die Kopplung erfolgt hier innerhalb der Ebene.
  • Bei der in Figur 10 gezeigten Ausführungsform erfolgt die Kopplung zwischen den Spulen S1 und S2 bzw. den Spulen S3 und S2 vertikal, d. h. quer zu den Ebenen, während die Kopplung zwischen den Spulen S1 und S3 in der Ebene erfolgt. Die Spule S1 weist die Anschlüsse A1 und A2 auf, die Spule S2 die Anschlüsse A3, A7 und A4, und die Spule S3 die Anschlüsse A5 und A6. Der Anschluß A7 stellt eine Mittenanzapfung der Spule S2 dar. Die Verbindung zwischen den Punkten A und B der Spule S2 ist in einer dritten Ebene vorgesehen.
  • Grundsätzlich sind alle Ausführungsformen der erfindungsgemäßen Spulenanordnung sowohl eckig als auch rund ausführbar.
  • Die erfindungsgemäße Spulenanordnung ist auch dahingehend optimiert, daß die Anzahl der notwendigen Metallisierungslagen im integrierten Schaltkreis minimiert sind.

Claims (8)

  1. Planare, gekoppelte Spulenanordnung,
    mit einer ersten Spule (S1),
    bei der ein erster Leiterbahnteil der ersten Spule (S1) in einer ersten Ebene angeordnet ist,
    bei der ein die erste Spule (S1) vervollständigender Leiterbahnteil in einer zweiten Ebene angeordnet ist und durch eine oder mehrere Verbindungen mit dem ersten Leiterbahnteil elektrisch verbunden ist,
    mit einer zweiten Spule (S2),
    bei der die Leiterbahn vollständig oder zum Teil in der zweiten Ebene angeordnet ist,
    bei der, falls die Leiterbahn der zweiten Spule (S2) zum Teil in der zweiten Ebene angeordnet ist, der die zweite Spule (S2) vervollständigende Teil der Leiterbahn in der ersten oder einer dritten Ebene angeordnet ist und durch eine oder mehrere Verbindungen mit dem ersten Leiterbahnteil der zweiten Spule (S2) elektrisch verbunden ist,
    wobei die Spulen (S1, S2) symmetrisch zueinander angeordnet sind,
    wobei die Leiterbahnen der Spulen (S1, S2) so zueinander angeordnet sind, daß eine Kopplung zwischen den Spulen (S1, S2) stattfindet,
    und wobei die Ebenen, in denen die Leiterbahnen und Leiterbahnteile der Spulen (S1, S2) angeordnet sind, Metallisierungslagen eines integrierten Schaltkreises sind.
  2. Spulenanordnung nach Anspruch 1,
    mit einer dritten Spule (S3), bei der die Leiterbahn vollständig oder zum Teil in der dritten Ebene angeordnet ist,
    bei der, falls die dritte Spule (S3) zum Teil in der dritten Ebene angeordnet ist, der die Leiterbahn der dritten Spule (S3) vervollständigende Teil der Leiterbahn in der ersten oder zweiten Ebene angeordnet ist und durch eine oder mehrere Verbindungen mit dem ersten Leiterbahnteil der dritten Spule (S3) elektrisch verbunden ist.
  3. Spulenanordnung nach einem der Ansprüche 1 oder 2,
    bei der Anschlußleiterbahnen (C, D, E) zur Spulenanzapfung vorgesehen sind, die durch eine oder mehrere Verbindungen mit der Leiterbahn der entsprechenden Spule elektrisch verbunden sind.
  4. Spulenanordnung nach einem der Ansprüche 1 bis 3,
    bei der die Spulen (S1, S2, S3) rund sind.
  5. Spulenanordnung nach einem der Ansprüche 1 bis 3,
    bei der die Spulen (S1, S2, S3) eckig sind.
  6. Spulenanordnung nach einem der Ansprüche 1 bis 5,
    bei der die Spulen um den Schaltkreis herum angeordnet sind.
  7. Spulenanordnung nach einem der Ansprüche 1 bis 6,
    bei der die Leiterbahnen der Spulen überwiegend übereinander angeordnet sind.
  8. Verwendung der Spulenanordnung nach einem der Ansprüche 1 bis 7,
    in einem Oszillator, in einem Bandpaß, als Übertrager, als Impedanzwandler, zur Kopplung von Verstärkerstufen oder zur galvanischen Trennung.
EP19980116465 1997-09-11 1998-09-01 Planare, gekoppelte Spulenanordnung Expired - Lifetime EP0902443B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19739962 1997-09-11
DE1997139962 DE19739962C2 (de) 1997-09-11 1997-09-11 Planare, gekoppelte Spulenanordnung

Publications (3)

Publication Number Publication Date
EP0902443A2 EP0902443A2 (de) 1999-03-17
EP0902443A3 EP0902443A3 (de) 1999-09-08
EP0902443B1 true EP0902443B1 (de) 2009-03-11

Family

ID=7842025

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19980116465 Expired - Lifetime EP0902443B1 (de) 1997-09-11 1998-09-01 Planare, gekoppelte Spulenanordnung

Country Status (2)

Country Link
EP (1) EP0902443B1 (de)
DE (2) DE19739962C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3367067A1 (de) 2017-02-28 2018-08-29 Melexis Technologies SA Positionssensor und positionserfassungsverfahren

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960474B4 (de) * 1999-12-15 2004-07-01 Forschungszentrum Jülich GmbH Transformator
KR100420948B1 (ko) * 2001-08-22 2004-03-02 한국전자통신연구원 병렬 분기 구조의 나선형 인덕터
US6803849B2 (en) * 2002-10-31 2004-10-12 Intersil Americas Inc. Solid state inducting device
CN1299303C (zh) * 2004-01-30 2007-02-07 联华电子股份有限公司 对称型电感
CN101017726B (zh) * 2004-01-30 2011-07-27 联华电子股份有限公司 对称型电感
CN100416797C (zh) * 2006-09-19 2008-09-03 威盛电子股份有限公司 对称电感元件
JP2011040509A (ja) 2009-08-07 2011-02-24 Imec ２層式トランス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7515106U (de) * 1975-05-10 1976-02-19 Blaupunkt-Werke Gmbh, 3200 Hildesheim Gedruckte spule
DE8226746U1 (de) * 1982-09-23 1983-04-14 Schwär, Gerhard, 2070 Ahrensburg Transformator
EP0371157B1 (de) * 1988-11-28 1994-03-02 Siemens Aktiengesellschaft Leitungstransformator
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JP3141562B2 (ja) * 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
JPH0613239A (ja) * 1992-06-25 1994-01-21 Matsushita Electric Works Ltd 平面形トランス
DE698896T1 (de) * 1994-08-24 1996-08-29 Yokogawa Electric Corp Gedruckte Spule
DE807941T1 (de) * 1994-08-24 1998-03-26 Yokogawa Electric Corp Gedruckte Spule
DE19522043A1 (de) * 1995-06-17 1996-12-19 Bosch Gmbh Robert Induktives Bauelement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3367067A1 (de) 2017-02-28 2018-08-29 Melexis Technologies SA Positionssensor und positionserfassungsverfahren

Also Published As

Publication number Publication date
DE19739962A1 (de) 1999-04-01
DE59814350D1 (de) 2009-04-23
EP0902443A2 (de) 1999-03-17
EP0902443A3 (de) 1999-09-08
DE19739962C2 (de) 2000-05-18

Similar Documents

Publication Publication Date Title
DE19516227C2 (de) Datenträgeranordnung, insbesondere Chipkarte
EP2920798B1 (de) Planarübertrager
DE10133660A1 (de) Hochintegriertes mehrschichtiges Schaltkreismodul mit keramischen Substraten mit eingebetteten passiven Komponenten
DE10048290C5 (de) Induktiver Sensor
DE4119551A1 (de) Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben
EP0033441A1 (de) Impulsübertrager und dessen Verwendung als Trennübertrager
DE60019836T2 (de) Strommessvorrichtungen
DE4337053B4 (de) Spule
DE4017280C2 (de) Stromwandlervorrichtung zum Messen eines elektrischen Stromes
DE102005013509B4 (de) EMV Filter
DE202016008306U1 (de) Z-förmige Doppelring-NFC-Antenne gewickelter Art und Antennensystem
EP0902443B1 (de) Planare, gekoppelte Spulenanordnung
DE60004173T2 (de) Induktives elektronisches bauteil, und herstellungsverfahren
DE102004015925A1 (de) An einer Oberfläche angebrachte Antennenvorrichtung
DE102016223195A1 (de) Transformatorvorrichtung, Transformator und Verfahren zur Herstellung einer Transformatorvorrichtung
DE102008049756A1 (de) Schaltungsträger mit Transformator
DE4306416A1 (de) Spulenstruktur für eine Leiterplattenanordnung
DD290738A5 (de) Sende- und/oder empfangsspule aus mehrebenenleiterplatte
DE2255186A1 (de) Elektrisches filter
DE69916761T2 (de) Mehrschichtige Chip-Induktivität
DE102018105857A1 (de) Vorrichtung zum Messen von Strom und Verfahren zur Herstellung
DE3023847C2 (de)
DE4337054A1 (de) Spule
DE19639941C2 (de) SQUID-Gradienten-Magnetometer-Sensor mit HTS-Supraleitermaterial
DE102022112541A1 (de) Näherungsschalter und Verfahren zur Erfassung eines Auslösers

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FI FR GB SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

RIC1 Information provided on ipc code assigned before grant

Free format text: 6H 01F 5/00 A, 6H 01F 27/28 B

17P Request for examination filed

Effective date: 19991005

AKX Designation fees paid

Free format text: DE FI FR GB SE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIN1 Information on inventor provided before grant (corrected)

Inventor name: ZANNOTH, MARKUS, DR.

Inventor name: KOLB, BERND

Inventor name: FENK, JOSEF, DR.

Inventor name: WEBER, STEPHAN, DR.

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FI FR GB SE

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 59814350

Country of ref document: DE

Date of ref document: 20090423

Kind code of ref document: P

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20090311

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20090611

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20091214

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20151119

Year of fee payment: 18

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 19

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 59814350

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170401

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20180119

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20180119

Year of fee payment: 20

REG Reference to a national code

Ref country code: GB

Ref legal event code: PE20

Expiry date: 20180831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20180831