EP0052236B1 - Tongenerator - Google Patents

Tongenerator Download PDF

Info

Publication number
EP0052236B1
EP0052236B1 EP81108368A EP81108368A EP0052236B1 EP 0052236 B1 EP0052236 B1 EP 0052236B1 EP 81108368 A EP81108368 A EP 81108368A EP 81108368 A EP81108368 A EP 81108368A EP 0052236 B1 EP0052236 B1 EP 0052236B1
Authority
EP
European Patent Office
Prior art keywords
circuit
frequency
tone
input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP81108368A
Other languages
English (en)
French (fr)
Other versions
EP0052236A1 (de
Inventor
Bruno Dipl.-Ing. Scheckel
Ernst Dipl.-Ing. Wittenzellner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19803043505 external-priority patent/DE3043505A1/de
Priority claimed from DE19803050148 external-priority patent/DE3050148A1/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0052236A1 publication Critical patent/EP0052236A1/de
Application granted granted Critical
Publication of EP0052236B1 publication Critical patent/EP0052236B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207Driving circuits
    • B06B1/0223Driving circuits for generating signals continuous in time
    • B06B1/0269Driving circuits for generating signals continuous in time for generating multiple frequencies
    • B06B1/0276Driving circuits for generating signals continuous in time for generating multiple frequencies with simultaneous generation, e.g. with modulation, harmonics
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/18Selecting circuits
    • G10H1/26Selecting circuits for automatically producing a series of tones

Definitions

  • the invention relates to a tone generator with a semiconductor circuit which is used to control an electro-acoustic transducer, the semiconductor circuit comprising an RC oscillator, a frequency divider acted upon by it, an oscillator which activates and stabilizes the operating voltage to be applied to the oscillator Start circuit and a modulator applied by the frequency divider with at least two pulse trains, each corresponding to a different tone frequency, and finally the amplitude-modulated signals supplied by the modulator on the basis of these pulse trains serve to apply a common electro-acoustic transducer to produce a tone sequence consisting of at least two different tones .
  • Such a tone generator is described in DE-AS 2 601 922.
  • This forms an electronic door bell which e.g. is designed such that when a push button activating the circuit is actuated, the tone generator first generates a high tone and then a low tone after a defined time interval. It is a matter of using simple means to ensure that after the pushbutton is pressed, a multi-repetitive signal is produced, the last tone of which fades away without premature tearing off.
  • a bistable switch to be activated by a start signal is provided in the start circuit for activating a voltage stabilization circuit, that the voltage supplied by the voltage stabilization circuit serves on the one hand to activate the RC oscillator and on the other hand to activate the other circuit parts that, in addition, a general sequence control controlled by the first divider output of the frequency divider acted upon by the RC oscillator is provided, that the outputs of the frequency divider each supplying a pulse train corresponding to a tone frequency of the tone sequence to be generated as well as certain outputs of the sequence control for loading each circuit part of the modulator and the output of each of these circuit parts of the modulator are used to apply one digital / analog converter each, and finally these digital / analog converters are used together - in particular under Mediation of a low frequency amplifier - control the electro-acoustic transducer.
  • 1 and 2 together present the basic circuit diagram of the invention.
  • 2 shows the circuit parts that can be combined in an IC module
  • FIG. 1 shows the external circuitry of this IC module
  • 3 and 4 show a detailed embodiment of the circuit shown in FIG. 2
  • FIG. 5 shows a diagram showing the mode of operation in FIGS. 2 and 3 and 4, respectively.
  • the tone generator circuit To which forms the core of the invention and is preferably monolithically integrated, contains essentially all components of the tone generator with the exception of the electro-acoustic converter and the circuit part serving to generate the start signal and the voltage supply.
  • Connection 1 * serves as a start input, since when it is applied, for example by a signal generated by a pushbutton Dt, the tone generator and the rest of the circuit are activated becomes.
  • Connection 2 * carries the supply potential and connection 4 * the reference potential.
  • Connection 3 * forms the output of a low-frequency amplifier (audio frequency amplifier V) provided in the circuit, which is provided for loading the loudspeaker L.
  • An RC combination is connected to connections 5 * and 6 * as a controlling timing element, while connection 7 * forms an additional input for the low-frequency amplifier mentioned.
  • the timbre of the generated tone sequence can be set via it.
  • a switch implemented by a pushbutton Dt connects the connection 1 of the tone generator circuit To to the supply potential, which is also permanently connected to the connection 2 * of the tone generator circuit To.
  • the pole supplying the reference potential (ground) of the operating voltage source UB used to operate the tone generator To is permanently connected to the 4 * connection of To.
  • Both Poles of the operating voltage source UB (voltage, for example, 7 to 10 V), for example given by a battery, are also connected by a capacitor C6 (for example 100 pF).
  • the loudspeaker L has one connection at the reference potential and the other connection via a capacitor C5 at the connection 3 * and thus at the output of the LF amplifier of the tone generator circuit To.
  • the output 5 * is connected to ground via a code capacitor C1 (C1, for example, 4.7 nF).
  • C1 code capacitor
  • the two connections 5 * and 6 * are connected to one another via a resistor R1, while the connection 7 * is connected to ground via a further capacitor C2. If necessary, it can be used to control a further tone generator circuit, as described in DE-OS 3043505. For the present circuit, only the sound improvement (smoothing of the square waves) to be achieved by the presence of the connection 7 * and the capacitor C2 is important.
  • an RC oscillator 0 is initially provided which is acted upon by a frequency-determining timing element via its two control inputs 5 * and 6 * .
  • the frequency-determining timing element in FIG. 2 is made up of the resistor R bridging the two connections 5 * and 6 * (corresponds to the resistor R1 in FIG. 1) and the connection 5 * of the oscillator 0 with the reference potential U2 (in FIG. 1) given the negative pole of the voltage source UB) connecting capacitor C (in Fig. 1 the capacitor C1).
  • the square-wave pulses emitted by the oscillator O arrive on the one hand at a frequency divider TT which, in a known manner, consists of a number of flip-flop cells connected in series with one another with respect to their signal-carrying outputs and inputs and thus corresponds to a binary synchronous or asynchronous counter.
  • An output I, an output II and an output 111 each of a selected flip-flop of the divider chain TT each provide a tone frequency of the tone sequence to be generated, i.e. a square wave derived by frequency division from the mother frequency supplied by the oscillator O of the frequency corresponding to the respective tone, the level thereof correspond to the states logically «0» and «1».
  • These vibrations are applied to a first input of a circuit part G1 or G2 or G3 of a modulator Mo.
  • These circuit parts G1, G2, G3 are also controlled via a respective second input from the audio frequency divider TT via the sequence control AS with practically the same frequency as the first input of the relevant circuit part of the modulator Mo.
  • Each of these circuit parts G1, G2, G3 of the modulator Mo controls a digital-to-analog converter DA1 or DA2 or DA3, the outputs of which are used to control the loudspeaker L via a common mixing stage M and an amplifier V connected downstream thereof.
  • the amplifier V can also be influenced directly by the sequence control with regard to its degree of amplification.
  • a stabilization circuit ST has the task of stabilizing the operating voltage to be given to the various circuit parts. It receives the supply voltage UB via the connections 2 * and 4 * .
  • the tone generator as shown in FIG. 2 in the block diagram, can easily be implemented monolithically.
  • Another terminal 6 * * provides the undtrench to the various components of the circuit stabilized DC voltage along with the connection. 4
  • This key position of the stabilization circuit ST explains why the start signal to be applied to the input 1 * of the tone generator, as can be seen from FIG. 2, initially acts on the stabilization circuit ST.
  • a switch Sch implemented by a flip-flop with reset input is provided as an intermediary, which in turn is controlled by the sequence control in two respects.
  • the switch Sch is set, for example, by pressing the pushbutton Dt (FIG. 1) or by another start signal St to be maintained during the duration of the gong.
  • the flip-flop Sch is tilted into the operating state on the basis of an interference signal originating, for example, from another circuit part.
  • the sequence controller AS polls the logic state at the inputs of the switch Sch again after a so-called dead time Tz has elapsed.
  • the dead time Tz is, for example, 10 msec. If the start signal St is still pending at the inputs of the switch Sch, the circuit, ie the sound signal to be applied to the second inputs of the circuit parts G1, G2 and G3 of the modulator Mo, is released. Otherwise, the sequential control system AS sends a reset signal Re to the input switch Sch, so that it is tilted back into the initial state.
  • the operating state of the stabilization circuit ST, the oscillator O and the audio frequency divider TT also changes, which are then switched off automatically.
  • the oscillator 0 After the start of a start signal St and the activation of the oscillator 0 initiated thereon, the oscillator 0 first generates a general reset signal RES which, via the sequence control AS, ensures that all circuit parts are in the initial state required for generating the tone sequence or pass into it. Details regarding the operational sequence of the circuit are explained in the description of a circuit implementation according to FIGS. 3 and 4 which is preferably to be used.
  • the circuit shown in FIG. 3 relates to a bipolar configuration of a tone generator to be implemented monolithically in accordance with the invention in accordance with FIG. 2 and contains the stabilization circuit ST, the oscillator 0 and the low-frequency amplifier V of the system shown in FIG. 2, while in FIG. 4 an embodiment for the audio frequency divider TT, for the sequence control AS and for the modulator circuit Mo etc., that is to say the components of the circuit given by logic gates or flip-flops is shown.
  • the start signal supplied, for example, by a pushbutton Dt is, as can be seen from FIG. 1, connected to the inputs 2 * and 1 * of the circuit of the audio frequency generator. It initially affects the switch stage SCH upstream of the stabilization stage ST.
  • This essentially consists of the two npn transistors 4 and 5 and the pnp transistor 8, which together form a flip-flop.
  • the input 1 * of the circuit to be acted upon by the pushbutton Dt is connected to the cathode of a diode 1, the ground of which is at the reference potential, ie is connected to the connection 4 * of the circuit.
  • input 1 is connected via resistor 2 to the base of npn transistor 4, which is also connected via resistor 3 to the reference potential.
  • the emitter of the NPN transistor 4 and the emitter of the NPN transistor 5 are also at the reference potential, while their collectors are connected to the terminal 2 * of the circuit via a voltage divider 6.
  • the dividing point between the two resistors 6 and 7 forming the voltage divider is connected directly to the base of the pnp transistor 8.
  • the collector of the pnp transistor 8 is connected via the resistor 9 to the base of the second npn transistor 5, which is also connected via the resistor 10 to the reference potential, that is to say the terminal 4 * of the circuit, and finally also via a circuit point a, in a manner to be described, controlled by the flip-flop N4, N5 shown in FIG. 4.
  • the emitter of the pnp transistor 8 is connected to the positive pole of the supply voltage source UB, that is to say to the connection 2 * of the circuit.
  • the stabilization circuit ST is activated by the switch SCH via the emitter-collector path of the pnp transistor 8.
  • the voltage stabilization circuit ST contains as an essential component the two npn transistors 15 and 16, which are combined to form a Darlington stage, and the zener diode 13 for specifying the setpoint for the DC voltage to be supplied to the further circuit.
  • the collectors of the two npn transistors 15 and 16 are at the emitter of the npn transistor 8 of the circuit part SCH and thus at the connection 2 * .
  • the base of the one npn transistor 15 is connected via a resistor 11 to the collector of the pnp transistor 8 and to the anode of the diode 12 and via a resistor 14 to its own emitter, while the anode of the said diode 12 is connected to the cathode the Zener diode 13 and via this to the connection 4 * and thus to the reference potential.
  • the emitter of the npn transistor 15 lies at the base of the second npn transistor 16 of the stabilization circuit.
  • the npn transistor 16 which is connected as an emitter follower, serves in a manner to be described for the power supply of further circuit parts.
  • the emitter of the NPN transistor 15 and thus the base of the NPN transistor 16 of the stabilization circuit ST is connected to the connection 6 * of the circuit and thus, as can be seen in FIGS. 1 and 5, to the resistor R1 of the oscillator frequency that determines the oscillator frequency Timer.
  • the oscillator an RC oscillator O
  • the oscillator is applied via the inputs 4 * , 5 * and 6 * . It contains fourteen npn transistors and a diode as well as resistors.
  • the connection 4 * carrying the reference potential is initially connected directly to the cathode of the diode 19 and to the emitter of the npn transistor 20, while the anode of the diode 19 is connected to the base of the npn transistor 20 and via a resistor 18 is connected to the emitter of a further npn transistor 17, the collector of which is connected directly and the base of which is connected via a resistor 38 to the connection 6 * of the circuit.
  • the npn transistor 20 already mentioned in the last paragraph is connected with its collector and the resistor 21 to the base of a third npn transistor 23, the emitter of which is also at the reference potential 4 * and its collector is connected on the one hand via the resistor 28 to the connection 6 and thus to the emitter of the npn transistor 15 in the stabilization circuit ST, while on the other hand a direct connection between the collector of the third npn transistor 23 and the base of a fourth npn Transistor 24 is made.
  • the emitter of the fourth NPN transistor 24 is in turn connected to the reference potential, that is to the terminal 4 * , while its collector is connected to the bases of a fifth and a sixth NPN transistor 42 and 47 via a resistor 41 and 46, respectively.
  • the emitters of the two last-mentioned npn transistors 42 and 47 are also at the reference potential, so that these transistors are also operated in an emitter circuit.
  • the collector of the fifth npn transistor 42 leads via a resistor 43 to the base of two further npn transistors 45 and 36, while the collector of the sixth npn transistor 47 via a circuit point c in a manner to be described below for signaling for the frequency divider TT of the tone generator circuit is provided.
  • the collector of the seventh npn transistor 45 whose base is connected via the resistor 43 to the collector of the fifth npn transistor 42 of the oscillator 0, is directly connected to the stabilized voltage and thus to the terminal 6 * of the circuit with its collector placed.
  • the eighth npn transistor 36 also introduced in the last paragraph in connection with the fifth transistor 42, lies on the one hand with its collector at the base of the second npn transistor 17 introduced above and on the other hand via a resistor 38 at the terminal 6 * carrying the stabilized voltage.
  • the collector of the eleventh npn transistor 27 is located directly on the connection 6 * of the circuit which carries the stabilizing voltage, while the emitter of this transistor 27 is connected via a resistor 26 to the collector of the first npn transistor 20 of the oscillator, via the already mentioned resistor 21 is connected to the base of the third npn transistor 23 and, via a further resistor 22, to the base of a twelfth npn transistor 25 which is also connected to its emitter at the reference potential 4 * .
  • the collector of this twelfth npn transistor 25 leads via a resistor 29 to a circuit node which is connected on the one hand via a resistor 30 to the reference potential and via a resistor 31 to the connection 6 * of the circuit carrying the stabilizing voltage, while on the other hand the said node is located directly at the base of the tenth NPN transistor 37, that is to say the second transistor of the differential amplifier 36, 37.
  • the seventh npn transistor 45 which was already introduced above in connection with the fifth npn transistor 42, is (as already mentioned) connected to the terminal 6 * with its collector. It should also be noted with regard to this transistor 45 that an emitter is connected via a resistor 44 to the base of a ninth NPN transistor 48, the emitter of which is also directly connected to the reference potential, that is to the terminal 4 * of the circuit Collector is connected via a node d in a manner to be described to the AND gate U13 shown in FIG. 4 and other circuit parts.
  • a constant current source is provided to supply power to the differential amplifier formed from the eighth and tenth npn transistors 36 and 37.
  • This consists of a thirteenth npn transistor 34, whose emitter is connected to the reference potential via a resistor 35 and whose collector and base are connected via a resistor 40 to the connection 6 * of the circuit to which the stabilized voltage is applied, in combination with a fourteenth npn transistor 32.
  • the emitter of this fourteenth npn transistor 32 is in turn connected to the reference potential via a resistor 33, its base with the base and the collector of the thirteenth transistor 34 and its collector forming the output of the current source to the emitter of the eighth and the tenth npn transistor, that is to say the transistors 36 and 37 forming the differential amplifier.
  • the base of the eighth npn transistor 36 and thus the control input of said differential amplifier is connected directly to the connection 5 * of the circuit and thus via the capacitor C1 when using the circuit shown in FIG. 1 to the reference potential , that is the negative pole of the DC voltage source UB.
  • the differential amplifier V takes up the lower part of the circuit diagram shown in FIG. 3. It receives its operating voltage on the one hand from the emitter of the NPN transistor 15 from the stabilization circuit ST and on the other hand from the supply connection 4 * of the overall circuit. Its circuit will now be briefly described.
  • the stabilization input 6 * of the circuit is connected to the emitter of a first pnp transistor 65 and a second pnp transistor 66 of the amplifier V, which are directly connected to their base connections, the collector base path of the second pnp transistor 66 also being short-circuited.
  • the collectors of the two pnp transistors are connected to the collector of a first npn transistor 64 and a second npn transistor 67, the emitters of which are connected to one another to form a differential amplifier and are connected to the collector of a third npn transistor 68.
  • the third npn transistor 68 is interconnected with a fourth npn transistor 69 to form a current mirror, the fourth transistor 69 being connected as a diode by short-circuiting its base-collector path and the emitters of both transistors 68 and 69 being connected to the reference potential, that is to say the connection 4 * .
  • the base connections of transistors 68 and 69 are connected via resistor 70 to connection 6 * of the circuit which carries the stabilized voltage.
  • the base of the second npn transistor 67 in the differential amplifier 64, 67 is located directly at the connection 7 * of the overall circuit, which, as already mentioned in the description of FIG. 2, can be used to control further circuit parts, for example the second audio frequency generator circuit To2. Furthermore, the base of the second npn transistor 67 is acted upon by the mixer M, that is to say the signal used to control the loudspeaker L, via a circuit point e and thus serves as an amplifier input.
  • the base of the transistor 67 is connected via the resistor 71 to the emitter of a fifth npn transistor 73, which with its emitter is connected on the one hand via the resistor 72 to the reference potential, with its collector on the terminal 6 * of the circuit which carries the stabilized voltage with its base is connected to the reference potential 4 * via a voltage divider 75, 74.
  • a resistor 76 also connects the collector and the base of the fifth npn transistor 73.
  • the dividing point of the voltage divider 74, 75 leads to the base of a sixth npn transistor 67, whose collector is also connected to the stabilized voltage-carrying terminal 6 * of the circuit, while its emitter is connected via a resistor 62 to the base of the first npn transistor 64 forming the reference input of the differential amplifier 64, 67 and also via a resistor 61 to the Reference potential is connected.
  • a seventh npn transistor 59 has its emitter connected to the reference potential 4 * and its collector to the collector of the first npn transistor 65 and the collector of the first npn transistor 64. Finally, the base of the first NPN transistor 64 and thus the reference input of the differential amplifier 67, 64 is connected via a resistor 63 to the output 3 * of the low-frequency amplifier and thus the circuit.
  • the collectors of the first npn transistor 65 and the two npn transistors 64 and 59 are also located at the base of an eighth npn transistor 50.
  • the base of the seventh npn transistor 59 is on the one hand via a circuit point b in a manner to be described by the Controlled flip-flop N4, N5 shown in Fig. 4.
  • it is connected via a resistor 58 to the emitter of the transistor 16 which forms an output of the stabilization circuit and has already been described.
  • the collector of the eighth npn transistor 50 is likewise directly connected to the emitter of this transistor 16.
  • the collector of a ninth npn transistor 49 which is connected with its base to the emitter of the eighth npn transistor 50 and with its emitter to the connection forming the output 3 * of the amplifier V.
  • the emitter of the eighth npn transistor 50 and the base of the ninth npn transistor 49 are connected to the collector of a tenth npn transistor 51, the base of which is short-circuited to its own collector and the emitter of which is connected to its own base via a resistor 52.
  • An eleventh npn transistor 56 with a short-circuited emitter base path is connected with its emitter to the reference potential 4 * and also to the base of a twelfth npn transistor 55, the emitter of which is also at the reference potential 4 * .
  • the collector of the eleventh npn transistor 56 is connected to the emitter of the transistor 16 in the stabilization circuit ST by means of a resistor 57, while the collector of the twelfth npn transistor 55 is connected on the one hand to the emitter of the tenth npn transistor 51 and on the other hand to the base of a third NPN transistor 53 is connected directly.
  • the collector of the third npn transistor 53 lies at the base of a thirteenth npn transistor 54, the emitter of which with the reference potential 4 * and the collector thereof, together with the collector of the third npn transistor 53 at the connection 3 * of the circuit, ie at the signal output of the amplifier V is.
  • the switching point c already mentioned in connection with the npn transistor 47 of the oscillator is, as can be seen from FIG. 4, connected to the signal input of three frequency dividers FT1, FT2, FT3 via an inverter 11.
  • the oscillator 0 is tuned so that it delivers a frequency of 13.2 kHz, for example. This frequency is used to derive the frequencies 440 Hz, 550 Hz and 660 Hz in the frequency dividers, which are then applied to one of the outputs 1 or 11 or 111 of the frequency divider circuit TT.
  • the divider output providing the desired frequency of the divider FT1 or FT2 or FT3 provided in the divider circuit TT is connected to the network input S of a flip-flop F1 or F2 or F3, the non-inverted output Q of which is one of the outputs I or II or III forms.
  • the first two dividers FT1 and FT2 are connected with their divider outputs to an input of a NAND gate N1 and N2, the output of which is connected to the reset input R of the relevant divider stage.
  • the third divider FT3, however, has no NAND gate.
  • the divider FT1 together with the flip-flop F1 and the NAND gate N1 forms a 1:30 divider stage.
  • the divider FT2, the NAND gate N2 and the flip-flop F2 together form a 1:24 divider stage and the divider FT3 forms a 1:20 divider stage with the flip-flop F3.
  • the flip-flops F1, F2, F3 provided in the circuit and the flip-flops to be mentioned are preferably designed as D-flip-flops, the inverting output ⁇ of which is fed back to the data input (D) of the flip-flop in question.
  • the other input of this AND gate U13 is through the inverting output Q of the flip-flop F10 to be mentioned.
  • the output of this AND gate U13 leads to the set inputs S of the flip-flops F4, F5, F6, F7 and to the reset inputs R of the flip-flops F8, F9, F10, F11 and F12.
  • the output of the AND gate U13 is also connected to an output of a fourth 1:16 frequency divider FT4 and a fifth 1:16 frequency divider FT5 and finally controls a NAND gate N5, which can be seen in FIG a second NAND gate N4 is cross-coupled to form an RS flip-flop N4, N5.
  • the free input of the other NAND gate N4 of the multivibrator N4, N5 is controlled via an inverter 13 by a second output of the fourth frequency divider FT4.
  • the signal outputs of the two cross-coupled NAND gates N4 and N5 forming the Q or Q output of the RS flip-flop N4, N5 are connected to the circuit points a and b already mentioned in connection with FIG. 3.
  • the output of the NAND gate N4 represents the Q output of the RS flip-flop and is connected to the base of the npn transistor 59 of the differential amplifier V via the node b.
  • the output of the NAND gate N5 forms another on the part of the non-inverting output, ie the Q output of the flip-flop and leads via the node a to the base of the npn transistor 5 and thus to the reset input of the flip-flop 4, in the switching part SCH.
  • the first audio signal output I of the frequency divider circuit is connected to the clock input t of the fourth frequency divider FT4, the output of which is connected to the clock input t of the fifth divider FT5.
  • the output of the fifth divider FT5 is connected via an inverter 14 to the clock input t of the fourth D flip-flop F4 of the circuit.
  • the D flip-flops F4 to F7 form a chain, the non-inverting output Q of the preceding stage being the clock input t of the following stage.
  • the set inputs S of these D flip-flops F4 to F7 are connected in parallel to one another and connected to the reset inputs R of the D flip-flop cells F8 to F12.
  • the Q output of the last flip-flop, with its set input S at the output of the AND gate U13, that is to say of the flip-flop F7, is connected to the t input of the D flip-flop F9 and to the input of a modulator Mo associated AND gate U4 connected.
  • the Q - output of the D flip-flop F7 is connected once to the clock input (ie the t input) of the D flip-flop F8 and to an input of an AND gate U12 belonging to the modulator Mo.
  • the Q output of the D flip-flop F8 controls one input each of four AND gates U9, U10, U11 and U12 of the modulator Mo.
  • the ⁇ output of the flip-flop F8 is at the clock input t of the flip-flop F10, whose Q output is connected to one input of AND gate U13 in the manner already described, while the non-inverting output of flip-flop F10 is no longer used.
  • the clock input t of the flip-flop F11 acted upon by its R input from the AND gate U13 is at the Q ⁇ - ⁇ output, that is to say at the inverting output of the flip-flop F6, which is also connected to an input of the AND gate U7 in Mo. .
  • the non-inverting Q output of said flip-flop F6, is used to control one input each of the AND gates U3 and U11 of the modulator.
  • the non-inverting output Q of the first link F4 of the flip-flop chain is connected to an input of the AND gates U1, U5 and U9 of the modulator.
  • the Q output of the following flip-flop F5 is connected to one input of the AND gates U2, U6 and U10 of the modulator, while the connection of the outputs of the third D flip-flop stage F6 of the chain to the AND gates of the modulator Mo - as well as that of F8 and F9 - has already been specified.
  • the Q output of the D flip-flop F7 is at an input of the AND gate U4
  • the Q output of the D flip-flop F11 clocked by the Q output F6 is at the clock input of the D flip -Flops F12 and also to an input of the AND gate U8 of the modulator Mo and the Q output of the D flip-flop F12 to an input of the AND gates U6, U7, U8 and U5 of the modulator.
  • modulator Mo in the example it consists of twelve AND gates U1 to U12, each having three inputs, one input in the manner already described and evident from FIG. 4 either by one of the D- Flip-flops F4 to F12 or by one of the sound signal outputs I, II or III of the frequency divider circuit is controlled.
  • the output of the AND gates U1 to U12 forming the modulator Mo is connected via a resistor Ri to Ri 2 to the switching point e, which, as already mentioned, is connected to the input of the differential amplifier V.
  • the switching point e thus forms the summation point, ie the mixer M.
  • the digital-to-analog converters DA1, DA2, DA3 are due to the group of resistors , , and or the group to respectively. to specified.
  • the resistances to are staggered and have, for example, the following values:
  • the three frequencies 660 Hz, 550 Hz and 440 Hz are derived from a parent oscillator 0, which oscillates at 13.2 kHz.
  • One of the three frequencies is divided further, thereby gaining the time base for the decay process.
  • a four-bit D / A converter per tone generates the decay voltage, with which the three tones are switched on one after the other and weakened overlapping again.
  • the basic frequency is determined by an external RC element.
  • the output voltage is rectangular.
  • the harmonic content can be reduced by connecting a capacitor to connection 7 * . With a A volume control is also possible here with the potentiometer.
  • the circuit only draws current when it is active and switches off automatically after the tone sequence has subsided. The start is made by briefly switching on a voltage at input 1 * . If the trigger voltage is still or again after the tone sequence, the tone sequence is repeated. The triggering of the tone sequence is prevented if a trigger voltage at input 1 * is present for a shorter time than the duration of the dead time.
  • the external connection of the circuit according to the invention described above and preferably monolithically combined in a silicon wafer takes place in the manner shown in FIG. 1.
  • the chip To containing the circuit is provided with the external connections (pins) 1 * - 7 * already defined above.
  • the supply voltage is supplied by a DC voltage source UB, the pole of which supplies the first operating potential “+” is connected to the connection 1 via the activation switch Dt and the pole that supplies the reference potential “-” is connected to the connection 4 * of the circuit To according to the invention.
  • the connection 3 * leads via a capacitor C5 to the loudspeaker L and the other connection of the latter also to the reference potential.
  • connection 2 * is connected via a capacitor C6 to the reference potential and also directly to the connection «+ of UB which supplies the operating potential.
  • the connection 6 * is connected to the reference potential via the series connection of the resistor R1 and the capacitor C1 and is also connected to the connection 5 * via the resistor R1 of the timer. To improve the sound quality, it is recommended to connect the 7 * connection to the reference potential via a capacitor C2.
  • the configuration of the circuit of the tone generator To shown in FIGS. 3, 4 and 5 leads to a temporal sequence of the tone sequence, as can be seen from the amplitude-time diagram according to FIG. 5: after the dead time Tz has elapsed, the first tone, the for example, has given a frequency of 660 Hz (corresponding to the divider ratios and frequency of the mother oscillator 0 given in the description of FIG. 4) on the loudspeaker. After 1.16 sec, i.e. already in the first phase of decay, the second tone, for example with a frequency of 550 Hz, is given to the loudspeaker L. After 2.33 seconds, the third tone comes with, for example, 440 Hz.
  • the first tone has subsided after 4.36 seconds, the second tone after 5.53 seconds and the third tone after 6.69 seconds. After 6.98 seconds, the tone sequence is given up again if the start signal St is still pending at inputs 1 * and 2 * . It is understandable that the specified frequencies and expiry times are determined by the dimensioning of the circuit. However, it is not difficult to work with other tone sequences and other tone frequencies.
  • the tone sequence decays 6.69 sec after the onset of tone 1 of the tone sequence. A repetition is possible after 6.98 sec after the first triggering of the tone sequence.
  • the ratio of the maximum amplitudes M3: M2: M1 1: 0.89: 0.67.
  • the time scale for the oscillator frequency 13.2 kHz.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Electrophonic Musical Instruments (AREA)

Description

  • Die Erfindung bezieht sich auf einen Tongenerator mit einer Halbleiterschaltung, die zur Steuerung eines elektro-akustischen Wandlers dient, wobei die Halbleiterschaltung einen RC-Oszillator, einen von diesem beaufschlagten Frequenzteiler, eine den Oszillator aktivierende und der Stabilisierung der an den Oszillator zu legenden Betriebsspannung dienende Startschaltung sowie einen vom Frequenzteiler mit wenigstens zwei - je einer unterschiedlichen Tonfrequenz entsprechenden - Impulsfolgen beaufschlagten Modulator enthält und wobei schliesslich die aufgrund dieser Impulsfolgen vom Modulator gelieferten amplitudenmodulierten Signale zur Beaufschlagung eines gemeinsamen elektro-akustischen Wandlers unter Entstehung einer aus mindestens zwei verschiedenen Tönen bestehenden Tonfolge dienen.
  • Ein derartiger Tongenerator ist in der DE-AS 2 601 922 beschrieben. Dieser bildet eine elektronische Türglocke, die z.B. derart ausgestaltet ist, dass bei Betätigung eines die Schaltung aktivierenden Druckknopfs von dem Tongenerator zuerst ein hoher Ton und dann nach einem festgelegten Zeitintervall ein tiefer Ton erzeugt wird. Dabei handelt es sich darum, mit einfachen Mitteln dafür zu sorgen, dass nach Betätigung des Druckknopfs ein mehrfach wiederholtes mehrtöniges Signal entsteht, dessen letzter Ton ohne vorzeitiges Abreissen verklingt.
  • Es handelt sich also um einen elektronischen Signalgeber, der bei Betätigung eines Druckschalters ohne weiteres Zutun eine vorgegebene melodische Tonfolge, z.B. einen Dreiklang, erzeugt. Da es sich bei solchen (z.B. auch in Funkschau, 1980, H. 20, S. 87-90 beschriebenen) elektronischen Gongs darum handelt, die von einem RC-Oszillator gelieferten und z.B. dem höchsten Ton der Tonfolge frequenzmässig entsprechenden elektrischen Schwingungen zur Ableitung der für die zu erzeugende Tonfolge mittels eines Lautsprechers erforderlichen weiteren elektrischen Schwingungen (die jeweils einem weiteren Ton der Tonfolge entsprechen) zu benutzen, sind Massnahmen, die zu einer Verbesserung der Tonqualität führen, angebracht. Ausserdem soll die Halbleiterschaltung des Tongenerators möglichst so ausgestaltet werden, dass sie weitgehend monolithisch integrierbar ist.
  • Es ist nun Aufgabe der vorliegenden Erfindung, einen Tongenerator zur Verfügung zu stellen, der beim Einschalten nicht nur automatisch eine vorgegebene Tonfolge erzeugt, sondern auch den soeben angegebenen Gesichtspunkten in vollem Masse Rechnung trägt. Dabei ist vor allem auch im Vergleich zu dem genannten Stand der Technik eine Reduktion des nicht integrierbaren Teils des Tongenerators angestrebt.
  • Als Lösung wird gemäss der Erfindung vorgeschlagen, dass in der Startschaltung ein durch ein Startsignal zu aktivierender bistabiler Schalter zur Aktivierung einer Spannungsstabilisierungsschaltung vorgesehen ist, dass dabei die von der Spannungsstabilisierungsschaltung gelieferte Spannung einerseits zur Aktivierung des RC-Oszillators und andererseits zur Aktivierung der übrigen Schaltungsteile dient, dass ausserdem eine durch den ersten Teilerausgang des vom RC-Oszillator beaufschlagten Frequenzteilers gesteuerte allgemeine Ablaufsteuerung vorgesehen ist, dass die je eine je einer Tonfrequenz der zu erzeugenden Tonfolge entsprechende Impulsfolge liefernden Ausgänge des Frequenzteilers sowie bestimmte Ausgänge der Ablaufsteuerung zur Beaufschlagung je eines Schaltungsteils des Modulators sowie der Ausgang jedes dieser Schaltungsteile des Modulators zur Beaufschlagung je eines Digital/Analogwandlers dienen, und dass schliesslich diese Digital/Analogwandler gemeinsam - insbesondere unter Vermittlung eines Niederfrequenzverstärkers - den elektro-akustischen Wandler steuern.
  • Der erfindungsgemässe Tongenerator wird nun anhand der Fig. 1 bis 5 näher beschrieben. Fig. 1 und 2 stellen dabei zusammen das Prinzipschaltbild der Erfindung vor. Dabei sind in Fig. 2 die in einen IC-Baustein zusammenfassbaren Schaltungsteile gezeigt, während in Fig. 1 die externe Beschaltung dieses IC-Bausteins gezeigt ist. Fig. 3 und 4 zeigen eine detaillierte Ausführung der in Fig. 2 gezeigten Schaltung, während in Fig. 5 ein die Wirkungsweise in Fig. 2 bzw. 3 und 4 dargestellten Schaltungen zeigendes Diagramm dargestellt ist.
  • Die den Kern der Erfindung bildende und vorzugsweise monolithisch integrierte Tongeneratorschaltung To enthält mit Ausnahme des elektro-akustischen Wandlers und des zur Erzeugung des Startsignals dienenden Schaltungsteil sowie der Spannungsversorgung im wesentlichen alle Bestandteile des Tongenerators.
  • Die Ziffern 1* bis 7* stellen je einen Anschluss dieser Tongeneratorschaltung dar. Sie haben folgende Funktionen: Anschluss 1* dient als Starteingang, da bei seiner Beaufschlagung, z.B. durch ein über eine Drucktaste Dt erzeugtes Signal, der Tongenerator und auch die übrige Schaltung aktiviert wird. Anschluss 2* führt das Versorgungspotential und Anschluss 4* das Bezugspotential. Anschluss 3* bildet den Ausgang eines in der Schaltung vorgesehenen Niederfrequenzverstärkers (Tonfrequenzverstärkers V), der zur Beaufschlagung des Lautsprechers L vorgesehen ist. An die Anschlüsse 5* und 6* wird als steuerndes Zeitglied eine RC-Kombination angeschlossen, während Anschluss 7* einen zusätzlichen Eingang für den genannten Niederfrequenzverstärker bildet. Über ihn lässt sich die Klangfarbe der erzeugten Tonfolge einstellen. Ein durch eine Drucktaste Dt realisierter Schalter verbindet den Anschluss 1 der Tongeneratorschaltung To mit dem Versorgungspotential, das zudem permanent am Anschluss 2* der Tongeneratorschaltung To liegt. Der das Bezugspotential (Masse) liefernde Pol der zum Betrieb des Tongenerators To verwendeten Betriebsspannungsquelle UB liegt permanent am Anschluss 4* von To. Beide Pole der z.B. durch eine Batterie gegebenen Betriebsspannungsquelle UB (Spannung z.B. 7 bis 10 V) sind ausserdem durch einen Kondensator C6 (z.B. 100 pF) verbunden. Der Lautsprecher L liegt mit dem einen Anschluss am Bezugspotential und mit dem anderen Anschluss über einen Kondensator C5 am Anschluss 3* und damit am Ausgang des NF-Verstärkers der Tongeneratorschaltung To. Ausserdem liegt der Ausgang 5* über einen Kodensator C1 an Masse (C1 z.B. 4,7 nF). Ausserdem sind die beiden Anschlüsse 5* und 6* über einen Widerstand R1 miteinander verbunden, während der Anschluss 7* über einen weiteren Kondensator C2 an Masse liegt. Er kann gegebenenfalls zur Steuerung einer weiteren Tongeneratorschaltung dienen, wie dies in der DE-OS 3043505 beschrieben ist. Für die vorliegende Schaltung ist lediglich die durch die Anwesenheit des Anschlusses 7* und des Kondensators C2 zu erreichende Tonverbesserung (Glättung der Rechteckschwingungen) von Bedeutung.
  • Wie das aus Fig. 2 ersichtliche Blockschaltbild für die Tongeneratorschaltung To erkennen lässt, ist zunächst ein RC-Oszillator 0 vorgesehen, der über seine beiden Steuereingänge 5* und 6* von einem frequenzbestimmenden Zeitglied beaufschlagt ist. Das frequenzbestimmende Zeitglied ist in Fig. 2 aus dem die beiden Anschlüsse 5* und 6* überbrückenden Widerstand R (entspricht dem Widerstand R1 in Fig. 1) und dem den Anschluss 5* des Oszillators 0 mit dem Bezugspotential U2 (in Fig. 1 durch den negativen Pol der Spannungsquelle UB gegeben) verbindenden Kondensator C (in Fig. 1 der Kondensator C1) gebildet.
  • Die vom Oszillator O abgegebenen Rechteckimpulse gelangen einerseits an einen Frequenzteiler TT, der in bekannter Weise aus einer Anzahl bezüglich ihrer signalführenden Ausgänge und Eingänge hintereinander geschalteten und einander gleichen Flip-Flop-Zellen besteht und damit einem binären Synchron- oder Asynchronzähler entspricht. Ein Ausgang I, ein Ausgang II und ein Ausgang 111 je eines ausgewählten Flip Flops der Teilerkette TT liefert je eine Tonfrequenz der zu erzeugenden Tonfolge, also eine durch Frequenzteilung von der vom Oszillator O gelieferten Mutterfrequenz abgeleitete Rechteckschwingung der dem jeweiligen Ton entsprechenden Frequenz, deren Pegel den Zuständen logisch «0» und «1 » entsprechen. Diese Schwingungen werden an je einen ersten Eingang eines Schaltungsteils G1 bzw. G2 bzw. G3 eines Modulators Mo gelegt. Diese Schaltungsteile G1, G2, G3 werden ausserdem über jeweils einen zweiten Eingang vom Tonfrequenzteiler TT über die Ablaufsteuerung AS mit praktisch jeweils derselben Frequenz wie der erste Eingang des betreffenden Schaltungsteils des Modulators Mo gesteuert.
  • Jeder dieser Schaltungsteile G1, G2, G3 des Modulators Mo steuert jeweils eine Digital-Analogwandler DA1 bzw. DA2 bzw. DA3, deren Ausgänge über eine gemeinsame Mischstufe M und einen dieser nachgeschalteten Verstärker V zur Steuerung des Lautsprechers L dienen. Der Verstärker V kann zusätzlich auch durch die Ablaufsteuerung unmittelbar bezüglich seines Verstärkungsgrades beeinflussbar sein.
  • Eine Stabilisierungsschaltung ST hat die Aufgabe, die an die verschiedenen Schaltungsteile zu gebende Betriebsspannung zu stabilisieren. Sie erhält die Versorgungsspannung UB über die Anschlüsse 2* und 4*. Der Tongenerator wie in Fig. 2 im Blockschaltbild dargestellt, ist ohne weiteres monolithisch realisierbar. Ein weiterer Anschluss 6* liefert zusammen mit dem Anschluss 4* die an die verschiedenen Bestandteile der Schaltung weiterzugebende stabilisierte Gleichspannung.
  • Aus dieser Schlüsselstellung der Stabilisierungsschaltung ST erklärt sich, weshalb das an den Eingang 1* des Tongenerators zu legende Startsignal, wie aus Fig. 2 ersichtlich, zunächst auf die Stabilisierungsschaltung ST einwirkt. Als Vermittler ist hierzu ein durch ein Flip-Flop mit Reseteingang realisierter Schalter Sch vorgesehen, der seinerseits durch die Ablaufsteuerung in zweierlei Hinsicht gesteuert wird. Der Schalter Sch wird z.B. durch Betätigung der Drucktaste Dt (Fig. 1) oder durch ein sonstiges während der Betätigungsdauer des Gongs aufrecht zu erhaltendes Startsignal St gesetzt. Es kann aber auch sein, dass das Flip-Flop Sch aufgrund eines z.B. von einem anderen Schaltungsteil herrührenden Störsignals in den Betriebszustand gekippt wird. Um diesen Fall auszuschalten, wird von der Ablaufsteuerung AS nach Ablauf einer sogenannten Totzeit Tz der logische Zustand an den Eingängen des Schalters Sch erneut abgefragt. Die Totzeit Tz beträgt z.B. 10 msec. Ist dann das Startsignal St an den Eingängen des Schalters Sch noch anhängig, so wird die Schaltung, d.h. das an die zweiten Eingänge der Schaltungsteile G1, G2 und G3 des Modulators Mo zu legende Tonsignal freigegeben. Andernfalls gibt die Ablaufsteuerung AS ein Resetsignal Re an den Eingangsschalter Sch, so dass dieser in den Ausgangszustand zurückgekippt wird.
  • Mit der Beendigung des Startsignals St ändert sich auch der Betriebszustand der Stabilisierungsschaltung ST, des Oszillators O und des Tonfrequenzteilers TT, die dann automatisch abgeschaltet werden. Nach dem Beginn eines Startsignals St und der darauf eingeleiteten Aktivierung des Oszillators 0 erzeugt dieser zunächst ein allgemeines Resetsignal RES, das über die Ablaufsteuerung AS dafür sorgt, dass sich alle Schaltungsteile in dem für die Erzeugung der Tonfolge erforderlichen Ausgangszustand befinden bzw. in diesen übergehen. Einzelheiten bezüglich des Betriebsablaufs der Schaltung werden in der Beschreibung einer vorzugsweise anzuwendenden schaltungstechnischen Realisierung gemäss Fig. 3 und 4 erläutert.
  • Die in Fig. 3 gezeigte Schaltung bezieht sich auf eine monolithisch zu realisierende, bipolare Ausgestaltung eines Tongenerators gemäss der Erfindung entsprechend Fig. 2 und enthält die Stabilisierungsschaltung ST, den Oszillator 0 und den Niederfrequenzverstärker V der in Fig. 2 dargestellten Anlage, während in Fig. 4 eine Ausführung für den Tonfrequenzteiler TT, für die Ablaufsteuerung AS sowie für die Modulatorschaltung Mo usw., d.h. die durch logische Gatter bzw. Flip-Flops gegebenen Bestandteile der Schaltung gezeigt ist.
  • Das z.B. durch eine Drucktaste Dt gelieferte Startsignal ist, wie aus Fig. 1 ersichtlich, an die Eingänge 2* und 1* der Schaltung des Tonfrequenzerzeugers gelegt. Es beeinflusst zunächst die der Stabilisierungsstufe ST vorgeschaltete Schalterstufe SCH. Diese besteht im wesentlichen aus den beiden npn-Transistoren 4 und 5 sowie dem pnp-Transistor 8, die zusammen ein Flip-Flop bilden. Hierzu ist der durch die Drucktaste Dt zu beaufschlagende Eingang 1* der Schaltung an die Kathode einer Diode 1 gelegt, deren Masse am Bezugspotential liegt, d.h. mit dem Anschluss 4* der Schaltung verbunden ist. Ausserdem liegt der Eingang 1 über den Widerstand 2 an der Basis des npn-Transistors 4, der ausserdem über den Widerstand 3 am Bezugspotential liegt. Der Emitter des npn-Transistors 4 und der Emitter des npn-Transistors 5 liegen ebenfalls am Bezugspotential, während ihre Kollektoren über einen Spannungsteiler 6, mit dem Anschluss 2* der Schaltung verbunden sind. Der Teilerpunkt zwischen den beiden den Spannungsteiler bildenden Widerständen 6 und 7 ist unmittelbar mit der Basis des pnp-Transistors 8 verbunden. Der Kollektor des pnp-Transistors 8 liegt über den Widerstand 9 an der Basis des zweiten npn-Transistors 5, der ausserdem über den Widerstand 10 mit dem Bezugspotential, also dem Anschluss 4* der Schaltung, verbunden ist und schliesslich auch über einen Schaltungspunkt a, in noch zu beschreibender Weise, von dem in Fig. 4 gezeichneten Flip-Flop N4, N5 gesteuert ist. Der Emitter des pnp-Transistors 8 ist an den Pluspol der Versorgungsspannungsquelle UB, also an den Anschluss 2* der Schaltung gelegt.
  • Über die Emitter-Kollektorstrecke des pnp-Transistors 8 erfolgt die Aktivierung der Stabilisierungsschaltung ST durch den Schalter SCH. Die Spannungsstabilisierungsschaltung ST enthält als wesentlichen Bestandteil die beiden npn-Transistoren 15 und 16, die zu einer Darlingtonstufe zusammengefasst sind, sowie die Zenerdiode 13 zur Vorgabe des Sollwerts für die der weiteren Schaltung zuzuführende Gleichspannung.
  • Hierzu liegen die Kollektoren der beiden npn-Transistoren 15 und 16 am Emitter des npn-Transistors 8 des Schaltungsteils SCH und damit am Anschluss 2*. Ferner ist die Basis des einen npn-Transistors 15 über einen Widerstand 11 mit dem Kollektor des pnp-Transistors 8 sowie mit der Anode der Diode 12 und über einen Widerstand 14 mit dem eigenen Emitter verbunden, während die Anode der besagten Diode 12 an der Kathode der Zenerdiode 13 und über diese mit dem Anschluss 4* und damit mit dem Bezugspotential verbunden ist. Schliesslich liegt der Emitter des npn-Transistors 15 an der Basis des zweiten npn-Transistors 16 der Stabilisierungsschaltung. Der als Emitterfolger geschaltete npn-Transistor 16 dient in noch zu beschreibender Weise zur Stromversorgung weiterer Schaltungsteile. Ausserdem ist der Emitter des npn-Transistors 15 und damit die Basis des npn-Transistors 16 der Stabilisierungsschaltung ST an den Anschluss 6* der Schaltung und damit, wie Fig. 1 und Fig. 5 erkennen lassen, an den Widerstand R1 des die Oszillatorfrequenz bestimmenden Zeitgliedes gelegt.
  • Der Oszillator, ein RC-Oszillator O, wird über die Eingänge 4*, 5* und 6* beaufschlagt. Er enthält vierzehn npn-Transistoren und eine Diode sowie Widerstände. Im einzelnen ist dabei der das Bezugspotential führende Anschluss 4* zunächst mit der Kathode der Diode 19 und mit dem Emitter des npn-Transistors 20 unmittelbar verbunden, während die Anode der Diode 19 an der Basis des besagten npn-Transistors 20 sowie über einen Widerstand 18 am Emitter eines weiteren npn-Transistors 17 liegt, dessen Kollektor unmittelbar und dessen Basis über einen Widerstand 38 mit dem Anschluss 6* der Schaltung verbunden sind.
  • Der bereits im letzten Absatz genannte npn-Transistor 20, dessen Basis über die Diode 19 an das Bezugspotential gelegt ist, ist mit seinem Kollektor und den Widerstand 21 mit der Basis eines dritten npn-Transistors 23 verbunden, dessen Emitter ebenfalls am Bezugspotential 4* liegt und dessen Kollektor einerseits über den Widerstand 28 mit dem Anschluss 6 und damit mit dem Emitter des npn-Transistors 15 in der Stabilisierungsschaltung ST verbunden ist, während andererseits eine unmittelbare Verbindung zwischen dem Kollektor des dritten npn-Transistors 23 und der Basis eines vierten npn-Transistors 24 besteht.
  • Der Emitter des vierten npn-Transistors 24 liegt wiederum am Bezugspotential, also am Anschluss 4*, während sein Kollektor über je einen Widerstand 41 bzw. 46 mit der Basis eines fünften und eines sechsten npn-Transistors 42 bzw. 47 verbunden ist. Die Emitter der beiden zuletzt genannten npn-Transistoren 42 und 47 liegen ebenfalls am Bezugspotential, so dass also auch diese Transistoren in Emitterschaltung betrieben werden. Der Kollektor des fünften npn-Transistors 42 führt über einen Widerstand 43 zur Basis zweier weiterer npn-Transistoren 45 und 36, während der Kollektor des sechsten npn-Transistors 47 über einen Schaltungspunkt c in noch zu beschreibender Weise zur Signalgebung für den Frequenzteiler TT der Tongeneratorschaltung vorgesehen ist.
  • Der Kollektor des siebenten npn-Transistors 45, der mit seiner Basis über den Widerstand 43 mit dem Kollektor des fünften npn-Transistors 42 des Oszillators 0 verbunden ist, ist mit seinem Kollektor unmittelbar an die stabilisierte Spannung und damit an den Anschluss 6* der Schaltung gelegt. Der ebenfalls im letzten Absatz im Zusammenhang mit dem fünften Transistor 42 eingeführte achte npn-Transistor 36 liegt mit seinem Kollektor einerseits an der Basis des bereits oben eingeführten zweiten npn-Transistors 17 und andererseits über einen Widerstand 38 an dem die stabilisierte Spannung führenden Anschluss 6*. Sein Emitter schliesslich ist mit dem Emitter eines zehnten npn-Transistors 37 unter Bildung einer Differenzverstärkungsstufe 36, 37 zusammengeschaltet und liegt einerseits über einen Widerstand 39 wiederum an dem die stabilisierende Spannung führenden Anschluss 6* der Schaltung und ist andererseits unmittelbar mit der Basis eines elften npn-Transistors 27 des Oszillators 0 verbunden. Der Kollektor des elften npn-Transistors 27 liegt unmittelbar an dem die stabilisierende Spannung führenden Anschluss 6* der Schaltung, während der Emitter dieses Transistors 27 über einen Widerstand 26 mit dem Kollektor des ersten npn-Transistors 20 des Oszillators, über den bereits genannten Widerstand 21 mit der Basis des dritten npn-Transistors 23 sowie über einen weiteren Widerstand 22 mit der Basis eines ebenfalls mit seinem Emitter am Bezugspotential 4* liegenden zwölften npn-Transistors 25 verbunden ist.
  • Der Kollektor dieses zwölften npn-Transistors 25 führt über einen Widerstand 29 zu einem Schaltungsknoten, der einerseits über einen Widerstand 30 mit dem Bezugspotential und über einen Widerstand 31 mit dem die stabilisierende Spannung führenden Anschluss 6* der Schaltung verbunden ist, während andererseits der besagte Knoten unmittelbar an der Basis des zehnten npn-Transistors 37, also des zweiten Transistors des Differenzverstärkers 36, 37 liegt.
  • Der siebente npn-Transistor 45, der bereits oben im Zusammenhang mit dem fünften npn-Transistor 42 eingeführt wurde, ist (wie bereits erwähnt) mit seinem Kollektor an den Anschluss 6* gelegt. Zu bemerken ist noch in bezug auf diesen Transistor 45, dass ein Emitter über einen Widerstand 44 an der Basis eines neunten npn-Transistors 48 liegt, dessen Emitter ebenfalls mit dem Bezugspotential, also mit dem Anschluss 4* der Schaltung unmittelbar verbunden ist, während sein Kollektor über einen Schaltungspunkt d in noch zu beschreibender Weise an das in Fig. 4 dargestellte UND-Gatter U13 und weitere Schaltungsteile gelegt ist.
  • Zur Stromversorgung des aus dem achten und dem zehnten npn-Transistor 36 und 37 gebildeten Differenzverstärker ist eine Konstantstromquelle vorgesehen. Diese besteht aus einem dreizehnten npn-Transistor 34, der mit seinem Emitter über einen Widerstand 35 an das Bezugspotential gelegt ist und dessen Kollektor und Basis über einen Widerstand 40 mit dem mit der stabilisierten Spannung beaufschlagten Anschluss 6* der Schaltung verbunden sind, in Kombination mit einem vierzehnten npn-Transistor 32. Der Emitter dieses vierzehnten npn-Transistors 32 ist wiederum über einen Widerstand 33 an das Bezugspotential geschaltet, während seine Basis mit der Basis und dem Kollektor des dreizehnten Transistors 34 und sein den Ausgang der Stromquelle bildender Kollektor an den Emitter des achten und des zehnten npn-Transistors, also die den Differenzverstärker bildenden Transistoren 36 und 37 gelegt ist.
  • Zu erwähnen ist noch, dass die Basis des achten npn-Transistors 36 und damit der Steuereingang des besagten Differenzverstärkers unmittelbar mit dem Anschluss 5* der Schaltung verbunden ist und damit über den Kondensator C1 bei Anwendung der in Fig. 1 dargestellten Schaltung, an das Bezugspotential, also den Minuspol der Gleichspannungsquelle UB gelegt ist.
  • Der Differenzverstärker V nimmt den unteren Teil des in Fig. 3 dargestellten Schaltungsbildes ein. Er erhält seine Betriebsspannung einerseits vom Emitter des npn-Transistors 15 aus der Stabilisierungsschaltung ST und andererseits von dem Versorgungsanschluss 4* der Gesamtschaltung. Seine Schaltung soll nun kurz beschrieben werden.
  • Der Stabilisierungseingang 6* der Schaltung liegt am Emitter eines ersten pnp-Transistors 65 und eines zweiten pnp-Transistors 66 des Verstärkers V, die mit ihren Basisanschlüssen unmittelbar verbunden sind, wobei ausserdem die Kollektor-Basisstrecke des zweiten pnp-Transistors 66 kurzgeschlossen ist. Die Kollektoren der beiden pnp-Transistoren sind mit dem Kollektor jeweils eines ersten npn-Transistors 64 bzw. eines zweiten npn-Transistors 67 verbunden, deren Emitter unter Entstehung eines Differenzverstärkers miteinander verbunden und an den Kollektor eines dritten npn-Transistors 68 gelegt sind. Der dritte npn-Transistor 68 ist mit einem vierten npn-Transistor 69 unter Bildung eines Stromspiegels zusammengeschaltet, wobei der vierte Transistor 69 durch Kurzschluss seiner Basis-Kollektorstrecke als Diode geschaltet ist und die Emitter beider Transistoren 68 und 69 an das Bezugspotential, also den Anschluss 4*, gelegt sind. Schliesslich liegen die Basisanschlüsse der Transistoren 68 und 69 über den Widerstand 70 an dem die stabilisierte Spannung führenden Anschluss 6* der Schaltung.
  • Die Basis des zweiten npn-Transistors 67 im Differenzverstärker 64, 67 liegt unmittelbar am Anschluss 7* der Gesamtschaltung, der, wie bereits bei Beschreibung von Fig. 2 erwähnt, zur Steuerung weiterer Schaltungsteile, z.B. der zweiten Tonfrequenzerzeugerschaltung To2, dienen kann. Ferner wird die Basis des zweiten npn-Transistors 67 über einen Schaltungspunkt e vom Mischer M, also dem zur Steuerung des Lautsprechers L dienenden Signal, beaufschlagt und dient somit als Verstärkereingang. Schliesslich ist die Basis des Transistors 67 über den Widerstand 71 an den Emitter eines fünften npn-Transistors 73 gelegt, der mit seinem Emitter einerseits über den Widerstand 72 an das Bezugspotential, mit seinem Kollektor an dem die stabilisierte Spannung führenden Anschluss 6* der Schaltung und mit seiner Basis über einen Spannungsteiler 75, 74 an das Bezugspotential 4* gelegt ist. Ein Widerstand 76 verbindet ausserdem den Kollektor und die Basis des fünften npn-Transistors 73. Der Teilerpunkt des Spannungsteilers 74, 75 führt an die Basis eines sechsten npn-Transistors 67, dessen Kollektor ebenfalls an dem die stabilisierte Spannung führenden Anschluss 6* der Schaltung liegt, während sein Emitter über einen Widerstand 62 an die den Referenzeingang des Differenzverstärkers 64, 67 bildende Basis des ersten npn-Transistors 64 gelegt ist und ausserdem über einen Widerstand 61 mit dem Bezugspotential verbunden ist.
  • Ein siebenter npn-Transistor 59 ist mit seinem Emitter mit dem Bezugspotential 4* und mit seinem Kollektor mit dem Kollektor des ersten npn-Transistors 65 und dem Kollektor des ersten npn-Transistors 64 verbunden. Schliesslich ist die Basis des ersten npn-Transistors 64 und damit der Referenzeingang des Differenzverstärkers 67, 64 über einen Widerstand 63 an den Ausgang 3* des Niederfrequenzverstärkers und damit der Schaltung gelegt.
  • Die Kollektoren des ersten npn-Transistors 65 und der beiden npn-Transistoren 64 und 59 liegen ausserdem an der Basis eines achten npn-Transistors 50. Die Basis des siebenten npn-Transistors 59 ist einerseits über einen Schaltungspunkt b in noch zu beschreibender Weise durch das in Fig. 4 dargestellte Flip-Flop N4, N5 gesteuert. Ausserdem liegt sie über einen Widerstand 58 am Emitter des einen Ausgang der Stabilisierungsschaltung bildenden und bereits beschriebenen Transistors 16. Der Kollektor des achten npn-Transistors 50 liegt ebenfalls unmittelbar am Emitter dieses Transistors 16. Dasselbe gilt für den Kollektor eines neunten npn-Transistors 49, der mit seiner Basis mit dem Emitter des achten npn-Transistors 50 und mit seinem Emitter mit dem den Ausgang 3* des Verstärkers V bildenden Anschluss verbunden ist. Ausserdem liegen der Emitter des achten npn-Transistors 50 und'die Basis des neunten npn-Transistors 49 am Kollektor eines zehnten npn-Transistors 51, dessen Basis mit dem eigenen Kollektor kurzgeschlossen und dessen Emitter über einen Widerstand 52 mit der eigenen Basis verbunden ist.
  • Ein elfter npn-Transistor 56 mit kurzgeschlossener Emitter-Basisstrecke ist mit seinem Emitter an das Bezugspotential 4* und ausserdem mit der Basis eines zwölften npn-Transistors 55 verbunden, dessen Emitter ebenfalls am Bezugspotential 4* liegt. Der Kollektor des elften npn-Transistors 56 liegt unter Vermittlung eines Widerstands 57 am Emitter des Transistors 16 in der Stabilisierungsschaltung ST, während der Kollektor des zwölften npn-Transistors 55 zum einen mit dem Emitter des zehnten npn-Transistors 51 und zum anderen mit der Basis eines dritten npn-Transistors 53 direkt verbunden ist. Der Kollektor des dritten npn-Transistors 53 liegt an der Basis eines dreizehnten npn-Transistors 54, dessen Emitter mit dem Bezugspotential 4* und dessen Kollektor, zusammen mit dem Kollektor des dritten npn-Transistors 53 am Anschluss 3* der Schaltung, d.h. am Signalausgang des Verstärkers V liegt.
  • Der bereits in Verbindung mit dem npn-Transistor 47 des Oszillators erwähnte Schaltungspunkt c ist, wie aus Fig. 4 ersichtlich, über einen Inverter 11 an den Signaleingang dreier Frequenzteiler FT1, FT2, FT3 gelegt. Der Oszillator 0 ist so abgestimmt, dass er beispielsweise eine Frequenz von 13,2 kHZ liefert. Diese Frequenz wird dazu verwendet, um in den Frequenzteilern die Frequenzen 440 Hz, 550 Hz und 660 Hz abzuleiten, die dann jeweils an einem der Ausgänge 1 bzw. 11 bzw. 111 der Frequenzteilerschaltung TT gelegt werden. Zu diesem Zweck ist der die gewünschte Frequenz liefernde Teilerausgang der in der Teilerschaltung TT vorgesehenen Teiler FT1 bzw. FT2 bzw. FT3 an den Netzeingang S je eines Flip-Flops F1 bzw. F2 bzw. F3 gelegt, dessen nichtinvertierter Ausgang Q je einen der Ausgänge I bzw. II bzw. III bildet.
  • Die beiden ersten Teiler FT1 und FT2 sind mit ihren Teilerausgängenan je einen Eingang eines NAND-Gatters N1 bzw. N2 gelegt, dessen Ausgang mit dem Reseteingang R der betreffenden Teilerstufe verbunden ist. Der dritte Teiler FT3 hat hingegen kein NAND-Gatter. Der Teiler FT1 bildet zusammen mit dem Flip-Flop F1 und dem NAND-Gatter N1 eine 1 :30-Teilerstufe. Der Teiler FT2, das NAND-Gatter N2 und das Flip-Flop F2 bilden zusammen eine 1 :24-Teilerstufe und der Teiler FT3 bildet mit dem Flip-Flop F3 eine 1 :20-Teilerstufe.
  • Die in der Schaltung vorgesehenen Flip-Flops F1, F2, F3 sowie die noch zu erwähnenden Flip-Flops sind vorzugsweise als D-Flip-Flops ausgebildet, deren invertierender Ausgang Ö auf den Dateneingang (D) des betreffenden Flip-Flops zurückgekoppelt ist.
  • Der in Verbindung mit dem Transistor 48 des Oszillators O eingeführte Schaltungspunkt d, also der Kollektor dieses npn-Transistors 48, liegt über einen weiteren Inverter 12 am einen Eingang eines UND-Gatters U13. Der andere Eingang dieses UND-Gatters U13 wird durch den invertierenden Ausgang Q des noch zu erwähnenden Flip-Flops F10 gesteuert. Der Ausgang dieses UND-Gatters U13 führt an die Setzeingänge S der Flip-Flops F4, F5, F6, F7 und an die Reseteingänge R der Flip-Flops F8, F9, F10, F11 und F12. Der Ausgang des UND-Gatters U13 ist ausserdem mit je einem Ausgang eines vierten 1:16-Frequenzteilers FT4 und eines fünften 1:16-Frequenzteilers FT5 verbunden und steuert schliesslich in der aus Fig. 4 ersichtlichen Weise ein NAND-Gatter N5, welches mit einem zweiten NAND-Gatter N4 unter Bildung eines RS-Flip-Flops N4, N5 kreuzgekoppelt ist. Der freie Eingang des anderen NAND-Gatters N4 der Kippstufe N4, N5 ist über einen Inverter 13 von einem zweiten Ausgang des vierten Frequenzteilers FT4gesteuert.
  • Die den Q- bzw. Q-Ausgang des RS-Flip-Flops N4, N5 bildenden Signalausgänge der beiden kreuzgekoppelten NAND-Gatter N4 und N5 sind an die bereits in Verbindung mit Fig. 3 genannten Schaltungspunkte a und b gelegt. Dabei stellt der Ausgang des NAND-Gatters N4 den Q-Ausgang des RS-Flip-Flops dar und ist über den Schaltungspunkt b mit der Basis des npn-Transistors 59 des Differenzverstärkers V verbunden. Der Ausgang des NAND-Gatters N5 bildet andererseits den nichtinvertierenden Ausgang, also den Q-Ausgang des Flip-Flops und führt über den Schaltungspunkt a an die Basis des npn-Transistors 5 und damit an den Reseteingang des Flip-Flops 4, im Schaltteil SCH.
  • Der erste Tonsignalausgang I der Frequenzteilerschaltung liegt am Takteingang t des vierten Frequenzteilers FT4, dessen Ausgang an den Takteingang t des fünften Teilers FT5 gelegt ist. Der Ausgang des fünften Teilers FT5 ist über einen Inverter 14 an den Takteingang t des vierten D-Flip-Flops F4 der Schaltung gelegt.
  • Die D-Flip-Flops F4 bis F7 bilden eine Kette, wobei der nichtvertierende Ausgang Q der jeweils vorausgehenden Stufe mit dem Takteingang t der jeweils folgenden Stufe ist. Die Setzeingänge S dieser D-Flip-Flops F4 bis F7 sind, wie bereits beschrieben, zueinander parallel geschaltet und mit den Rücksetzeingängen R der D-Flip-Flop-Zellen F8 bis F12 verbunden. Der Q-Ausgang des letzten, mit seinem Setzeingang S am Ausgang des UND-Gatters U13 liegenden Flip-Flops, also des Flip-Flops F7, ist mit dem t-Eingang des D-Flip-Flops F9 sowie mit einem Eingang eines zum Modulator Mo gehörenden UND-Gatters U4 verbunden. Der Q--Ausgang des D-Flip-Flops F7 ist einmal mit dem Takteingang (also dem t-Eingang) des D-Flip-Flops F8 sowie mit einem Eingang eines zum Modulator Mo gehörenden UND-Gatters U12 verbunden. Der Q-Ausgang des D-Flip-Flops F8 steuert je einen Eingang von vier UND-Gattern U9, U10, U11 und U12 des Modulators Mo. Der Õ-Ausgang des Flip-Flops F8 liegt am Takteingang t des Flip-Flops F10, dessen Q-Ausgang in bereits beschriebener Weise auf den einen Eingang des UND-Gatters U13 geschaltet ist, während der nicht invertierende Ausgang des Flip-Flops F10 nicht weiter verwendet ist. Dasselbe gilt für den Q-Ausgang des Flip-Flops F9, während dessen invertierender Ausgang Q zur Steuerung je eines Eingangs der vier UND-Gatter U1, U2, U3 und U4 im Modulator Mo vorgesehen ist. Der Takteingang t des an seinem R-Eingang vom UND-Gatter U13 beaufschlagten Flip-Flops F11 liegt am Q̄̄̅̄̄̄̄̄̄̋-Ausgang, also am invertierenden Ausgang des Flip-Flops F6, der ausserdem an einen Eingang des UND-Gatters U7 in Mo liegt. Der nichtinvertierende Q-Ausgang des besagten Flip-Flops F6 dient hingegen zur Steuerung je eines Eingangs der UND-Gatter U3 und U11 des Modulators.
  • Ferner ist der nichtinvertierende Ausgang Q des ersten Gliedes F4 der Flip-Flop-Kette, also des D-Flip-Flops F4, an je einen Eingang der UND-Gatter U1, U5 und U9 des Modulators gelegt. Der Q-Ausgang des folgenden Flip-Flops F5 ist mit je einem Eingang der UND-Gatter U2, U6 und U10 des Modulators verbunden, während die Anschaltung der Ausgänge der dritten D-Flip-Flop-Stufe F6 der Kette an die UND-Gatter des Modulators Mo - ebenso wie die von F8 und F9 - bereits angegeben ist.
  • Wie bereits erwähnt, ist der Q-Ausgang des D-Flip-Flops F7 an einen Eingang des UND-Gatters U4, der Q-Ausgang des durch den Q-Ausgang F6 getakteten D-Flip-Flops F11 an den Takteingang des D-Flip-Flops F12 und ausserdem an einen Eingang des UND-Gatters U8 des Modulators Mo und der Q-Ausgang des D-Flip-Flops F12 an je einen Eingang der UND-Gatter U6, U7, U8 und U5 des Modulators gelegt.
  • Hinsichtlich des Modulators Mo ist zu erwähnen, dass dieser im Beispielsfall aus zwölf UND-Gattern U1 bis U12 besteht, die jeweils drei Eingänge aufweisen, wobei je ein Eingang in der bereits beschriebenen und aus Fig. 4 ersichtlichen Weise entweder durch je eines der D-Flip-Flops F4 bis F12 oder durch je einen der Tonsignalausgänge I, II oder III der Frequenzteilerschaltung gesteuert ist. Hierzu ist ergänzend noch zu erwähnen, dass je ein Eingang der UND-Gatter U1, U2, U3, U4 durch den die Frequenz 660 Hz liefernden Ausgang 111, je ein Eingang der UND-Gatter U5, U6, U7 und U8 durch den die Frequenz 550 Hz liefernden Ausgang II und je ein Eingang der UND-Gatter U9, U10, U11 und U12 des Modulators Mo ausschliesslich durch den die Frequenz 440 Hz liefernden Ausgang I des Tonfrequenzteilers TT beaufschlagt ist. Die beschriebene Anschaltung ist jedoch nur als Beispiel zu werten. Eine andere Anschaltung, z.B. der Tonfrequenzausgänge I, II und III an den Modulator hat lediglich zur Folge, dass die Töne der zu produzierenden Tonfolge in einer anderen Reihenfolge erklingen.
  • Der Ausgang der den Modulator Mo bildenden UND-Gatter U1 bis U12 ist über je einen Widerstand Ri bis Ri2 an den Schaltungspunkt e gelegt, der wie bereits erwähnt, an den Eingang des Differenzverstärkers V angeschlossen ist. Der Schaltungspunkt e bildet somit den Summationspunkt, also den Mischer M. Die Digital-Analogwandler DA1, DA2, DA3 sind durch die Gruppe der Widerstände
    Figure imgb0001
    ,
    Figure imgb0002
    ,
    Figure imgb0003
    und
    Figure imgb0004
    bzw. die Gruppe
    Figure imgb0005
    bis
    Figure imgb0006
    bzw.
    Figure imgb0007
    bis
    Figure imgb0008
    angegeben. Die Widerstände
    Figure imgb0009
    bis
    Figure imgb0010
    sind gestaffelt und haben z.B. folgende Werte:
    Figure imgb0011
  • Die hierdurch bedingte Wichtung der Widerstände
    Figure imgb0012
    bis
    Figure imgb0013
    bedingt die DA-Wandlung.
  • Zusammenfassend kann somit folgendes festgestellt werden: Aus einem Mutteroszillator 0, der auf 13,2 kHz schwingt, werden durch Teilung die drei Frequenzen 660 Hz, 550 Hz und 440 Hz abgeleitet. Eine der drei Frequenzen wird weiter geteilt und damit die Zeitbasis für den Abklingvorgang gewonnen. Je ein vier-Bit-D/A-Wandler pro Ton erzeugt daraus die Abklingspannung, mit der die drei Töne nacheinander eingeschaltet und einander überlappend wieder abgeschwächt werden. Die Grundfrequenz wird durch ein äusseres RC-Glied bestimmt. Die Ausgangsspannung ist rechteckförmig. Der Oberwellengehalt kann durch Beschaltung mit einem Kondensator am Anschluss 7* verringert werden. Mit einem Potentiometer ist auch hier eine Lautstärkeregelung möglich.
  • Die Schaltung nimmt nur im aktiven Zustand Strom auf und schaltet sich nach Abklingen der Tonfolge selbsttätig aus. Der Start erfolgt durch kurzzeitiges Anschalten einer Spannung am Eingang 1*. Liegt die Auslösespannung nach Ablauf der Tonfolge noch oder erneut an, so wiederholt sich die Tonfolge. Die Auslösung der Tonfolge ist verhindert, wenn eine Auslösespannung am Eingang 1* eine kürzere Zeit als die Dauer der Totzeit anliegt.
  • Die externe Beschaltung der bisher beschriebenen und vorzugsweise monolithisch in einem Siliciumplättchen zusammengefassten Schaltung gemäss der Erfindung geschieht im einfachsten Fall in der aus Fig. 1 ersichtlichen Weise. Der die Schaltung enthaltende Chip To ist mit den bereits oben definierten externen Anschlüssen (Pins) 1*-7* versehen. Dabei wird die Versorgungsspannung durch eine Gleichspannungsquelle UB geliefert, deren das erste Betriebspotential «+» liefernder Pol über den Aktivierungsschalter Dt an den Anschluss 1 und deren das Bezugspotential «-» liefernder Pol an den Anschluss 4* der erfindungsgemässen Schaltung To gelegt ist. Der Anschluss 3* führt über einen Kondensator C5 zum Lautsprecher L und der andere Anschluss des letzteren ebenfalls ans Bezugspotential. Der Anschluss 2* ist über einen Kondensator C6 mit dem Bezugspotential und ausserdem unmittelbar mit dem das Betriebspotential liefernden Anschluss « + von UB verbunden. Der Anschluss 6* liegt über die Reihenschaltung des Widerstands R1 und des Kondensators C1 am Bezugspotential und ist ausserdem über den genannten Widerstand R1 des Zeitglieds mit dem Anschluss 5* verbunden. Zur Verbesserung der Klangqualität empfiehlt es sich, den Anschluss 7* über einen Kondensator C2 an das Bezugspotential zu legen.
  • Die aus den Figuren 3,4 und 5 ersichtliche Ausgestaltung der Schaltung des Tongenerators To führt zu einem zeitlichen Ablauf der Tonfolge, wie er aus dem Amplituden-Zeitdiagramm gemäss Fig. 5 ersichtlich ist: Nach dem Ablauf der Totzeit Tz wird der erste Ton, der beispielsweise eine Frequenz von 660 Hz hat (entsprechend den bei der Beschreibung der Fig. 4 angegebenen Teilerverhältnissen und Frequenz des Mutteroszillators 0) auf den Lautsprecher gegeben. Nach 1,16 sec, also bereits in der ersten Phase des Abklingens, wird der zweite Ton, mit beispielsweise einer Frequenz von 550 Hz, auf den Lautsprecher L gegeben. Nach 2,33 sec kommt der dritte Ton mit beispielsweise 440 Hz. Der erste Ton ist nach 4,36 sec, der zweite Ton nach 5,53 sec und der dritte Ton nach 6,69 sec abgeklungen. Nach 6,98 sec erfolgt eine erneute Aufgabe der Tonfolge, falls das Startsignal St an den Eingängen 1* und 2* noch anhängig ist. Es ist verständlich, dass die angegebenen Frequenzen und Ablaufzeiten durch die Bemessung der Schaltung festgelegt sind. Es bereitet jedoch keine Schwierigkeiten, mit anderen Tonfolgen und anderen Tonfrequenzen zu arbeiten. Im Diagramm gemäss Fig. 5 ist ein Beispiel des zeitlichen Verhaltens der an den Lautsprecher L gelegten Signale gezeigt, wobei M1, M2 und M3 die Maximalamplitude des Tons 1 (= 660 Hz), des Tons 2 (= 550 Hz) und des Tons 3 (= 440 Hz) bedeuten. Die Überlagerung der gleichzeitig erscheinenden Amplitudenwerte geben die Hüllkurve und damit den zeitlichen Verlauf des Tonbildes an. Das Ausklingen der Tonfolge ist 6,69 sec nach dem Einsetzen des Tons 1 der Tonfolge gegeben. Eine Wiederholung ist nach 6,98 sec nach der ersten Auslösung der Tonfolge möglich. Das Verhältnis der Maximalamplituden M3:M2:M1 = 1:0,89:0,67. Der Zeitmassstab für die Oszillatorfrequenz = 13,2 kHz.

Claims (15)

1. Tongenerator mit einer Halbleiterschaltung, die zur Steuerung eines elektro-akustischen Wandlers dient, wobei die Halbleiterschaltung einen RC-Oszillator, einen von diesem beaufschlagten Frequenzteiler, eine den Oszillator aktivierende und der Stabilisierung der an den Oszillator zu legenden Betriebsspannung dienende Startschaltung sowie einen vom Frequenzteiler mit wenigstens zwei - je einer unterschiedlichen Tonfrequenz entsprechenden - Impulsfolgen beaufschlagten Modulator enthält und wobei schliesslich die aufgrund dieser Impulsfolgen vom Modulator gelieferten amplitudenmodulierten Signale zur Beaufschlagung eines gemeinsamen elektro-akustischen Wandlers unter Entstehung einer aus mindestens zwei verschiedenen Tönen bestehenden Tonfolge dienen, dadurch gekennzeichnet, dass in der Startschaltung ein durch ein Startsignal (St) zu aktivierender bistabiler Schalter (Sch) zur Aktivierung einer Spannungsstabilisierungsschaltung (ST) vorgesehen ist, dass dabei die von der Spannungsstabilisierungsschaltung (ST) gelieferte Spannung einerseits zur Aktivierung des RC-Oszillators (0) und andererseits zur Aktivierung der übrigen Schaltungsteile dient, dass ausserdem eine durch den ersten Teilerausgang des vom RC-Oszillator (0) beaufschlagten Frequenzteilers (TT) gesteuerte allgemeine Ablaufsteuerung (AS) vorgesehen ist, das die je eine je einer Tonfrequenz der zu erzeugenden Tonfolge entsprechende Impulsfolge liefernden Ausgänge (1, 11, 111) des Frequenzteilers (TT) sowie bestimmte Ausgänge der Ablaufsteuerung (AS) zur Beaufschlagung je eines Schaltungsteils (G1, G2, G3) des Modulators (MO) sowie der Ausgang jedes dieser Schaltungsteile des Modulators (MO) zur Beaufschlagung je eines Digital/Analogwandlers (DA1, DA2, DA3) dienen, und dass schliesslich diese Digital/ Analogwandler gemeinsam - insbesondere unter Vermittlung eines Niederfrequenz-Verstärkers (V) - den elektro-akustischen Wandler (L) steuern.
2. Tongenerator nach Anspruch 1, dadurch gekennzeichnet, dass die Ablaufsteuerung (AS) derart ausgestaltet ist, dass sie nach dem Ablauf einer Totzeit nach dem Ansprechen des bistabilen Schalters (Sch) den an seinen Eingängen vorliegenden Zustand abfragt und nur bei Anwesenheit des Startsignals am Steuereingang des bistabilen Schalters (Sch) die Erzeugung der Tonfolge freigibt.
3. Tongenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mit dem Ablauf der Tonfolge eine erneute, mit dem Ende der Tonfolge wirksam werdende Abfrage nach der Abwesenheit des Startsignals (St) am Steuereingang des bistabilen Schalters (Sch) verbunden ist.
4. Tongenerator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der RC-Oszillator (0) nach dem Einschalten durch die Spannungsstabilisierungsschaltung (St) einen Resetimpuls erzeugt, der die Ablaufsteuerung (AS) in den für die Erzeugung der Tonfolge erforderlichen Ausgangszustand zurücksetzt.
5. Tongenerator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der durch das Startsignal (St) zu beaufschlagende Schaltungseingang (1*) zur Steuerung eines den bistabilen Schalter (Sch) darstellenden Flip-Flops und dessen Signalausgang zur Beaufschlagung der Spannungsstabilisierungsschaltung (St) vorgesehen ist.
6. Tongenerator nach Anspruch 5, dadurch gekennzeichnet, dass der durch das Startsignal (St) zu beaufschlagende Anschluss (1*) der Startschaltung auf die Basis eines ersten npn-Transistors (4) geschaltet ist, dessen Emitter an dem Bezugspotential und dessen Kollektor über einen Spannungsteiler (6, 7) an den das Verorgungspotential (UB) führenden Eingang (2*) der Schaltung gelegt ist, dass dabei der Teilerpunkt des besagten Spannungsteilers (6, 7) an die Basis eines pnp-Transistors (8) geschaltet ist, dessen Emitter an dem Versorgungspotential und dessen Kollektor einerseits über einen ersten Widerstand (9, 10) an das Bezugspotential und ausserdem über einen weiteren Widerstand (11) an die Basis eines zweiten npn-Transistors (15) gelegt ist, dessen Emitter das stabilisierte Betriebspotential liefert und dabei einerseits mit der Basis eines dritten npn-Transistors (16) unmittelbar und andererseits über einen Widerstand (14) mit der eigenen Basis verbunden ist, dass ausserdem die Kollektoren des zweiten und des dritten npn-Transistors ausserdem die Kollektoren des zweiten und des dritten npn-Transistors (15, 16) unmittelbar mit dem Versorgungspotential (UB) und damit mit dem Emitter des genannten pnp-Transistors (8) verbunden sind, dass ausserdem die Basis des zweiten npn-Transistors (15) über eine die Spannungsstabilisierung bewirkende Diodenkombination mit dem Bezugspotential verbunden ist, und dass schliesslich der durch die Basis des ersten npn-Transistors (4) gegebene Starteingang (1*) der Schaltung durch eine weitere Widerstands-Diodenkombination (1, 2, 3) mit dem Bezugspotential verbunden ist.
7. Tongenerator nach Anspruch 6, dadurch gekennzeichnet, dass der Emitter und der Kollektor des ersten npn-Transistors (4) mit dem Emitter bzw. dem Kollektor eines vierten npn-Transistors (5) unmittelbar verbunden ist, dass ferner die Basis des vierten npn-Transistors (5) über einen Widerstand (9) mit dem Kollektor des pnp-Transistors und über einen weiteren Widerstand (10) mit dem Bezugspotential verbunden ist und ausserdem am nichtinvertierenden Ausgang eines RS-Flip-Flops (N4, N5) liegt, das seinerseits durch den Frequenzteiler (TT) gesteuert ist.
8. Tongenerator nach einem der Ansprüche 6 und 7, dadurch gekennzeichnet, dass der Emitter des dritten npn-Transistors (16) über die Kollektor-Emitterstrecke eines im Verstärker (V) vorgesehenen npn-Transistors (49) auf den Ausgang (3*) dieses Verstärkers gekoppelt ist.
9. Tongenerator nach den Ansprüchen 6 bis 8, dadurch gekennzeichnet, dass der Signalausgang (c) des RC-Oszillators (0) zur Steuerung des die für die Tonfolge benötigten Schwingungen liefernden Frequenzteilers (TT) vorgesehen und der die höchste Frequenz liefernde Ausgang (1) des Frequenzteilers (TT) zur Taktversorgung einer weiteren Teilerstufe (FT4, FT5 bzw. F4-F10) vorgesehen ist, die die Ablaufsteuerung (AS) bildet und die zusammen mit den Tonfrequenzausgängen (I, II, III) des eigentlichen Frequenzteilers (TT) zur Steuerung des Modulators (Mo) dienen.
10. Tongenerator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die genannten Schaltungsteile (G1, G2, G3) des Modulators (Mo) aus mehreren voneinander unabhängig arbeitenden und einander gleichen logischen Gattern besteht, die in voneinander verschiedener Weise sowohl durch je einen Ausgang des Frequenzteilers (TT) als auch durch Ausgänge der Ablaufsteuerung (AS) gesteuert sind und deren Ausgänge zur gemeinsamen analogen Steuerung des Eingangs (e) des Niederfrequenzverstärkers (V) vorgesehen sind.
11. Tongenerator nach Anspruch 10, dadurch gekennzeichnet, dass die den Modulator bildenden logischen Gatter durch UND-Gatter (U1 - U12) gegeben sind, die jeweils drei Signaleingänge aufweisen, von denen jeweils einer an einen Ausgang des Frequenzteilers (TT) und die beiden anderen an je einen Ausgang der Ablaufsteuerung (AS) gelegt sind.
12. Tongenerator nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass zur Erzielung einer analogen Beaufschlagung des Eingangs (e) des Niederfrequenzverstärkers (V) dieser Eingang (e) über je einen Widerstand (Ri - Rj2 ) mit den Ausgängen der im Modulator (Mo) vorgesehenen logischen Gatter (U1-U12) verbunden ist und dass die Werte dieser Widerstände mit Rücksicht auf die Anschaltung des zugehörigen logischen Gatters (U1-U12) derart aufeinander abgestimmt sind, dass jeweils ein der Anzahl der zu einem Tonfrequenzausgang (1, II, 111) des Frequenzteilers (TT) gehörenden und gleichzeitig durch die Ablaufsteuerung (AS) aktivierten logischen Gatter (U1-U12) entsprechender analoger Signalwert an den Niederfrequenzverstärker (V) gelangt.
13. Tongenerator nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Starteingang (1*) der Schaltung (To) und der an das Versorgungspotential (UB) gelegte Versorgungseingang (2*) durch einen manuell zu bedienenden Schalter (Dt) überbrückbar sind, dass ausserdem der elektro-akustische Wandler (L) einerseits über einen Kondensator (C5) an die Ausgangsklemme (3*) des Niederfrequenzverstärkers (V) und andererseits unmittelbar an den durch das Bezugspotential zu beaufschlagenden Eingang (4*) gelegt ist, und dass das stabilisierte Betriebspotential über einen Anschluss (6*) des Spannungsstabilisators (ST) an einer die Frequenz des Oszillators (O) bestimmenden Reihenschaltung eines Widerstands (R1) und eines Kondensators (Cl) anliegt, wobei der Verbindungspunkt von Kondensator und Widerstand an dem der Frequenzsteuerung des Oszillators (0) dienenden Steuereingang (5*) und der andere Punkt des Kondensators auf Bezugspotential liegt.
14. Tonfrequenzgenerator nach Anspruch 13, dadurch gekennzeichnet, dass der Signaleingang (e) des Niederfrequenzverstärkers (V) über einen Kondensator (C2) an das Bezugspotential gelegt ist.
15. Tongenerator nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der Signaleingang (e) des Niederfrequenzverstärkers (V) mit einem zusätzlichen Steuereingang (7*) versehen ist, der über einen Kondensator (C2) mit dem Bezugspotential verbunden ist.
EP81108368A 1980-11-18 1981-10-15 Tongenerator Expired EP0052236B1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE3043505 1980-11-18
DE19803043505 DE3043505A1 (de) 1980-11-18 1980-11-18 Tongenerator-halbleiterschaltung
DE19803050148 DE3050148A1 (de) 1980-11-18 1980-11-18 Tongenerator
DE3050148 1981-06-15

Publications (2)

Publication Number Publication Date
EP0052236A1 EP0052236A1 (de) 1982-05-26
EP0052236B1 true EP0052236B1 (de) 1985-05-02

Family

ID=25789169

Family Applications (1)

Application Number Title Priority Date Filing Date
EP81108368A Expired EP0052236B1 (de) 1980-11-18 1981-10-15 Tongenerator

Country Status (4)

Country Link
US (1) US4516113A (de)
EP (1) EP0052236B1 (de)
JP (1) JPS57114196A (de)
DE (1) DE3170322D1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633625A (en) * 1995-03-20 1997-05-27 Saturn Electronics & Engineering, Inc. Electronic chime module and method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2149489C3 (de) * 1971-10-04 1974-07-25 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Klangrufeinrichtung
JPS512798A (en) * 1974-06-28 1976-01-10 Hitachi Ltd Kayoseihoriimidono seizoho
JPS5184594A (en) * 1975-01-21 1976-07-23 Matsushita Electric Works Ltd Denshichaimu
US4073133A (en) * 1976-04-13 1978-02-14 General Time Corporation Electronic chime and strike system
JPS5393066A (en) * 1977-01-26 1978-08-15 Seiko Instr & Electronics Ltd Electronic watch with alarm
JPS5420714A (en) * 1977-07-15 1979-02-16 Matsushita Electric Works Ltd Audio circuit
JPS6019519B2 (ja) * 1977-08-10 1985-05-16 セイコーエプソン株式会社 電子発音装置
JPS5429996A (en) * 1977-08-10 1979-03-06 Seiko Epson Corp Electronic tone generator
JPS6042478B2 (ja) * 1978-03-06 1985-09-21 松下電工株式会社 チヤイム
DE2823097A1 (de) * 1978-05-26 1979-11-29 Bachmann Wolfgang Elektronisch akustischer signalgeber
DE2829404C2 (de) * 1978-07-05 1986-11-13 Becker Autoradiowerk Gmbh, 7516 Karlsbad Elektronische Schaltungsanordnung zur Erzeugung einer periodischen Signaltonfolge aus mindestens zwei Frequenzen
GB2032159B (en) * 1978-09-28 1982-11-24 Rca Gmbh Electronic tone generator
DE2850286C2 (de) * 1978-11-20 1986-01-16 Gebrüder Junghans GmbH, 7230 Schramberg Uhrzeitgesteuerte elektronische Melodie-Schlagwerksschaltung
JPS6344872Y2 (de) * 1980-06-03 1988-11-21

Also Published As

Publication number Publication date
US4516113A (en) 1985-05-07
JPS57114196A (en) 1982-07-15
DE3170322D1 (en) 1985-06-05
EP0052236A1 (de) 1982-05-26

Similar Documents

Publication Publication Date Title
DE2736089A1 (de) Tongenerator
DE2601922C3 (de) Elektronische Türglocke
DE3034562C2 (de) Energiesparvorrichtung für ein elektronisches Musikinstrument
DE1057661B (de) Schaltungsanordnung zum Erzeugen wiederkehrender Impulsgruppen, insbesondere fuer elektronische Ruf- und Signalmaschinen
EP0052236B1 (de) Tongenerator
DE3121708A1 (de) Frequenzgeneratorschaltung
DE2201764B2 (de) Schaltungsanordnung zum Umsetzen eines elektrischen Rufsignals in ein akustisches Rufsignal in Fernmeldeanlagen, insbesondere Tonwecker
DE3340808C2 (de)
DE2855402A1 (de) Elektronische alarmsteuervorrichtung
DE3050148A1 (de) Tongenerator
DE3043505A1 (de) Tongenerator-halbleiterschaltung
DE1766575A1 (de) Frequenzsynthesator mit mehreren staendig synchronisierten Frequenzen
DE2853787A1 (de) Akustische alarmschaltung
DE3006453C2 (de) Tonsignalsteuerschaltung für ein elektronisches Musikinstrument
EP0018572B1 (de) Halbleiterschaltung für die Amplitudenmodulation von Folgen periodischer Wechselspannungssignale
DE2414070C3 (de) Monolithisch integriertes Bauelement zur Alarmsignal-Intervallsteuerung von Weckeruhren
DE2835339C2 (de) Elektronische Schaltungsanordnung zur Erzeugung von Glockenklängen
DE2020934C (de) Elektronische Frequenzteilerschal tung fur Signale in Form einer Sage Zahnschwingung
DE4311701C2 (de) Anordnung zur Erzeugung von akustischen Signalen, insbesondere Tonrufen in Telekommunikationsgeräten
DE2215397A1 (de) Schaltungsanordnung zur erzeugung eines rufsignals
EP1288909B1 (de) Tongenerator
DE2213062A1 (de) Triggerschaltung
DE3149571C2 (de)
DE1927266C (de) Impulsfrequenz-Analog-Umsetzungssystem
DE1233908B (de) Schaltung zur Erzeugung wiederkehrender Impulsgruppen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19811015

AK Designated contracting states

Designated state(s): DE FR GB

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 3170322

Country of ref document: DE

Date of ref document: 19850605

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19971218

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19980909

Year of fee payment: 18

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19981023

Year of fee payment: 18

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19990803

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19991015

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19991015

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20000630

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST