DE69937263T2 - Analoge Signalverarbeitungsschaltung, Photodetektor und Bilderzeugungsvorrichtung - Google Patents

Analoge Signalverarbeitungsschaltung, Photodetektor und Bilderzeugungsvorrichtung Download PDF

Info

Publication number
DE69937263T2
DE69937263T2 DE69937263T DE69937263T DE69937263T2 DE 69937263 T2 DE69937263 T2 DE 69937263T2 DE 69937263 T DE69937263 T DE 69937263T DE 69937263 T DE69937263 T DE 69937263T DE 69937263 T2 DE69937263 T2 DE 69937263T2
Authority
DE
Germany
Prior art keywords
transistor
field effect
current
signal processing
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69937263T
Other languages
English (en)
Other versions
DE69937263D1 (de
Inventor
Keizo Ohta-ku Miyazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69937263D1 publication Critical patent/DE69937263D1/de
Publication of DE69937263T2 publication Critical patent/DE69937263T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/047—Detection, control or error compensation of scanning velocity or position
    • H04N1/053—Detection, control or error compensation of scanning velocity or position in main scanning direction, e.g. synchronisation of line start or picture elements in a line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04701—Detection of scanning velocity or position
    • H04N2201/0471—Detection of scanning velocity or position using dedicated detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04701—Detection of scanning velocity or position
    • H04N2201/04732—Detecting at infrequent intervals, e.g. once or twice per line for main-scan control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04701—Detection of scanning velocity or position
    • H04N2201/04744—Detection of scanning velocity or position by detecting the scanned beam or a reference beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

  • Diese Erfindung bezieht sich auf eine analoge Signalverarbeitungsschaltung, einen Fotodetektor und eine Bilderzeugungsvorrichtung, und insbesondere bezieht sie sich auf eine analoge Signalverarbeitungsschaltung, die angepasst ist zum Erzeugen eines Abgabestroms als eine Funktion des Spitzenwerts des Einspeisestroms, und ebenso auf einen Fotodetektor und eine Bilderzeugungsvorrichtung, die eine solche analoge Signalverarbeitungsschaltung umfassen.
  • Bekannte analoge Signalverarbeitungsschaltungen, die angepasst sind zum Erzeugen einer Ausgabe als eine Funktion des Spitzenwerts des eingespeisten Stroms, beruhen größtenteils auf einer Behandlung bzw. Verarbeitung der Spannung. 1 der begleitenden Zeichnung zeigt ein schematisches Schaltbild von einer Spitze- bzw. Spitzenwert-Halteschaltung. Bezug nehmend auf 1 sind Operationsverstärker 201, 202, Dioden 203, 204, ein Widerstand 205, ein Schaltelement 206 zum Rücksetzen bzw. Neueinstellen von Operationen, ein Ladungshaltekondensator 207, ein Spannungseingangsanschluss 208 und Spannungsausgangsanschluss 209 gezeigt. Somit weisen Spitze-Halteschaltungen, die angepasst sind, um in einem Spannungsmodus zu arbeiten, normalerweise. eine Anzahl von Komponenten auf, die Operationsverstärker, eine oder mehr als eine Diode und einen oder mehr als einen Kondensator umfassen, was die Gesamtschaltungskonfiguration ziemlich umfangreich macht. Zusätzlich wird der eingespeiste Strom an eine Spitze-Halteschaltung wie gemäß 1 gezeigt typischerweise angelegt, nachdem er mit Hilfe einer Strom-Spannung-Wandlerschaltung derart modifiziert ist, dass er einen gewünschten Spannungswert aufweist, was die Gesamtschaltungskonfiguration noch umfangreicher macht.
  • Wie vorstehend aufgezeigt werden bekannte Spitze-Halteschaltungen zum Erzeugen einer Ausgabe als eine Funktion der Spitze der Einspeisung von dem Problem einer großen Schaltungskonfiguration und somit demjenigen einer großen Fläche, die von der Schaltung belegt wird, und einer hohen Energieverbrauchs- bzw. Leistungsaufnahmerate begleitet.
  • Ausführungsbeispiele der Erfindung stellen eine Spitze-Halteschaltung bereit, die eine relativ kleine Schaltungskonfiguration aufweist und angepasst ist, um in einem Strommodus zu arbeiten, um einen abgegebenen Strom als eine Funktion des Spitzenwerts des eingespeisten Stroms zu erzeugen.
  • Ausführungsbeispiele der Erfindung stellen auch einen Fotodetektor und eine Bilderzeugungsvorrichtung bereit, die zum stabilen Ausgeben von Signalen fähig sind, falls sich die Menge einfallenden Lichts ändert.
  • Die Erfindung stellt eine analoge Signalverarbeitungsschaltung von der Art bereit, die aufweist: einen ersten und einen zweiten Feldeffekttransistor, wobei deren Gate-Elektroden miteinander verbundne sind, deren Source-Elektroden mit einem vorbestimmten ersten Referenzpotenzial verbunden sind, deren Drain-Elektroden mit einer Stromeinspeisung beziehungsweise einer Stromabgabe verbunden sind; und einen ersten Transistor, wobei dessen erste Hauptelektrode mit den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors verbunden ist und dessen zweite Hauptelektrode mit der Drain-Elektrode des ersten Feldeffekttransistors verbunden ist.
  • Eine analoge Signalverarbeitungsschaltung von der eben genannten Art ist zum Beispiel aus der internationalen Patentanmeldung WO 89/07792 bekannt. Die analoge Signalverarbeitungsschaltung von dieser bekannten Art ist eingerichtet, um als Stromspiegel zu arbeiten. Die analoge Signalverarbeitungsschaltung der Erfindung ist jedoch eingerichtet, um als Spitze-Halteschaltung zu arbeiten.
  • Im Einklang mit der Erfindung ist die vorgenannte analoge Signalverarbeitungsschaltung dadurch gekennzeichnet, dass die Steuerelektrode des ersten Transistors mit einem zweiten Referenzpotenzial verbunden ist, und diese derart betriebsfähig ist, dass der erste Transistor, wenn eingespeister Strom ansteigt, der an die Drain-Elektrode des ersten Feldeffekttransistors angelegt wird, ein Potenzial der Gate-Elektroden des ersten und des zweiten Feldeffekttransistors ändert, um den abgegebenen Strom von der Drain-Elektrode des zweiten Feldeffekttransistors auf einem Pegel zu halten, der einer Spitze bzw. einem Scheitel des eingespeisten Stroms entspricht.
  • Vorzugsweise umfasst die vorgenannte analoge Signalverarbeitungsschaltung auch einen zweiten Transistor eines Leitfähigkeitstyps, der sich von demjenigen des ersten Transistors unterscheidet, wobei der zweite Transistor seine zweite Hauptelektrode mit dem Verbindungsabschnitt von der Drain-Elektrode des ersten Feldeffekttransistors und der zweiten Hauptelektrode des ersten Transistors verbunden hat, seine Steuerelektrode mit einem dritten Referenzpotenzial verbunden hat und seine erste Hauptelektrode mit einem vierten Referenzpotenzial verbunden hat; wobei die Differenz zwischen dem zweiten und dem dritten Referenzpotenzial so gewählt ist, dass nicht sowohl der erste als auch der zweite Transistor gleichzeitig eingeschaltet werden.
  • Die Erfindung stellt auch einen Fotodetektor bereit, der aufweist: einen fotoelektrischen Wandler; eine Spitze-Halteschaltung, wobei diese eine analoge Signalverarbeitungsschaltung wie eben beschrieben ist, zum Halten eines Werts eines elektrischen Stroms, der proportional zu dem Spitzenwert des elektrischen Stroms von dem Ausgabewert der fotoelektrischen Wandlereinrichtung ist; und einen Komparator zum Empfangen und Vergleichen eines Werts des elektrischen Stroms, der proportional zu dem von der fotoelektrischen Wandlereinrichtung ausgegebenen Wert des elektrischen Stroms ist, und eines Werts des elektrischen Stroms, der proportional zu der Ausgabe der Spitze-Halteschaltung ist.
  • Vorzugsweise funktioniert in einem Fotodetektor mit einer Konfiguration wie vorstehend beschrieben eine Einrichtung zum Halten des Spitzenwerts der Ausgabe der fotoelektrischen Wandlung dazu, um den größten Wert des einfallenden Lichts zu speichern, und bestimmt sie automatisch den Schwellenpegel mit einem Verhältnis, das definiert ist durch Y/X, relativ zu der Amplitude der Ausgabewellenform der fotoelektrischen Wandlereinrichtung ohne Rücksicht auf den Wert des einfallenden Lichts, wobei X eine Proportionalitätskonstante für den Wert darstellt, der proportional zu dem ausgegebenen Wert der fotoelektrischen Wandlereinrichtung ist, und Y eine Proportionalitätskonstante für den Wert darstellt, der proportional zu dem gehaltenen Spitzenausgabewert ist.
  • Dann kann ein horizontales Synchronisationssignal ohne Rücksicht auf Schwankungen in der Menge einfallenden Lichts konstant und stabil mit einem erhöhten Grad an Genauigkeit erhalten werden.
  • Vorzugsweise umfasst der vorgenannte Fotodetektor auch eine Referenzpegelerzeugungseinrichtung, die zwischen der Spitze-Halteschaltung und dem Komparator zwischengeschaltet ist, zum Erzeugen eines an den Komparator zuzuführenden Referenzpegels, wobei der durch die Referenzpegelerzeugungseinrichtung erzeugte Referenzpegel als eine Funktion des Spitzenwerts der Stärke von Licht variiert, das an den fotoelektrischen Wandler eingegeben wird.
  • Die Erfindung stellt auch eine Bilderzeugungsvorrichtung bereit, die aufweist: eine Abtastbewegungseinrichtung zum Durchführen eines Abtastbewegungsbetriebs mit Hilfe eines Laserstrahls; und einen Fotodetektor von der Art, die in dem unmittelbar vorhergehenden Absatz beschrieben ist, der in dem Pfad eines durch die Abtastbewegungseinrichtung abtastbewegten Laserstrahls angeordnet ist.
  • In der begleitenden Zeichnung gilt:
  • 1 ist ein schematisches Schaltbild von einer Spitze-Halteschaltung, die zum Arbeiten in einem Spannungsmodus angepasst ist;
  • 2 ist ein schematisches Schaltbild von einem Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung;
  • 3A und 3B sind Graphen, die Stromwellenformen zeigen, die in einer Spitze-Halteschaltung für den Zweck der Erfindung verwendet werden können;
  • 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17 und 18 sind schematisches Schaltbilder von unterschiedlichen Ausführungsbeispielen einer analogen Signalverarbeitungsschaltung gemäß der Erfindung;
  • 19 ist eine schematische Perspektivansicht von einem Ausführungsbeispiel einer Bilderzeugungsvorrichtung gemäß der Erfindung, die nur einen Hauptteil von dieser zeigt;
  • 20 ist eine schematisches Schaltbild von einer Schaltung zum Erhalten eines Synchronisationssignals; und
  • 21 ist ein Schaltbild von einer Schaltung, die eine analoge Signalverarbeitungsschaltung gemäß der Erfindung aufweist, zum Erhalten eines Synchronisationssignals.
  • Es wird nun durch Bezugnahme auf die begleitende Zeichnung, die bevorzugten Ausführungsbeispiele der Erfindung veranschaulicht, die Erfindung beschrieben. Bei der folgenden Beschreibung sind die Feldeffekttransistoren durchwegs MOS-Transistoren.
  • (Erstes Ausführungsbeispiel)
  • 2 ist ein schematisches Schaltbild von einem ersten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 2 bezeichnen Bezugszeichen 1 und 2 einen ersten und einen zweiten P-Typ-MOS-Transistor, wobei die Gate-Anschlüsse miteinander verbunden sind und die Source-Elektroden mit einem Versorgungspotenzial (VDD) verbunden sind, das ein vorbestimmtes Referenzpotenzial ist, welches diesen gemein ist. Bezugszeichen 3 bezeichnet einen NPN-Transistor, der den Kollektor mit den miteinander verbundenen Gate-Anschlüssen des ersten und des zweiten P-Typ-MOS-Transistors verbunden hat und den Emitter mit dem Drain-Anschluss des MOS-Transistors 1 verbunden hat. Bezugszeichen 4 bezeichnet den Anschluss, der die Drain-Elektrode des MOS-Transistors 1 und den Emitter des NPN-Transistors 3 miteinander verbindet, und Bezugszeichen 5 bezeichnet den Anschluss, der die Gate-Elektrode der MOS-Transistoren 1 und 2 miteinander verbindet, während Bezugszeichen 6 den Drain-Anschluss des MOS-Transistors 2 bezeichnet.
  • Ein elektrischer Strom wird über den Anschluss 4 eingegeben bzw. gespeist und über den Anschluss 6 aus- bzw. abgegeben. Gemäß 2 bezeichnet iD1(t) den Drain-Strom des MOS-Transistors 1 zur Zeit t und bezeichnet iin(t) den eingespeisten Strom zur Zeit t, wogegen iout(t) den abgegebenen Strom zur Zeit t bezeichnet, wobei Pfeile die positive Seite angeben. Es ist zu beachten, dass iout(t) mit dem Drain-Strom des MOS-Transistors 2 übereinstimmt.
  • 3A und 3B sind Graphen, die schematisch die Wellenform des eingespeisten Stroms iin(t) und diejenige des abgegebenen Stroms iout(t) zeigen. Es sei angenommen, dass anfänglich der MOS-Transistor 1 in einem Sättigungsbereich arbeitet und iD1(t) sowie iin(t) miteinander übereinstimmen, wogegen sich der NPN-Transistor 3 in einem Sperrzustand befindet. Wenn iin(t) von t0 bis t1 ansteigt, tritt iD1(t) < iin(t) ein, was verursacht, dass die Spannung an Anschluss 4 fällt, und geht der NPN-Transistor 3, wenn sie um ungefähr 0,5 bis 0,7 V von VBIAS1 fällt, in einen Vorwärtsaktivbereich über, womit er eingeschaltet wird, so dass ein elektrischer Strom, der gleich iin(t) – iD1(t) ist, vermittels des NPN-Transistors 3. von dem Anschluss 5 fließt, was verursacht, dass die Spannung des Anschlusses 5 fällt, bis iin(t) mit iD1(t) übereinstimmt oder die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 1 den Wert erreicht, der durch nachstehende Gleichung (1) ausgedrückt wird:
    Figure 00080001
    wobei Vthp die Schwellenspannung des P-Typ-MOS-Transistors darstellt und μP die Beweglichkeit von Löchern darstellt, wogegen COX die Kapazitanz pro Einheitsfläche von der Gate-Oxidschicht von jedem der MOS-Transistoren darstellt und L1 beziehungsweise W1 die Gate-Länge beziehungsweise die Gate-Breite des MOS-Transistors 1 bezeichnen. Die Spannung des Anschlusses 5 fällt, wenn die elektrische Ladung aus der parasitären Kapazitanz zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 1 und 2, die damit verbunden sind, über den NPN-Transistor 3 abgezogen wird. Zu dieser Zeit arbeitet die Schaltung gemäß 2 als eine Stromspiegelschaltung, um einen zu dem eingespeisten Strom proportionalen abgegebenen Strom zu erzeugen. Da die Spannung zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 2 mit der Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 1 übereinstimmt, nimmt der abgegebene Strom iout (t) folglich den Wert an, der durch nachstehende Gleichung (2) ausgedrückt wird:
    Figure 00080002
  • Dann wird Gleichung (3) erhalten, indem Gleichung (2) mit Gleichung (1) substituiert wird und das Ergebnis umgeordnet wird:
    Figure 00090001
    wobei L2 beziehungsweise W2 die Gate-Länge beziehungsweise die Gate-Breite des MOS-Transistors 2 darstellen.
  • Wenn der Anstieg von iin(t) in dem Zeitraum zwischen der Zeit t1 und der Zeit t2 aufhört, tritt iD1(t) = iin(t) ein, so dass die Spannung des Anschlusses 4 steigt, womit der NPN-Transistor 3 in einen Sperrzustand gebracht wird, bis sie einen Wert nahe bei VBIAS1 erreicht. Da der Anschluss 5 eine hohe Impedanz aufweist, ändert sich dessen elektrische Ladung zur Zeit t1 nicht und wird die Spannung zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 1 und 2 auf VGS(t1) gehalten. Unter dieser Bedingung wird der abgegebene Strom iout(t) in Anbetracht von vorstehenden Gleichungen (1) und (2) durch nachstehende Gleichung (4) ausgedrückt:
    Figure 00090002
  • Folglich wird der elektrische Strom, der zu dem eingespeisten Strom iin(t1) zur Zeit t1 proportional ist, beibehalten.
  • Wenn iin(t) in dem Zeitraum zwischen der Zeit t2 und der Zeit t3 unter iin (t1) fällt, um VGS(t1) beizubehalten, zeigt der abgegebene Strom iout(t) dann den durch Gleichung (4) ausgedrückten Wert. Unter dieser Bedingung steigt die Spannung des Anschlusses 4 höchstens auf einen Pegel nahe bei VDD, womit iD1 (t) = iin(t) aufrechterhalten wird, und arbeitet der MOS-Transistor 1 in einem Nichtsättigungsbereich.
  • Wenn der eingespeiste Strom in dem Zeitraum zwischen der Zeit t3 und der Zeit t4 weiter bis über iin(t) ansteigt, fällt dann die Spannung des Anschlusses 4 von VBIAS1 um ungefähr 0,5 bis 0,7 V, wenn sich der NPN-Transistor 3 erneut in einen Vorwärtsaktivbereich bewegt, womit er eingeschaltet wird, so dass der elektrische Strom, der gleich iin(t) – iD1(t) ist, vermittels des NPN-Transistors 3 von dem Anschluss 5 heraus fließt, was verursacht, dass die Spannung des Anschusses 5 fällt, bis die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 1 den durch Gleichung (1) ausgedrückten Wert annimmt, so dass ein abgegebener Strom iout(t) dem eingespeisten Strom entspricht, wie es durch Gleichung (3) ausgedrückt wird.
  • Folglich wird es selbstverständlich sein, dass durch Wiederholung des vorstehenden Betriebs in Erwiderung auf Schwankungen in dem eingespeisten Strom der abgegebene Strom einen Wert annehmen wird, der dem Spitzenwert des eingespeisten Stroms entspricht.
  • (Zweites Ausführungsbeispiel)
  • 4 ist ein schematisches Schaltbild von einem zweiten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 4 bezeichnet Bezugszeichen 8 einen Ladungshaltekondensator zum Halten der elektrischen Ladung des Anschlusses 5. Gemäß 4 sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 2 sind, jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel in einer Art und Weise arbeitet, die gleich dem ersten Ausführungsbeispiel ist, unterscheidet es sich von dem ersten Ausführungsbeispiel darin, dass die Spannung des Anschlusses 5 fällt, wenn die elektrische Ladung aus der parasitären Kapazitanz zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 1 und 2 und ebenso aus der Kapazitanz des Ladungshaltekondensators 8 über den NPN-Transistor 3 abgezogen wird. So kann die Menge der beibehaltenen elektrischen Ladung erhöht werden, um der erhöhten Kapazitanz zum Halten der elektrischen Ladung an dem Anschluss 5 Rechnung zu tragen bzw. diese zu füllen. Falls der Anschluss 5 einen Kriech- bzw. Leckstrom zeigt, kann daher der Spannungsschwankungsfehler des Anschlusses 5 nach einer vorbestimmten Zeitdauer auf einen Pegel reduziert werden, der niedriger ist als derjenige des ersten Ausführungsbeispiels, um einen abgegebenen Strom, der dem Spitzenwert des eingespeisten Stroms entspricht, auf einer stabileren Grundlage bereitzustellen.
  • (Drittes Ausführungsbeispiel)
  • 5 ist ein schematisches Schaltbild von einem dritten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 5 bezeichnet Bezugszeichen 9 ein Schaltelement zum Kurzschließen des Versorgungspotenzials (VDD), das das vorbestimmte Referenzpotenzial des Anschlusses 5 ist, und bezeichnet Bezugszeichen 9A einen Impulssignal-Eingabeanschluss zum Steuern des Betriebs zum Schließen und Öffnen des Schaltelements. Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 2 sind, in 5 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel gleich dem ersten Ausführungsbeispiel arbeitet, wenn das Schaltelement 9 ausgeschaltet ist, sind der Anschluss 5 und die Spannung VDD kurzgeschlossen, wenn das Schaltelement 9 in einem EIN-Zustand ist, so dass das Potenzial des Anschlusses 5 auf das vorbestimmte Referenzpotenzial rückgesetzt bzw. neu eingestellt werden kann. Somit arbeitet dieses Ausführungsbeispiel gleich dem ersten Ausführungsbeispiel, um einen neuen Spitze-Haltebetrieb durchzuführen, wenn das Schaltelement 9 nach einem Spitze-Haltebetrieb eingeschaltet wird und nach einer Erhöhung der Spannung des Anschlusses 5 auf das vorbestimmte Referenzpotenzial ausgeschaltet wird.
  • Es mag überflüssig sein zu erwähnen, dass ein Ladungshaltekondensator 8 zu dem Anschluss 5 dieses Ausführungsbeispiels hinzugefügt werden kann, um den Effekt des zweiten Ausführungsbeispiels zu erzielen.
  • (Viertes Ausführungsbeispiel)
  • 6 ist ein schematisches Schaltbild von einem vierten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 6 bezeichnet Bezugszeichen 10 ein Schaltelement zum Kurzschließen des Anschlusses 4 und des Anschlusses 5, und bezeichnet Bezugszeichen 10A einen Impulssignal-Eingabeanschluss zum Steuern des Betriebs zum Schließen und Öffnen des Schaltelements. Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 2 sind, in 6 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel gleich dem ersten Ausführungsbeispiel arbeitet, wenn das Schaltelement 10 ausgeschaltet ist, arbeitet es als eine gewöhnliche Stromspiegelschaltung, wenn das Schaltelement 10 eingeschaltet ist, weil der Anschluss 4 und der Anschluss 5 kurzgeschlossen sind. Demnach kann die Spitze-Haltefunktion, wie sie vorstehend durch Bezugnahme auf das erste Ausführungsbeispiel beschrieben ist, bei diesem Ausführungsbeispiel freier ausgenutzt werden. Zusätzlich kann das Potenzial des Anschlusses 5 auf einen Referenzpotenzialpegel angehoben werden, indem das Schaltelement 10 nach einem Spitze-Haltebetrieb eingeschaltet wird, falls ein als Referenz agierender elektrischer Strom eingegeben bzw. eingespeist wird, so dass infolgedessen ein Referenzabgabestrom als eine Funktion der Eingabe erhalten werden kann, womit das Ausführungsbeispiel mit einem Rücksetz- bzw. Neueinstellungsmerkmal versehen wird. Demnach arbeitet dieses Ausführungsbeispiel gleich dem ersten Ausführungsbeispiel, um einen neuen Spitze-Haltebetrieb durchzuführen, wenn das Schaltelement 10 daraufhin eingeschaltet wird.
  • Es mag überflüssig sein zu erwähnen, dass ein Ladungshaltekondensator 8 zu dem Anschluss 5 dieses Ausführungsbeispiels hinzugefügt werden kann, um den Effekt des zweiten Ausführungsbeispiels zu erzielen.
  • Noch zusätzlich kann zu diesem Ausführungsbeispiel ein Schaltelement 9 zum Kurzschließen des Anschlusses 5 und des Versorgungspotenzials (VDD), das ein vorbestimmtes Referenzpotenzial ist, hinzugefügt werden, um den Effekt des dritten Ausführungsbeispiels zu realisieren.
  • (Fünftes Ausführungsbeispiel)
  • 7 ist ein schematisches Schaltbild von einem fünften Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 7 bezeichnet Bezugszeichen 101 eine Konstantstromquelle zum Versorgen des MOS-Transistors 1 mit. einem vorbestimmten konstanten Bias- bzw. Ruhestrom IB1 im Voraus, wobei die Stromquelle mit dem Anschluss 4 und dem Erdpotenzial verbunden ist. Bezugszeichen 102 bezeichnet eine Konstantstromquelle, die mit dem Erdpotenzial und dem Anschluss 6 verbunden ist, zum Versorgen des MOS-Transistors 2 mit einem konstanten Bias- bzw. Ruhestrom IB2 im Voraus, der vorzugsweise eine Beziehung zu IB1 aufweist, wie sie durch Gleichung (5) ausgedrückt wird, um das Abmessungsverhältnis des MOS-Transistors 1 zu dem MOS-Transistor 2 widerzuspiegeln.
  • Figure 00140001
  • Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 2 sind, in 7 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel gleich dem ersten Ausführungsbeispiel arbeitet, unterscheidet es sich von dem ersten Ausführungsbeispiel darin, dass der elektrische Strom iin(t), der an den MOS-Transistor 1 eingespeist wird, als Summe von Ruhestrom IB1 und eingespeistem Signalstrom isin(t) ausgedrückt wird, und dass der elektrische Strom iout(t), der von dem MOS-Transistor 2 abgegeben wird, als Summe von Ruhestrom IB2 und abgegebenem Signalstrom isout(t) ausgedrückt wird. Dieses Ausführungsbeispiel kann die Signalkomponente unabhängig behandeln bzw. verarbeiten. Während dieses Ausführungsbeispiel im Hinblick auf die Konstantstromquellen 101 und 102 beschrieben und veranschaulicht ist, die zu dem ersten Ausführungsbeispiel hinzugefügt sind, wird es gewürdigt werden, dass solche Stromquellen zu jedem des zweiten bis vierten Ausführungsbeispiels hinzugefügt werden können, um einen im Wesentlichen gleichen Effekt zu realisieren.
  • (Sechstes Ausführungsbeispiel)
  • 8 ist ein schematisches Schaltbild von einem sechsten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Dieses Ausführungsbeispiel weist MOS-Transistoren des Leitfähigkeitstyps auf, der zu demjenigen der MOS-Transistoren des ersten Ausführungsbeispiels entgegengesetzt ist. Gemäß 8 bezeichnen Bezugszeichen 11 und 12 einen ersten und einen zweiten N-Typ-MOS-Transistor, die die Gate-Anschlüsse miteinander verbunden haben und die Source-Elektroden mit dem Erdpotenzial verbunden haben, das ein vorbestimmtes Referenzpotenzial ist, welches diesen gemein ist. Bezugszeichen 13 bezeichnet einen PNP-Transistor, der den Kollektor mit den miteinander verbundenen Gate-Anschlüssen der N-Typ-MOS-Transistoren 11 und 12 verbunden hat und den Emitter mit dem Drain-Anschluss des MOS-Transistors 11 verbunden hat, wobei die Basis mit einem anderen Referenzpotenzial (VBIAS1) verbunden ist, das höher ist als ein Erdpotenzial. Bezugszeichen 14 bezeichnet den Anschluss, der die Drain-Elektrode des MOS-Transistors 11 und den Emitter des PNP-Transistors 13 verbindet, und Bezugszeichen 15 bezeichnet den Anschluss, der die Gate-Elektroden der MOS-Transistoren 11 und 12 miteinander verbindet, während Bezugszeichen 16 den Drain-Anschluss des MOS-Transistors 12 bezeichnet. Ein elektrischer Strom wird über den Anschluss 14 eingegeben bzw. -gespeist und über den Anschluss 16 aus- bzw. abgegeben. Gemäß 8 bezeichnet iD11(t) den Drain-Strom des MOS-Transistors 11 zur Zeit t und bezeichnet iin(t) den eingespeisten Strom zur Zeit t, wogegen iout(t) den abgegebenen Strom zur Zeit t bezeichnet, wobei Pfeile die positive Seite angeben. Es ist zu beachten, dass iout(t) mit dem Drain-Strom des MOS-Transistors 12 übereinstimmt.
  • Es wird nun durch Bezugszeichen auf 3A und 3B der Betrieb des Ausführungsbeispiels einer analogen Signalverarbeitungsschaltung beschrieben. Es sei angenommen, dass anfänglich der MOS-Transistor 11 in einem Sättigungsbereich arbeitet und iD11(t) sowie iin(t) miteinander übereinstimmen, wogegen sich der PNP-Transistor 13 in einem Sperrzustand befindet. Wenn iin(t) von t0 bis t1 ansteigt, tritt iD11(t) < iin(t) ein, was verursacht, dass die Spannung an Anschluss 14 steigt, und geht der PNP-Transistor 13, wenn sie um ungefähr 0,5 bis 0,7 V von VBIAS1 steigt, in einen Vorwärtsaktivbereich über, womit er eingeschaltet wird, so dass ein elektrischer Strom, der gleich iin(t) – iD11(t) ist, vermittels des PNP-Transistors 13 an den Anschluss 15 fließt, was verursacht, dass die Spannung des Anschlusses 15 steigt, bis iin(t) mit iD11(t) übereinstimmt oder die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 11 den Wert erreicht, der durch nachstehende Gleichung (6) ausgedrückt wird:
    Figure 00160001
    wobei Vthn die Schwellenspannung des N-Typ-MOS-Transistors darstellt und μn die Beweglichkeit von Elektronen darstellt, wogegen COX die Kapazitanz pro Einheitsfläche der Gate-Oxidschicht von jedem der MOS-Transistoren darstellt und L11 beziehungsweise W11 die Gate-Länge beziehungsweise die Gate-Breite des MOS-Transistors 11 bezeichnen. Die Spannung des Anschlusses 15 steigt, wenn die elektrische Ladung über den NPN-Transistor 13 an die parasitäre Kapazitanz zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 11 und 12, die damit verbunden sind, zugeführt wird. Zu dieser Zeit arbeitet die Schaltung gemäß 8 als eine Stromspiegelschaltung, um einen zu dem eingespeisten Strom proportionalen abgegebenen Strom zu erzeugen. Da die Spannung zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 12 mit der Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 11 übereinstimmt, nimmt der abgegebene Strom iout(t) folglich den Wert an, der durch nachstehende Gleichung (7) ausgedrückt wird.
  • Figure 00170001
  • Dann wird Gleichung (8) erhalten, indem Gleichung (7) mit Gleichung (6) substituiert wird und das Ergebnis umgeordnet wird:
    Figure 00170002
    wobei L12 beziehungsweise W12 die Gate-Länge beziehungsweise die Gate-Breite des MOS-Transistors 12 darstellen.
  • Wenn der Anstieg von iin(t) in dem Zeitraum zwischen der Zeit t1 und der Zeit t2 aufhört, tritt iD11(t) = iin(t) ein, so dass die Spannung des Anschlusses 14 fällt, womit der PNP-Transistor 13 in einen Sperrzustand gebracht wird, bis sie einen Wert nahe bei VBIAS1 erreicht. Da der Anschluss 15 eine hohe Impedanz aufweist, ändert sich dessen elektrische Ladung zur Zeit t1 nicht und wird die Spannung zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 11 und 12 auf VGS(t1) gehalten. Unter dieser Bedingung wird der abgegebene Strom iout(t) in Anbetracht von vorstehenden Gleichungen (6) und (7) durch nachstehende Gleichung (9) ausgedrückt:
    Figure 00180001
  • Folglich wird der elektrische Strom, der proportional zu dem eingespeisten Strom iin(t1) zur Zeit t1 ist, beibehalten.
  • Wenn iin(t) in dem Zeitraum zwischen der Zeit t2 und der Zeit t3 unter iin(t1) fällt, um VGS(t1) beizubehalten, zeigt der abgegebene Strom iout(t) dann den durch Gleichung (9) ausgedrückten Wert. Unter dieser Bedingung fällt die Spannung des Anschlusses 14 mindestens auf einen Pegel nahe dem Erdpotenzial, womit iD11(t) = iin(t) aufrechterhalten wird, und arbeitet der MOS-Transistor 11 in einem Nichtsättigungsbereich.
  • Wenn der eingespeiste Strom in dem Zeitraum zwischen der Zeit t3 und der Zeit t4 weiter bis über iin(t) ansteigt, erhöht sich dann die Spannung des Anschlusses 14 von. VBIAS1 um ungefähr 0,5 bis 0,7 V, wenn sich der PNP-Transistor 13 erneut in einen Vorwärtsaktivbereich bewegt, womit er eingeschaltet wird, so dass der elektrische Strom, der gleich iin(t) – iD11(t) ist, vermittels des PNP-Transistors 13 in den Anschluss 15 fließt, was verursacht, dass die Spannung des Anschusses 15 ansteigt, bis die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 11 den Wert annimmt, der durch Gleichung (6) ausgedrückt wird, so dass ein abgegebener Strom iout(t) erhalten wird, der dem eingespeisten Strom entspricht, wie es durch Gleichung (8) ausgedrückt wird.
  • Folglich wird es selbstverständlich sein, dass durch Wiederholung des vorstehenden Betriebs in Erwiderung auf Schwankungen in dem eingespeisten Strom der abgegebene Strom einen Wert annehmen wird, der dem Spitzenwert des eingegebenen Stroms entspricht.
  • (Siebtes Ausführungsbeispiel)
  • 9 ist ein schematisches Schaltbild von einem siebten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 9 bezeichnet Bezugszeichen 18 einen Ladungshaltekondensator zum Halten der elektrischen Ladung des Anschlusses 15. Gemäß 9 sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 8 sind, jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel in einer Art und Weise arbeitet, die gleich dem sechsten Ausführungsbeispiel ist, unterscheidet es sich von dem sechsten Ausführungsbeispiel darin, dass die Spannung des Anschlusses 15 steigt, wenn die elektrische Ladung an die parasitäre Kapazitanz zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 11 und 12 und ebenso an die Kapazitanz des Ladungshaltekondensators 18 über den PNP-Transistor 13 zugeführt wird. So kann die Menge der beibehaltenen elektrischen Ladung erhöht werden, um der erhöhten Kapazitanz zum Halten der elektrischen Ladung an dem Anschluss 15 Rechnung zu tragen bzw. diese zu füllen. Falls der Anschluss 15 einen Kriech- bzw. Leckstrom aufzeigt, kann daher der Spannungsschwankungsfehler des Anschlusses 15 nach einer vorbestimmten Zeitdauer auf einen Pegel reduziert werden, der niedriger ist als derjenige des sechsten Ausführungsbeispiels, um einen abgegebenen Strom, der dem Spitzenwert des eingespeisten Stroms entspricht, auf einer stabileren Grundlage bereitzustellen.
  • (Achtes Ausführungsbeispiel)
  • 10 ist ein schematisches Schaltbild von einem achten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 10 bezeichnet Bezugszeichen 19 ein Schaltelement zum Kurzschließen des Erdpotenzials, das das vorbestimmte Referenzpotenzial des Anschlusses 15 ist, und bezeichnet Bezugszeichen 19A einen Impulssignal-Eingabeanschluss zum Steuern des Betriebs zum Schließen und Öffnen des Schaltelements. Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 8 sind, in 10 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel gleich dem sechsten Ausführungsbeispiel arbeitet, wenn das Schaltelement 19 ausgeschaltet ist, sind der Anschluss 15 und das Erdpotenzial kurzgeschlossen, wenn sich das Schaltelement 19 in einem EIN-Zustand befindet, so dass das Potenzial des Anschlusses 15 auf das vorbestimmte Referenzpotenzial rückgesetzt bzw. neu eingestellt werden kann. Somit arbeitet dieses Ausführungsbeispiel gleich dem sechsten Ausführungsbeispiel, um einen neuen Spitze-Haltebetrieb durchzuführen, wenn das Schaltelement 19 nach einem Spitze-Haltebetrieb eingeschaltet wird und nach Absenkung der Spannung des Anschlusses 15 auf das vorbestimmte Referenzpotenzial ausgeschaltet wird.
  • Es mag überflüssig sein zu erwähnen, dass ein Ladungshaltekondensator 18 zu dem Anschluss 15 dieses Ausführungsbeispiels hinzugefügt werden kann, um den Effekt des siebten Ausführungsbeispiels zu erzielen.
  • (Neuntes Ausführungsbeispiel)
  • 11 ist ein schematisches Schaltbild von einem neunten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 11 bezeichnet Bezugszeichen 20 ein Schaltelement zum Kurzschließen des Anschlusses 14 und des Anschlusses 15, und bezeichnet Bezugszeichen 20A einen Impulssignal-Eingabeanschluss zum Steuern des Betriebs zum Schließen und Öffnen des Schaltelements. Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 8 sind, in 11 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel gleich dem sechsten Ausführungsbeispiel arbeitet, wenn das Schaltelement 20 ausgeschaltet ist, arbeitet es als eine gewöhnliche Stromspiegelschaltung, wenn das Schaltelement 20 eingeschaltet ist, weil der Anschluss 14 und der Anschluss 15 kurzgeschlossen sind. Demnach kann die Spitze-Haltefunktion, wie sie vorstehend durch Bezugnahme auf das sechste Ausführungsbeispiel beschrieben ist, bei diesem Ausführungsbeispiel freier ausgenutzt werden. Zusätzlich kann das elektrische Potenzial des Anschlusses 15 auf einen Referenzpotenzialpegel abgesenkt werden, indem das Schaltelement 20 nach einem Spitze-Haltebetrieb eingeschaltet wird, falls ein als Referenz agierender elektrischer Strom eingegeben bzw. eingespeist wird, so dass infolgedessen ein Referenzabgabestrom als eine Funktion der Eingabe erhalten werden kann, womit das Ausführungsbeispiel mit einem Rücksetz- bzw. Neueinstellungsmerkmal versehen wird. Demnach arbeitet dieses Ausführungsbeispiel gleich dem sechsten Ausführungsbeispiel, um einen neuen Spitze-Haltebetrieb durchzuführen, wenn das Schaltelement 20 daraufhin ausgeschaltet wird.
  • Es mag überflüssig sein zu erwähnen, dass ein Ladungshaltekondensator 18 zu dem Anschluss 15 dieses Ausführungsbeispiels hinzugefügt werden kann, um den Effekt des siebten Ausführungsbeispiels zu erzielen.
  • Noch zusätzlich kann zu diesem Ausführungsbeispiel ein Schaltelement 19 zum Kurzschließen des Anschlusses 15 und des Erdpotenzials, das ein vorbestimmtes Referenzpotenzial ist, hinzugefügt werden, um den Effekt des achten Ausführungsbeispiels zu realisieren.
  • (Zehntes Ausführungsbeispiel)
  • 12 ist ein schematisches Schaltbild von einem zehnten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Gemäß 12 bezeichnet Bezugszeichen 111 eine Konstantstromquelle zum Versorgen des MOS-Transistors 11 mit einem vorbestimmten konstanten Bias- bzw. Ruhestrom IB11 im Voraus, wobei die Stromquelle mit dem Anschluss 14 und dem Versorgungspotenzial (VDD) verbunden ist.. Bezugszeichen 112 bezeichnet eine Konstantstromquelle, die mit dem Versorgungspotenzial (VDD) und dem Anschluss 16 verbunden ist, zum Versorgen des MOS-Transistors 12 mit einem konstanten Bias- bzw. Ruhestrom IB12 im Voraus, der vorzugsweise eine Beziehung zu IB11 aufweist, wie sie durch Gleichung (10) ausgedrückt wird, um das Abmessungsverhältnis des MOS-Transistors 11 zu dem MOS-Transistor 12 widerzuspiegeln.
  • Figure 00230001
  • Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 8 sind, in 12 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel gleich dem sechsten Ausführungsbeispiel arbeitet, unterscheidet es sich von dem sechsten Ausführungsbeispiel darin, dass der elektrische Strom iin(t), der an den MOS-Transistor 11 eingespeist wird, als Summe von Ruhestrom IB11 und eingespeistem Signalstrom isin(t) ausgedrückt wird, und dass der elektrische Strom iout(t), der von dem MOS-Transistor 12 abgegeben wird, als Summe von Ruhestrom IB12 und abgegebenem Signalstrom isout(t) ausgedrückt wird. Dieses Ausführungsbeispiel kann die Signalkomponente unabhängig behandeln bzw. verarbeiten. Während dieses Ausführungsbeispiel im Hinblick auf die Konstantstromquellen 111 und 112 beschrieben und veranschaulicht ist, die zu dem sechsten Ausführungsbeispiel hinzugefügt sind, wird es gewürdigt werden, dass solche Stromquellen zu jedem des siebten bis neunten Ausführungsbeispiels hinzugefügt werden können, um einen im Wesentlichen gleichen Effekt zu realisieren.
  • (Elftes Ausführungsbeispiel)
  • 13 ist ein schematisches Schaltbild von einem elften Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Dieses Ausführungsbeispiel wird realisiert, indem das erste Ausführungsbeispiel für einen Hochgeschwindigkeitsbetrieb modifiziert wird. Gemäß 13 bezeichnet Bezugszeichen 7 einen PNP-Transistor, der den Emitter mit dem Anschluss verbunden hat, der die Drain-Elektrode des MOS-Transistors 1 und den Emitter des NPN-Transistors 3 miteinander verbindet, die Basis mit einem Referenzpotenzial verbunden hat, das niedriger ist als VDD, und den Kollektor mit den Erdpotenzial verbunden hat, das ein Referenzpotenzial ist, das niedriger ist als VDD. Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des ersten Ausführungsbeispiels gemäß 2 sind, in 13 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während VBIAS1 und VBIAS2 jedes Werteverhältnis aufweisen können, solange ihre Werte so gewählt sind, dass der NPN-Transistor 3 und der PNP-Transistor 7 nicht gleichzeitig eingeschaltet werden, weist VBIAS1 – VBIAS2 vorzugsweise einen Wert auf, der so groß wie möglich ist, während die vorstehende Anforderung erfüllt wird.
  • Es wird nun durch Bezugnahme auf 3A und 3B der Betrieb des Ausführungsbeispiels einer analogen Signalverarbeitungsschaltung beschrieben. Es sei hier angenommen, dass ein Wert von 0,6 V für weist VBIAS1 – VBIAS2 gewählt ist. Es sei auch angenommen, dass der MOS-Transistor 1 anfänglich in einem Sättigungsbereich arbeitet und iD1(t) sowie iin(t) miteinander übereinstimmen, das Potenzial des Anschlusses 4 zwischen VBIAS1 und VBIAS2 zu finden ist und die Basis- Emitter-Spannung des NPN-Transistors 3 sowie die Basis-Emitter-Spannung des PNP-Transistors 7 einheitlich ungefähr 0,3 V betragen, so dass die beiden Transistoren in einem Sperrzustand gehalten werden. Wenn iin(t) von t0 bis t1 ansteigt, tritt iD1(t) < iin(t) ein, was verursacht, dass die Spannung am Anschluss 4 fällt, und geht der NPN-Transistor 3, wenn sie um ungefähr 0,5 bis 0,7 V von VBIAS1 fällt, in einen Vorwärtsaktivbereich über, womit er eingeschaltet wird, so dass ein elektrischer Strom, der gleich iin(t) – iD1(t) ist, vermittels des NPN-Transistors 3 von dem Anschluss 5 fließt, was verursacht, dass die Spannung des Anschlusses 5 fällt, bis iin(t) mit iD1(t) übereinstimmt oder die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 1 den Wert erreicht, der durch Gleichung (1) ausgedrückt wird. Die Spannung des Anschlusses 5 fällt, wenn die elektrische Ladung aus der parasitären Kapazitanz zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 1 und 2, die damit verbunden sind, über den NPN-Transistor 3 abgezogen wird. Zu dieser Zeit arbeitet die Schaltung gemäß 13 als eine Stromspiegelschaltung, um einen zu dem eingespeisten Strom proportionalen abgegebenen Strom zu erzeugen, wie es durch Gleichung (3) ausgedrückt wird.
  • Wenn der Anstieg von iin(t) in dem Zeitraum zwischen der Zeit t1 und der Zeit t2 aufhört, tritt iD1(t) = iin(t) ein, so dass die Spannung des Anschlusses 14 steigt, womit sowohl der NPN-Transistor 3 als auch der PNP-Transistor 7 in einen Sperrzustand gebracht werden, bis sie einen Wert zwischen VBIAS1 und VBIAS2 erreicht. Da der Anschluss 5 eine hohe Impedanz aufweist, ändert sich dessen elektrische Ladung zur Zeit t1 nicht und wird die Spannung zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 1 und 2 auf VGS(t1) gehalten. Unter dieser Bedingung wird der abgegebene Strom iout(t) auf einem Pegel gehalten, der proportional zu dem eingespeisten Strom iin(t1) zur Zeit trist, wie es durch Gleichung (4) ausgedrückt wird.
  • Wenn iin(t) in dem Zeitraum zwischen der Zeit t2 und der Zeit t3 unter iin(t1) fällt, erhöht sich dann die Spannung des Anschlusses 4. Da der NPN-Transistor 3 in einem Sperrzustand bleibt und daher VGS(t1) beibehalten wird, zeigt der abgegebene Strom iout(t) jedoch den durch Gleichung (4) ausgedrückten Wert. Falls die Spannung des Anschlusses 4 von VBIAS2 um ungefähr 0,5 bis 0,7 V steigt, bewegt sich der PNP-Transistor 7 zwischenzeitlich in einen Vorwärtsaktivbereich, und wird er eingeschaltet, womit ein elektrischer Strom fließt, der gleich iD1(t) – iin(t) oder iin(t1) – iin(t) ist, und den Spannungsanstieg des Anschlusses 4 unterdrückt. Folglich wird die Amplitude einer Spannungsschwingung an dem Anschluss 4 auf einen Pegel gedrückt, der niedriger ist als derjenige des ersten Ausführungsbeispiels, um zu ermöglichen, dass dieses Ausführungsbeispiel schneller arbeitet.
  • Wenn der eingespeiste Strom in dem Zeitraum zwischen der Zeit t3 und der Zeit t4 weiter bis über iin(t) ansteigt, fällt dann die Spannung des Anschlusses 4 von VBIAS1 um ungefähr 0,5 bis 0,7 V, wenn sich der NPN-Transistor 3 erneut in einen Vorwärtsaktivbereich bewegt, womit er eingeschaltet wird, so dass der elektrische Strom, der gleich iin(t) – iD1(t) ist, vermittels des NPN-Transistors 3 von dem Anschluss 5 heraus fließt, was verursacht, dass die Spannung des Anschusses 5 fällt, bis die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 1 den durch Gleichung (1) ausgedrückten Wert annimmt, so dass ein abgegebener Strom iout(t) erhalten wird, der dem eingespeisten Strom entspricht, wie es durch Gleichung (3) ausgedrückt wird.
  • Es wird aus der vorstehenden Beschreibung somit selbstverständlich sein, dass durch Wiederholung des vorstehenden Betriebs in Erwiderung auf Schwankungen in dem eingespeisten Strom der abgegebene Strom einen Wert annehmen wird, der dem Spitzenwert des eingespeisten Stroms entspricht.
  • Es mag selbstverständlich sein, dass ein Betrieb höherer Geschwindigkeit als bei dem ersten Ausführungsbeispiel bereitgestellt werden kann.
  • Zusätzlich kann bei diesem Ausführungsbeispiel ein Ladungshaltekondensator 8 zu dem Anschluss 5 hinzugefügt werden und kann ein Schaltelement 9 für Rücksetz- bzw. Neueinstellungsvorgänge zwischen dem Anschluss 5 und einem vorbestimmten Referenzpotenzial hinzugefügt werden, während Konstantstromquellen 101 beziehungsweise 102 zu dem Anschluss 4 beziehungsweise 6 hinzugefügt werden können, um den Effekt des zweiten, des dritten und des fünften Ausführungsbeispiels zu realisieren.
  • (Zwölftes Ausführungsbeispiel)
  • 14 ist ein schematisches Schaltbild von einem zwölften Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Dieses Ausführungsbeispiel zeigt Leitfähigkeitstypen, die entgegengesetzt zu denjenigen des elften Ausführungsbeispiels sind, und wird realisiert, indem das sechste Ausführungsbeispiel für einen Hochgeschwindigkeitsbetrieb modifiziert wird. Gemäß 14 bezeichnet Bezugszeichen 17 einen NPN-Transistor, der den Emitter mit dem Anschluss verbunden hat, der die Drain-Elektrode des MOS-Transistors 11 und den Emitter des PNP-Transistors 13 miteinander verbindet, die Basis mit einem Referenzpotenzial (VBIAS2) verbunden hat, das höher ist als das Erdpotenzial, und den Kollektor mit einem weiteren Referenzpotenzial VDD verbunden hat, das. höher ist als das Erdpotenzial. Ansonsten sind die Komponenten, die gleich oder ähnlich zu denjenigen des sechsten Ausführungsbeispiels gemäß 8 sind, in 14 jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben. Während VBIAS1 und VBIAS2 jedes Werteverhältnis aufweisen können, solange ihre Werte so gewählt sind, dass der PNP-Transistor 13 und der NPN-Transistor 17 nicht gleichzeitig eingeschaltet werden, weist VBIAS2 – VBIAS1 vorzugsweise einen Wert auf, der so groß wie möglich ist, während die vorstehende Anforderung erfüllt wird.
  • Es wird nun durch Bezugnahme auf 3A und 3B der Betrieb des Ausführungsbeispiels einer analogen Signalverarbeitungsschaltung beschrieben. Es sei hier angenommen, dass ein Wert von 0,6 V für VBIAS2 – VBIAS1 gewählt ist. Es sei auch angenommen, dass der MOS-Transistor 11 anfänglich in einem Sättigungsbereich arbeitet und iD11(t) sowie iin(t) miteinander übereinstimmen, das Potenzial des Anschlusses 14 zwischen VBIAS1 und VBIAS2 zu finden ist und die Basis-Emitter-Spannung des PNP-Transistors 13 sowie die Basis-Emitter-Spannung des NPN-Transistors 17 einheitlich ungefähr 0,3 V betragen, so dass die beiden Transistoren in einem Sperrzustand gehalten werden. Wenn iin(t) von t0 bis t1 ansteigt, tritt iD11(t) < iin(t) ein, was verursacht, dass die Spannung an Anschluss 14 steigt, und geht der PNP-Transistor 13, wenn sie um ungefähr 0,5 bis 0,7 V von VBIAS1 steigt, in einen Vorwärtsaktivbereich über, womit er eingeschaltet wird, so dass ein elektrischer Strom, der gleich iin(t) – iD11(t) ist, vermittels des PNP-Transistors 13 von dem Anschluss 15 fließt, was verursacht, dass die Spannung des Anschlusses 15 steigt, bis iin(t) mit iD11(t) übereinstimmt oder die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 11 den durch Gleichung (6) ausgedrückten Wert erreicht. Die Spannung des Anschlusses 15 steigt, wenn die elektrische Ladung über den PNP-Transistor 13 an die parasitäre Kapazitanz zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 11 und 12, die damit verbunden sind, zugeführt wird. Zu dieser Zeit arbeitet die Schaltung gemäß 14 als eine Stromspiegelschaltung, um einen zu dem eingespeisten Strom proportionalen abgegebenen Strom zu erzeugen, wie es durch Gleichung (8) ausgedrückt wird.
  • Wenn der Anstieg von iin(t) in dem Zeitraum zwischen der Zeit t1 und der Zeit t2 aufhört, tritt iD11(t) = iin(t) ein, so dass die Spannung des Anschlusses 14 fällt, womit sowohl der PNP-Transistor 13 als auch der NPN-Transistor 17 in einen Sperrzustand gebracht werden, bis sie einen Wert zwischen VBIAS1 und VBIAS1 erreicht. Da der Anschluss 15 eine hohe Impedanz aufweist, ändert sich dessen elektrische Ladung zur Zeit t1 nicht und wird die Spannung zwischen den Gate-Elektroden und den Source-Elektroden der MOS-Transistoren 11 und 12 auf VGS(t1) gehalten. Unter dieser Bedingung wird der abgegebene Strom iout(t) auf einem Pegel gehalten, der proportional zu dem eingespeisten Strom iin(t1) zur Zeit t1 ist, wie es durch Gleichung (9) ausgedrückt wird.
  • Wenn iin(t) in dem Zeitraum zwischen der Zeit t2 und der Zeit t3 unter iin(t1) fällt, fällt dann die Spannung der Anschlüsse 13, 14 weiter. Da der PNP-Transistor 13 in einem Sperrzustand bleibt und daher VGS(t1) beibehalten wird, zeigt der abgegebene Strom iout(t) jedoch den durch Gleichung (9) ausgedrückten Wert. Falls die Spannung des Anschlusses 14 von VBIAS2 um ungefähr 0,5 bis 0,7 V fällt, bewegt sich der NPN-Transistor 17 zwischenzeitlich in einen Vorwärtsaktivbereich, und wird er eingeschaltet, womit ein elektrischer Strom fließt, der gleich ID11(t) – iin (t) oder iin(t1) – iin(t) ist, und den Spannungsabfall des Anschlusses 14 unterdrückt. Folglich wird die Amplitude einer Spannungsschwingung an dem Anschluss 14 auf einen Pegel gedrückt, der niedriger ist als derjenige des sechsten Ausführungsbeispiels, um zu ermöglichen, dass dieses Ausführungsbeispiel schneller arbeitet.
  • Wenn der eingespeiste Strom in dem Zeitraum zwischen der Zeit t3 und t4 weiter bis über iin(t) ansteigt, steigt dann die Spannung des Anschlusses 14 von VBIAS1 um ungefähr 0,5 bis 0,7 V, wenn sich der PNP-Transistor 13 erneut in einen Vorwärtsaktivbereich bewegt, womit er eingeschaltet wird, so dass der elektrische Strom, der gleich iin(t) – iD11(t) ist, vermittels des PNP-Transistors 13 in den Anschluss 15 fließt, so dass iin(t) gleich iD11(t1) ist, was verursacht, dass die Spannung des Anschlusses 15 steigt, bis die Spannung VGS(t) zwischen der Gate-Elektrode und der Source-Elektrode des MOS-Transistors 11 den durch Gleichung (6) ausgedrückten Wert annimmt, so dass ein abgegebener Strom iout(t) erhalten wird, der dem eingespeisten Strom entspricht, wie es durch Gleichung (8) ausgedrückt wird.
  • Es wird aus der vorstehenden Beschreibung somit selbstverständlich sein, dass durch Wiederholung des vorstehenden Betriebs in Erwiderung auf Schwankungen in dem eingespeisten Strom der abgegebene Strom einen Wert annehmen wird, der dem Spitzenwert des eingespeisten Stroms entspricht.
  • Es mag selbstverständlich sein, dass ein Betrieb höherer Geschwindigkeit als bei dem sechsten Ausführungsbeispiel bereitgestellt werden kann.
  • Zusätzlich kann bei diesem Ausführungsbeispiel ein Ladungshaltekondensator 18 an dem Anschluss 15 hinzugefügt werden und kann ein Schaltelement 19 für Rücksetz- bzw. Neueinstellungsvorgänge zwischen dem Anschluss 15 und einem vorbestimmten Referenzpotenzial hinzugefügt werden, während Konstantstromquellen 111 beziehungsweise 112 zu dem Anschluss 14 beziehungsweise 16 hinzugefügt werden können, um den Effekt des siebten, des achten und des zehnten Ausführungsbeispiels zu realisieren.
  • (Dreizehntes Ausführungsbeispiel)
  • 15 ist ein schematisches Schaltbild von einem dreizehnten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Dieses Ausführungsbeispiel wird realisiert, indem der NPN-Transistor des ersten Ausführungsbeispiels durch einen N-Typ-MOS-Transistor ersetzt wird. Gemäß 15 bezeichnet Bezugszeichen 23 einen N-Typ-MOS-Transistor, der die Drain-Elektrode mit dem Anschluss 5 verbunden hat, die Source-Elektrode mit dem Anschluss 4 verbunden hat und die Gate-Elektrode mit einem Referenzpotenzial (VBIAS1) verbunden hat, das niedriger ist als VDD. Gemäß 15 sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 2 sind, jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden.
  • Während dieses Ausführungsbeispiel in einer Art und Weise arbeitet, die gleich dem ersten Ausführungsbeispiel ist, unterscheidet es sich von dem ersten Ausführungsbeispiel darin, dass der MOS-Transistor 23 eingeschaltet wird, um die Spannung des Anschlusses 5 zu senken, wenn die Spannung des Anschlusses 4 von VBIAS1 abfällt und die Schwellenspannung des MOS-Transistors 23 unterschreitet. Folglich stellt dieses Ausführungsbeispiel wie in dem Fall des ersten Ausführungsbeispiels einen abgegebenen Strom bereit, der dem Spitzenwert des eingespeisten Stroms entspricht.
  • Zusätzlich kann bei diesem Ausführungsbeispiel ein Ladungshaltekondensator 8 zu dem Anschluss 5 hinzugefügt werden und kann ein Schaltelement 9 für Rücksetz- bzw. Neueinstellungsvorgänge zwischen dem Anschluss 5 und einem vorbestimmten Referenzpotenzial hinzugefügt werden, während ein Schaltelement 10 zwischen den Anschlüssen 4 und 5 hinzugefügt werden kann und Konstantstromquellen 101 beziehungsweise 102 zu dem Anschluss 4 beziehungsweise 6 hinzugefügt werden können, um den Effekt des zweiten, des dritten, des vierten und des fünften Ausführungsbeispiels zu realisieren.
  • (Vierzehntes Ausführungsbeispiel)
  • 16 ist ein schematisches Schaltbild von einem vierzehnten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Dieses Ausführungsbeispiel zeigt Leitfähigkeitstypen, die entgegengesetzt zu denjenigen des dreizehnten Ausführungsbeispiels sind, und wird realisiert, indem der PNP-Transistor des sechsten Ausführungsbeispiels durch einen P-Typ-MOS-Transistor ersetzt wird. Gemäß 16 bezeichnet Bezugszeichen 33 einen P-Typ-MOS-Transistor, der die Drain-Elektrode mit dem Anschluss 15 verbunden hat, die Source-Elektrode mit dem Anschluss 14 verbunden hat und die Gate-Elektrode mit einem Referenzpotenzial (VBIAS1) verbunden hat, das höher ist als das Erdpotenzial. Gemäß 16 sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 8 sind, jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während dieses Ausführungsbeispiel in einer Art und Weise arbeitet, die gleich dem sechsten Ausführungsbeispiel ist, unterscheidet es sich von dem sechsten Ausführungsbeispiel darin, dass der MOS-Transistor 33 eingeschaltet wird, um die Spannung des Anschlusses 15 zu senken, wenn die Spannung des Anschlusses 14 von VBIAS1 ansteigt und die Schwellenspannung des MOS-Transistors 33 überschreitet. Folglich stellt dieses Ausführungsbeispiel wie in dem Fall des sechsten Ausführungsbeispiels einen abgegebenen Strom bereit, der dem Spitzenwert des eingespeisten Stroms entspricht.
  • Zusätzlich kann bei diesem Ausführungsbeispiel ein Ladungshaltekondensator 18 zu dem Anschluss 15 hinzugefügt werden und kann ein Schaltelement 19 für Rücksetz- bzw. Neuseinstallungsvorgänge zwischen dem Anschluss 15 und einem vorbestimmten Referenzpotenzial hinzugefügt werden, während ein Schaltelement 20 zwischen den Anschlüssen 14 und 15 hinzugefügt werden kann und Konstantstromquellen 111 beziehungsweise 112 zu dem Anschluss 14 beziehungsweise 16 hinzugefügt werden können, um den Effekt des siebten, des achten, des neunten und des zehnten Ausführungsbeispiels zu realisieren.
  • (Fünfzehntes Ausführungsbeispiel)
  • 17 ist ein schematisches Schaltbild von einem fünfzehnten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Dieses Ausführungsbeispiel wird realisiert, indem das dreizehnte Ausführungsbeispiel für einen Hochgeschwindigkeitsbetrieb modifiziert wird. Es wird gewürdigt werden, dass der NPN-Transistor und der PNP-Transistor des elften Ausführungsbeispiels bei diesem Ausführungsbeispiel durch einen N-Typ-MOS-Transistor beziehungsweise einen P-Typ-MOS-Transistor ersetzt werden. Gemäß 17 bezeichnet Bezugszeichen 27 einen P-Typ-MOS-Transistor, der die Source-Elektrode mit dem Anschluss verbunden hat, der die Drain-Elektrode des MOS-Transistors 1 und die Source-Elektrode des MOS-Transistors 23 miteinander verbindet, die Gate-Elektrode mit einem Referenzpotenzial (VBIAS2) verbunden hat, das niedriger ist als VDD, und die Drain-Elektrode mit dem Erdpotenzial verbunden hat, das ein weiteres Referenzpotenzial ist, das niedriger ist als VDD. Gemäß 17 sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 15 sind, jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während VBIAS1 und VBIAS2 jedes Werteverhältnis aufweisen können, solange ihre. Werte so gewählt sind, dass die beiden MOS-Transistoren 23 und 27 nicht gleichzeitig eingeschaltet werden, weist VBIAS1 – VBIAS2 vorzugsweise einen Wert auf, der so groß wie möglich ist, während die vorstehende Anforderung erfüllt wird. Während dieses Ausführungsbeispiel in einer Art und Weise arbeitet, die gleich dem elften und dem dreizehnten Ausführungsbeispiel ist, unterscheidet es sich von diesen Ausführungsbeispielen darin, dass der MOS-Transistor 23 eingeschaltet wird, um die Spannung des Anschlusses 5 zu senken, wenn die Spannung des Anschlusses 4 von VBIAS1 abfällt und die Schwellenspannung des MOS-Transistors 23 unterschreitet, und der MOS-Transistor 27 eingeschaltet: wird, wenn die Spannung des Anschlusses 4 von VBIAS2 ansteigt und die Schwellenspannung des MOS-Transistors 27 überschreitet, womit der MOS-Transistor 27 eingeschaltet wird und was verursacht, dass ein elektrischer Strom fließt, der gleich iD1(t) – iin(t) oder iin(t1) – iin(t) ist, und den Spannungsanstieg des Anschlusses 4 unterdrückt. Die Amplitude einer Spannungsschwingung des Anschlusses 4 kann kleiner gemacht werden als diejenige des dreizehnten Ausführungsbeispiels, um zu ermöglichen, dass dieses Ausführungsbeispiel schneller arbeitet als das dreizehnte Ausführungsbeispiel, und einen abgegebenen Strom zu erzeugen, der dem Spitzenwert des eingespeisten Stroms entspricht.
  • Zusätzlich kann bei diesem Ausführungsbeispiel ein Ladungshaltekondensator 8 zu dem Anschluss 5 hinzugefügt werden und kann ein Schaltelement 9 für Rücksetz- bzw. Neueinstellungsvorgänge zwischen dem Anschluss 5 und einem vorbestimmten Referenzpotenzial hinzugefügt werden, während Konstantstromquellen 101 beziehungsweise 102 zu dem Anschluss 4 beziehungsweise 6 hinzugefügt werden können, um den Effekt des zweiten, des dritten und des fünften Ausführungsbeispiels zu realisieren.
  • (Sechzehntes Ausführungsbeispiel)
  • 18 ist ein schematisches Schaltbild von einem sechzehnten Ausführungsbeispiel einer analogen Signalverarbeitungsschaltung gemäß der Erfindung. Dieses Ausführungsbeispiel wird realisiert, indem das vierzehnte Ausführungsbeispiel für einen Hochgeschwindigkeitsbetrieb modifiziert wird. Es wird gewürdigt werden, dass der PNP-Transistor und der NPN-Transistor des zwölften Ausführungsbeispiels bei diesem Ausführungsbeispiel durch einen P-Typ-MOS-Transistor beziehungsweise einen N-Typ-MOS-Transistor ersetzt werden. Gemäß 18 bezeichnet Bezugszeichen 37 einen N-Typ-MOS-Transistor, der die Source-Elektrode mit dem Anschluss verbunden hat, der die Drain-Elektrode des MOS-Transistors 11 und die Source-Elektrode des MOS-Transistors 33 miteinander verbindet, die Gate-Elektrode mit einem Referenzpotenzial (VBIAS2) verbunden hat, das höher ist als das Erdpotenzial, und die Drain-Elektrode mit VDD verbunden hat, das ein weiteres Referenzpotenzial ist, das höher ist als das Erdpotenzial. Gemäß 18 sind die Komponenten, die gleich oder ähnlich zu denjenigen des Ausführungsbeispiels gemäß 16 sind, jeweils durch die gleichen Bezugszeichen bezeichnet, und würden sie hierin nicht weiter beschrieben werden. Während VBIAS1 und VBIAS2 jedes Werteverhältnis aufweisen können, solange ihre Werte so gewählt sind, dass die beiden MOS-Transistoren 33 und 37 nicht gleichzeitig eingeschaltet werden, weist VBIAS2 – VBIAS1 vorzugsweise einen Wert auf, der so groß wie möglich ist, während die vorstehende Anforderung erfüllt wird. Während dieses Ausführungsbeispiel in einer Art und Weise arbeitet, die gleich dem zwölften und dem vierzehnten Ausführungsbeispiel ist, unterscheidet es sich von diesen Ausführungsbeispielen darin, dass der MOS-Transistor 33 eingeschaltet wird, um die Spannung des Anschlusses 15 anzuheben, wenn die Spannung des Anschlusses 14 von VBIAS1 ansteigt und die Schwellenspannung des MOS-Transistors 33 unterschreitet, und der MOS-Transistor 37 eingeschaltet wird, wenn die Spannung des Anschlusses 14 von VBIAS2 abfällt und die Schwellenspannung des MOS-Transistors 37 unterschreitet, womit der MOS-Transistor 37 eingeschaltet wird und was verursacht, dass ein elektrischer Strom fließt, der gleich iD11(t) – iin(t) oder iin(t1) – iin(t) ist, und den Spannungsabfall des Anschlusses 14 unterdrückt. Folglich kann die Amplitude einer Spannungsschwingung des Anschlusses 14 kleiner gemacht werden als diejenige des vierzehnten Ausführungsbeispiels, um zu ermöglichen, dass dieses Ausführungsbeispiel schneller arbeitet als das vierzehnte Ausführungsbeispiel, und einen abgegebenen Strom zu erzeugen, der dem Spitzenwert des eingespeisten Stroms entspricht.
  • Zusätzlich kann bei diesem Ausführungsbeispiel ein Ladungshaltekondensator 18 zu dem Anschluss 15 hinzugefügt werden und kann ein Schaltelement 19 für Rücksetz- bzw. Neueinstellungsvorgänge zwischen dem Anschluss 15 und einem vorbestimmten Referenzpotenzial hinzugefügt werden, während Konstantstromquellen 111 beziehungsweise 112 zu dem Anschluss 14 beziehungsweise 16 hinzugefügt werden können, um den Effekt des siebten, des achten und des zehnten Ausführungsbeispiels zu realisieren.
  • (Siebzehntes Ausführungsbeispiel)
  • Dieses Ausführungsbeispiel ist eine Bilderzeugungsvorrichtung, die eine Spitzen-Erfassungsschaltung gemäß der Erfindung einsetzt.
  • 19 veranschaulicht schematisch eine Vorrichtung, wie etwa einen Laserstrahldrucker, die zum Erzeugen eines Bildes auf einer lichtempfindlichen Trommel mit Hilfe eines Laserstrahls ausgelegt ist. Sie umfasst eine Laserdiode 1906, einen Polygonspiegel 1907 zum Durchführen eines Abtastbewegungsbetriebs mit Hilfe des Laserstrahls, ein Linsensystem 1908, Reflektoren 1909 und eine lichtempfindliche Trommel 1910. Ein Fotodetektor 1911 erzeugt ein binäres horizontales Synchronisationssignal, wenn er einen Laserstrahl erfasst, der durch einen vorbestimmten Punkt tritt.
  • Wie gemäß 20 gezeigt umfasst der Fotodetektor eine Fotodiode 1921, einen Widerstand R1 zum Transformieren des photovoltaischen Stroms der Fotodiode 1921 in eine Spannung und einen Spannungskomparator 1922, der die Ausgabe Vp der fotoelektrischen Wandlung an einem seiner Eingänge und eine Referenzspannung Vref zum Bestimmen des Schwellenpegels zum Zweck einer Binarisierung an dem anderen Eingang empfängt.
  • Mit der Schaltungskonfiguration gemäß 20 ändert die Ausgabe Vp der fotoelektrischen Wandlung jedoch ihre Schwingungsamplitude, während die Referenzspannung Vref konstant bleibt, wenn sich die Lichtmenge ändert, die an den Fotodetektor eingegeben wird, weil die Ausgabe Vp der fotoelektrischen Wandlung und die Referenzspannung Vref, die die beiden Eingaben des Spannungskomparators 1922 bilden, unabhängig voneinander arbeiten. Damit kann der Schwellenpegel ziemlich schwanken, was zu einer unterschiedlichen Zeitsteuerung bzw. -einteilung zum Erzeugen eines horizontalen Synchronisationssignals Vout und einer veränderlichen Inklination bzw. Neigung führt, mit der sich die ansteigende oder abfallende Wellenform der Ausgabe Vp der fotoelektrischen Wandlung mit dem Schwellenpegel schneidet, so dass als Folge hiervon ein erheblich verschlechterter Jitter auftreten kann. Mit anderen Worten stellen Schwankungen in der Laserleistung im Zeitverlauf und/oder infolge von Temperaturänderungen und/oder solchen in der Lichtmenge, die durch ein reduziertes Transmissionsvermögen und Reflexionsvermögen hervorgerufen werden, das dem verschmierten Polygonspiegel 1907, Linsensystem 1908 und/oder Reflektor 1909 zuzurechnen ist, Hindernisse für eine Erzeugung einer stabilen Videoausgabe dar. Zusätzlich sind Bilderzeugungsvorrichtungen unterschiedlicher Typen, die unterschiedliche Laserleistungen verwenden, üblicherweise nicht miteinander kompatibel und muss die Laserleistung daher mit Hilfe eines Widerstands R1 oder durch Verwendung einer variablen Spannungsquelle für die Referenzspannung Vref reguliert werden, um unterschiedliche Bilderzeugungsvorrichtungen kompatibel zueinander zum machen.
  • Im Gegensatz dazu kann dieses Ausführungsbeispiel der Erfindung ein horizontales Synchronisationssignal hoher Genauigkeit auf einer stabilen Grundlage erzeugen, falls die Menge einfallenden Lichts schwankt.
  • 21 ist ein schematisches Schaltbild von einem Ausführungsbeispiel eines Fotodetektors, der auf geeignete Weise als Fotodetektor 1911 für die gemäß 19 veranschaulichte Bilderzeugungsvorrichtung verwendet werden kann. Bezug nehmend auf 21 umfasst er eine Fotodiode 2101, die als fotoelektrischer Wandler arbeitet, eine Spitze-Halteschaltung 2102 zum Halten eines Werts eines elektrischen Stroms, der proportional zu dem Spitzenwert eines elektrischen Stroms von der Ausgabe der Fotodiode 2101 ist, einen Komparator 2103 zum Empfangen und Vergleichen des elektrischen Stromwerts, der proportional zu dem von der Fotodiode 2101 ausgegebenen elektrischen Stromwert ist, und des elektrischen Stromwerts, der durch die Spitze-Halteschaltung 2102 beibehalten wird, die in einem Strommodus arbeitet, eine Stromspiegelschaltung 2104 zum Überführen des elektrischen Stroms, der proportional zu dem abgegebenen Strom der Fotodiode 2101 ist, an die Spitze-Halteschaltung 2102, die in einem Strommodus arbeitet, und auch an den Komparator 2103 zum Aufnehmen von Stromeingaben, eine Konstantstromquelle 2105 zum Einspeisen von Bias- bzw. Ruhestrom Ibias, um die Stromspiegelschaltung 2104 im Voraus in einem aktiven Zustand zu halten, und eine Konstantstromquelle 2106 zum Einspeisen von elektrischem Strom (X-Y)·Ibias, um die Ruhestromkomponente aufzuheben. Die Spitze-Halteschaltung 2102, die in einem Strommodus arbeitet, umfasst wiederum einen NPN-Transistor 2107, der seine Basis mit einer konstanten Spannung Vbias verbunden hat, PMOS-Transistoren 208, 2109, die ein Abmessungsverhältnis von 1:Y aufweisen, und einen Haltekondensator 2110, wogegen der Komparator zum Aufnehmen von Stromeingaben Konstantstromquellen 2111, 2112, NPN-Transistoren 2113, 2114 und einen Invertierer 2115 umfasst.
  • Die Fotodiode 2101 gibt elektrischen Strom Ip als eine Funktion der Menge einfallenden Lichts aus, wobei dieser Strom dann vermittels der Stromspiegelschaltung 2104 an die in einem Strommodus arbeitende Spitze-Halteschaltung 2102 geführt wird. Ist der. Maximalwert des elektrischen Stroms Ip gleich Ipmax, wird der Drain-Strom des PMOS-Transistors 2109 auf einem Stromwert von Y·(Ipmax + Ibias) gehalten. Wenn ein Strom (X-Y)·Ibias zum Aufheben der Ruhestromkomponente, der von der Konstantstromquelle 2106 zugeführt wird, zu dem beibehaltenen Strom Y·(Ipmax + Ibias) addiert wird, wird dann verursacht, dass ein Strom Y·Ipmax + X·Ibias an einen der Eingangsanschlüsse des Komparators 2103 fließt. Andererseits wird ein elektrischer Strom, der gleich X·(Ip + Ibias) ist, vermittels der Stromspiegelschaltung 2104 von dem anderen Eingangsanschluss des Komparators 2103 abgezogen. Die beiden Stromeingaben treffen sich an Knoten A, womit die Ruhestromkomponente aufgehoben wird. Dann fließt ein Strom Y·Ipmax – X·Ip oder X·((Y/X)·Ipmax – Ip) von Knoten A an Knoten B, wie es gemäß 21 durch einen Phantompfeil angedeutet ist. Das elektrische Potenzial von Knoten C fällt in Richtung des Erdpotenzials GND, womit die Ausgabe Vout von dem Invertierer 15 auf einen Pegel HOCH gebracht wird, wenn der Strom von Knoten A an Knoten B fließt, wogegen das elektrische Potenzial von Knoten C in Richtung des Versorgungspotenzial VDD steigt, womit die Ausgabe Vout des Invertierers 15 auf einen Pegel NIEDRIG gebracht wird, wenn der Strom in ungekehrter Richtung von Knoten B an Knoten A fließt. Somit gibt der Fotodetektor von diesem Ausführungsbeispiel einen Pegel HOCH aus, wenn X·((Y/X)·Ipmax – Ip) > 0 gilt oder Ip kleiner ist als Y/X-mal Ipmax, und gibt er einen Pegel HOCH aus, wenn X·((Y/X)·Ipmax – Ip) < 0 gilt oder Ip größer ist als Y/X-mal Ipmax. Wie aus der vorstehenden Beschreibung selbstverständlich sein wird, kann der Fotodetektor von diesem Ausführungsbeispiel einen Schwellenpegel automatisch als eine Funktion des Spitzenwerts des eingegebenen Lichts bestimmen, indem gewünschte Werte für X und Y gewählt werden, so dass ein horizontales Synchronisationssignal hoher Genauigkeit ohne Rücksicht auf Schwankungen in der Menge einfallenden Lichts auf stabile Weise erhalten werden kann.
  • Mit diesem Ausführungsbeispiel ist es möglich, einen Fotodetektor bereitzustellen, der für eine Bilderzeugungsvorrichtung zu verwenden ist, die zum Erzeugen eines Bildes auf einer lichtempfindlichen Trommel mit Hilfe eines Laserstrahls auf einer stabilen Grundlage angepasst ist, wobei der Detektor eine fotoelektrische Wandlungseinrichtung, eine Einrichtung zum Halten des Spitzenausgabewerts der fotoelektrischen Wandlungseinrichtung, eine Einrichtung zum Erzeugen eines Referenzpegels als Funktion des gehaltenen Spitzenwerts und eine Einrichtung zum Vergleichen der Ausgabe der fotoelektrischen Wandlungseinrichtung und des erzeugten Referenzpegels aufweist, um ein horizontales Synchronisationssignal elektrisch zu erzeugen. Dieser Fotodetektor kann an eine umfangreiche Vielfalt von Bilderzeugungsvorrichtungen angepasst werden, weil er den Maximalwert von einer Menge einfallenden Lichts speichert, mit dem der Fotodetektor bestrahlt wird, um automatisch einen Schwellenpegel zu bestimmen, und er daher keinerlei Regulierungsvorgänge erfordert, um ihn an eine bestimmte Bilderzeugungsvorrichtung angepasst zu machen.
  • Es kann gewürdigt werden, dass die Schaltungskonfiguration der Spitze-Halteeinrichtung 2102, die in einem Strommodus arbeitet, und diejenige des Komparators 2103 zum Vergleichen von eingegebenen Strömen bei diesem Ausführungsbeispiel jeweils unterschiedliche Schaltungskonfigurationen aufweisen können. Während der Stromspiegel 2104 verwendet wird, um den ausgegebenen Strom der Fotodiode 2101 an die im Strommodus arbeitende Spitze-Halteschaltung 2102 und an den Komparator 2103 zum Empfangen von elektrischen Strömen als Eingaben bei diesem Ausführungsbeispiel zu überführen, können zusätzlich andere Stromüberführungseinrichtungen wahlweise verwendet werden. Es mag überflüssig sein zu erwähnen, dass die Elemente von diesem Ausführungsbeispiel durch diejenigen ersetzt werden können, die den entgegengesetzten Leitfähigkeitstyp aufweisen.
  • Wie ausführlich beschrieben macht es die vorgenannte analoge Signalverarbeitungsschaltung möglich, eine Spitze-Haltechaltung bereitzustellen, die eine relativ kleine Schaltungskonfiguration aufweist und zum Arbeiten in einem Strommodus angepasst ist, um einen Abgabestrom als Funktion des Spitzenwerts des Einspeisestroms bereitzustellen.
  • Zusätzlich ist, wie es bei den vorgenannten Ausführungsbeispielen zu finden ist, ein Fotodetektor bereitgestellt, der zum Erzeugen eines horizontalen Synchronisationssignals hoher Genauigkeit auf stabile Weise ohne Rücksicht auf Schwankungen in der Menge einfallenden Lichts angepasst ist. Der vorgenannte Fotodetektor kann an eine umfangreiche Vielfalt von Bilderzeugungsvorrichtungen angepasst werden, weil er keinerlei komplizierte Regulierungsvorgänge erfordert, um ihn an eine bestimmte Bilderzeugungsvorrichtung angepasst zu machen.
  • Noch zusätzlich kann eine Bilderzeugungsvorrichtung, die zum Erfassen eines Abtast- bzw. Abtastbewegung-Laserstrahls zum Erzeugen eines horizontalen Synchronisationssignals angepasst ist, ohne Rücksicht auf Schwankungen in der Laserleistung, Schlieren bzw. Verschmierungen des optischen Systems und/oder Schwankungen in der Menge einfallenden Lichts des optischen Systems auf stabile Weise Ausgabevideosignale erzeugen.

Claims (14)

  1. Analoge Signalverarbeitungsschaltung mit: einem ersten und einem zweiten Feldeffekttransistor (1, 2; 11, 12), wobei deren Gate-Elektroden miteinander verbunden sind, deren Source-Elektroden mit einem vorbestimmten ersten Referenzpotenzial (VDD; -) verbunden sind und deren Drain-Elektroden mit einer Stromeinspeisung (4; 14) beziehungsweise mit einer Stromabgabe (6; 16) verbunden sind; und einem ersten Transistor (3; 13; 23; 33), wobei dessen erste Hauptelektrode mit den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) verbunden ist, dessen zweite Hauptelektrode mit der Drain-Elektrode des ersten Feldeffekttransistors (1; 11) verbunden ist und dessen Steuerelektrode mit einem zweiten Referenzpotenzial (VBIAS1) verbunden ist, wobei diese derart betriebsfähig ist, dass der erste Transistor (3; 13; 23; 33), wenn eingespeister Strom (iin(t)) ansteigt, der an die Drain-Elektrode des ersten Feldeffekttransistors (1; 11) angelegt wird, ein Potenzial der Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) ändert, um den abgegebenen Strom (iout(t)) von der Drain-Elektrode des zweiten Feldeffekttransistors (2; 12) auf einem Pegel zu halten, der einer Spitze des eingespeisten Stroms (iin(t)) entspricht.
  2. Analoge Signalverarbeitungsschaltung gemäß Anspruch 1, bei der eine Speichereinrichtung (8; 18) zum Halten einer elektrischen Ladung mit den miteinander verbundenen Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) verbunden ist.
  3. Analoge Signalverarbeitungsschaltung gemäß Anspruch 1 oder 2, zusätzlich mit einer Schalteinrichtung (9; 19), die zwischen den miteinander verbundenen Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) und einem vorbestimmten Referenzpotenzial (VDD; -) verbunden ist, um das vorbestimmte Referenzpotenzial (VDD; -) zur Neueinstellung an die Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) zu liefern.
  4. Analoge Signalverarbeitungsschaltung gemäß einem der Ansprüche 1 bis 3, bei der eine Schalteinrichtung (10; 20) zwischen den miteinander verbundenen Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) und dem Verbindungsabschnitt von der Drain-Elektrode des ersten Feldeffekttransistors (1; 11) und der zweiten Hauptelektrode des ersten Transistors (3; 13) eingefügt ist.
  5. Analoge Signalverarbeitungsschaltung gemäß Anspruch 1, zusätzlich mit: einem zweiten Transistor (7; 17; 27; 37) eines Leitfähigkeitstyps, der sich von demjenigen des ersten Transistors (3; 13; 23; 33) unterscheidet, wobei der zweite Transistor (7; 17; 27; 37) seine zweite Hauptelektrode mit dem Verbindungsabschnitt von der Drain-Elektrode des ersten Feldeffekttransistors (1; 11) und der zweiten Hauptelektrode des ersten Transistors (3; 13; 23; 33) verbunden hat, seine Steuerelektrode mit einem dritten Referenzpotenzial (VBIAS2) verbunden hat und seine erste Hauptelektrode mit einem vierten Referenzpotenzial (-, VDD) verbunden hat; wobei die Differenz zwischen dem zweiten und dem dritten Referenzpotenzial (VBIAS1, VBIAS2) so gewählt ist, dass nicht sowohl der erste als auch der zweite Transistor (3, 7; 13, 17; 23, 27; 33, 37) gleichzeitig eingeschaltet werden.
  6. Analoge Signalverarbeitungsschaltung gemäß Anspruch 5, bei der eine Speichereinrichtung (8; 18) zum Halten einer elektrischen Ladung mit den miteinander verbundenen Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) verbunden ist.
  7. Analoge Signalverarbeitungsschaltung gemäß Anspruch 5 oder 6, bei der eine Schalteinrichtung (9; 19) zwischen den miteinander verbundenen Gate-Elektroden des ersten und des zweiten Feldeffekttransistors (1, 2; 11, 12) und einem vorbestimmten Referenzpotenzial (VDD; -) eingefügt ist.
  8. Analoge Signalverarbeitungsschaltung gemäß einem der Ansprüche 5 bis 7, bei der der erste und der zweite Feldeffekttransistor (1, 2) vom P-Typ sind und der erste Transistor (3) vom NPN-Typ ist, wogegen der zweite Transistor (7) vom PNP-Typ ist, wobei das zweite, das dritte und das vierte Referenzpotenzial (VBIAS1, VBIAS2, -) so gewählt sind, dass sie niedriger sind als das erste Referenzpotenzial (VDD).
  9. Analoge Signalverarbeitungsschaltung gemäß einem der Ansprüche 5 bis 7, bei der der erste und der zweite Feldeffekttransistor (11, 12) vom N-Typ sind und der erste Transistor (13) vom PNP-Typ ist, wogegen der zweite Transistor (17) vom NPN-Typ ist, wobei das zweite, das dritte und das vierte Referenzpotenzial (VBIAS1, VBIAS2, VDD) so gewählt sind, dass sie höher sind als das erste Referenzpotenzial (-).
  10. Analoge Signalverarbeitungsschaltung gemäß einem der Ansprüche 5 bis 7, wobei der erste und der zweite Feldeffekttransistor (1, 2) vom P-Typ sind und der erste Transistor (23) ein N-Typ-Feldeffekttransistor ist, wogegen der zweite Transistor (27) ein P-Typ-Feldeffekttransistor ist, wobei das zweite, das dritte und das vierte Referenzpotenzial (VBIAS1, VBIAS2, -) so gewählt sind, dass sie niedriger sind als das erste Referenzpotenzial (VDD).
  11. Analoge Signalverarbeitungsschaltung gemäß einem der Ansprüche 5 bis 7, bei der der erste und der zweite Feldeffekttransistor (11, 12) vom N-Typ sind und der erste Transistor (33) ein P-Typ-Feldeffekttransistor ist, wogegen der zweite Transistor (37) ein N-Typ-Feldeffekttransistor ist, wobei das zweite, das dritte und das vierte Referenzpotenzial ((VBIAS1, VBIAS2, VDD) so gewählt sind, dass sie höher sind als das erste Referenzpotenzial (-).
  12. Fotodetektor mit: einem fotoelektrischen Wandler (2101); einer Spitze-Halteschaltung (2102), wobei diese eine analoge Signalverarbeitungsschaltung gemäß einem der vorhergehenden Ansprüche ist, zum Halten eines Werts eines elektrischen Stroms, der proportional zu dem Spitzenwert des elektrischen Stroms von dem Ausgang des fotoelektrischen Wandlers (2101) ist; und einem Komparator (2103) zum Empfangen und Vergleichen eines Werts des elektrischen Stroms, der proportional zu dem von dem fotoelektrischen Wandler (2101) ausgegebenen Wert des elektrischen Stroms ist, und eines Werts des elektrischen Stroms, der von der Spitze-Halteschaltung (2102) gehalten wird.
  13. Fotodetektor gemäß Anspruch 12, mit: einer Referenzpegelerzeugungseinrichtung (2106), die zwischen der Spitze-Halteschaltung (2102) und dem Komparator (2103) zwischengeschaltet ist, zum Erzeugen eines an den Komparator (2103) zuzuführenden Referenzpegels; wobei der durch die Referenzpegelerzeugungseinrichtung (2106) erzeugte Referenzpegel als eine Funktion des Spitzenwerts der Stärke von Licht variiert, das an den fotoelektrischen Wandler (2101) eingegeben wird.
  14. Bilderzeugungsvorrichtung mit: einer Abtastbewegungseinrichtung (1907 bis 1909) zum Durchführen eines Abtastbewegungsbetriebes mit Hilfe eines Laserstrahls; und einem Fotodetektor (1911) gemäß Anspruch 13, der in dem Pfad eines durch die Abtastbewegungseinrichtung (1907 bis 1909) abtastbewegten Laserstrahls angeordnet ist.
DE69937263T 1998-01-14 1999-01-13 Analoge Signalverarbeitungsschaltung, Photodetektor und Bilderzeugungsvorrichtung Expired - Lifetime DE69937263T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP544998 1998-01-14
JP544998 1998-01-14
JP00457499A JP3787449B2 (ja) 1998-01-14 1999-01-11 アナログ信号処理回路
JP457499 1999-01-11

Publications (2)

Publication Number Publication Date
DE69937263D1 DE69937263D1 (de) 2007-11-22
DE69937263T2 true DE69937263T2 (de) 2008-02-14

Family

ID=26338383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69937263T Expired - Lifetime DE69937263T2 (de) 1998-01-14 1999-01-13 Analoge Signalverarbeitungsschaltung, Photodetektor und Bilderzeugungsvorrichtung

Country Status (4)

Country Link
US (1) US6410903B1 (de)
EP (1) EP0930708B1 (de)
JP (1) JP3787449B2 (de)
DE (1) DE69937263T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888004B1 (ko) * 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP3673705B2 (ja) * 1999-08-30 2005-07-20 キヤノン株式会社 電流電圧変換器及びそれを用いたプリンター
US6677974B2 (en) * 2001-03-21 2004-01-13 Kabushiki Kaisha Toshiba Light beam scanning apparatus with a multi-layer mirror structure
US7116459B2 (en) * 2001-12-27 2006-10-03 Texas Instruments Incorporated Field diode detection of excess light conditions for spatial light modulator
WO2008102453A1 (ja) * 2007-02-22 2008-08-28 Fujitsu Limited アナログ信号処理装置
JP6605211B2 (ja) * 2015-03-19 2019-11-13 キヤノンメディカルシステムズ株式会社 光子検出装置及び放射線分析装置
CN116203305A (zh) * 2023-03-20 2023-06-02 深圳英集芯科技股份有限公司 峰值电流检测电路及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973215A (en) 1975-08-04 1976-08-03 Rca Corporation Current mirror amplifier
JPS58221566A (ja) 1982-06-18 1983-12-23 Hitachi Ltd 半導体レ−ザビ−ム駆動方式
US4498001A (en) * 1982-07-26 1985-02-05 At&T Bell Laboratories Transimpedance amplifier for optical receivers
US4544878A (en) 1983-10-04 1985-10-01 At&T Bell Laboratories Switched current mirror
US5004901A (en) * 1987-06-04 1991-04-02 Mitsubishi Denki Kabushiki Kaisha Current mirror amplifier for use in an optical data medium driving apparatus and servo-circuit
US4899348A (en) * 1987-12-29 1990-02-06 Ricoh Company, Ltd. Method and apparatus for controlling optical output of laser light source
US4855618A (en) 1988-02-16 1989-08-08 Analog Devices, Inc. MOS current mirror with high output impedance and compliance
US5504517A (en) 1991-04-04 1996-04-02 Canon Kabushiki Kaisha Laser scanner control circuit which is used in image forming apparatus and driver IC for use in such a circuit
US5227676A (en) 1991-09-16 1993-07-13 International Business Machines Corporation Current mode sample-and-hold circuit
AU5306494A (en) 1993-01-08 1994-07-14 Richard A Vasichek Magnetic keeper accessory for wrench sockets
US5329115A (en) 1993-04-29 1994-07-12 International Business Machines Corporation Optical receiver circuit
JP2747223B2 (ja) * 1994-06-27 1998-05-06 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US5521490A (en) * 1994-08-08 1996-05-28 National Semiconductor Corporation Current mirror with improved input voltage headroom
US5801581A (en) 1996-01-31 1998-09-01 Canon Kabushiki Kaisha Comparison detection circuit

Also Published As

Publication number Publication date
JP3787449B2 (ja) 2006-06-21
US6410903B1 (en) 2002-06-25
EP0930708B1 (de) 2007-10-10
EP0930708A2 (de) 1999-07-21
EP0930708A3 (de) 2000-10-11
DE69937263D1 (de) 2007-11-22
JPH11264844A (ja) 1999-09-28

Similar Documents

Publication Publication Date Title
DE69737344T2 (de) Pulsbreitenregler
DE69934448T2 (de) Treiberschaltung für ein lichtemittierendes Element
DE60216956T2 (de) Ansteuerschaltung für ein lichtemittierendes element
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens (&#34;burn-in&#34;) einer internen Schaltung
EP0046482B1 (de) Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips
DE69634711T2 (de) VBB-Referenz für spannungsgepümptes Substrat
DE2233123A1 (de) Temperatur-stabilisierte integrierte schaltung
DE69130308T2 (de) Integrierte Treiberschaltung für Lichtquelle und Laserdrucker mit einer derartigen Schaltung
DE3419670C2 (de)
DE3638012A1 (de) Treiber fuer einen halbleiterlaser
DE3637095A1 (de) Ttl-ecl-pegelkonverter mit geringer zeitverzoegerung
DE69937263T2 (de) Analoge Signalverarbeitungsschaltung, Photodetektor und Bilderzeugungsvorrichtung
DE3210644C2 (de)
EP0093996B1 (de) Schaltungsanordnung zur Pegelumsetzung
EP0689058B1 (de) Schaltungsanordnung zum Überwachen eines Schaltungspunktes auf einen Leckwiderstand
DE4017617A1 (de) Spannungserzeugungsschaltkreis fuer halbleitereinrichtungen
DE3047685C2 (de) Temperaturstabile Spannungsquelle
DE60019144T2 (de) Halbleitervorrichtung
DE19633971C2 (de) Stromversorgung zum Betrieb einer integrierten Schaltung
DE69308615T2 (de) Vorspannungschaltung für eine Fotodiode
DE69708167T2 (de) Erfassungsschaltung
DE3600823C2 (de) Schaltung zur Erzeugung einer Referenzspannung
DE2849153C2 (de) Schaltungsanordnung zur Erzeugung einer konstanten Hilfsgleichspannung
DE4112612C2 (de) Integrierte Halbleiterspeicherschaltung
DE3245495A1 (de) Ausgangsstufe fuer eine integrierte ecl-schaltung mit temperaturausgleich

Legal Events

Date Code Title Description
8364 No opposition during term of opposition