-
Gebiet der
Erfindung
-
Die
vorliegende Erfindung bezieht sich auf Abtast- und Halte-Demodulatorschaltungen
und insbesondere, jedoch nicht ausschließlich auf Abtast- und Halte-Demodulatorschaltungen
zur Verwendung bei Kraftfahrzeug-Wegfahrsperrenanwendungen.
-
Hintergrund
der Erfindung
-
Es
ist wohlbekannt, dass Amplituden- und/oder Phasendemodulation unter
Verwendung einer Abtast- und Halte-Schaltung einfach erreicht werden kann.
Diese Technik erfordert jedoch genaue Kenntnis der Eingangssignal-Phasenverschiebung
relativ zu einem Referenztaktgeber.
-
Viele
Systemparameter können
diese Phasenverschiebung beeinflussen, was die Verwendung festgelegter
Näherungstechniken
verhindert und tatsächliche
Messungen erforderlich macht. Der gemessene Wert muss dann in eine
geeignete Abtastzeit umgerechnet werden.
-
Bei
Anwendungen wie etwa Kraftfahrzeugwegfahrsperren ist es bekannt,
einen Abtast- und Halte-Demodulator in einer elektronischen Basisstations-Steuereinheit
(ECU: electronic control unit) zur Positionierung in einem Kraftfahrzeug
als eine in zwei Teile unterteilte Schaltung zu implementieren:
ein Vorfeld-Empfänger und
ein Berechner (typischerweise ein Mikrocontroller). Der Empfänger misst
die Phase und sendet diese Messung über einen Bus an den Mikrocontroller.
Der Mikrocontroller berechnet die entsprechende Abtastzeit und sendet
sie an den Empfänger,
um die Demodulation zu beginnen. Ein System dieser Art ist in der
europäischen Patentschrift
EP 0 745 747 beschrieben.
-
Diese
bekannte Implementierung erfordert es entweder, dass es in dem Basisstationsmodul
einen speziellen Mikrocontroller gibt oder dass es zwischen der
Basisstation und einem entfernten Mikrocontroller (z.B. in der Haupt-ECU
an anderer Stelle in dem Kraftfahrzeug) zusätzliche Schnittstellen und
Drähte
gibt.
-
Solch
eine Implementierung leidet daher an erhöhten Kosten und/oder Komplexität.
-
Es
ist eine Aufgabe dieser Erfindung, eine Abtast- und Halte-Demodulatorschaltung
zur Verfügung
zu stellen, bei der die obigen Nachteile überwunden oder zumindest abgeschwächt werden
können.
-
Zusammenfassung der Erfindung
-
Erfindungsgemäß wird eine
Abtast- und Halte-Demodulatorschaltung, wie in Anspruch 1 beansprucht, zur
Verfügung
gestellt.
-
Kurze Beschreibung
der Zeichnungen
-
Damit
die vorliegende Erfindung besser verstanden werden kann, soll nun
eine Abtast- und Halte-Demodulatorschaltung, die die vorliegende
Erfindung verwendet, lediglich beispielhaft und unter Bezugnahme
auf die beigefügten
Zeichnungen beschrieben werden, wobei:
-
1 ein
schematisches Diagramm ist, welches einen Überblick über ein Kraftfahrzeug-Wegfahrsperrensystem
zeigt;
-
2 ein
schematisches Blockschaltungsdiagramm einer selbst handelnden Abtast-
und Halte-Demodulatorschaltung zur Herstellung in einem einzelnen
IC zur Verwendung in dem Basisstationsteil des Kraftfahrzeug-Wegfahrsperrensystems
von 1 ist;
-
3 ein
schematisches Blockschaltungsdiagramm eines in der Schaltung von 2 benutzten
Controller-Blocks
zur Erzeugung verschiedener Steuersignale ist; und
-
4 graphische Repräsentationen verschiedener Spannungswellenformen
zeigt, die bei Verwendung der Schaltung von 2 auftreten.
-
Detaillierte
Beschreibung der Erfindung
-
Es
wird zuerst Bezug genommen auf 1. Ein Kraftfahrzeug-Wegfahrsperrensystem 100 umfasst ein
Basisstationsteil 110, das ein RF-Sende-/Empfangsgerät aufweist
und in einem Kraftfahrzeug 120 zur Steuerung (unter anderem)
der Wegfahrsperre des Kraftfahrzeugs positioniert ist. Das Basisstations-Sende-/Empfangsgerät 110 sendet
Energie 130 und Daten 140 an das und empfängt Daten 150 von
dem RF-Sende-/Empfangsgerät eines
Tags 160, der in einem Schlüssel 170 oder einer
Karte 180 eingebettet sein könnte. Das Wegfahrsperrensystem 100 verwendet
eine Trägerfrequenz
von 125 kHz, auf der die Daten in bekannter Weise in codierter Form
auf moduliert sind.
-
Es
wird nun auch Bezug genommen auf 2. Der Basisstationsteil 110 enthält eine
Abtast- und Halte-Demodulatorschaltung 200. Die Abtast-
und Halte-Demodulatorschaltung 200 weist eine Induktionsspule 202 auf,
die in Reihe mit einem Kondensator 204 geschaltet ist,
um einen Schwingkreis zu bilden. Ein Punkt zwischen der Spule 202 und
dem Kondensator 204 ist mit einer Widerstandskette 206, 208 verbunden.
Ein Punkt zwischen den Widerständen 206, 208 ist
mit einem Anschluss RD verbunden, der mit der Basiselektrode eines
bipolaren npn-Transistors 210 verbunden ist. Die Kollektorelektrode
des Transistors 210 ist mit einem Versorgungsspannungsanschluss
VDD verbunden und seine Emitter-Elektrode
ist mit dem Eingang eines Abtastschalters 212 verbunden,
der unter der Steuerung eines Abtastsignals SAMPLE von dem Steuerungsblock 214 (3,
weiter unten beschrieben) steht. Die Emitter-Elektrode des Transistors 210 ist
auch über
eine Stromquelle 216 mit Masse verbunden.
-
Der
Ausgang des Abtastschalters 212 ist mit dem invertierenden
Eingang eines Puffer-Differenzverstärkers 218 verbunden,
dessen Ausgang mit seinem nicht-invertierenden Eingang verbunden
ist. Der Ausgang des Abtastschalters 212 ist auch über einen
Kondensator 220 mit Masse verbunden. Der Ausgang des Puffer-Verstärkers 218 ist
auch mit dem Eingang eines Abtast-Schalters 222 verbunden,
der unter der Steuerung eines Abtastsignals SAMPLE2 von dem Steuerblock 214 (3,
weiter unten beschrieben) steht. Der Ausgang des Abtastschalters 222 ist
mit dem invertierenden Eingang eines Puffer-Differenzverstärkers 224 verbunden,
dessen Ausgang mit seinem nicht-invertierenden Eingang verbunden
ist. Der Ausgang des Abtastschalters 222 ist auch über einen
Kondensator 226 mit Masse verbunden.
-
Der
Ausgang des Puffer-Verstärkers 224 ist
auch (über
einen Widerstand 228) mit dem nicht-invertierenden Eingang
eines Komparator-Differenzverstärkers 230 verbunden.
Der Ausgang des Puffer-Verstärkers 224 ist
auch (über
einen Widerstand 232) mit dem invertierenden Eingang des
Komparator-Verstärkers 230 verbunden.
Der Ausgang des Komparator-Verstärkers 230 ist
auch mit dem "D"-Eingang eines Latch 234 verbunden.
Der "C" Eingang des Latch 234 ist
angeschlossen, um ein Latch-Signal LATCH von dem Steuerblock 214 (3,
weiter unten beschrieben) zu empfangen, und sein "Q"-Ausgang erzeugt ein Ausgangssignal
OUT, welches die demodulierte Ausgabe der Schaltung ist. Der Ausgang
des Komparator-Verstärkers 230 ist
auch mit einem Eingang eines AND-Gatters 236 mit zwei Eingängen verbunden,
dessen anderer Eingang angeschlossen ist, um ein PRESET-Eingangssignal
zu empfangen. Der Ausgang des AND-Gatters 236 ist angeschlossen,
um einen Schalter 238 zu steuern, der ange schlossen ist,
um eine Stromquelle 240 zwischen dem Versorgungsspannungsanschluss
VDD und dem invertierenden Eingang des Komparator-Verstärkers 230 anzuschließen. Der
invertierende Eingang des Komparator-Verstärkers 230 ist auch
mit je einem Knoten CEXT verbunden, der über einen Kondensator 242 mit
Masse verbunden ist. Ein Kraftfahrzeug-Massenknoten AGND ist ebenfalls
mit Masse verbunden.
-
Der
Steuerungsblock 214 (3, weiter
unten beschrieben) liefert ein 125 kHz Referenzfrequenzsignal REF_FREQUENCY,
welches über
einen Verstärker 248 an
einen Anschluss RD' angelegt
wird. Der Anschluss RD' ist
mit der Induktionsspule 202 verbunden.
-
Die
Basiselektrode des Transistors 210 ist auch mit dem nicht-invertierenden
Eingang des Komparator-Verstärkers 250 verbunden,
dessen invertierender Eingang mit Masse verbunden ist. Der Ausgang
des Komparator-Verstärkers 250 liefert
ein Nulldurchgangssignal ZERO_CROSSING an den Steuerungsblock 214 (3,
weiter unten beschrieben).
-
Man
wird verstehen, dass in der Praxis alle diese Komponenten (mit Ausnahme
der Induktionsspule 202, des Kondensators 204,
der Widerstände 206 und 208 und
des Kondensators 242) in einem einzigen integrierten Schaltkreis 244 ausgebildet
sind. Die Komponenten 202, 204, 206, 208 und 242 werden
als externe Komponenten bereitgestellt, die an den Anschlüssen RD', RD und CEXT an
den integrierten Schaltkreis angeschlossen sind.
-
Es
wird nun auch Bezug genommen auf 4.
Bei Verwendung der Schaltung der Abtast- und Halte-Demodulatorschaltung 200 von 2 wird
ein amplitudenmoduliertes Signal VRD (4A),
welches an dem Schwingkreis 202, 204 empfangen
wird, verwendet, um ein ZERO_CROSSING Signal (4B)
zu erzeugen und wird von dem Transistor 210 gleichgerichtet,
um ein gleichgerichtetes Signal VA (4C)
zu erzeugen. Das gleichgerichtete Signal wird abgetastet und von
dem Schalter 212 und dem Kondensator 220 gehalten. Dieses
abgetastete und gehaltene Signal wird dann weiter abgetastet und
von dem Schalter 222 und dem Kondensator 226 gehalten,
um ein Signal VB (4D) zu
erzeugen, welches an den Komparator 230 angelegt wird.
Der Komparator 230 vergleicht das abgetastete und gehaltene
Signal VB mit der Spannung VCEXT (4D),
welches auf dem Kondensator 242 gehalten wird, und das
Ergebnis des Vergleichs erzeugt ein Pulssignal, das repräsentativ
für die
Modulationsinformation in dem empfangenen Signal (4A)
ist. Das Ausgangssignal aus dem Komparator 230 wird von
dem Latch 234 geschaltet, um das demodulierte Schaltungsausgangssignal
VOUT (4D) zu
erzeugen.
-
Es
wird nun auch Bezug genommen auf 3. Der Steuerungsblock 214 weist
ein 23-Bit-Schieberegister 252 auf, welches ein 125 kHz
Signal an seinem "D"-Eingang empfängt. Das
Schieberegister 252 ist mit 4 MHz getaktet. Der "Bit 0"-Ausgang des Schieberegisters
ist angeschlossen, um ein 125 kHz REF_FREQUENCY-Signal an eine Treiberschaltung
(nicht dargestellt) zu liefern. Sechzehn Bits der Schieberegister-Ausgänge von "Bit 7" bis "Bit 22" sind mit einem 16-Bit-Multiplexer 254 verbunden.
Der "Bit 7"-Ausgang des Schieberegisters
ist auch mit einem Eingang eines GR-Gatters 256 verbunden,
von dem ein weiterer Eingang angeschlossen ist, um das ZERO_CROSSING-Signal
von dem Verstärker 250 von 2 zu
empfangen. Das OR-Gatter 256 weist einen Ausgang auf, der
mit einem Eingang eines AND-Gatters 258 verbunden ist,
von dem ein weiterer Eingang angeschlos sen ist, um ein 8 MHz Taktsignal
zu empfangen. Der Ausgang des AND-Gatters 258 ist mit dem
Taktgebereingang eines 4-Bit-Aufwärts-/Abwärts-Zählers 260 verbunden. Der "Bit 7"-Ausgang des Schieberegisters 252 ist
auch mit einem Eingang eines AND-Gatters 262 verbunden, von
dem ein weiterer Eingang angeschlossen ist, um das ZERO_CROSSING-Signal
von dem Verstärker 250 von 2 invertiert
zu empfangen. Das AND-Gatter 262 weist einen Ausgang auf,
der mit dem "UP"-Eingang des Zählers 260 verbunden
ist. Der "Bit 7"-Ausgang des Schieberegisters 252 ist
auch invertiert mit einem Eingang eines AND-Gatters 264 verbunden,
von dem ein weiterer Eingang angeschlossen ist, um das ZERO_CROSSING-Signal
von dem Verstärker 250 von 2 zu
empfangen. Der Ausgang des AND-Gatters 264 ist mit dem "DOWN"-Eingang des Zählers 260 verbunden.
Die 4-Bit-Ausgabe des Zählers 260 wird
an den Multiplexer 254 angelegt. Der Ausgang des Multiplexers 254 ist
mit einem Pulsgenerator 266 verbunden, der die Ausgangs-Steuersignale
SAMPLE, SAMPLE2 und LATCH erzeugt.
-
Bei
Betrieb der Demodulatorschaltung 200 empfängt der
Steuerungsblock 214 von 3 das ZERO_CROSSING-Signal
von dem Verstärker 250 und
erzeugt an seinem Ausgang die Signale SAMPLE, SAMPLE2 und LATCH,
die die Schaltung steuern. Die erste Ausgabe ("Bit 0") des Schieberegisters 252 liefert das
125 kHz Referenzsignal REF_FREQUENCY.
-
Im
idealen Fall ist das Eingangssignal (empfangen von dem Tag 160 mittels
des Schwingkreises 202, 204) um 90° phasenverschoben,
im Vergleich zu dem Referenzfrequenzsignal. Daher korrespondiert
Idealerweise das ZERO_CROSSING-Signal
mit dem neunten Ausgang ("Bit
8") des Schieberegisters 252.
In anderen Fällen
kann der Nulldurchgang variieren und kommt entweder früher oder
später
als die "Bit 8"- Ausgabe. Zur Anpassung an diese mögliche Varianz
gibt der Aufwärts-/Abwärts-Zähler 260 (der
bei einer Zählerfrequenz
von 8 MHz arbeitet) seiner Phasendifferenz einen vorzeichenbehafteten
Wert mit einer Genauigkeit von +/– 125 ns.
-
Es
kann demonstriert werden, dass die beste Abtastzeit zwei Mal die
Verzögerung
zwischen Nulldurchgang und der "Bit
8"-Ausgabe des Schieberegisters 252 ist.
Das Signal SAMPLE kann daher von dem 23-Bit-Schieberegister 252 erzeugt
werden, welches mit der Hälfte
der Frequenz des Zählers 260 getaktet
ist, d.h. 8 MHz/2=4 MHz. In der Praxis werden jedoch die folgenden
Verzögerungen
berücksichtigt:
- • die
Nulldurchgangs-Komparatorverzögerung
td1 (typischerweise 50 ns);
- • die
Synchronisierungsverzögerung
td2 zwischen dem Nulldurchgang und einem Synchronisierungssignal (das
Signal ZERO_CROSSING muss resynchronisiert werden, um Metastabilitätsprobleme
zu vermeiden), was dazu führt,
dass td2 im Bereich zwischen 62,5 ns und 187,5 ns liegt;
- • eine
8 MHz-Taktperiode zwischen dem Synchronisierungssignal und dem Taktsignal
des Zählers 260,
was eine Verzögerung
td3 von 125 ns erzeugt.
-
Dies
führt zu
einer Gesamtverzögerung
td im Bereich von 237,5 ns bis 362,5 ns. Daher muss, um diese Verzögerung zu
gestatten, das Synchronisierungssignal mit der "Bit 9"-Ausgabe
des Schieberegisters 252 statt mit dessen "Bit 8"-Ausgabe verglichen werden.
-
Da
die Abtastphase mit der abfallenden Flanke des Signals SAMPLE, das
500 ns lang ist, korrespondiert, wird eine Verdopplung der Phasenverschiebungsverzögerung erreicht,
wie in der folgenden Tabelle gezeigt:
-
Obgleich
nur die Erzeugung des Signals SAMPLE oben beschrieben wurde, wird
man verstehen, dass die anderen Ausgaben SAMPLE2 (welches dieselbe
Pulsbreite aufweist wie das Signal SAMPLE) und LATCH feste Verzögerungen
relativ zu dem Signal SAMPLE haben und daher basierend auf dem Timing
des oben beschriebenen Signals SAMPLE leicht zu erzeugen sind. Man
wird verstehen, dass die oben beschriebene Abtast- und Halte-Schaltung 200 selbst
synchron ist und eine Einzel-IC-Lösung zur
Verfügung
stellt, was es erlaubt; Amplituden- und Phasendemodulation mit einer einzigen
Abtast- und Halte-Schaltung durchzuführen, die in dem Basisstationsmodul
eines Kraftfahrzeug-Wegfahrsperrensystems verwendet werden kann,
ohne dass ein spezieller Mikrocontroller in dem Basisstationsmodul
erforderlich wäre
oder ohne dass zusätzliche Schnittstellen
oder Drähte
zwischen dem Basisstationsmodul und einer elektronischen Hauptsteuereinheit
an anderer Stelle in dem Kraftfahrzeug erforderlich wären.