DE4345059A1 - Verfahren und Vorrichtung zum Dekodieren eines diphase-kodierten digitalen Signals - Google Patents
Verfahren und Vorrichtung zum Dekodieren eines diphase-kodierten digitalen SignalsInfo
- Publication number
- DE4345059A1 DE4345059A1 DE4345059A DE4345059A DE4345059A1 DE 4345059 A1 DE4345059 A1 DE 4345059A1 DE 4345059 A DE4345059 A DE 4345059A DE 4345059 A DE4345059 A DE 4345059A DE 4345059 A1 DE4345059 A1 DE 4345059A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- sampling
- bit
- coded
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Description
Die Erfindung betrifft ein Verfahren zum Dekodieren eines
diphase-kodierten Signals gemäß dem Oberbegriff des An
spruchs 1, sowie eine Vorrichtung zur Durchführung des Ver
fahrens.
Diphase-Kodierung ist eine Kodierungsart für binäre Si
gnale, bei der das Signal zu Beginn jeder Bitperiode eine
Flanke, d. h. einen Pegelwechsel aufweist. Ferner unter
scheiden sich Null-Bits und Eins-Bits dadurch voneinander,
daß zusätzlich in der Mitte der Bitperiode eine Flanke bzw.
ein Pegelwechsel vorhanden ist oder fehlt.
Die übliche Art der Dekodierung eines diphase-kodierten Si
gnals mittels eines Mikrocomputers besteht darin, daß das
Vorhandensein oder Fehlen der Signalflanke in der Bitmitte
dedektiert wird. Zu diesem Zweck wird synchron, aber pha
senverschoben zu jeder Bit-Startflanke in der Mitte der
Bitperiode ein Zeitfenster geöffnet und festgestellt, ob in
diesem Zeitfenster eine Flanke auftritt oder nicht. Mit
dieser Zeitfenster-Methode wird jedes einzelne Bit, unab
hängig von den vorausgehenden oder folgenden Bits, eindeu
tig als Null- oder Eins-Bit identifiziert. Dieses bekannte
Dekodierverfahren hat jedoch eine Reihe von Nachteilen.
Ein erster Nachteil besteht darin, daß viele Funktions
blöcke eines Mikrokontrollers von dem Dekodierungsprozeß
beansprucht werden. Es wird ein Interrupt-Eingang mit pro
grammierbarer Flankensensitivität sowie ein programmierba
rer Timer für die Positionierung und Erzeugung des Zeitfen
sters benötigt. Hierfür, und für die Erkennung einer Flanke
innerhalb des Zeitfensters ist ein komplizierter Entschei
dungs- und Verwaltungsprozeß erforderlich, die die CPU
stark belastet. Die Eigenschaften der hieran beteiligten
Funktionsblöcke müssen innerhalb jeder Bitperiode mehrmals
verändert bzw. umprogrammiert werden, insbesondere die
Flankensensitivität des Interrupteingangs und das Timer-
Compare-Register.
Ein zweiter Nachteil ist die Störempfindlichkeit. Treten
innerhalb des Zeitfensters durch Störungen erzeugte Flanken
auf, so wird eine "1" fälschlicherweise als "0" dekodiert.
Die Fehlerwahrscheinlichkeit ist der Breite des Zeitfen
sters proportional. Um die Fehlerrate klein zu halten, wird
mit schmalen Zeitfenstern gearbeitet, was eine präzise
Positionierung des Zeitfensters voraussetzt. Bei intensiven
interrupt gesteuerten Prozessen ist dies oft schwierig zu
erreichen. Außerdem begrenzt die Ungenauigkeit des Tastver
hältnisses einer diphase-kodierten Null die minimale Breite
des Zeitfensters.
Ein weiterer Nachteil besteht in der Forderung, das Zeit
fenster möglichst exakt in der Mitte der Bitperiode zu
positionieren, um die Flanken der Null-Bits des kodierten
Signals erfassen zu können. Falls das kodierte Signal auf
eine Trägerfrequenz aufmoduliert ist, kann sich durch Drift
der Trägerfrequenz, z. B. durch Temperatureinflüsse, die Lage
der Bitmitte verschieben, und entsprechend müßte die
Position des Zeitfensters nachgeführt werden, was eine
Online-Messung der Bitperiode voraussetzen würde. Um den
Aufwand in Grenzen zu halten, werden die Systeme deshalb
für eine stabile Trägerfrequenz ausgelegt. Preisgünstige,
freischwingende Trägeroszillatoren können deshalb nicht
eingesetzt werden.
Ein weiterer Nachteil des bekannten Dekodierverfahrens be
steht darin, daß es empfindlich gegen Vorzeichenwechsel des
zu kodierenden Signals ist. Wenn das kodierte Signal z. B.
mittels eines Transponders auf ein Trägersignal aufmodu
liert wird, dann kann das empfangene Signal, je nach dem
zufälligen Anfangszustand des Transponders und des Demo
dulators in einem um 180° Grad gedrehten Signalzustand vor
liegen, wodurch alle Flanken und Pegel des zu dekodierenden
Signals invertiert werden. Der Aufwand für den Entschei
dungsprozeß im Dekoder wird dadurch zusätzlich erhöht.
Der Erfindung liegt die Aufgabe zugrunde, ein alternatives
Verfahren, und eine zugehörige Vorrichtung, zum Dekodieren
eines diphase-kodierten Signals anzugeben, welches mit ein
fachen Mittel durchführbar ist und die vorgenannten Nach
teile nicht aufweist.
Die erfindungsgemäße Lösung der Aufgabe ist im Anspruch 1
angegeben. Die Unteransprüche beziehen sich auf weitere
vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfah
rens und der Vorrichtung zu seiner Durchführung.
Das erfindungsgemäße Verfahren beruht auf asynchroner Abta
stung des diphase-kodierten Signals mit anschließender Dif
ferenzdekodierung der abgetasteten Signalpegel. Die Vor
teile des erfindungsgemäßen Verfahren sind insbesondere die
folgenden:
Es werden nur wenige einfache Funktionsblöcke eines Mikro kontrollers für die Dekodierung verwendet. Ein einfacher Input-Port für das Einlesen des kodierten Signals und eine mit der Bitfrequenz arbeitende Interruptquelle reichen im Prinzip aus. Die Eigenschaften der an der Dekodierung be teiligten Funktionsblöcke brauchen während des gesamten De kodierprozesses nicht verändert zu werden. Weiterhin zeich net sich das Verfahren durch hohe Störfestigkeit aus, d. h. die Fehlerwahrscheinlichkeit ist extrem reduziert, weil le diglich der Pegel am Input-Port zum jeweiligen Abtastzeit punkt für das Ergebnis der Dekodierung relevant ist. Dies macht die Dekodierung wesentlich robuster, als es bei der Detektierung einer Flanke innerhalb eines Zeitfensters der Fall ist.
Es werden nur wenige einfache Funktionsblöcke eines Mikro kontrollers für die Dekodierung verwendet. Ein einfacher Input-Port für das Einlesen des kodierten Signals und eine mit der Bitfrequenz arbeitende Interruptquelle reichen im Prinzip aus. Die Eigenschaften der an der Dekodierung be teiligten Funktionsblöcke brauchen während des gesamten De kodierprozesses nicht verändert zu werden. Weiterhin zeich net sich das Verfahren durch hohe Störfestigkeit aus, d. h. die Fehlerwahrscheinlichkeit ist extrem reduziert, weil le diglich der Pegel am Input-Port zum jeweiligen Abtastzeit punkt für das Ergebnis der Dekodierung relevant ist. Dies macht die Dekodierung wesentlich robuster, als es bei der Detektierung einer Flanke innerhalb eines Zeitfensters der Fall ist.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens
ist ferner, daß die exakte Position der Abtastzeitpunkte
innerhalb der Bitperioden nicht kritisch ist. Es muß ledig
lich sichergestellt werden, daß alle Abtastzeitpunkte in
der gleichen Hälfte der Bitperiode, also entweder der ersten
oder der zweiten Hälfte, liegen. Dank dieser Eigenschaft
kann das Verfahren mit einem preisgünstigen RC-Oszillator
für die Generierung einer Trägerfrequenz, aus der sowohl
der Bittakt als auch das Abtastsignal durch Frequenzteilung
abgeleitet werden, durchgeführt werden.
Schließlich ist es vorteilhaft, daß das Vorzeichen des Ein
gangssignals keinen Einfluß auf das Ergebnis der Dekodie
rung hat. Mit anderen Worten, das erfindungsgemäße Verfah
ren ist unempfindlich gegenüber Polaritätsumkehr des zu de
kodierenden Signals.
Die Erfindung wird nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf die Zeichnungen näher erläu
tert. Es zeigt
Fig. 1 ein Zeitdiagramm der beim Kodieren und Dekodieren
des Signals auftretenden Signalpegelverläufe zur
Erläuterung des erfindungsgemäßen Verfahrens.
Fig. 2 eine schematische Blockdarstellung eines kontakt
losen Transpondersystems.
Fig. 3 das Blockschaltbild einer Dekoderschaltung zur
Durchführung des erfindungsgemäßen Verfahrens.
Fig. 4 und 5 zwei funktionelle Blockdiagramme für die Durchfüh
rung des erfindungsgemäßen Verfahrens.
In Fig. 1 ist in der oberen Zeile A das unkodierte Informa
tionssignal dargestellt. Es hat einen vorgegebenen Bittakt,
dessen Bitperioden in der untersten Zeile E numeriert sind.
Das Informationssignal besteht aus einer Folge von Null-Bits
(unterer Pegel) und Eins-Bits (oberer Pegel). Das In
formationssignal A wird einer Diphase-Kodierung unterwor
fen, und das diphase-kodierte Signal ist in der zweiten
Zeile B dargestellt. Es zeichnet sich dadurch aus, daß es
zwischen je zwei Bitperioden eine Flanke, d. h. einen Pegel
sprung aufweist. Innerhalb jeder Bitperiode bleibt der Pe
gel unverändert, wenn es sich um ein Eins-Bit handelt, wie
in den Bitperioden N-5, N-4 und N-2, während die Null-Bits
sich durch einen zusätzlichen Pegelsprung, d. h. eine Flanke
in der Mitte der Bitperiode auszeichnen, wie in den Bitpe
rioden N-3, N-1, N und N+1 dargestellt. (Es ist auch die
umgekehrte Code-Vereinbarung, d. h. Pegelsprung in der Mitte
des Eins-Bits, möglich). Das diphase-kodierte Signal B ist
das mit dem erfindungsgemäßen Verfahren zu dekodierende
Eingangssignal.
Wie erwähnt, wird bei dem bisher bekannten Dekodierungsver
fahren ein Zeitfenster in die Mitte jeder Bitperiode ge
setzt, und es wird detektiert, ob innerhalb des Zeitfen
sters eine Flanke auftritt. Bei diesem Verfahren, dessen
Nachteile bereits erwähnt wurden, wird somit jedes einzelne
Bit unabhängig von den benachbarten Bits als Null oder Eins
identifiziert.
Das erfindungsgemäße Verfahren arbeitet ohne Zeitfenster
lediglich mit einem punktweisen Abtasten (Sampling) des ko
dierten Signals. In Fig. 1 sind bei dem kodierten Signal
verlauf in Zeile B durch Pfeile Abtastzeitpunkte in jeder
Bitperiode angedeutet. Diese Abtastzeitpunkte sind mit dem
Bittakt frequenzgleich, ihre exakte Phasenlage relativ zum
Bittakt ist jedoch weitgehend unkritisch, wie noch erläu
tert wird. Zu den durch die Pfeile angedeuteten Abtastzeit
punkten wird der jeweilige Pegel des kodierten Signals B
abgetastet, wodurch man den in der dritten Zeile C darge
stellten Pegelverlauf erhält. Dieser stellt noch nicht das
dekodierte Signal dar, denn dadurch alleine wird noch keine
eindeutige Unterscheidung zwischen Null- und Eins-Bits ge
wonnen. So haben das Null-Bit N-3 und das Eins-Bit N-2 den
gleichen Abtastpegel. Zu dem erfindungsgemäßen Verfahren
gehört deshalb ein zweiter Schritt, bei dem der Abtastpegel
in jeder Bitperiode mit dem Abtastpegel der vorhergehenden
Bitperiode verglichen wird. Je nachdem, ob die Pegel gleich
oder verschieden sind, wird das jeweils vorangehende Bit
als Null-Bit oder Eins-Bit gewertet.
Damit macht sich das erfindungsgemäße Dekodierungsverfahren
die Eigenschaft von diphase-kodierten Signalen zunutze, daß
zu jedem Eins-Bit lediglich ein Pegelwechsel, zu jedem
Null-Bit dagegen zwei Pegelwechsel gehören. Wird der abge
tastete Signalverlauf C in Fig. 1 in der Weise ausgewertet,
daß in jeder Bitperiode ein gegenüber der vorigen Bit
periode gleichgebliebene Signalpegel mit Null (wie bei
N-2), ein von der vorhergehender Bitperiode verschiedener
Signalpegel dagegen mit Eins bewertet wird (wie in N-5,
N-4, N-3 und N-1), so erhält man den bei D angegebenen
Signalverlauf. Man erkennt, daß der Signalverlauf D mit dem
Signalverlauf A identisch und gegenüber diesem lediglich um
ca. eine Bitperiode zeitverschoben ist. Der Signalverlauf D
stellt somit eine Dekodierung des diphase-kodierten Signals
B und der Wiedergewinnung des Informationssignals A dar.
Wie beschrieben, wird bei dem erfindungsgemäßen Verfahren
das Pegel-Abtastsignal C in der Weise ausgewertet, daß der
Abtastpegel jeder Bitperiode mit dem der vorhergehenden
Bitperiode verglichen und ein Pegeländerung oder Nicht-Än
derung festgestellt wird. Die hierfür erforderliche logi
sche Verknüpfung jedes Abtastwertes mit dem vorhergehenden
Abtastwert kann auf verschiedene Weise hardwaremäßig
und/oder softwaremäßig realisiert werden, z. B. durch Diffe
renzbildung, Multiplikation oder dergleichen. Die Verknüp
fung ist jedoch immer gleichbedeutend mit einer logischen
Exclusiv-Oder-Verknüpfung (XOR-Verknüpfung) gemäß der fol
genden Ergebnistabelle.
Wie erwähnt ist die exakte zeitliche Position der Abtast
zeitpunkte (Pfeile in Fig. 1) weitgehend unkritisch. Es ist
lediglich zu fordern, daß sämtliche Abtastpunkte in der
gleichen Hälfte der Bitperioden liegen. Es muß deshalb ver
mieden werden, daß die Abtastzeitpunkte exakt mit dem Be
ginn einer Bitperiode oder mit der Bitmitte zusammenfallen.
Eine exakte Synchronisierung der Abtastung mit dem Bittakt
ist dabei aber nicht erforderlich. Das Ergebnis der
Dekodierung ändert sich auch nicht, wenn die Abtastpunkte
nicht in der ersten, sondern in der zweiten Hälfte der Bit
perioden liegen. Wie man leicht nachprüfen kann, würde sich
dann zwar die Form des durch die Abtastung erhaltenen Pe
gelverlaufs C ändern, nach der XOR-Verknüpfung jedes Ab
tastwertes mit dem vorhergehenden Abtastwert ergibt sich
aber auch dann der gleiche dekodierte Signalverlauf D, wo
bei sich lediglich der Betrag der Zeitverschiebung gegen
über dem Informationssignal A ändern, und zwar verringern
würde.
Wie man ebenfalls leicht nachprüfen kann, ist die erfin
dungsgemäße Dekodierung invariant gegenüber einer Vorzei
chenumkehr des diphase-kodierten Signals B. Wenn man im Si
gnalverlauf B alle hohen und tiefen Pegel vertauscht, er
gibt sich zwar wiederum ein anderer abgetasteter Pegelver
lauf C, durch die XOR-Verknüpfung mit dem jeweils vorherge
henden Abtastwert wird aber wieder der gleiche dekodierte
Signalverlauf D hergestellt.
Vorstehend beschriebene Dekodierung gilt für ein diphase
kodiertes Signal, bei dem die Null-Bits den Pegelsprung
aufweisen und die Eins-Bits nicht. Wie erwähnt, ist auch
eine umgekehrte Code-Vereinbarung möglich, d. h. Pegelsprung
nur in den Eins-Bits. Für ein derart kodiertes Signal muß
bei dem erfindungsgemäßen Verfahren lediglich die Verknüp
fung der aufeinanderfolgenden Abtastwerte so geändert
werden, daß eine Änderung als Null, ein gleichbleibender
Abtastwert dagegen als Eins bewertet wird. Diese Verknüp
fung kann z. B. als Addition oder als XOR-Verknüpfung mit
Invertierung des Resultats durchgeführt werden.
Voraussetzung für die Durchführung des erfindungsgemäßen
Verfahrens ist eine Folge von Abtastsignalen, die mit dem
Bittakt frequenzgleich, aber nicht unbedingt exakt synchro
nisiert ist. Die Erzeugung eines solchen Abtastsignals ist
dann besonders einfach, wenn Bittakt und Abtastsignal durch
Frequenzteilung der gleichen Oszillatorfrequenz erzeugt
werden. Diese Voraussetzung ist z. B. dann gegeben, wenn
mittels eines Oszillators ein Trägersignal erzeugt wird,
auf welches das kodierte Signal aufmoduliert wird, wobei
der Bittakt durch Frequenzteilung der Trägerfrequenz gewon
nen wird. Auf diese Weise arbeiten z. B. Transponder, der
von einer Sende-Empfangs-Station mittels eines hochfrequen
ten Trägersignals abgefragt wird und auf dieser ein im
Transponder gespeichertes kodiertes Signal aufmoduliert,
welches dann in der Sende-Empfangs-Station wieder empfan
gen, demoduliert und dekodiert wird. Solche Transponder
finden z. B. Anwendung in kontaktlosen Identifikations
systemen, deren Anwendung z. B. bei Wegfahrsperren für Auto
mobile, bei Diebstahlsicherungsanlagen, bei Personen
zugangskontrollen und dergleichen besonders aktuell ist.
Das erfindungsgemäße Dekodierungsverfahren ist besonders
vorteilhaft, aber nicht ausschließlich, zur Dekodierung von
Transpondersignalen anwendbar.
Fig. 2 zeigt das schematische Blockschaltbild eines Trans
pondersystems. Die Basisstation sendet ein mittels eines
Oszillators 1 erzeugtes Trägersignal über eine Antenne 3
kontaktlos zu einem Transponder 5. Dort wird das Trägersi
gnal in einem kontaktlosen Interface 7 mit einem kodierten
Signal, das in einem Speicher 9, z. B. einem EEPROM gespei
chert ist, moduliert, z. B. amplitudenmoduliert, und zurück
zur Antenne 3 der Basisstation abgestrahlt. In der
Basisstation wird das kodierte Signal im Demodulator 11 vom
Trägersignal getrennt und in einem Dekoder 13 dekodiert,
wobei das erfindungsgemäße Verfahren Anwendung finden kann.
Je nach Ausgestaltung des Transpondersystems kann auch die
Möglichkeit bestehen, das von der Basisstation abgestrahlte
Trägersignal mittels eines Modulators 15 mit einem durch
den Coder 17 kodierten Informationssignal zu modulieren,
z. B. um einen Identifikationskode in den Speicher 9 des
Transponders 5 einzuschreiben.
Fig. 3 zeigt ein Ausführungsbeispiel für eine vorzugsweise
als integrierte Schaltung ausgeführte Dekoderschaltung zur
Dekodierung der diphase-kodierten Signale nach dem erfin
dungsgemäßen Verfahren. Hierbei wird vorzugsweise ein Mi
krokontroller 21 verwendet. Der Oszillator 1 erzeugt ein
hochfrequentes Trägersignal, welches über die Antenne 3 dem
Transponder 5 zugeführt und von diesem mit dem kodierten
Signal moduliert wird. In dem Modem 4 der Basisstation er
folgt die Demodulation, und das kodierte Signal gelangt an
einen Daten-Input-Port des Mikrokontrollers 21 und von hier
in zwei hintereinander geschaltete Speicherelemente, die
beim Ausführungsbeispiel als Flip-Flops 23, 25 ausgebildet
sind. An den Steuereingängen der Flip-Flops 23, 25 liegt
ein Abtastsignal, welches aus dem Signal des Oszillators 1
durch Frequenzteilung in einem Frequenzteiler 27 erzeugt
wird, und zwar mit einem Teilungsverhältnis N : 1, welches
gleich dem im Transponder 5 bei der Modulation des Träger
signals verwendeten Verhältnis von Trägerfrequenz zu
Bitrate ist. Auf diese Weise wird ein mit dem Bittakt fre
quenzgleiches Abtastsignal an die Flip-Flops 23, 25 gelegt,
so daß in jedem Abtastzeitpunkt der aktuelle Abtastwert des
kodierten Signals aus dem Flip-Flop 23 und der vorherge
hende Abtastwert aus dem Flip-Flop 25 abgerufen wird. Die
beiden Abtastwerte werden in einem XOR-Gatter 29 miteinan
der verknüpft, und das Ergebnis der Verknüpfung, d. h. die
dekodierte Signalfolge D von Fig. 1, wird in einem Schiebe
register 31 gespeichert, von wo die Information byte-weise
und interruptgesteuert von der zugehörigen CPU abgeholt
werden kann.
Anstelle oder zeitweise anstelle des externen Oszillators 1
kann ein innerer Timer-Oszillator 33 des Mikrokontrollers
das vom Frequenzteiler 27 zu teilende Signal für die Erzeu
gung des Abtastsignals liefern, wobei ein Multiplexer 35
für die Umsteuerung zwischen den beiden Oszillatoren 1 und
33 vorgesehen sein kann.
Wie erwähnt, ist das erfindungsgemäße Verfahren bezüglich
der exakten Position der Abtastzeitpunkte weitgehend unemp
findlich. Dank dieser Eigenschaft kann das System mit einem
preisgünstigen RC-Oszillator für die Generierung der
Trägerfrequenz aufgebaut werden. Es muß lediglich ein über
mäßig großes Driften des Abtastsignals gegenüber dem von
der Trägerfrequenz abgeleiteten Bittakt vermieden werden.
Um das System in dieser Hinsicht robuster zu machen, ist in
Weiterbildung der Erfindung eine einfache Nachsynchroni
sierung des Abtastsignals vorgesehen. Hierfür wird die Tat
sache ausgenutzt, daß im kodierten Signal in der Regel
Blocksynchronisierzeichen vorgesehen sind, die die einzel
nen Bitblöcke voneinander trennen. Diese Blocksynchroni
sierzeichen, die durch eine besondere Bitsequenz realisiert
werden, werden in den im Schieberegister 31 gespeicherten
Bitfolgen mit Hilfe einer Blocksynchronisierschaltung 37
erkannt. Diese Schaltung erzeugt Synchronisiersignale, die
beispielsweise den byte-weisen Abruf der gespeicherten Da
ten aus dem Schieberegister 31 steuern können. Erfindungs
gemäß wird mittels der Blocksynchronisiersignale auch das
vom Frequenzteiler 27 dem Flip-Flops 23, 25 zugeführte Ab
tastsignal nachsynchronisiert, und zwar durch kurzzeitige
Veränderung des Teilungsverhältnisses im Frequenzteiler 27.
Hierdurch wird eine stabile Lage der Abtastzeitpunkte in
nerhalb der Bitperioden, z. B. bei ca. ein Viertel der Bit
periode gewährleistet. Diese Nachsynchronisation bedeutet
keine zusätzlichen Aufwand, da nur ohnehin vorhandene In
formationen ausgenützt werden.
Die Abtastung mit Hilfe eines Mikrokontrollers hat den Vor
teil, daß jeder Abtastvorgang als einfacher Interruptvor
gang durchgeführt werden kann, und nur eine sehr geringe
Zeitdauer im Verhältnis zur Bitperiode benötigt. Jede Ab
tast-Interrupt-Routine braucht nicht mehr als eins bis fünf
Prozent der Bitperiode zu dauern, so daß der größte Teil
der Gesamtzeit nicht für die Dekodierung verbraucht wird,
sondern für andere Funktionszwecke zur Verfügung steht.
Die in Fig. 3 als hardwaremäßig getrennte Schaltungsteile
dargestellten Bestandteile der Dekoderschaltung können auch
durch entsprechende Programmierung von Funktionsblöcken des
Mikrokontrollers, also rein softwaremäßig realisiert wer
den. Wie in Fig. 4 angedeutet, wird hierzu lediglich ein
entsprechender Mikrokontroller 21 mit einem Daten-Input-
Port für das kodierte Signal und mit einem Eingang für das
Signal vom externen Oszillator 1 benötigt, aus dem in Mi
krokontroller durch Frequenzteilung mittels des Frequenz
teilers 27 das zur Abtastung dienende Interruptsignal fre
quenzgleich zum Bittakt erzeugt wird. Es ist aber auch ge
mäß Fig. 5 möglich, an einen externen Interrupteingang des
Mikrokontrollers 21 das bereits mittels externem Frequenz
teiler 27 geteilte Signal des Oszillators 1 als externes
Interruptsignal zuzuführen, wobei im Mikrokontroller 21 ein
auf die Flanke des externen Interruptsignals ansprechender
Funktionsblock 37 den internen Interruptbefehl zur Abta
stung des kodierten Signals erzeugt.
Claims (12)
1. Verfahren zum Dekodieren eines diphase-kodierten di
gitalen Signals, das zu Beginn jeder Bitperiode eine Pegel
flanke aufweist und dessen Null- und Einserbits sich durch
Vorhandensein bzw. Fehlen einer Pegelflanke in der Mitte
der Bitperiode unterscheiden, dadurch gekennzeichnet, daß
der Pegel des kodierten Signals mit einem zum Bittakt fre
quenzgleichen Abtastsignal abgetastet wird, wobei die Ab
tastzeitpunkte entweder alle in der ersten Hälfte oder alle
in der zweiten Hälfte der Bitperioden liegen, und das ein
die Änderung jedes Abtastwertes gegenüber dem vorhergehen
den Abstastwert anzeigendes Ausgangssignal als dekodiertes
Signal erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß jeder Abtastwert mit dem vorhergehenden Abtastwert
durch Differenzbildung, Multiplikation oder eine logische
Exklusiv-Oder-Verknüpfung verglichen und das Ergebnis als
dekodiertes Signal ausgegeben wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die Abtastung in einem Mikroprozessor mittels
zu den jeweiligen Abtastzeitpunkten ausgelöste Interrupt-
Routinen erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß das kodierte Signal Blocksynchronisier
zeichen enthält, und daß bei Erkennung eines Blocksynchro
nisierzeichens eine Nachsynchronisierung der Phase des Ab
tastsignals relativ zum Bittakt erfolgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß das kodierte Signal auf einem hochfre
quenten Trägersignal aufmoduliert ist und einen gegenüber
der Trägerfrequenz frequenzgeteilten und mit ihr synchroni
sierten Bittakt aufweist, und daß das Abtastsignal durch
Frequenzteilung der Trägerfrequenz gewonnen wird.
6. Vorrichtung zum Dekodieren eines diphase-kodierten
digitalen Eingangssignals, gekennzeichnet durch eine Ein
richtung (1, 27) zur Erzeugung eines mit dem Bittakt des
Eingangsignals frequenzgleichen Abtastsignals, eine Ab
tasteinrichtung (23, 25) zum Abtasten des Pegels des Ein
gangsignals zu den vom Abtastsignal bestimmten Zeitpunkten,
und eine Logikschaltung zur logischen Verknüpfung jedes Ab
tastwertes mit dem vorhergehenden Abtastwert gemäß einer
Exklusiv-Oder-Funktion.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet,
daß die Vorrichtung einen Mikrokontroller (21) aufweist, an
dessen Eingang das kodierte Eingangsignal anliegt, daß ein
im Mikrokontroller vorgesehener oder von außen angeschlos
sener Oszillator (1, 33) zur Erzeugung von Interruptbefeh
len, die mit dem Bittakt des Eingangsignal frequenzgleich
sind, vorgesehen ist, und daß der Mikrokontroller (21) zur
logischen Verknüpfung der von je zwei aufeinanderfolgenden
Interruptbefehlen abgetasteten Signalpegel des Eingangs
signals gemäß einer Exklusiv-Oder-Funktion programmiert
ist.
8. Vorrichtung nach Anspruch 6, gekennzeichnet durch
einen Eingang für das kodierte Signal, eine Oszillatorein
richtung (1) zur Erzeugung eines mit dem Bittakt des Ein
gangssignals frequenzgleichen Abtastsignals, zwei Flip-Flops
(23, 25), in denen die Signalpegel des Eingangsignals
für den jeweiligen Abtastzeitpunkt und den vorangehenden
Abtastzeitpunkt abgreifbar sind, und ein Vergleichsglied
(29), welches durch Differenzbildung, Multiplikation oder
Exklusiv-Oder-Verknüpfung der beiden Signalpegel das
dekodierte Ausgangssignal erzeugt.
9. Vorrichtung nach Anspruch 7, gekennzeichnet durch
ein Schieberegister (31), in dem die Bitfolge des dekodier
ten Signals speicherbar und durch Interruptbefehle block
weise abrufbar ist.
10. Vorrichtung nach einem der Ansprüche 6 bis 9, da
durch gekennzeichnet, daß sie einen Oszillator zum Erzeugen
eines hochfrequenten Trägersignals und einen Frequenzteiler
(27) zum Erzeugen eines zum Trägersignal synchronen,
frequenzgeteilten Signals aufweist.
11. Vorrichtung nach Anspruch 10, dadurch gekennzeich
net, daß sie einen Modulator (7) zum Aufmodulieren des ko
dierten Signals auf das Trägersignal mit einem zu dem Trä
gersignal synchronen, frequenzgeteilten Bittakt und einen
Demodulator (11) zum Demodulieren des kodierten Signals von
dem Trägersignal aufweist.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeich
net, daß sie aus einem aktiven Sende- und Empfangsteil und
einem passiven Transponder (5) besteht, wobei der Transpon
der (5) das vom Sende-Empfangsteil ausgesendete Träger
signal empfängt und mit dem im Transponder gespeicherten
kodierten Signal moduliert, und wobei im Sende-Empfangsteil
die Einrichtung (11, 13) zum Demodulieren und Dekodieren
des kodierten Signals vorgesehen sind.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4345059A DE4345059A1 (de) | 1993-12-31 | 1993-12-31 | Verfahren und Vorrichtung zum Dekodieren eines diphase-kodierten digitalen Signals |
US08/343,989 US5818878A (en) | 1993-12-31 | 1994-11-18 | Method and apparatus for decoding a diphase-coded digital signal |
JP06326900A JP3089962B2 (ja) | 1993-12-31 | 1994-12-28 | 二相符号化データの復号装置 |
EP94120970A EP0661818A3 (de) | 1993-12-31 | 1994-12-30 | Verfahren und Vorrichtung zur Dekodierung eines zweiphasig kodierten digitalen Signals. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4345059A DE4345059A1 (de) | 1993-12-31 | 1993-12-31 | Verfahren und Vorrichtung zum Dekodieren eines diphase-kodierten digitalen Signals |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4345059A1 true DE4345059A1 (de) | 1995-07-06 |
Family
ID=6506575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4345059A Withdrawn DE4345059A1 (de) | 1993-12-31 | 1993-12-31 | Verfahren und Vorrichtung zum Dekodieren eines diphase-kodierten digitalen Signals |
Country Status (4)
Country | Link |
---|---|
US (1) | US5818878A (de) |
EP (1) | EP0661818A3 (de) |
JP (1) | JP3089962B2 (de) |
DE (1) | DE4345059A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6745338B1 (en) * | 2000-09-12 | 2004-06-01 | Cypress Semiconductor Corp. | System for automatically selecting clock modes based on a state of clock input pin and generating a clock signal with an oscillator thereafter |
US20030131275A1 (en) * | 2002-01-09 | 2003-07-10 | Jong-Hong Bae | Microcontroller and system having a clock generator |
CN106603088B (zh) * | 2016-12-22 | 2019-05-10 | 深圳市盈科互动科技有限公司 | 在mcu内进行无线射频解码的方法及装置 |
CN113176451B (zh) * | 2021-04-22 | 2023-08-15 | 浙江威星智能仪表股份有限公司 | 一种基于查表法的脉冲信号检测方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3308768A1 (de) * | 1983-03-11 | 1984-09-13 | Siemens AG, 1000 Berlin und 8000 München | Empfangsschaltung fuer nach einem coded-diphase-verfahren uebertragene datensignale |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4287596A (en) * | 1979-11-26 | 1981-09-01 | Ncr Corporation | Data recovery system for use with a high speed serial link between two subsystems in a data processing system |
JPS5922466A (ja) * | 1982-07-29 | 1984-02-04 | Toshiba Corp | バイ・フエ−ズ・デジタル変調信号の復調方法 |
US4616314A (en) * | 1983-05-12 | 1986-10-07 | Motorola, Inc. | Microcomputer controlled data receiver |
JPS619058A (ja) * | 1984-06-25 | 1986-01-16 | Hitachi Ltd | デ−タ・ストロ−ブ装置 |
US4746898A (en) * | 1986-10-20 | 1988-05-24 | Gould Inc. | Bi-phase decoder |
US4992790A (en) * | 1989-09-19 | 1991-02-12 | Schlumberger Technology Corporation | Digital phase-locked loop biphase demodulating method and apparatus |
NL9000603A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Afstandsbedieningssysteem, alsmede een zender en een ontvanger voor een afstandsbedieningssysteem. |
US5185766A (en) * | 1990-04-24 | 1993-02-09 | Samsung Electronics Co., Ltd. | Apparatus and method for decoding biphase-coded data |
US5491713A (en) * | 1993-04-28 | 1996-02-13 | Hughes Aircraft Company | Minimized oversampling Manchester decoder |
-
1993
- 1993-12-31 DE DE4345059A patent/DE4345059A1/de not_active Withdrawn
-
1994
- 1994-11-18 US US08/343,989 patent/US5818878A/en not_active Expired - Fee Related
- 1994-12-28 JP JP06326900A patent/JP3089962B2/ja not_active Expired - Fee Related
- 1994-12-30 EP EP94120970A patent/EP0661818A3/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3308768A1 (de) * | 1983-03-11 | 1984-09-13 | Siemens AG, 1000 Berlin und 8000 München | Empfangsschaltung fuer nach einem coded-diphase-verfahren uebertragene datensignale |
Non-Patent Citations (2)
Title |
---|
KROSCHEL, Kristian: Datenübertragung: Eine Ein- führung. Springer-Verlag, 1991, S. 213 * |
SKLAR, Bernard: Digital Communications: Fundamen- tals and Applications, Prentice Hall, Englewood Cliffs, New Jersey 1988, S. 460-464 * |
Also Published As
Publication number | Publication date |
---|---|
EP0661818A2 (de) | 1995-07-05 |
JP3089962B2 (ja) | 2000-09-18 |
EP0661818A3 (de) | 1996-03-20 |
US5818878A (en) | 1998-10-06 |
JPH07202708A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2221145C3 (de) | Schaltungsanordnung zum Übertragen eines Mehrpegelsignalzuges | |
DE3225058C2 (de) | ||
DE2427225C3 (de) | Schaltungsanordnung zur Demodulation digitaler Information | |
DE2045794A1 (de) | Datendemodulator mit Verwendung von Vergleichen | |
DE1944057A1 (de) | Impuls-Zaehlschaltung | |
DE602005002223T2 (de) | Verfahren und Vorrichtung zum Erzeugen eines Dekodierungstaktes aus einem asynchronen Datensignal nach der Norm EPC Global | |
DE3012905A1 (de) | Rueckkopplungs-phase-lock-schleife | |
DE3617553C2 (de) | Zeitcodedekodierer | |
DE4345059A1 (de) | Verfahren und Vorrichtung zum Dekodieren eines diphase-kodierten digitalen Signals | |
EP0514629A2 (de) | Verfahren zur Demodulation und Synchronisation für digital modulierte Signale | |
EP0195989B1 (de) | Verfahren zur Demodulation eines mit einer binären Bitfolge phasenmodulierten Eingangsignals und Schaltungsanordnung zum Durchführen des Verfahrens | |
DE2355197C2 (de) | Schaltungsanordnung für die Erkennung von strichcodierten Zeichen | |
EP0717517A2 (de) | Verfahren und Vorrichtung zur Bewertung eines RDS-Signals | |
DE4444781B4 (de) | Digitales Datenmodulationsverfahren | |
DE3812664C2 (de) | ||
DE4024239C1 (en) | Synchronisation of scanning pulse generator - using Walsh transformation o calculate max. of power intensity spectrum of individual unit pulse sequence | |
DE4205014C2 (de) | Demodulator für Radio-Daten-Signale | |
EP1136935B1 (de) | Dekodiervorrichtung | |
DE3310713C2 (de) | ||
EP0474710B1 (de) | Verfahren zur analogen übertragung bzw. speicherung einer digitalen information | |
DE2040150C3 (de) | Verfahren und Schaltung zur Demodulation phasengetasteter Signale | |
DE3535988A1 (de) | Verfahren und einrichtung zur demodulation eines binaeren, frequenzmodulierten signals | |
DE10163702A1 (de) | Schaltung zur Rückgewinnung eines Taktsignals aus einem digital codierten Signal | |
DE19500805C2 (de) | Datenübertragung zwischen einem Schreib-Lese-Gerät und einer batterielosen Chipkarte | |
DE2241811A1 (de) | Verfahren und anordnung zur synchronisation des betriebs von entfernt angeordneten, elektrisch betaetigbaren anlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8141 | Disposal/no request for examination |