JP3089962B2 - 二相符号化データの復号装置 - Google Patents

二相符号化データの復号装置

Info

Publication number
JP3089962B2
JP3089962B2 JP06326900A JP32690094A JP3089962B2 JP 3089962 B2 JP3089962 B2 JP 3089962B2 JP 06326900 A JP06326900 A JP 06326900A JP 32690094 A JP32690094 A JP 32690094A JP 3089962 B2 JP3089962 B2 JP 3089962B2
Authority
JP
Japan
Prior art keywords
signal
sampling
flip
bit
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06326900A
Other languages
English (en)
Other versions
JPH07202708A (ja
Inventor
タッシュ ラインホールド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH07202708A publication Critical patent/JPH07202708A/ja
Application granted granted Critical
Publication of JP3089962B2 publication Critical patent/JP3089962B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、二相符号化信号の符号
化方式及び復号化方式並びにその復号化装置に関する。
【0002】
【従来の技術】二相符号化とは、各ビット周期の開始点
に、エッジ、すなわちレベル変化点を持つ二値信号に対
して行う符号化方式のことである。更に、加えてビット
周期の中央のレベル変化もしくはエッジの有無によって
0ビットと1ビットとが区別される。
【0003】従来、マイクロコンピュータを用いたこの
種の二相符号化信号の復号は、ビット周期中央における
信号エッジの有無を検出することによって実施される。
このため、各ビットの開始エッジの位相を変えることな
く、これと同期して、ビット周期の中央にタイム・ウィ
ンドウが開かれ、当該タイム・ウィンドウ内でのエッジ
発生の有無が検出される。このタイム・ウィンドウ方式
によって、個々のビットを前後のビットと分離し、明確
に0あるいは1と認識することができる。しかしなが
ら、この従来の符号化復号化方式は種々の欠点をもって
いる。
【0004】
【発明が解決しようとする課題】第1に、マイクロコン
トローラの非常に多くの機能ブロックがこの復号処理に
必要とされることである。タイム・ウィンドウの生成と
位置決めのためには、プログラマブル・エッジ検出割込
み入力機能と、プログラマブル・タイマが必要である。
タイム・ウィンドウ内のエッジもしくは側面の検出は、
複雑な判断と管理が必要であるため、CPUの負担とな
る。特に、割込み入力のエッジ検出とタイマ比較レジス
タの属性は、各ビット周期内で何度も変更もしくは再プ
ログラミングする必要がある。
【0005】第2に、干渉の影響を受けやすいことであ
る。もし、グリッジがタイム・ウィンドウ内で発生する
と、「1」が誤って「0」と復号化されてしまう。この
ようなエラーの発生可能性は、タイム・ウィンドウの幅
に比例する。エラーを少なくするには、タイム・ウィン
ドウを狭くする必要があり、タイム・ウィンドウの位置
精度が要求されるが、割込み処理中に実行することは非
常に難しい。また、二相符号化されたゼロのデューティ
ー比が不正確であると、タイム・ウィンドウの最小幅が
制限される。
【0006】さらに、符号化信号の0ビットのエッジを
検出するには、タイム・ウィンドウをできるだけ正確に
ビット周期の中央に設定しなければならない。もし符号
化信号が温度変化のためにずれが生じた搬送周波数上に
変調されると、ビット周期中央の位置がシフトし、タイ
ム・ウィンドウの位置もそれに対応してずれてしまい、
その防止策として、ビット周期のオンライン観察が必要
となる。システムは安定した搬送周波数を前提として設
計されるため、安価ではあるが安定性に欠ける搬送波発
振器は使用できない。
【0007】従来の復号化方式は、符号化される信号の
極性に影響を及ぼしやすいという欠点がある。例えば、
符号化信号がトランスポンダによって搬送信号上に変調
される場合、トランスポンダと復調器との初期状態に応
じて受信信号の極性が180度反転すると、結果として
復号化される信号の全てのエッジおよびレベルが反転さ
れてしまう。故に、復号器における判定ミスがさらに増
大してしまう。
【0008】本発明の目的は、上記欠点を除去し、簡便
な手段で二相信号符号化及び復号化を行う方式とこれに
適した復号化装置を提供することである。
【0009】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明は、1ビット周期中の信号エッジの変化
回数によってデータを符号化する二相符号化データの復
号装置において、1ビット周期毎に標本化信号を発生さ
せる標本化信号発生回路と、前記標本化信号に同期して
二相符号化信号をラッチする第一のフリップフロップ
と、前記第一のフリップフロップの出力を前記標本化信
号に同期してラッチする第二のフリップフロップと、前
記第1のフリップフロップと前記第2のフリップフロッ
プの出力の一致・不一致を検出する一致検出回路とを含
み、前記一致検出回路の出力を復号信号とする二相符号
化データの復号装置であって、前記標本化信号発生回路
は前記一致検出回路の出力の転送データに含まれる同期
化キャラクタを用いて、ビット周期に同期した標本化信
号を出力する標本化信号発生回路であることを特徴とす
二相符号化データの復号装置を提供する。
【0010】本発明によれば、従来例のようにタイム・
ウィンドウを使用することなく、符号化信号の標本化点
で復号化が可能である。
【0011】各標本化点は、信号Bのビット周期内の矢
印で各々示されている。これらの標本化点は、ビット・
クロック・パルスと同一の周波数を有するが、下記に示
すように、ビット・クロック・パルスとの位相は、正確
に一致しなくてもかまわない。矢印で示される標本化点
において、信号Bの各々のレベルが標本化され、信号C
が得られる。信号Cは、単体での0ビットと1ビットと
の区別が明確にされていないので、まだ符号化信号とは
言えない。したがって、0ビットのN−3と、1ビット
のN−2は、同一の標本化レベルとなっている。
【0012】次に、ビット周期の標本化レベルと、それ
以前のビット周期の標本化レベルとを各々ビット周期毎
に比較する。先行するビットは、各々レベルが同一か異
なるかによって、0ビットまたは1ビットと認識され
る。したがって、本発明は、ゼロのビットは2個のレベ
ル変化を持ち、1のビットは1個のレベル変化を持つ二
相符号化信号を有している。図3の信号Cの各ビット周
期において、先行するビット周期と比較して同じレベル
に留まっている場合をゼロとし(N−2等)、先行する
ビット周期と比較して異なるレベルをもつ場合を1とす
る(N−5、N−4、N−3、およびN−1)ことでD
で示される信号が得られる。信号Dは、約1ビット周期
分ずれた信号Aと見なすことができる。かくして信号D
が、二相符号化された信号Bの復号化信号となっている 以上説明したように、信号Cは、各々のビット周期の標
本レベルと先行するビット周期の標本化レベルとを比較
した結果であり、レベル変更の有無を表している。ここ
で必要となる各標本値とその先行標本値との論理演算
は、ハードウェアおよび/またはソフトウェアによる乗
算等の様々な方法で実現可能である。しかしながら、論
理演算結果は、図6のようにXOR演算結果と等価であ
る必要がある。上述のように、標本化点(図1中の矢
印)の位置は正確さを必要としない。すなわち、ビット
周期の前半もしくは後半のいずれかに、全ての標本化点
が位置すればよい。すなわち、標本化点の位置とビット
周期の開始点もしくはビット周期の中央点とが、一致し
ないようにする必要はあるが、標本化タイミングとビッ
ト・クロック・パルスとを正確に同期させる必要はな
い。各標本化点が、ビット周期の前半ではなく後半に存
在しても、復号化の結果に変りはない。位置の異なる標
本化点で標本化を実施すると、レベル信号Cは異なった
ものが得られるが、各標本値と先行する標本値とのXO
R論理演算後には、同一の復号化信号Dとなることは容
易に理解できることである。
【0013】二相符号化信号Bの符号が反転している場
合においても、本発明の復号化結果に変わりはないこと
は簡単に検証できる。信号Bにおいて、ハイおよびロー
のレベルがすべて反転した場合、異なる標本化レベル信
号Cが得られるが、先行する標本値とのXOR論理演算
によって、同じ復号化信号Dが得られる。上述の復号化
を、0ビットをレベル・ジャンプ有り、1ビットをレベ
ル・ジャンプ無しと定義する二相符号化信号に適用す
る。又、逆符号則、すなわち、1ビットをレベル・ジャ
ンプ有りとすることも可能である。
【0014】本発明は、符号化信号に対して、連続する
標本値の論理演算すると、変化のあった場合はゼロ、変
化のない標本値は1となる。加算または結果の反転を伴
うEXOR演算によって、この論理演算を実行すること
ができる。ビット・クロック・パルスと同じ周波数を持
つ標本化信号は、必ずしも同期する必要はない。このよ
うな標本化信号は、ビット・クロック・パルスと標本化
信号が同一の発振器周波数の分周から生成されている場
合には容易に実現でき、発振器によって生成された搬送
信号上に符号化信号が変調され、かつその搬送周波数分
割によってビット・クロック・パルスが生成されたよう
な場合に有効である。これは、たとえば高周波搬送信号
を用いる送受信局からの呼び掛けに対応して、その高周
波搬送信号上にトランスポンダに格納されていた符号化
信号を変調するトランスポンダの動作であり、この符号
化信号はその後再び送受信局が受信し復調および復号化
される。このようなトランスポンダは、非接触型識別シ
ステムに用いられ、特に、自動車のスタート阻止システ
ム、盗難防止装置、従業員アクセス制御等に適してい
る。
【0015】本発明は、特にトランスポンダ信号の復号
化に有効であるが、用途を限定するものではない。
【0016】図2は、トランスポンダ・システムのブロ
ック図である。基地局は、発振器1によって生成された
搬送信号をアンテナ3を経由してトランスポンダ5へ送
信する。トランスポンダ5は、搬送信号を例えばEEP
ROMのようなメモリ9に記憶されている符号化信号を
用いて非接触型インタフェース7内で変調する。この搬
送信号は、更に振幅変調等が行なわれ、基地局のアンテ
ナ3へ送り返される。基地局において、符号化信号は復
調器11によって搬送信号と分離し、復号器13によっ
て復号する。トランスポンダ・システムの構成によって
は、トランスポンダ5のメモリ9に識別符号を書込むた
めに、符号器17によって符号化された情報信号と変調
器15とによって、基地局から発信された搬送波信号の
変調が可能である。
【0017】図3において、2相符号化された信号を復
号する集積回路で構成した復号器として、マイクロコン
トローラ21を用いる例が示されている。発振器1は高
周波数搬送信号を生成し、当該搬送信号はアンテナ3を
経由してトランスポンダ5に供給され、トランスポンダ
5内で符号化信号によって変調され、復調は基地局のモ
デム4にて実施される。その符号化信号は、マイクロコ
ントローラ21のデータ入力ポートを経由して、2個の
直列接続されたメモリ素子であるフリップフロップ2
3、25へ送られる。フリップフロップ23、25の制
御信号として、発振器1の生成信号を分周器27で分周
した標本化信号が用いられる。ここで、その分周率N:
1は、搬送波周波数と搬送信号変調におけるトランスポ
ンダ5のビット・レートとの比に等しい。フリップフロ
ップ23および25の内容はXORゲート29に入力さ
れ、その結果は、シフトレジスタ31に転送される。ま
た、XORゲート29からの転送データには、ブロック
同期化キャラクタが含まれており、そのブロック同期化
キャラクタはブロック同期化回路22に送られる。ブロ
ック同期化回路22は分周器27とシフトレジスタ31
の動作を同期化する。マルチプレクサ35は、外部発振
器1とマイクロコントローラ内部の発振器33の切換え
に使用され、外部発振器1または内部発振器33からの
発振周波数はマルチプレクサ35を経由して分周器27
に入力され、分周される。その分周された周波数はマイ
クロコントローラ21の内部動作周波数として、フリッ
プフロップフロップ23および25、シフトレジスタ3
1、ブロック同期回路に供給される。
【0018】このようにして、ビット・クロック・パル
スと同じ周波数を持つ標本化信号が、フリップフロップ
23、25に適用され、各標本化点において、符号化信
号の現在の標本値がフリップフロップ23から取り出さ
れ、一方、先行する標本値はフリップフロップ25から
取り出される。これら2個の標本値は、各々XORゲー
ト29に入力され、その演算結果、すなわち図1の復号
化信号Dは、シフトレジスタ31に記憶される。シフト
レジスタ31からバイト単位で情報を取り出すことがで
き、CPU制御によって割込み処理が可能となる。
【0019】標本化信号生成として、外部発振器1の代
りに、マイクロコントローラの内部タイマ発振器33を
用いて、分周器27による分周信号を供給することも可
能である。あるいは、発振器1と発振器33との切り替
えを可能にするために、マルチプレクサ35を用いるこ
ともできる。前述のように、本発明において、標本化点
の位置決めにそれほど神経質になる必要がないので、シ
ステムとして搬送波周波数生成用として経済的なRC発
振器を用いることができる。
【0020】搬送波周波数から導き出されるビット・ク
ロック・パルスに対して、標本化信号の位相が極端にず
れるのを避けるため、標本化信号は、各々のビット・ブ
ロックを分離するためのブロック同期化キャラクタを有
する。特別のビット・シーケンスで構成されるブロック
同期化キャラクタは、ブロック同期化回路37によっ
て、シフトレジスタ31に記憶されているビット・シー
ケンス中で検出される。このブロック同期化回路は、シ
フトレジスタ31から、バイト単位でのデータを取り出
すタイミングを決定する同期化信号を生成する。ブロッ
ク同期化信号を用いることによって、分周器27からフ
リップフロップ23、25に供給された標本化信号もま
た、分周器27の分周率を少々変更するだけで、同期化
可能であり、各ビット周期の標本化点位置、例えばビッ
ト周期の約4分の1の時点が安定する。この追従同期化
機能は、既存の情報を利用して実現するものであり、追
加の費用は一切発生しない。
【0021】マイクロコントローラを使用する標本化処
理は、各標本化が単純な割込み処理動作として実行で
き、且つ、ビット周期期間中の非常に短時間で実施可能
というという利点がある。各標本化割込み処理ルーチン
は、ビット周期の5%以上の処理時間を必要としないの
で、動作時間の多くを、他の処理に使用することができ
る。
【0022】図3において、外部の装置である復号化回
路の構成要素も、マイクロコントローラの機能ブロック
を適切にプログラミングすることによって実現可能であ
る。
【0023】次に、図4および図5を参照して、更に他
の実施例を説明する。
【0024】図4は、符号化信号用のデータ入力ポート
と外部発振器1からの信号用の入力と備えるマイクロコ
ントローラ21を使用した第2の実施例である。標本化
に使用されるビット・クロック・パルスと周波数の等し
いマイクロコントローラへの割込み要求信号は、外部発
振器1からの信号を分周器27で分周することによって
生成される。
【0025】図5に示すように、マイクロコントローラ
21の外部割込み入力への外部割込み信号として、外部
分周器27によって、既に分周されている発振器1の信
号を供給することも可能である。このマイクロコントロ
ーラの外部割込み要求信号のエッジに応答する割込み制
御回路29は、復合化信号の標本化のための割込み要求
コマンドを生成する。
【0026】
【発明の効果】以上説明したように本発明は、下記のよ
うな効果がある。
【0027】マイクロコントローラの簡単ないくつかの
機能を使うだけで復号化が可能である。すなわち、本発
明によって、符号化した信号を読み込む簡単な入力ポー
トと、ビット周波数に同期している割込み処理回路で十
分である。
【0028】また、復号化に使用する機能の属性は、復
号化処理中に変更する必要が無い。
【0029】更に、干渉に対して高い抵抗力を持つ。す
なわち、特定な標本化点を入力ポートでの入力レベル検
出によって復号化するため、エラー発生率が著しく減少
し、レベル検出による復号化はタイム・ウィンドウ内の
エッジ検出よる復号化よりも、優れた干渉耐久性を有す
る。
【0030】本発明の最大の効果は、ビット周期内の標
本化点はそれほど正確な位置を必要としないことにあ
る。各々の標本化点が、ビット周期の同じ半分の期間、
すなわち前半または後半のいずれかの期間に存在すれば
よい。このため、符号化も復号化も非常に簡単にでき
る。さらに搬送周波数生成用として経済的なRC発振器
の採用が可能となり、その搬送周波数の分周によって、
ビット・クロック・パルスと標本化信号とが生成され
る。
【0031】最後に、入力信号の符号が復号化に何ら影
響を及ぼさない、言い替えれば、本発明は、復号信号の
極性反転の影響も受けない。
【図面の簡単な説明】
【図1】本発明の動作タイミング図
【図2】トランスポンダ・システムのブロック図
【図3】本発明で使用可能なマイクロコントローラ内部
ブロック図
【図4】本発明の他の実施例を示すブロック図
【図5】本発明のさらに他の実施例を示すブロック図
【図6】2個の標本値のXOR演算結果である符号化レ
ベルを示す図
【符号の説明】
1 外部発振器 3 アンテナ 4 モデム 5 トランスポンダ 7 インタフェース 9 EEPROM 11 復調器 13 復号器 15 変調器 17 符号器 18 入力ポート 21 マイクロコントローラ 22 ブロック同期回路 23、25 フリップフロップ 27 分周器 29 XORゲート 31 シフトレジスタ 33 内部発振器 35 マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 5/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 1ビット周期中の信号エッジの変化回数
    によってデータを符号化する二相符号化データの復号装
    置において、 1ビット周期毎に標本化信号を発生させ
    る標本化信号発生回路と、前記標本化信号に同期して二
    相符号化信号をラッチする第一のフリップフロップと、
    前記第一のフリップフロップの出力を前記標本化信号に
    同期してラッチする第二のフリップフロップと、前記第
    1のフリップフロップと前記第2のフリップフロップの
    出力の一致・不一致を検出する一致検出回路とを含み、
    前記一致検出回路の出力を復号信号とする二相符号化デ
    ータの復号装置であって、 前記標本化信号発生回路は前記一致検出回路の出力の転
    送データに含まれる同期化キャラクタを用いて、ビット
    周期に同期した標本化信号を出力する標本化信号発生回
    路であることを特徴とする二相符号化データの復号装
    置。
  2. 【請求項2】 前記標本化信号発生回路は発振器より与
    えられるクロックを可変分周する可変分周器を含み、前
    記同期化キャラクタを用いて前記可変分周器の分周率を
    制御し、前記可変分周器の出力に同期して前記標本化信
    号を前記ビット周期の一定の標本化点位置で出力する標
    本化信号発生回路であることを特徴とする請求項記載
    の二相符号化データの復号装置。
JP06326900A 1993-12-31 1994-12-28 二相符号化データの復号装置 Expired - Fee Related JP3089962B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DD4345059.8 1993-12-31
DE4345059A DE4345059A1 (de) 1993-12-31 1993-12-31 Verfahren und Vorrichtung zum Dekodieren eines diphase-kodierten digitalen Signals

Publications (2)

Publication Number Publication Date
JPH07202708A JPH07202708A (ja) 1995-08-04
JP3089962B2 true JP3089962B2 (ja) 2000-09-18

Family

ID=6506575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06326900A Expired - Fee Related JP3089962B2 (ja) 1993-12-31 1994-12-28 二相符号化データの復号装置

Country Status (4)

Country Link
US (1) US5818878A (ja)
EP (1) EP0661818A3 (ja)
JP (1) JP3089962B2 (ja)
DE (1) DE4345059A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745338B1 (en) * 2000-09-12 2004-06-01 Cypress Semiconductor Corp. System for automatically selecting clock modes based on a state of clock input pin and generating a clock signal with an oscillator thereafter
US20030131275A1 (en) * 2002-01-09 2003-07-10 Jong-Hong Bae Microcontroller and system having a clock generator
CN106603088B (zh) * 2016-12-22 2019-05-10 深圳市盈科互动科技有限公司 在mcu内进行无线射频解码的方法及装置
CN113176451B (zh) * 2021-04-22 2023-08-15 浙江威星智能仪表股份有限公司 一种基于查表法的脉冲信号检测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287596A (en) * 1979-11-26 1981-09-01 Ncr Corporation Data recovery system for use with a high speed serial link between two subsystems in a data processing system
JPS5922466A (ja) * 1982-07-29 1984-02-04 Toshiba Corp バイ・フエ−ズ・デジタル変調信号の復調方法
DE3308768A1 (de) * 1983-03-11 1984-09-13 Siemens AG, 1000 Berlin und 8000 München Empfangsschaltung fuer nach einem coded-diphase-verfahren uebertragene datensignale
US4616314A (en) * 1983-05-12 1986-10-07 Motorola, Inc. Microcomputer controlled data receiver
JPS619058A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd デ−タ・ストロ−ブ装置
US4746898A (en) * 1986-10-20 1988-05-24 Gould Inc. Bi-phase decoder
US4992790A (en) * 1989-09-19 1991-02-12 Schlumberger Technology Corporation Digital phase-locked loop biphase demodulating method and apparatus
NL9000603A (nl) * 1990-03-16 1991-10-16 Philips Nv Afstandsbedieningssysteem, alsmede een zender en een ontvanger voor een afstandsbedieningssysteem.
US5185766A (en) * 1990-04-24 1993-02-09 Samsung Electronics Co., Ltd. Apparatus and method for decoding biphase-coded data
US5491713A (en) * 1993-04-28 1996-02-13 Hughes Aircraft Company Minimized oversampling Manchester decoder

Also Published As

Publication number Publication date
EP0661818A2 (en) 1995-07-05
US5818878A (en) 1998-10-06
DE4345059A1 (de) 1995-07-06
JPH07202708A (ja) 1995-08-04
EP0661818A3 (en) 1996-03-20

Similar Documents

Publication Publication Date Title
US6700931B1 (en) Method, system and apparatus for initiating and maintaining synchronization of a pulse position modulation (PPM) decoder with a received PPM signal
US6687293B1 (en) Method, system and apparatus for calibrating a pulse position modulation (PPM) decoder to a PPM signal
KR930003595A (ko) 위상 오차 처리기
JPH09270710A (ja) 雑音性、断続性データ流デコーディング装置及び方法
US4992790A (en) Digital phase-locked loop biphase demodulating method and apparatus
KR940001578A (ko) 동기 신호 검출기, 동기 신호 검출 방법 및 복호화장치
US6140869A (en) Device for demodulating a binary phase-shift keyed signal
JPS61296843A (ja) コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法
KR900005329A (ko) 위상판별 및 데이타 분리방법 및 장치
JP3089962B2 (ja) 二相符号化データの復号装置
US4766602A (en) Synchronizing signal decoding
US4959846A (en) Clock recovery apparatus including a clock frequency adjuster
US4486715A (en) Frequency shift key demodulator
US20020075973A1 (en) Synchronous BPSK decoder
US4760344A (en) Phase shift keying signal demodulation method and apparatus
EP0499479A2 (en) Clock regeneration circuit
US4499425A (en) Phase velocity sign detector for frequency shift key demodulation
US4547738A (en) Phase shift demodulator
US5374927A (en) Bit-serial decoder for a specially encoded bit stream
US8243856B2 (en) Adaptable demodulator
US5566212A (en) Phase-locked loop circuit for Manchester-data decoding
JPH0738630B2 (ja) デジタルパターンデコーダおよびデコード方法
EP1158457A1 (en) Data synchronizer and data synchronization method
JPH0738535A (ja) ノイズ除去回路
US7319722B2 (en) Circuit for the decoding of biphase signals

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000620

LAPS Cancellation because of no payment of annual fees