JPH09270710A - 雑音性、断続性データ流デコーディング装置及び方法 - Google Patents
雑音性、断続性データ流デコーディング装置及び方法Info
- Publication number
- JPH09270710A JPH09270710A JP8302036A JP30203696A JPH09270710A JP H09270710 A JPH09270710 A JP H09270710A JP 8302036 A JP8302036 A JP 8302036A JP 30203696 A JP30203696 A JP 30203696A JP H09270710 A JPH09270710 A JP H09270710A
- Authority
- JP
- Japan
- Prior art keywords
- output
- manchester
- signal
- pulse
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/5162—Return-to-zero modulation schemes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
チェスターコード化データデコーディングを実施する改
善された装置及び方法を提供する。 【解決手段】 遷移検出器45がマンチェスターコード
化データ信号MDATを受信して遷移表示信号M2DA
Tを出力し、除数2分周回路105が遷移表示信号M2
DATが発生された後の所定時刻にサンプル命令信号を
発生する。サンプリング回路120は、サンプル命令信
号が発生されるときマンチェスターコード化データ信号
MDATの状態表示信号を出力制御回路125へ供給す
る。好適には、サンプリング回路120はデータ信号M
DATの2進非零復帰波形を発生し、遷移検出器45は
遷移表示信号M2DATをクロックパルスSCLKと同
期させ,除数2分周回路105はデータ信号MDATの
第1シンボル又は第2シンボルのどちらかを選択してラ
ッチし装置34の出力に供する。
Description
ード化データ又はこれに似たデータのような、雑音性、
断続性データデコーディング方法及び装置の改善に関
し、更に、受信するデータ信号に応じた多動作モードを
有する方法及び回路に関する。
測定データ又はその他の型式のデータを信頼性を以て伝
送するのに有効である。典型的に、例えば、マンチェス
ターコード化データ流は、コード化遠隔測定データ流か
ら発生される。このデータ流は、例えば、2進非零復帰
(BNRZとも称する)コード化信号(又は他の類似の
技術によってコード化されたデータ流)であり、技術上
知られている。マンチェスターコード化データを受信す
ると、この信号をデコードして元の2進非零復帰コード
化信号を回復することが行われる。どんな手段によるに
しろそうであるが、特に無線周波伝送を経由するデータ
伝送に固有の問題の1つは、信号が雑音性になる、すな
わち、静信号、又は他の高周波信号もしくは雑音を累積
すると云うことである。これが、マンチェスターコード
化データ信号のデコーデイングを信頼性を以て遂行する
のを困難にする。
野及び遠隔測定分野に広く使用される技術であって、マ
ンチェスターコード化データ流となるコード化する信号
内の中点遷移の方向によってコード化される信号のデー
タの状態を定義する。マンチェスターコード化データ流
は、等しい持続時間の時間的逐次「セル」を有する。各
セルの中点で、データは、コード化される信号の状態を
表示する方向に状態を変化させる。
状態への遷移は、コード化される信号が低論理状態にあ
ることを表示する。他方、低論理状態から高論理状態へ
の遷移は、コード化される信号が高論理状態にあること
を表示する。もちろん、各セルの終端点でマンチェスタ
ーコード化データ流を形成することになる信号の状態
は、次の中点遷移を可能にするようにセットアップ、す
なわち、確立されなければならない。それゆえ、もし論
理0をコード化しようとするならば、マンチェスターコ
ード化データ流を形成することになる信号は、高論理状
態から低論理状態への中点遷移を実現できるように、初
頭高論理状態になければならない。代わって、もし論理
1をコード化しようとするならば、マンチェスターコー
ド化データ流を形成することになる信号は、低論理状態
から高論理状態への中点遷移を実現できるように初頭低
論理状態になければならない。
理状態をコード化するならば、結果のマンチェスターコ
ード化信号は、セルの長さに等しい周期の1つの方形波
であることが判る。他方、もし一連の交互の論理1と論
理0をコード化しようとするならば、結果のマンチェス
ターコード化信号はセルの長さの2倍に等しい周期の方
形波である。
コーディング方法が提案されている。1つの普及してい
る技術は、位相ロックループ回路を使用することであ
る。しかしながら、実際には、ときにはマンチェスター
コード化信号は、10データセル、これに続く短休止時
間、及びこれに更に続く実データのような、「目覚ま
し」系列を発生するように書式化される。目覚まし系列
は非常に短く、僅か10データセルであるので、位相ロ
ックループ回路はロックしないかも知れず、短休止時間
中ドリフトするかも知れない。それゆえ、この場合、普
通使用される位相ロックループデコーデイング技術を使
用することができない。
フィルタ、ディジタル整合フィルタ、集中(integ
rate)方式又はダンプ方式、及び高度オーバサンプ
ルディジタル信号処理技術を採用する。長同期時間及び
高コンポーネントカウントは、これらの方式のほとんど
の使用を妨げる。
発生するためにマンチェスターコード化波形内のセル中
点遷移に応答するゲーティング回路を採用する。許可信
号は、クロック回路に高周波クロックパルスを発生さ
せ、このクロックパルスがプログラマブルカウンタ内に
蓄積される。もしカウンタのカウントが後続の許可信号
の開始前にクロックカウントしきい値を超えるならば、
記憶素子にコード化波形をサンプルさせかつ記憶させ
る。
らして、本発明の目的は、マンチェスターコード化デー
タデコーディング及びタイミング回復のための改善され
た装置及び方法を提供することにある。
じて、種々の動作モードを用意する上に挙げた型式の改
善された装置及び方法を提供することにある。
ド化データの所定系列が受信されるまで出力を発生しな
い[目覚まし」動作モードを有する上に説明した型式の
改善された装置及び方法を提供することにある。
ド化データを受信しない所定休止時間間隔が起こること
があり、この時間間隔中装置のバイアスを維持する「ホ
ールド」動作モードを有する上に説明した型式の改善さ
れた装置及び方法を提供することにある。
添付図面及び上掲の特許請求の範囲と関連して、後掲の
本発明の詳細な説明から技術の習熟者に明らかになるで
あろう。
れば、マンチェスターコード化データ流デコーディング
装置が提供される。この装置は、マンチェスターコード
化データ流の遷移が検出されるとき遷移表示出力を発生
するようにマンチェスターコード化データを受信する遷
移検出器を含む。また、遷移表示出力が発生された後の
所定時刻に出力制御パルスを発生する回路を備える。サ
ンプリングフリップフロップがマンチェスターコード化
データ流を受信し、かつ出力制御パルスが発生されると
きマンチェスターコード化データの状態を出力するよう
に出力制御パルスによって制御される。
ップフロップは、マンチェスターコード化データ流の2
進非零復帰波形を発生するように動作する。遷移検出器
は、その遷移表示出力をクロックパルス流のパルスと同
期させるように構成される。またマンチェスターコード
化データの第1シンボル又は第2シンボルのどちらかを
選択してこれをラッチしかつこの装置から出力する位相
選択器を含む。
号内のマンチェスターコード化データ目覚まし系列に応
答して休止状態からマンチェスターコード化データ検出
器の動作を開始させる目覚まし回路が備わる。この回路
は低域通過フィルタ及びホールド回路を含み、ホールド
回路は初期的にオフであり、マンチェスターコード化デ
ータ検出器が休止状態にあるとき入力信号を受信する。
低域通過フィルタは、入力信号の平均値に相当する出力
信号を発生する。オフセット回路は、初期的にオンであ
って基準電圧を発生するために低域通過フィルタ出力信
号をシフトさせる。比較器は、基準電圧と入力信号との
間の差に相当するデータ出力信号を発生する。第1所定
時間の後にホールド回路を選択的にオンにスイッチし、
第2所定長時間の後にホールド回路をオフしかつオフセ
ット回路をオンし、及びどの遷移であってもその直後に
ホールド回路をオフする回路が備わる。差働増幅器は増
幅した入力信号を発生する。また、オフセット回路をオ
フへ選択的にスイッチするために比較器のデータ出力信
号内でそれぞれの所定状態を取って所定数のデータセル
が逐次受信されたかどうかを判定する回路が備わる。
力、及び出力を有する差働増幅器を含むことがある。ま
た、比較器は、反転入力と基準電圧との間に接続された
第1コンデンサ、及び非反転入力と基準電圧と間に接続
された第2コンデンサを含むことがある。第1抵抗器は
入力信号と反転入力との間に接続されることがあり、そ
れであるから非反転入力の電圧は入力信号の平均値に相
当する。
入力と基準電圧との間に接続された第1抵抗器、及び非
反転入力と入力信号との間に接続された第2抵抗器を含
むことがある。スイッチがオフセット回路をターンオン
するために第1抵抗器と直列に接続されることがあり、
それであるから反転入力の電圧は入力信号の平均値とオ
フセット電圧との和に相当する。差働増幅器の出力は、
第1スイッチが閉じているとき入力信号パルスオフセッ
ト電圧の平均値と入力信号との間の差に相当するデータ
出力信号を発生する。
された第2スイッチを含むことがあり、それであるから
第2スイッチが閉じかつ第1スイッチが開いているとき
差働増幅器の出力は、入力信号と入力信号の平均値との
間の増幅された差を発生する。
ンチェスターコード化データの非零復帰2進表現を発生
するマンチェスターコード化データデコーディング方法
が提供される。この方法は、マンチェスターコード化デ
ータの各遷移毎にパルスを発生するステップ、マンチェ
スターコード化データの各遷移毎に発生する前記パルス
と時間的に位相を合わせてサンプリング信号を発生する
ステップを含む。次のステップで、サンプリング信号の
各発生の際にマンチェスターコード化データをラッチ
し、ラッチしたデータを出力としてを発生する。更にこ
れに続くステップで、雑音に対する強化余裕度を達成し
ながらマンチェスターコード化データを受信するように
適応しきい値検出を使用する。1実施例においては、適
応しきい値検出を使用するステップは、「定常状態」動
作モード及び「オフセット」動作モードのような、複数
の動作モードをデコーディング装置のデータ入力回路に
提供する。1実施例においては、「目覚まし」動作モー
ドを提供する。
イミング回復及びマンチェスターコード化データデコー
ディングシステムが提供される。このシステムは、出力
パルスを供給する発振器、及びマンチェスターコード化
データ信号を含むことがある入力信号を受信しかつデー
タを含む信号を出力するように接続された多モード入力
回路を含む。遷移検出器は、多モード入力回路の出力信
号を受信し、マンチェスターコード化データの遷移(以
下、マンチェスター遷移、又は単に遷移と称する)毎に
遷移表示パルスを発生するように接続される。マンチェ
スター遷移検出器によって同期させられるカウンタが、
所定カウントで発振器の出力パルスを分周して、マンチ
ェスター遷移の後に所定数の発振器パルスを開始させる
出力パルスを発生するように接続される。除数2分周回
路が、カウンタからのパルスを受信してサンプル命令信
号を発生するように接続される。サンプリング回路が、
除数2分周回路の出力及びマンチェスターコード化デー
タを受信して、除数2分周回路の出力に応答してマンチ
ェスターコード化データの状態をラッチするように接続
される。
ンチェスターコード化データデコーディングシステムが
また。モードデコーダを含むことがあり、このデコーダ
は論理ゲートアレー又はこれに類似の回路であって、カ
ウンタの出力カウントを受信して、カウンタの出力カウ
ントが予選択されたカウントに達すると出力を供給する
するように接続される。また、モード制御回路が、モー
ド検出器の出力の少なくとも或るのものを受信するよう
に接続されることがあり、なお、モード制御回路は多モ
ード入力回路のモードを選択的に制御するように接続さ
れる。
化データデコーディングシステムは、また、サンプリン
グ回路によってラッチされたデータ及び遷移表示信号パ
ルスを受信して、非零復帰出力データ信号及び出力タイ
ミングパルスを発生し、及び、もし望まれるならば、出
力タイミングパルスを発振器周波数の半サイクルだけ遅
延させる回路を含むように接続される。
ンチェスターコード化データ流が処理されかつ2進非零
復帰信号が出力に発生される「定常状態」動作モード、
システムに「目覚まし」をさせかつ「定常状態」動作モ
ードを再開させるために目覚ましマンチェスターコード
化データ系列が起こることが必要である「オフセット」
動作モード、及び、たとえ「定常状態」動作モードマン
チェスターコード化データが受信されなくても装置のシ
ステムバイアスを維持する「ホールド」モードを有す
る。
力とを備え、及び入力信号を非反転入力に接続する第1
抵抗器を備える比較器、及び入力信号を比較器の反転入
力に接続する第2抵抗器を含む。第3抵抗器は、その一
端で比較器の反転入力に接続される。第1スイッチ機能
が第2抵抗器と直列に接続され、かつ第2スイッチ機能
が第3抵抗器の他の端と基準電圧との間に接続される。
第1コンデンサが比較器の反転入力と接地との間に接続
され、及び第2コンデンサが比較器の非反転入力と接地
との間に接続される。第1スイッチ機能及び第2スイッ
チ機能は、モード制御回路によって制御される。
ンチェスターコード化データ流内のデータセル(以下、
マンチェスターセル又は単にセルと称する)の第2半部
の状態に相当する非零復帰データ信号を発生する装置が
提供される。この装置は、クロックパルス流を発生する
発振器及びマンチェスターコード化データ流を受信する
ように接続されて各マンチェスター遷移において出力パ
ルスを発生するパルス発生器を含む。除数n分周カウン
タが発振器からのクロックパルスによってクロック駆動
されかつパルス発生器からのパルスによってリセットさ
れるように接続され、除数n分周カウンタは所定数のク
ロックパルスの後に状態を変化する出力を有する。タイ
ミングフリップフロップが除数n分周カウンタの出力に
よってクロック駆動され、かつ除数n分周カウンタの出
力の毎第2カウントに出力を発生するように接続され
る。サンプリングフリップフロップはデータ入力にマン
チェスターコード化データ流を受信しかつクロック入力
にタイミングフリップフロップの出力を受信するように
接続される。サンプリングフリップフロップは、このフ
リップフロップがクロック駆動されるとき出力にマンチ
ェスターコード化データ流のそのとき存在する状態を発
生する。逐次カウンタがクロック入力に除数n分周カウ
ンタの出力を受信しかつリセット入力にパルス発生器の
出力パルスを受信するように接続され、こうすることに
よって逐次カウンタはいつ2倍幅マンチェスターパルス
が起こったかを表示する信号を発生し、この信号はタイ
ミングフリップフロップをリセットするように接続され
る。
ンチェスターコード化データ流内の各マンチェスターセ
ルの既知の半部の状態に相当する非零復帰データ信号を
発生する方法が提供される。この方法は、各マンチェス
ター遷移において遷移パルスを発生するステップ、マン
チェスターコード化データ流内のマンチェスターセルの
周波数のn倍の周波数を有する一連のタイミングパルス
を発生するステップを含む。一連のタイミングパルスは
各遷移パルスに応答して再開始され、かつマンチェスタ
ーセルの現行状態は各第mタイミングパルスが起こる際
にラッチされ、ここにmはn/2より大きい。これと同
時にタイミングパルスがカウントされてタイミングパル
スカウントを発生し、このカウントは各遷移パルスに応
答して再開始される。もしタイミングパルスカウントが
n/2より大きくなれば、ラッチ動作を進めて次の第
(n/2)タイミングパルスが起こる際にマンチェスタ
ーコード化データ流をラッチする。
ば、マンチェスターコード化データ流内のマンチェスタ
ーセルの第2半部の状態に相当する非零復帰データ信号
を発生する方法が提供され、この方法においてマンチェ
スターコード化データ流内のマンチェスターセルの周波
数の2倍の周波数を有する一連のタイミングパスルが発
生される。マンチェスターセルの現行状態が、各第2タ
インミングパルスの起こる際にラッチされる。マンチェ
スターコード化データ流内の2倍幅パルスの発生のみが
検出され、ラッチ動作は2倍幅パルスが検出された後次
に起こるタイミングパルスの際に開始するように再同期
させられる。
データの例を示す。波形10は等しい長さのマンチェス
ターセル12〜22の系列を有し、各セルは相当する2
進データのビットを表現する。ことごとくのセルの中点
に遷移があり、この中点はマンチェスターセルを2つの
間隔、すなわち、2つのシンボルに分割する。遷移25
のような、正指向セル中点遷移は、2進の1を表現し、
遷移26のような負指向セル中点遷移は2進の0を表現
する。
15又はセル20〜22のような、シンボル時間に等し
いパルス幅及びセル時間に等しい周期を持つ同等の方形
波を発生する。これらの波形は、位相のみを異にする。
これらの波形は、2つの隣接するシンボルが同じセル内
にあるか又は隣接するセル内にあるかどうか、云い換え
れば、遷移がセル中点にあるか又はセル境界にあるかど
うかのような、他の情報がなければ、区別することがで
きない。
及び0の交互のマンチェスター表現は明瞭である。「1
0」はセル16及び17によって表現されるように、2
シンボル幅マンチェスター高状態を生じ、及び「01」
はセル17及び18によって表現されるように2シンボ
ル幅マンチェスター低状態を生じる。これらの2倍幅パ
ルスは常にセル境界を跨いで広がり、それゆえタイミン
グ基準を指向させる基礎を提供し、本発明の1システム
実施例の実現に使用される。いったんタイミング基準を
確立すると、一定データを表現する単一幅パルスを正し
くデコードすることができる。
ングシステム400の全般ブロック線図が図2に示され
ており、この図にはこのシステムの全体動作が図3に示
された種々の波形と関連して図示されている。このシス
テムにとってのタイミングは発振器35によって提供さ
れ、この発振器は図3に「SCLK」で指示されたクロ
ックパルス流を発生する。MDATで指示された、デコ
ードされるマンチェスターコード化データ信号は、入力
線路88を通してシステム400に供給され、DOUT
で指示されたデコードされたデータ出力信号は、このシ
ステムから線路255上へ出力され、及びTRIGで指
示されたデコードされたタイミングパルスは線路257
上へ出力される。
Tは、遷移で以てトリガされる単安定パルス発生器(以
下、遷移検出器と称する)45の入力に初めに接続さ
れ、遷移検出器45は各正指向データ遷移又は各負指向
データ遷移において単一出力パルスを発生し、この出力
遷移表示信号は線路83上にM2DATで指示される。
マンチェスターコード化データ信号MDAT及び遷移表
示信号M2DATの代表的波形を図3に示す。図3から
観察できるように、データ信号MDATは発振器35か
らのクロックパルスSCLKと必ずしも同期しないが、
遷移表示信号M2DATはデータ信号MDATの各遷移
に存在する。
遷移表示信号M2DATは除数5分周カウンタ75をク
リヤ又はリセットし、このカウンタは発振器35から線
路87を通して供給されるクロックパルスSCLKによ
ってクロック駆動されるように接続される。除数5分周
カウンタ75は各カウント毎の種々の分離出力を有し、
カウント3に対する出力(以下、「カウント3出力」と
称する、「カウント4」についても同様)はD形フリッ
プフロップを含む除数2分周回路105に接続され、カ
ウント4出力は遷移検出器45をリセットするように帰
還接続される。除数5分周カウンタ75の出力は、マン
チェスターコード化データ信号MDATの期待周波数の
2倍の周波数を有する2XCKで指示された波形を有す
る。
出されたマンチェスターセルの第2半部に相当する分周
されたクロックパルス2XCKの各第2遷移においてD
形フリップフロップを含むサンプリング回路120をク
ロック駆動する。除数2分周回路105の出力する分周
されたクロックパルス2XCKがサンプリング回路12
0をクロック駆動するように接続されているので、除数
2分周回路105からのサンプル命令信号SSMSが負
から正へ状態を変化させるとき、常にサンプリング回路
120は線路88上にそのとき存在するマンチェスター
データ信号MDATの状態をクロック駆動して線路25
5上のデコードされたデータ出力信号DOUTを発生す
る。したがって、サンプリング回路120は線路255
上に非零復帰データ出力信号DOUTを発生し、これは
サンプリング回路120がクロック駆動される各逐次時
刻からのマンチェスターコード化データ信号MDATの
状態をコピーする。
ならば、システムが、分周されたクロックパルス2XC
Kのデータデコーディング系列であるがマンチェスター
セルの第1半部のタイミングに相当するデコーディング
系列の方にロックすることがあり得るであろう。それゆ
え、除数5分周カウンタ75からのカウント3出力が、
また、逐次カウンタ402をクロック駆動するように接
続される。逐次カウンタ402は、線路83上の遷移表
示信号M2DATによってリセットされる前に分周され
たクロックパルス2XCKの所定数の遷移をカウントす
るように動作する。例えば、図示された実施例におい
て、逐次カウンタ402のカウント2出力が状態変化を
生じる前に分周されたクロックパルス2XCKの2の遷
移がカウントされる。したがって、逐次カウンタ402
のカウント2出力信号は線路107上に同期パルスDB
2INIを供給し、この信号はマンチェスターコード化
データ内に2倍幅パルスが起こることを表示し、かつ除
数2分周回路105をリセットするように働く。
に、マンチェスターセルの第2半部をサンプルすること
が望まれる。したがって、いつ2つの連続するパルス2
XCKがデータ信号MDATパルスの単一状態中起こる
(すなわち、中点遷移が期待されているが、しかし起こ
らない状態)かを検出することによってオリエンテーシ
ョンプロセスが開始される。特に、図3を参照すると、
パルス404又はパルス426のように、2つの連続パ
ルス2XCKが「2倍幅」マンチェスターコード化デー
タの状態を表示する中間マンチェスターコード化データ
パルス変化を伴うことなく起こるとき、常に線路107
上の出力同期パルスDB2INIは状態を変化して除数
2分周回路105をクリアし、このシステムを各マンチ
ェスターセルの第2半部に同期させる。
の第1パルス404は、この場合、デコードされるデー
タ信号MDATが表現するデータ値「01」又は「1
0」によって発生された「2倍幅パルス」である。2倍
幅パルスは、そのそれぞれ正指向遷移及び負指向遷移に
おいて遷移表示信号M2DATパルス406及び407
を発生する。遷移表示信号M2DAT第1パルス406
は除数5分周カウンタ75をリセットし、このカウンタ
はクロックパルスSCLKのカウントを進める。パルス
406は、また、逐次カウンタ402もリセットする。
カウント3出力上のパルス2XCKは、3つのクロック
パルスが起こるまで、パルス410によって示されるよ
うに、低状態に留まり、3つのクロックパルスが起こっ
たときにカウント3出力はセットされる。カウント3出
力は、除数5分周カウンタ75がカウント5に達するま
で、パルス411によって示された2つの追加カウント
にわたって高状態に留まる。
ーコード化データ信号DMATパルス404に状態変化
が起こらないので、遷移表示信号M2DAT内に遷移表
示パルスは発生されてはおらず、それであるから除数5
分周カウンタ75は新データ系列のカウントを直ちに進
める。3カウントのうちの第2カウントの後、除数5分
周カウンタ75の出力は、信号2XCKパルス414及
び416によって示されるように、状態を変化する。更
に、2つの連続するパルス2XCKの第2パルス416
が起こるとき、マンチェスター遷移が欠けているために
逐次カウンタ402はリセットされなかったので、同期
パルスDB2INIが発生される。データ信号DMAT
内のこのような2倍幅パルスに続いて、次に起こる状態
変化は適正中点遷移であることが判る。それゆえ、同期
パルスDB2NINが除数2分周回路105をリセット
するとき、次のパルス2XCKが起こるのに応じて、除
数2分周回路105は信号SSMSをマンチェスターセ
ルの第2半部内に確実にあるように発生して、サンプリ
ング回路120をクロック駆動し、それによって、シス
テムをその後に起こるマンチェスターセルの第2半部を
サンプルするように同期させる。
信号MDATパルス404に続いて、データ信号MDA
Tは、分周されたクロックパルス2XCK418中に起
こる3つのクロックパルスSCLKについての次のカウ
ントに先立ち、パルス426への中点遷移を経る。これ
が、遷移表示信号M2DATパルス407を発生させ、
このパルスが除数5分周カウンタ75をリセットしかつ
新カウントを開始させる。次に起こるパルス2XCK4
19は、マンチェスターセルタイミングの第2半部中に
起こるものであって、除数2分周回路105をクロック
駆動し、この分周回路が立ち代わってサンプリング回路
120をクロック駆動し、後者はそのときに存在するマ
ンチェスターデータ信号MDATをサンプルしかつラッ
チする。
ンチェスターセルのタイミングの2倍であるが、各マン
チェスターセルの第2半部中に起こる信号2XCKの特
定パルスを選択するように分周回路を適当に調節するな
らば、どんな倍数nを選択してもよい。逐次カウンタに
よって行われるリセット動作も、ラッチング機能を活性
化するパルスの適当な数、例えば、n/2を選択するよ
うにラッチ出力をリセットするように変化させてよい。
と同時に、線路87上のクロックパルスSCLKと同期
させられるトリガパルスが線路257上に発生され、T
RIGで指示される。トリガパルスTRIGのサンプル
命令信号SMMSの立上がり縁に対する関係は、図3で
見ることができる。
のマンチェスターコード化データデコーディングシステ
ムが図4に示されており、この図を参照していまから説
明する。図4に示されたシステム430は、追加の短休
止時間検出特徴及び長休止時間検出特徴、及び短休止時
間レジスタ431及び長休止時間レジスタ432によっ
て提供される長期休眠能力及び目覚まし能力を有する。
短休止時間レジスタ431及び長休止時間レジスタ43
2は、入力マンチェスターコード化データ状態調整(c
onditioning)回路(以下、多モード入力回
路又は単に入力回路と称する)41のしきい値を調節し
かつマンチェスターコード化データが所定時間長にわた
って検出されないときシステム430の出力を使用禁止
するように働く。システム430の短時間検出特徴及び
長休止時間検出特徴を下に詳細に説明する。
間レジスタ432及び分離目覚ましカウンタ165によ
って提供される休眠及び目覚まし特徴を含む。休眠及び
覚まし特徴の動作を下に詳細に説明する。
ング回復及びマンチェスターコード化データデコーディ
ングシステム34のより詳細なブロック図を示す。50
kHz自走発振器35は、システムの残りの部分にベー
スタイミング基準を供給する。発振器35は、標準構成
のものでよく、その1実施例の詳細が図6に示されてい
る。発振器35は離散論理構成要素で構成されているよ
うに示されているが、この発振器の機能を周知の表面波
(SAW)デバイス、又は他の適当な発振デバイスもし
くは発振回路(図示されていない)によって提供するこ
とがきる。
ェスターコード化データ流を含むことがある入力信号は
入力線路40を通して多モード入力回路41に接続さ
れ、入力回路41はその出力(すなわち、データ信号M
DAT)を線路42を通して遷移検出器45に供給す
る。(図示の実施例においては、下に詳細に説明される
試験モード制御回路55を具備し、この回路はタイミン
グ回復及びマンチェスターコード化データデコーディン
グシステム34の残りの部分に入力信号又は試験信号の
どちらを印加するか制御する。次いで、試験モード制御
回路55の出力は、遷移検出器45へ送出される)。
転入力及び非反転入力を有する比較器46を有する。入
力信号は第1抵抗器47によって非反転入力に接続さ
れ、及び第2抵抗器48によって反転入力に接続され
る。第1スイッチ50は、抵抗器48と直列に接続さ
れ、下に詳細に説明されるモード制御回路160によっ
て制御される。第1スイッチ50は物理的スイッチ、す
なわち、既知のスイッチ機能態勢に接続されたトランジ
スタであってもよいが、その目的は入力信号を比較器4
6の反転入力に選択的に印加することである。したがっ
て、この選択電圧印加を遂行するために等価電子回路を
採用してもよく、その1例は、図19に示された多モー
ド入力回路41の1実施例に示された転送ゲート283
である。
第2スイッチ58との間に接続され、このスイッチもま
たモード制御回路160によって制御される。スイッチ
58は、図のVCCのような基準電圧に接続される。やは
り、スイッチ58も、物理的スイッチ、すなわち、既知
のスイッチ機能態勢に接続されたトランジスタであって
もよいが、その目的は電圧VCCを比較器46の反転入力
に選択的に接続することである。したがって、この選択
電圧印加を遂行するために等価電子回路を採用してもよ
く、その1例は、図19に示された多モード入力回路4
1の1実施例に示された電流源280とミラー回路28
1である。2つのコンデンサ60及び61が、比較器4
6の反転入力と非反転入力との間、及び非反転入力と接
地との間に、それぞれ、接続される。
に、それが正又は負であろうと、正のマンチェスター遷
移表示信号M2DATパルスを発生するものであって、
多モード入力回路41の出力を線路42を通して、図7
に示されたように、D形フリップフロップ64の入力に
受信する。発振器35から線路87を通して供給される
クロックパルスはD形フリップフロップ64をクロック
駆動し、フリップフロップ64の出力は排他的ORゲー
ト65の1つの入力に接続される。排他的ORゲート6
5の出力は、NANDゲート66の1つの入力に接続さ
れ、NANDゲート66の出力はフリップフロップ67
の1つの入力に接続され、フリップフロップ67はNA
NDゲート68及び69を含む。
詳細に説明される除数5分周カウンタ75から線路71
を通して信号を受信することによって、確実に、遷移検
出器45が2つの遷移の第2のものに応答しないように
する。これら2つの遷移は、所定数のクロックパルス未
満に相当する時間、例えば、約60から80ミリ秒だけ
隔てられている。フリップフロップ67の出力は、イン
バータ77、78、及び抵抗器79を経由してNAND
ゲート66の第2入力に接続される。コンデンサ81
は、インバータ78と接地との間に接続されて、抵抗器
79と一緒に低域通過フィルタを構成する。
4に接続され、後者は、入力線路42上に正遷移又は負
遷移が起こるとき、常に、線路83上に、例えば、約1
2ナノ秒長の遷移表示信号M2DAT正パルスを発生す
るように動作する。線路85上には「M2DATZ」で
指示された反転出力が発生する。第1マンチェスターシ
ンボル又は第2マンチェスターシンボルのどちらかが、
下に詳細に説明されるマンチェスター遷移カウンタ、す
なわち、除数5分周カウンタ75によって選択されるこ
とがある。カウンタ75は、発振器35によってクロッ
ク駆動され、かつマンチェスター遷移表示信号M2DA
Tパルスによって表示されるように、線路85上のマン
チェスター遷移が起こる際にリセットされる。
細が示されており、この図において発振器35からのク
ロックパルスは入力線路87上に供給され、遷移検出器
45の出力は線路85上に供給される。除数5分周カウ
ンタ75は3つのD形フリップフロップ90、91、及
び92を有し、これらはそれぞれのクロック入力に線路
87を通してクロックパルスを受信しかつそれぞれのク
リヤ入力又はリセット入力にマンチェスター遷移表示信
号M2DATZを受信する。第1D形フリップフロップ
90の出力は第2D形フリップフロップ91のデータ入
力に接続され、第2、第3D形フリップフロップ91、
92の出力はNORゲート94を介して第1D形フリッ
プフロップ90の入力に接続される。加えて、第2、第
3D形フリップフロップ91、92の出力は、NAND
ゲート96の入力に接続され、第2D形フリップフロッ
プ91の出力はインバータ98によって反転される。
ックパルスカウンタであって、これにより線路100上
に分周されたクロックパルス2XCKが供給されるの
は、カウンタ75が線路85上にマンチェスター遷移表
示信号M2DATZパルスが起こることよってリセット
されてから発振器35によって線路87上に3つのクロ
ックパルスSCLKが発生された後である。もしマンチ
ェスター遷移によるカウンタ75のリセット動作がない
ならば、線路100上の分周されたクロックパルスは単
にクロックパルスの周波数を5で除した周波数を有す
る。出力線路71上の信号は、線路85上のマンチェス
ター遷移によるリセット動作に続く毎4カウントの後に
起こり、上述したように、遷移検出器45のフリップフ
ロップ67の入力に帰還接続される。
の特定システム実施例は、除数5分周カウンタ75が発
生する4遅延カウントで決定される各マンチェスターセ
ルの第2シンボルをサンプルしかつラッチすることによ
ってマンチェスターコード化データをデコードすること
である。マンチェスターコード化データの第1シンボル
をサンプルし、ラッチした後、異なる遅延カウントを選
択し、次いでデータを反転することによって、第1シン
ボルをデコードすることもできる。
る分周されたクロックパルスは、除数2分周回路105
の入力に接続され、この回路の詳細は図9に示されてい
る。除数2分周回路105は、D形フリップフロップ1
06を含み、このフリップフロップはそのクロック入力
に線路100を通してカウンタ75からの分周されたク
ロックパルス2XCKを受信し、そのリセット入力は下
に詳細に説明されるモードデコーダ110からのリセッ
ト信号を線路107を通して受信するように接続され
る。D形フリップフロップ106の出力は、NANDゲ
ート112によって反転され、かつ後者の入力に接続さ
れる。NANDゲート112の他の入力は、モードデコ
ーダ110からの信号を線路113を通して受信するよ
うに接続され、この信号は線路100上の分周されたク
ロックパルスの3つの連続する周期中マンチェスター遷
移がなかったことを表示する。線路113上の信号は、
インバータ114によって反転される。
00上の分周されたクロックパルス2XCKを2で分周
して、出力線路117上にサンプル命令信号SSMSを
発生する。これから明らかになるように、線路100上
の分周されクロックパルスの2つの正縁が線路85上の
どれか2つの逐次マンチェスター遷移表示信号M2DA
Tパルス間で起こったとき、リセット信号が線路107
上に発生される。遷移は各マンチェスターセルのシンボ
ル間で起こらなければならないので、もし線路100上
の分周されたクロックパルスの2つのカウントがマンチ
ェスター遷移間で起こったならば、第2カウントによっ
て発生されたリセット信号は、確実に、このシステムを
マンチェスターセルの正しいシンボルに同期させ、かつ
2倍幅パルスが起こっている(例えば、図1の2倍幅パ
ルス27と比較されたい)。2倍幅パルスは線路100
上の分周されたクロックパルス2XCKの2つの前縁と
常に重なり、これに反して単一幅パルスは1つの前縁と
のみ常に重なる。線路107上のリセット信号はD形フ
リップフロップ106をリセットするので、除数2分周
回路105の動作は、このシステムを、線路100上の
分周されたクロックパルスの次のカウントパルスが起こ
る際に正しいマンチェスターシンボルを検出しかつその
後1つ置きにシンボルを検出するように、自動的に同期
させる。
れた後、線路100上の分周されたクロックパルスの次
の正縁が線路117上のサンプル命令信号を高状態へ指
向させ、サンブリング回路120(下で説明される)を
作動させて、第2マンチェスターシンボル中、受信マン
チェスターコード化データをサンプルさせる。もし線路
100上の分周されたクロックパルスの3つの連続する
周期中にマンチェスター遷移がないならば、線路113
に出力された信号が高状態へ指向して、NANDゲート
112の出力を高状態へ指向させる。これが、線路10
0上の分周されたクロックパルスの次の正縁が起こる際
に線路117上のサンプル命令信号を高状態へ指向させ
る。マンチェスター遷移が再び開始すると、D形フリッ
プフロップ106は、セットアップされてマンチェスタ
ーセルの第2半部をサンプルするが、これは、線路10
0上の分周されたクロックパルスの第1正縁が線路11
7上のサンプル命令信号をその低状態へクロック駆動す
るからである。線路100上の分周されたクロックパル
スの次の正縁は、サンプル命令信号を高状態へクロック
駆動し、これがサンプリング回路120に現行マンチェ
スターコード化データをサンプルさせる。
は、図示の実施例ではD形フリップフロップ121であ
る。マンチェスターコード化データ信号MDATを含む
信号は、このフリップフロップのデータ入力に接続さ
れ、かつこのフリップフロップの出力は下に説明される
出力制御回路125に接続される。各マンチェスターセ
ルの第2シンボルの周波数及び位相のサンプリングパル
スで以てサンプリングD形フリップフロップ121をク
ロック駆動することによって、フリップフロップ121
は線路250上のマンチェスターコード化データ信号M
DATを正しくサンプルしかつラッチする。この点で注
意を要するのは、ラッチされたマンチェスターコード化
データの論理レベルはサンプル間で一定であるので、結
果のデータは図1に波形30によって示された、コード
化データの2進非零復帰表現であることである。
きの分周されたクロックパルスを選択することによっ
て、サンプリングパルス波形にとって正しい周波数が得
られる。しかしながら、初期化が行われないならば、サ
ンプリングパルスがマンチェスターセルの第2シンボル
でなく第1シンボルに整列する可能性も同等の公算であ
り、後者の場合ならば、デコードされたデータは反転さ
れるであろう。適正な整列は、モードデコーダ110に
よって決定され、この回路は2倍幅マンチェスター波形
の存在を検出する。モードデコーダ110の詳細は、図
10に示されている。
明されるパルス発生器130からのカウントをデコード
し、かつ本質的に論理ゲートアレーであって、種々の入
力カウント組合わせに対して既知の論理状態の出力を線
路132〜136及び107上に供給する。モードデコ
ーダ110は、4つの入力NANDゲート140〜14
3を有し、これらはパルス発生器130の出力を線路1
80〜188を通して受信する。
らの入力にパルス発生器130の出力を線路181〜1
85を通して受信する。NANDゲート140及び14
1の出力はNORゲート150の入力に接続され、後者
は線路132上に出力を発生し、この出力は、線路18
0〜185上のカウント信号が全て高状態のとき、線路
100上の分周されたクロックパルスのカウント数63
に際して高状態へ指向する。出力線路132上の信号
は、下に説明されるように、パルス発生器130の入力
を禁止するように働く。
力にNANDゲート142及び143の出力を受信する
ばかりでなく、線路185に接続された入力を有し、か
つ線路154上に出力を発生して、線路100上の分周
されたクロックパルスの3カウントを表示する。線路1
54はインバータとして働くNANDゲート155の両
入力に接続され、かつNORゲート156及び157に
よって構成されるフリップフロップ161の1つの入力
に接続され、第3カウントが起こったとき、このフリッ
プフロップをセットする。線路133上のNANDゲー
ト155の出力は、線路100上の分周されたクロック
パルスの3カウントの際に低状態へ指向し、かつ、下に
説明されるように、遷移カウンタ165をクリヤするの
に使用される。したがって、線路134上のフリップフ
ロップ161の出力は線路100上の分周されたクロッ
クパルスの3カウントの際に高状態へ指向し、かつ上に
説明されたように、除数2分周回路105(図9)のN
ANDゲートを使用許可するように働く。
ップフロップ161の他の入力は、遷移検出器45(図
7)からの遷移表示信号M2DATを線路83を通して
受信するように接続される。遷移表示信号M2DATを
受信すると、フリップフロップ161はリセットされ、
線路133上の出力状態を高状態へ復帰させ、かつ線路
134上の出力状態を低状態へ復帰させる。
く、線路185上の信号がNORゲート159の入力に
接続される。NORゲート159の出力ばかりでなく、
線路181上の信号がNANDゲート162の入力に接
続され、NANDゲート162は線路107上に出力を
発生し、これが線路100上の分周されたクロックパル
スの2カウントの際に低状態へ指向する。線路107上
の信号は、図9の除数2分周回路105のD形フリップ
フロップ106をリセットするように働く。下に詳細に
説明される遷移カウンタ165のから線路166上に発
生される出力信号は、インバータ167によって反転さ
れて出力線路136上に供給され、これが、下に説明さ
れるモード制御回路160のD形フリップフロップ13
5をリセットする。
のカウントをモードデコーダ110に供給するパルス発
生器130は、図11に詳細に示されている。パルス発
生器130は、リプルカウンタとして接続された6つの
D形フリップフロップ170〜175を含む。線路10
0上の分周されたクロックパルス及び(図10に示され
たモードデコーダ110のNANDゲート150から
の)線路132上のカウントが63に達したことを表示
する信号がORゲート177の入力に印加される。パル
ス発生器130は、線路85上のマンチェスター遷移表
示信号M2DATZによってリセットされ、かつORゲ
ート177によって使用許可される線路100上の分周
されたクロックパルスによってクロック駆動される。上
に説明されたように、パルス発生器130の出力は線路
180〜188上に発生され、モードデコーダ110へ
供給される。
に現れるマンチェスター遷移表示信号パルス間で起こる
線路100上の分周されたクロックパルスの数をカウン
トすることである。線路85上のマンチェスター遷移表
示信号パルスは、パルス発生器130を全「1」初期状
態へプリセットし、その後線路100上の分周されたク
ロックパルスが逐次にカウントされる。もしカウント6
4に達したならば、線路132上のモードデコーダ11
0からの信号が高状態へ指向して、次のマンチェスター
遷移表示信号パルスが起こるまで更にクロック駆動する
のを禁止する。
よって発生され、この回路の詳細は図12に示されてい
る。モード制御回路160は、図13のモードデコーダ
110の出力を線路132を通して受信するように接続
されたD形フリップフロップ135を含む。線路132
上の信号は、線路100上の分周されたクロックパルス
のカウントが64に達したことを表示する。D形フリッ
プフロップ135は図13のモードデコーダ110から
線路136上へ発生される出力によってリセットされよ
うに接続され、この出力は下に説明される遷移カウンタ
165から線路166上に発生される反転出力を表示す
る。D形フリップフロップ135は、ORゲート235
を経由して供給される線路100上の分周されたクロッ
クパルスによってクロック駆動されるように接続され
る。D形フリップフロップ135の出力は、ORゲート
235の第2入力に接続されることによって、この出力
が高状態のとき線路100上の分周されたクロックパル
スを禁止する。
NANDゲート236の1つの入力に接続され、後者の
線路238上の出力信号は入力回路41のスイッチ50
を制御するのに使用される。スイッチ50は、マンチェ
スターデコーディングシステム34の動作モードを制御
する。NANDゲート236の他の入力は、図10に示
されたモードデコーダ110の出力を線路134を通し
て受信するように接続される。線路134上の信号は、
線路100上の分周されたクロックパルスの第3カウン
トが起こった後に高状態へ指向する。
は、NANDゲート240及び241を含むフリップフ
ロップをセットするように接続される。このフリップフ
ロップは、線路100上の分周された8クロックパルス
のカウントに相当する、パルス発生器130から線路1
87上に出力された信号によってリセットされる。この
フリップフロップの出力はNORゲート242の1つの
入力に接続され、このNORゲートはその第2入力に線
路134上の信号を受信するように接続される。
説明される出力制御回路125を使用許可するように接
続される。それゆえ、動作中、モード制御回路160
は、線路244上の出力使用許可信号が高状態に指向す
るのを防止しかつ線路100上の分周されたクロックパ
ルスの8カウントに相当する短休止時間の後まで出力制
御回路125の出力を使用許可する。
述べた遷移カウンタ165が、図13に示されており、
3つのD形フリップフロップ190〜192を有する。
第1D形フリップフロップ190は、モード制御回路1
60の出力信号LDT.Bが低状態に留まっているなら
ば、サンプリング回路120が線路250に出力するマ
ンチェスターコード化データの状態の変化によってクロ
ック駆動される。信号LDT.Bが高状態へ指向すると
き、ORゲート195が更に遷移表示信号を通過させる
のを禁止する。第1D形フリップフロップ190の出力
は、第2D形フリップフロップ191のクロック入力に
接続されるばかりでなく、3入力NORゲート196の
第1入力に接続される。第1D形フリップフロップ19
0の反転出力は、そのデータ入力に接続される。
に、その反転出力をその入力に接続され、その出力をN
ORゲート196の第2入力に接続され、及び第3D形
フリップフロップ192のクロック入力に接続される。
同様に、第3D形フリップフロップ192は、その反転
出力をその入力に接続され、しかしながらその反転出力
をまた3入力NORゲート196の第3入力に接続され
る。
2は、モードデコーダ110(図10)から線路133
上に発生された信号によってリセットされる。この信号
は、上述のように、線路100上の分周されたクロック
パルスの第3カウントの際に低状態へ指向する。それゆ
え、遷移カウンタ165は、サンプルされたマンチェス
ターコード化データの4つの正縁をカウントするように
働き、かつ長休止時間間隔の後、システムに「目覚ま
し」させるように動作する。回路の目覚まし特徴は下に
詳細に説明するが、簡単に云うと、もし線路133上の
リセット信号が起こる前にカウント4に達するならば、
線路166上の信号は高状態へ指向して、下に説明する
ように、システムの残りの部分を目覚ましさせる。
通して入力される2進非零復帰信号は、また、出力制御
回路125の入力に印加され、この回路の詳細は図14
に示されている。出力制御回路125は、サンプリング
D形フリップフロップ121からのデコードされた2進
非零復帰信号をその使用許可ANDゲート252の入力
に受信し、ゲート252の出力を出力バッファ253に
よってバッファしてデータ出力線路255上にデコード
されたデータ出力信号DOUTを供給する。ANDゲー
ト252は、図12を参照して上に説明したモード制御
回路160のNORゲート242の出力から線路244
に発生された出力使用許可信号によって使用許可され
る。
タイミングパルスTRIGは使用許可ANDゲート26
0によって発生され、このゲートの出力は出力バッファ
261によってバッファされる。ANDゲート260
は、また、モード制御回路160のNORゲート242
から線路244上には発生された出力使用許可信号によ
って使用許可される。ANDゲート260の他の入力に
は、発振器35から線路87へ発生されかつ半サイクル
遅延されたクロック信号が供給される。線路87上のク
ロック信号はインバータ265によって反転されて、図
9を参照して上に説明した除数2分周回路105によっ
て線路117上に発生されたサンプル命令信号をクロッ
ク駆動してD形フリップフロップ268へ入力させる。
遅延がD形フリップフロップ270によって発生され、
このフリップフロップはそのデータ入力にD形フリップ
フロップ268の出力を受信しかつそのクロック入力に
線路87を通してクロックパルスを受信する。D形フリ
ップフロップ270の出力はNORゲート271の1つ
の入力に接続され、このゲートの出力はANDゲート2
60に接続される。NORゲート271の他の入力は、
インバータ272によって反転されたD形フリップフロ
ップ268の出力を受信する。
スTRIGは、除数2分周回路105の出力側の線路1
17上のサンプル命令信号(またしたがって線路250
上の2進非零復帰信号)の状態変化から、線路87上の
クロックパルスの半周期だけ遅延させられる。この遅延
は、例えば、約10マイクロ秒台でよい。この場合、こ
の出力タイミングパルスの幅もまた、線路87上のクロ
ックパルスの半周期、約10マイクロ秒である。
信号DOUTの波形及び線路257上のタイミングパル
スTRIGは、線路257上のタイミングパルスが線路
100上の分周されたクロックパルスの半周期だけ遅延
させられていることを除き、サンプリング回路120の
出力2進非零復帰信号及び除数2分周回路105の出力
信号の、それぞれ、コピーである。
的に、タイミング回復及びマンチェスターコード化デー
タデコーディングシステム34は、試験モードを用意し
ており、試験モードでは試験信号を試験モード制御回路
55を経由してその回路に印加することできる。それゆ
え、システム34は、通常、詳細を図12に示されたモ
ード制御回路160の制御の下に、その多モード入力回
路41にマンチェスターコード化データ信号MDATを
受信する。しかしながら、試験モードを実行するために
は、多モード入力回路41の出力を、図15で、線路4
2を通してNANDゲート210の入力、NORゲート
211の入力、及びマルチプレクサ212の入力に接続
する。NANDゲート210の出力及びNORゲート2
11の出力は、インバータ214及び215によって、
それぞれ、反転され、所望試験目的又は監視目的に使用
される。
に、通常、マンチェスターコード化データを含む信号を
線路42を通して受信しかつその出力を線路88を通し
てシステムの残りの部分に供給する。しかしながら、も
し高状態試験使用許可信号が試験使用許可線路220に
印加されるならば、線路221に印加されているマンチ
ェスターコード化データを含む試験信号が出力線路88
へ供給される。
ェスターコード化データデコーディングシステム34
は、入力信号に含まれたマンチェスターコード化データ
によって確立された条件に従って、3つの動作モードを
有する。これら3つの動作モードは、入力信号の特性及
び性質に従って、動作の適応しきい値検出方式を用意す
る。第1動作モードは、上述のように、「定常状態」動
作モードであり、この動作モードでマンチェスターコー
ド化データを含む信号が処理されかつ出力2進非零復帰
信号が発生される。第2動作モードは「オフセット」動
作モードであって、この動作モードでシステム34は
「休眠」しており、休眠中システム34に「目覚まし」
させかつ「定常状態」動作モードを再開させるためには
目覚ましマンチェスターコード化データ系列を起こす必
要がある。第3動作モードは「ホールド」動作モードで
あって、このモードでシステムは目覚まし系列の検出と
通常データの受信との間で動作し、このモード中、シス
テムは、たとえ定常モードマンチェスターコード化デー
タを受信していなくても、システムバイアスを維持す
る。
ッチ50及び58によってバイアスされるかに従ってシ
ステムが動作する。それゆえ、図12に示されたモード
制御回路160が線路238上に出力する信号に応答し
てマンチェスター遷移表示信号波形を監視することから
検出された信号条件に基づき、スイッチ50及び58を
3つの基準電圧の整定の1つを選択するように動作させ
る。
形を図16A〜Cに概略的に示す。図5で明らかなよう
に、比較器46の反転入力上の接続点2における時定数
は、比較器46の非反転入力上の接続点1における時定
数より遥かに大きい。したがって、接続点2は復調され
た振幅偏移変調信号DASK(復調ASK)の長期平均
に主として応答するのに対して、接続点1は信号DAS
Kデータ遷移に応答する。図16Aに示した波形を有す
る「定常状態」動作モードでは、スイッチ50は閉じ、
スイッチ58は開く。「定常状態」動作モードでは、接
続点2の基準電圧300は接続点1の信号302の平均
値に等しいことになる。マンチェスターコード化データ
の平均値は常に高レベルと低レベルとの間に中心を置い
ているから、雑音に対する最大余裕度が達成される。
ド」動作モードでは、両スイッチ50及び58が開く。
放電路がないから、接続点2上のコンデンサ60は、波
形304として見らるように、先行電圧を保持する。波
形306によって表現されるような、短休止時間間隔に
よって分離されたデータのバーストを含む伝送書式の場
合、「ホールド」動作モードは妥当データのバーストと
バーストとの間で最適しきい値を維持する。
ット」動作モードでは、基準電圧308は接続点1の雑
音の平均値からオフセットしている。オフセット電圧
は、基準電圧が接続点1に期待される最弱有効信号31
0の高レベルと低レベルとの間の中点に近似的にあるよ
うに選択される。このモードは、長休止時間間隔中使用
される。比較器の出力雑音は、基準電圧が雑音平均値に
等しくなることを許容するほとんどの遠隔制御受信機に
見られる雑音よりも遥かに低く抑制される。
の雑音に対する余裕度は「定常状態」動作モードにおけ
るほど良好でないかもしれないが、更に行われる信号処
理と組合わされる簡単な伝送書式が、データ出力線路2
55(図14)上で雑音を従える疑似目覚まし系列が発
生する可能性をほとんど除去することができる。目覚ま
し系列及び図17に示されたような短休止時間を伴う書
式が使用されることがある。これで判るように、目覚ま
し系列は、いくつかの類似パルス遷移314〜323、
これに続く休止時間間隔326、これにまた続く所望マ
ンチェスターコード化データ流328、330を含む。
図示の実施励では、絶対に必要ではないが、初期系列で
ある8マンチェスターコード化遷移328が適正同期を
確実にするために伝送される。この同期系列328の後
に、注目の実際のマンチェスターコード化データ信号3
30が伝送される。この書式で以て、線路225上のデ
コードされたデータ出力信号DOUT及びの出力制御回
路125(図14)から出力された線路257上のタイ
ミングパルスTRIGは、妥当目覚まし系列及び短休止
時間が起こった後にのみ活性化される。これらは、次の
休止時間間隔が検出されるまで活性を保つ。
遷移表示信号及び線路100上の分周されたクロックパ
ルスに応答して、適当な比較器基準モードを決定する。
長休止時間中、「オフセット」動作モードが有効であ
り、かつ遷移表示信号の示す遷移がどれか検出されると
これが候補目覚まし系列を開始させる。比較器46は、
妥当目覚まし系列が検出されるまで「オフセット」動作
モードに留まる。妥当目覚まし系列は、所定数の適正に
間隔を取った逐次遷移で構成される。適正な間隔を取る
ために、どれか2つの遷移間の間隔は3シンボル幅より
狭くなければならない。これは、毎遷移に続く線路10
0上の分周されたクロックパルスをカウントすることに
よって決定される。もしカウント3に達するならば、そ
の系列を破棄し、かつ次に検出された遷移が過ぎた所で
開始する。
続点における波形がより詳細に示されている。目覚まし
系列中、曲線セグメント340によって示されたよう
に、比較器46に対する基準電圧は、信号平均の最終値
とオフセットとの和に向け上昇する。目覚ましに続い
て、基準電圧は、点342において「定常状態」動作モ
ードへスイッチされる。この図から明らかなように、目
覚まし中、基準電圧は「定常状態」動作モードが使用さ
れていたとしたならば上昇するであろうよりも敏速に信
号平均値へと上昇する。これは、短い時定数及びオフセ
ット電圧の存在の両方に起因する。図示の実施例では、
目覚ましバースト内に12の遷移があるがしかし4つの
遷移しか目覚ましに必要でないので、システムは、普
通、全バーストが完了する前に目覚める。これは基準電
圧にとって真の平均値へ落ち着くのに追加の時間を許す
が、「定常状態」動作モードにスイッチしたときには基
準電圧が既に真の平均値になっているならば明らかに有
利である。これは、目覚ましが目覚ましバーストの終端
近く又は終端で起こり得る非常に弱い信号又は高雑音条
件の場合に特に云える。
344で起こる。(注意を要するのは、図18に示され
た休止時間領域344は図示の都合上相対的に短くされ
ている。典型的休止時間は、例えば、2ミリ秒又はそれ
より長いことがある)。線路255上のデータ出力信号
及び線路257上のタイミングパルスは、目覚ましに続
く短休止時間の終端で使用許可される。このホールドオ
フが目覚ましバーストの残りの部分からデータを出力す
るの防止する。短休止時間は、各マンチェスター遷移表
示信号パルスに続く線路100上の分周されたクロック
パルスをカウントすることによって検出される。もしカ
ウント3に達したならば、短休止時間は開始されかつ比
較器基準電圧がホールドモードへスイッチされる。これ
らの整定は、検出された遷移が再開するか又は線路10
0上の分周されたクロックパルス及びカウントが64に
達するかのどちらかが起こるまで有効を保つ。もし検出
された遷移が先に起こるならば、線路100上の分周さ
れたクロックパルスのカウントは零にセットされ、比較
器基準電圧は「定常状態」動作モードにセットされ、そ
の出力が使用許可され、デコードされたデータ出力信号
DOUT、及びタイミングパルス、すなわち、トリガパ
ルスTRIGがそれぞれの出力線路257及び257に
現れる。
され図示されたが、本開示はただ例を示すために行われ
たのであって、部分の組合わせ及び配置上の数々の変更
は、前掲の特許請求の範囲に掲げた本発明の精神及び範
囲に反することなく、技術の習熟者にとって可能であ
る。
る。
デコーディング装置であって、前記マンチェスターコー
ド化データ流の遷移が検出されるとき遷移表示出力を発
生するように前記マンチェスターコード化データを受信
する遷移検出器、前記遷移表示出力が発生された後の所
定時刻に出力制御パルスを発生する回路、及び前記マン
チェスターコード化データ流を受信するサンプリングフ
リップフロップであって、前記出力制御パルスが発生さ
れるとき前記マンチェスターコード化データの状態を出
力するように前記出力制御パルスによって制御される前
記サンプリングフリップフロップを含む装置。
サンプリングフリップフロップが前記マンチェスターコ
ード化データ流の2進非零復帰形を発生するように動作
する、装置。
マンチェスターコード化データ流の周波数より高い周波
数でクロックパルス流を発生するクロック発生器を更に
含む装置。
遷移検出器が前記クロックパルス流を受信しかつ前記遷
移表示出力を前記クロックパルス流のパルスと同期させ
るように構成される、装置。
の後に起こるマンチェスターセルの既知半部を選択する
位相セレクタを更に含む装置。
位相セレクタがマンチェスターセルの第2半部を選択す
る、装置。
位相セレクタがマンチェスターセルの第1半部を選択す
る、装置。
フリップフロップからの出力を反転させるインバータを
更に含む装置。
ーコード化データデコーディングシステムであって、出
力パルスを供給する発振器、マンチェスターコード化デ
ータ信号を含むことがある入力信号を受信しかつデータ
を含む信号を出力するように接続された多モード入力回
路、毎マンチェスター遷移においてマンチェスター遷移
表示信号パルスを発生するために前記多モード入力回路
の出力信号を受信するように接続された遷移検出器、マ
ンチェスター遷移の後に所定数の発振器パルスを発生す
るために前記発振器の出力パルスを受信するように接続
されたマンチェスター遷移カウンタ、サンプル命令信号
を発生するために前記マンチェスター遷移カウンタから
前記発振器パルスを受信するように接続された除数2分
周回路、及び前記除数2分周回路の出力に応答して前記
マンチェスターコード化データの状態をラッチするため
に前記除数2分周回路の出力と前記マンチェスターコー
ド化データとを受信するように接続されたサンプリング
回路を含むシステム。
て、前記発振器の出力パルスを受信しかつ出力カウント
を発生するように接続されたパルス発生器、前記パルス
発生器の前記出力カウントが予選択されたカウントに達
した際に出力を供給するために前記パルス発生器の前記
カウント出力を受信するように接続されたモードデコー
ダ、及び前記モードデコーダの出力の少なくともいくつ
かを受信するように接続されたモード制御回路であっ
て、前記多モード入力回路のモードを選択的に制御する
ように接続された前記モード制御回路を更に含むシステ
ム。
て、前記モードデコーダが論理ゲートアレーである、シ
ステム。
て、非零復帰出力データ信号と出力タイミングパルスと
を発生するために前記サンプリング回路によってラッチ
されたデータと前記遷移表示パルスとを受信するように
接続された出力制御回路を更に含むシステム。
て、半サイクルだけ前記出力タイミングパルスを遅延さ
せる回路を更に含むシステム。
て、前記多モード入力回路はマンチェスターコード化デ
ータ流を含む信号を処理する「定常状態」動作モード
と、前記システムに「目覚まし」させかつ前記「定常状
態」動作モードを再開させるために目覚ましマンチェス
ターコード化データの系列を起こす必要がある「オフセ
ット」動作モードと、たとえ「定常状態」動作モードマ
ンチェスターコード化データを受信していなくても、シ
ステムバイアスを維持する「ホールド」動作モードとを
有する、システム。
て、入力信号又は試験信号のどちらが処理されるか制御
する試験モード制御回路を更に含む、システム。
て、前記多モード入力回路が反転入力と非反転入力とを
備える比較器、前記入力信号を前記比較器の前記非反転
入力に接続する第1抵抗器、前記入力信号を前記比較器
の前記反転入力に接続する第2抵抗器、前記比較器の前
記反転入力に1つの端で接続された第3対抗器、前記第
2抵抗器と直列に接続された第1スイッチ機能、前記第
3抵抗器の他の端と基準電圧との間に接続された第2ス
イッチ機能、前記比較器の前記反転入力と前記非反転入
力との間に接続された第1コンデンサ、及び前記比較器
の前記非反転入力と接地との間に接続された第2コンデ
ンサを含み、前記第1スイッチ機能と前記第2スイッチ
機能とは前記モード制御回路によって制御される、シス
テム。
ード化データ目覚まし系列に応答して休止状態からマン
チェスターコード化データ検出器の動作を開始させる目
覚まし回路であって、前記入力信号のサンプルされた状
態に相当するデータ出力信号を発生するために前記マン
チェスターコード化データ検出器が休止状態にあるとき
前記入力信号を受信するように初期的にオフであるホー
ルド動作モードを有する入力回路、基準電圧と前記入力
信号との間の差に相当するデータ出力信号を発生するた
めに入力信号平均値と所定オフセット電圧との和から導
出された前記基準電圧と前記入力信号を比較するために
前記入力信号を受信するように初期的にオンであるオフ
セット回路、前記オフセット回路を選択的にスイッチす
るために前記入力回路の前記データ出力信号内に含まれ
るようにマンチェスターセルが果たして受信されたかど
うか判定する回路、及び前記オフセット回路をオフへ選
択的にスイッチするために前記オフセット回路の前記デ
ータ出力信号内でそれぞれの所定状態を有するように所
定数のマンチェスターセルが逐次受信されたかどうか判
定する回路を含む目覚まし回路。
あって、反転入力と、非反転入力と、出力とを有する差
働増幅器を更に含み、前記入力回路が前記差働増幅器の
前記反転入力と基準電圧との間に接続された第1コンデ
ンサと、前記差働増幅器の前記非反転入力と前記基準電
圧との間に接続された第2コンデンサと、前記入力信号
と前記差働増幅器の前記反転入力との間に接続された第
1抵抗器とを含み、前記データ出力信号が前記差働増幅
器の前記出力に発生され、前記オフセット回路が前記差
働増幅器の前記反転入力と前記基準電圧との間に接続さ
れた第1抵抗器と、前記差働増幅器の前記非反転入力と
前記入力信号との間に接続された第2抵抗器と、前記オ
フセット回路をターンオフするために前記第1抵抗器と
直列に接続された第1スイッチとを含み、前記第1スイ
ッチが閉じたとき前記差働増幅器の前記出力が前記基準
電圧と前記入力信号との間の差に相当する前記データ出
力信号を発生し、前記オフセット回路が前記第2抵抗器
と直列に接続された第2スイッチを含み、前記第2スイ
ッチが閉じかつ前記第1スイッチが開いたとき、前記差
働増幅器の前記出力が増幅された前記入力信号を発生す
る、目覚まし回路。
生するマンチェスターコード化データデコーディング方
法であって、前記マンチェスターコード化データの各遷
移毎にパルスを発生するステップ、前記マンチェスター
コード化データの各遷移毎に発生する前記パルスと時間
的に位相を合わせてサンプリング信号を発生するステッ
プ、前記サンプリング信号の各発生の際に前記マンチェ
スターコード化データをラッチしかつ前記ラッチされた
データを出力として発生するステップ、及び雑音に対す
る強化余裕度を達成しながら前記マンチェスターコード
化データを受信するように適応しきい値検出を使用する
ステップを含む方法。
前記適応しき値検出を使用するステップがデコーディン
グ装置のデータ入力回路において複数の動作モードを提
供するステップを含む、方法。
前記複数の動作モードを提供するステップが「定常状
態」動作モードを提供するステップと「オフセット」動
作モードとを提供するステップとを含む、方法。
流内の各マンチェスターセルの既知の半部の状態に相当
する非零復帰データ信号を発生する方法であって、前記
マンチェスターコード化データ流内の各遷移において遷
移パルスを発生するステップ、前記マンチェスターコー
ド化データ流内の前記マンチェスターセルの周波数のn
倍の周波数を有する一連のタイミングパルスを発生する
ステップ、各遷移パルスに応答して前記一連のタイミン
グパルスを再開始させるステップ、各第mタイミングパ
ルスが起こる際にマンチェスターセルの現行状態をラッ
チするステップであって、mがn/2より大きい、前記
ラッチするステップ、タイミングパルスカウントを供給
するために前記タイミングパルスをカウントするステッ
プ、各遷移パルスに応答して前記カウントする動作を再
開始させるステップ、及びもし前記タイミングパルスカ
ウントがn/2より大きくなれば、次の第(n/2)タ
イミングパルスの起こる際に前記マンチェスターコード
化データ流をラッチするように前記ラッチする動作を進
めるステップを含む方法。
前記タイミグパルスが有する周波数は前記マンチェスタ
ーコード化データ流内の前記マンチェスターセルの周波
数の2倍であり、nは2である、方法。
流内の各マンチェスターセルの第2半部の状態に相当す
る非零復帰データ信号を発生する方法であって、前記マ
ンチェスターコード化データ流内の前記マンチェスター
セルの周波数の半分の周波数を有する一連のタイミング
パルスを発生するステップ、各第2タイミングパルスが
起こる際にマンチェスターセルの現行状態をラッチする
ステップ、前記マンチェスターコード化データ流内の2
倍幅パルスが起こるのを検出するステップ、及び前記2
倍幅パルスが検出された後に次に起こるタイミングパル
スの際に前記ラッする動作を開始するように再同期する
ステップを含む方法。
流内のマンチェスターセルの第2半部の状態に相当する
非零復帰データ信号を発生する装置であって、クロック
パルス流を発生する発振器、前記マンチェスターコード
化データ流内の各遷移において出力パルスを発生するた
めに前記マンチェスターコード化データ流を受信するよ
うに接続されたパルス発生器、前記発振器からの前記ク
ロックパルスによってクロック駆動されるように接続さ
れた除数n分周カウンタであって、所定数の前記クロッ
クパルスの後に状態を変化する出力を有する前記除数n
分周カウンタ、前記除数n分周カウンタの前記出力によ
ってクロック駆動されるように接続されたタイミングフ
リップフロップであって、前記除数n分周カウンタの前
記出力の毎第2カウントの際に出力を発生するように接
続される前記タイミングフリップフロップ、前記マンチ
ェスターコード化データ流を受信するデータ入力と前記
タイミングフリップフロップの出力を受信するクロック
入力とを有するように接続されたサンプリングフリップ
フロップであって、前記サンプリングフリップフロップ
がクロック駆動されるとき、前記マンチェスターコード
化データ流の状態を出力として供給する前記サンプリン
グフリップフロップ、及び前記除数n分周カウンタの前
記出力を受信するクロック入力と前記パルス発生器の前
記パルス出力を受信するリセット入力とを有するように
接続されることによって、いつ前記2倍幅マンチェスタ
ーパルスが起こったかを表示する信号を発生する逐次カ
ウンタであって、前記表示する信号が前記サンプリング
フリップフロップをリセットするように接続される、前
記逐次カウンタを含む装置。
マンチェスターコード化データ流デコーディング装置3
4が提供される。この装置は、マンチェスターコード化
データ流の遷移が検出されるとき遷移表示出力を発生す
るようにマンチェスターコード化データを受信する遷移
検出器45を含む。また、遷移表示出力が発生された後
の所定時刻に出力制御パルスを発生する回路105を備
える。サンプリングフリップフロップ120がマンチェ
スターコード化データ流を受信し、かつ出力制御パルス
が発生されるときマンチェスターコード化データの状態
を出力制御回路125へ出力するように出力制御パルス
によって制御される。好適実施例においては、サンプリ
ングフリップフロップ120は、マンチェスターコード
化データ流の2進非零復帰波形を発生するように動作す
る。遷移検出器45は、その遷移表示出力をクロックパ
ルス流のパルスと同期させるように構成されることがあ
る。また、マンチェスターコード化データの第1シンボ
ル又は第2シンボルのどちらかを選択して装置の出力へ
供給する位相選択器を含むことがある。
と、本発明の好適実施例によるタイミング回復及びデコ
ーディングシステムを使用して同上データ流から導出さ
れた非零復帰データ流の波形とを示す波形図。
ド化データデコーディングシステムの全体的電気回路
図。
信号の波形図。
本発明の他の好適実施による短及び長休止時間検出特
徴、並びに長期休眠及び目覚まし能力を追加して備える
マンチェスターコード化データデコーディングシステム
の電気回路図。
回復及びマンチェスターコード化データデコーディング
システムの詳細電気回路図。
図。
回路図。
タの電気回路図。
電気回路図。
の電気回路図。
電気回路図。
の電気回路図。
電気回路図。
コード化データを含むことがある入力信号から導出され
た非零復帰データ出力及びこれに伴うタイミング又はト
リガパルスを発生する出力回路の電気回路図。
回路の電気回路図。
5の回路からの出力信号波形図であって、Aは「定常状
態」動作モードにおける出力信号波形、Bは「ホール
ド」動作モードにおける出力信号波形、及びCは「オフ
セット」動作モードにおける出力信号波形。
び短休止時間間隔を伴うパルス信号の波形図。
の接続点における信号の詳細な波形図。
路の詳細な回路図。
タデコーディングシステム 35 発振器 40 (システム)入力線路 41 多モード入力回路 45 遷移検出器(単安定パルス発生器) 46 比較器 47 第1抵抗器 48 第2抵抗器 50 第1スイッチ 55 試験モード制御回路 56 第3抵抗器 58 第2スイッチ 60 第1コンデンサ 61 第2コンデンサ 75 除数5分周カウンタ(マンチェスター遷移カウン
タ) 105 除数2分周回路 110 モードデコーダ 120 サンプリング回路 121 サンプリングD形フリップフロップ 125 出力制御回路 130 パルス発生器 160 モード制御回路 165 目覚ましカウンタ、遷移カウンタ 212 マルチプレクサ 255 データ出力線路 280 電流源 281 ミラー回路 400 マンチェスターコード化データデコーディング
システム 402 逐次カウンタ 430 マンチェスターコード化データデコーディング
システム 431 短休止時間レジスタ 432 長休止時間レジスタ 2INI 2倍幅パルス表示信号 2XCK 分周されたクロックパルス DASK 復調ASK信号(入力信号) DB2INI 同期パルス DOUT デコードされたデータ出力信号 M2DAT 遷移表示信号 MDAT マンチェスターコード化データ信号 SCLK クロックパルス SSMS サンプル命令信号 TRIG タイミングパルス、すなわち、トリガパルス
Claims (2)
- 【請求項1】 マンチェスターコード化データ流デコー
ディング装置であって、 前記マンチェスターコード化データ流の遷移が検出され
るとき遷移表示出力を発生するように前記マンチェスタ
ーコード化データを受信する遷移検出器、 前記遷移表示出力が発生された後の所定時刻に出力制御
パルスを発生する回路、及び前記マンチェスターコード
化データ流を受信するサンプリングフリップフロップで
あって、前記出力制御パルスが発生されるとき前記マン
チェスターコード化データの状態を出力するように前記
出力制御パルスによって制御される前記サンプリングフ
リップフロップを含む装置。 - 【請求項2】 データの非零復帰2進表現を発生するマ
ンチェスターコード化データデコーディング方法であっ
て、 前記マンチェスターコード化データの各遷移毎にパルス
を発生するステップ、 前記マンチェスターコード化データの各遷移毎に発生す
る前記パルスと時間的に位相を合わせてサンプリング信
号を発生するステップ、 前記サンプリング信号の各発生の際に前記マンチェスタ
ーコード化データをラッチしかつ前記ラッチされたデー
タを出力として発生するステップ、及び雑音に対する強
化余裕度を達成しながら前記マンチェスターコード化デ
ータを受信するように適応しきい値検出を使用するステ
ップを含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US661795P | 1995-11-13 | 1995-11-13 | |
US006617 | 1995-11-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09270710A true JPH09270710A (ja) | 1997-10-14 |
JP4009338B2 JP4009338B2 (ja) | 2007-11-14 |
Family
ID=21721759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30203696A Expired - Fee Related JP4009338B2 (ja) | 1995-11-13 | 1996-11-13 | 雑音性、断続性データ流デコーディング装置及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6008746A (ja) |
EP (1) | EP0773653B1 (ja) |
JP (1) | JP4009338B2 (ja) |
KR (1) | KR100461922B1 (ja) |
DE (1) | DE69632376T2 (ja) |
MY (1) | MY113537A (ja) |
SG (1) | SG52859A1 (ja) |
TW (1) | TW331680B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005160042A (ja) * | 2003-10-30 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Ask復調装置およびそれを用いた無線装置 |
JP2013070348A (ja) * | 2011-09-26 | 2013-04-18 | Mitsubishi Electric Corp | ビットクロック同期回路及び受信装置 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2768881B1 (fr) * | 1997-09-24 | 2002-01-11 | St Microelectronics Sa | Dispositif de commande de l'echantillonnage d'un signal vehiculant des informations binaires codees selon un codage bi-phase |
DE69724631D1 (de) * | 1997-12-04 | 2003-10-09 | St Microelectronics Srl | Dekodierung eines biphasen modulierten Bitstroms und selbstsynchronisierender Frequenzteiler mit nicht-ganzzahligen Verhältnis |
US6243426B1 (en) * | 1998-09-30 | 2001-06-05 | Advanced Micro Devices, Inc. | Apparatus and method for slew rate control of MLT-3 transmitter using zero drive |
FR2799912B1 (fr) * | 1999-10-19 | 2002-02-15 | St Microelectronics Sa | Transmission d'une horloge par une barriere d'isolement capacitive |
DE10007783A1 (de) * | 2000-02-21 | 2001-08-23 | Rohde & Schwarz | Verfahren und Anordnung zur Daten- und Taktrückgewinnung bei einem biphase-codierten Datensignal |
US6987824B1 (en) | 2000-09-21 | 2006-01-17 | International Business Machines Corporation | Method and system for clock/data recovery for self-clocked high speed interconnects |
US6437710B1 (en) * | 2000-11-10 | 2002-08-20 | Oasis Design, Inc. | Encoder within a communication system that avoids encoded DC accumulation and can use coding violations to synchronize a decoder and detect transmission errors |
US6628212B1 (en) * | 2000-11-21 | 2003-09-30 | Nortel Networks Limited | State-driven over-sampling manchester decoder |
WO2002062004A1 (en) * | 2001-02-01 | 2002-08-08 | Vitesse Semiconductor Corporation | Rz recovery |
US7170949B2 (en) | 2002-03-14 | 2007-01-30 | Intel Corporation | Methods and apparatus for signaling on a differential link |
DE60223649T2 (de) * | 2002-03-22 | 2008-10-30 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren und Vorrichtung zur Dekodierung Manchester-kodierter Signale |
US7113356B1 (en) | 2002-09-10 | 2006-09-26 | Marvell International Ltd. | Method for checking the quality of servo gray codes |
US7664214B2 (en) * | 2002-09-24 | 2010-02-16 | Standard Microsystems Corporation | System and method for transferring data among transceivers substantially void of data dependent jitter |
US7760835B2 (en) * | 2002-10-02 | 2010-07-20 | Battelle Memorial Institute | Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method |
US7469023B2 (en) * | 2003-06-04 | 2008-12-23 | Susan Vasana | Manchester code delta detector |
US6768433B1 (en) * | 2003-09-25 | 2004-07-27 | Lsi Logic Corporation | Method and system for decoding biphase-mark encoded data |
US7310390B2 (en) * | 2003-10-30 | 2007-12-18 | Apple Inc. | Decoding coded data streams |
JP4261432B2 (ja) * | 2004-07-09 | 2009-04-30 | 株式会社アドバンテスト | 半導体試験装置および半導体試験方法 |
US7715445B1 (en) * | 2006-03-14 | 2010-05-11 | National Semiconductor Corporation | System and method for minimizing transmit latency uncertainty in 100 Mb RMII ethernet physical layer devices |
JP5905678B2 (ja) * | 2011-08-03 | 2016-04-20 | 株式会社デンソー | トランシーバ |
CN103946829B (zh) | 2011-10-05 | 2016-09-21 | 美国亚德诺半导体公司 | 用于高速数据和电力分配的双线通信系统 |
US10649948B2 (en) * | 2011-10-05 | 2020-05-12 | Analog Devices, Inc. | Two-wire communication systems and applications |
US10311010B2 (en) | 2011-10-05 | 2019-06-04 | Analog Devices, Inc. | Two-wire communication systems and applications |
DE102012010375A1 (de) * | 2012-05-29 | 2013-12-05 | Sew-Eurodrive Gmbh & Co Kg | Dekodierungsverfahren und Dekodiereinrichtung |
US9772665B2 (en) | 2012-10-05 | 2017-09-26 | Analog Devices, Inc. | Power switching in a two-wire conductor system |
RU2522978C1 (ru) * | 2013-01-15 | 2014-07-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Способ преобразования фазоманипулированного кода в бинарный |
US9059724B2 (en) * | 2013-07-08 | 2015-06-16 | Analog Devices, Inc. | Differential decoder |
KR102381862B1 (ko) * | 2015-12-10 | 2022-04-01 | 삼성전자주식회사 | 데이터 통신 장치 |
CN109739715B (zh) * | 2019-01-22 | 2022-07-29 | 京东方科技集团股份有限公司 | 一种故障检测方法和装置 |
CN111769835A (zh) * | 2020-07-03 | 2020-10-13 | 北京电力自动化设备有限公司 | 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4292626A (en) * | 1979-08-23 | 1981-09-29 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence | Manchester decoder |
US4361895A (en) * | 1980-07-28 | 1982-11-30 | Ontel Corporation | Manchester decoder |
US4663767A (en) * | 1984-07-19 | 1987-05-05 | Siemens Aktiengesellschaft | Optical data bus having a statistical access method |
US4606052A (en) * | 1984-12-21 | 1986-08-12 | Advanced Micro Devices, Inc. | Method for detection of line activity for Manchester-encoded signals |
US4862482A (en) * | 1988-06-16 | 1989-08-29 | National Semiconductor Corporation | Receiver for Manchester encoded data |
US4912730A (en) * | 1988-10-03 | 1990-03-27 | Harris Corporation | High speed reception of encoded data utilizing dual phase resynchronizing clock recovery |
US5023891A (en) * | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
GB2260883B (en) * | 1991-10-24 | 1995-06-21 | Northern Telecom Ltd | Telecommunications system |
-
1996
- 1996-11-13 EP EP96308187A patent/EP0773653B1/en not_active Expired - Lifetime
- 1996-11-13 US US08/748,297 patent/US6008746A/en not_active Expired - Lifetime
- 1996-11-13 MY MYPI96004713A patent/MY113537A/en unknown
- 1996-11-13 SG SG1996011100A patent/SG52859A1/en unknown
- 1996-11-13 JP JP30203696A patent/JP4009338B2/ja not_active Expired - Fee Related
- 1996-11-13 DE DE69632376T patent/DE69632376T2/de not_active Expired - Lifetime
- 1996-11-13 KR KR1019960053598A patent/KR100461922B1/ko not_active IP Right Cessation
- 1996-11-29 TW TW085114730A patent/TW331680B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005160042A (ja) * | 2003-10-30 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Ask復調装置およびそれを用いた無線装置 |
JP2013070348A (ja) * | 2011-09-26 | 2013-04-18 | Mitsubishi Electric Corp | ビットクロック同期回路及び受信装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100461922B1 (ko) | 2005-05-24 |
EP0773653B1 (en) | 2004-05-06 |
MY113537A (en) | 2002-03-30 |
US6008746A (en) | 1999-12-28 |
DE69632376D1 (de) | 2004-06-09 |
EP0773653A2 (en) | 1997-05-14 |
SG52859A1 (en) | 1998-09-28 |
JP4009338B2 (ja) | 2007-11-14 |
DE69632376T2 (de) | 2005-05-04 |
TW331680B (en) | 1998-05-11 |
EP0773653A3 (en) | 2001-04-18 |
KR970031387A (ko) | 1997-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4009338B2 (ja) | 雑音性、断続性データ流デコーディング装置及び方法 | |
AU596547B2 (en) | Paging receiver having a noise-immune verification circuit for disabling battery saving operation | |
US4167760A (en) | Bi-phase decoder apparatus and method | |
US5491713A (en) | Minimized oversampling Manchester decoder | |
US4146743A (en) | Adaptive sampling decoder-encoder apparatus and method | |
US4661965A (en) | Timing recovery circuit for manchester coded data | |
EP0194385A2 (en) | Decoder for Manchester encoded data | |
US5457428A (en) | Method and apparatus for the reduction of time interval error in a phase locked loop circuit | |
CN107094071B (zh) | 在通信接收器中降低伪前序检测的系统和方法 | |
US6833763B2 (en) | CDR lock detector with hysteresis | |
EP0162505B1 (en) | Arrangement for generating a clock signal | |
EP0298581A2 (en) | Phase comparator insensitive to clock asymmetry | |
US4141046A (en) | Floppy disc data separator for use with single density encoding | |
WO1989006885A1 (en) | Data bit detector for fiber optic system | |
US6680644B2 (en) | Digital interpolation window filter for phase-locked loop operation with randomly jittered reference clock | |
EP0140703B1 (en) | Pulse width decoder for double frequency encoded serial data | |
US3537082A (en) | Decoder for self-clocking digital magnetic recording | |
US3696401A (en) | Digital data decoder with data rate recovery | |
JPH10224193A (ja) | パルス信号復調用pll装置 | |
US5159615A (en) | Digital frequency detection circuit | |
US5148450A (en) | Digital phase-locked loop | |
KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
JP2919153B2 (ja) | ディジタルpll回路 | |
KR0158269B1 (ko) | 클럭 복구장치 | |
KR0149720B1 (ko) | 맨체스터 디코더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061010 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061017 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |