DE69918720T2

DE69918720T2 - Cmos bildsensor mit pixelpegelsverstärkungsregelung

Info

Publication number: DE69918720T2
Application number: DE69918720T
Authority: DE
Inventors: Boyd Fowler
Original assignee: Agilent Technologies Inc
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 1998-12-18
Filing date: 1999-12-09
Publication date: 2005-08-04
Anticipated expiration: 2019-12-10
Also published as: JP2002534005A; WO2000038409A1; DE69918720D1; EP1151601A1; TW453109B; EP1151601B1; ATE271294T1; US6757018B1

Description

Gebiet der Erfindung
Diese Erfindung bezieht sich allgemein auf einen Bildsensor zum Umwandeln eines optischen Bildes in elektrische Signale und insbesondere auf einen Bildsensor, der eine Pixelebenen-Signalverstärkung und eine Analog-Digital-Umwandlung aufweist.
Hintergrund der Erfindung
Ein Bildsensor wird verwendet, um ein optisches Bild, das auf den Sensor fokussiert wird, in elektrische Signale umzuwandeln. Der Bildsensor umfasst üblicherweise eine Matrix lichterfassender Elemente, wobei jedes Element ein Signal entsprechend der Intensität von Licht erzeugt, das auf dieses Element auftrifft, wenn ein Bild auf die Matrix fokussiert wird. Diese Signale können dann z. B. verwendet werden, um ein entsprechendes Bild auf einem Monitor anzuzeigen, oder anderweitig verwendet werden, um Informationen über das optische Bild bereitzustellen.
Eine Aufgabe eines Bildsensors besteht darin, den größtmöglichen dynamischen Bereich bereitzustellen. Der dynamische Bereich spezifiziert im allgemeinen das Verhältnis der maximalen zu der minimalen Intensität von Licht, das der Bildsensor erfassen kann. Der dynamische Bereich wird üblicherweise in Dezibel (dB) ausgedrückt, kann jedoch auch als die Bits einer Genauigkeit spezifiziert sein, die bei dem Bildsensor verfügbar ist, wobei der niedrigste und der höchste Binärwert, die durch die jeweiligen Bits dargestellt werden, das schwächste und das hellste erfassbare Licht anzeigen und Zwischenwerte den Abstufungen dazwischen entsprechen. Ein Bildsensor, der einen breiten dynamischen Bereich aufweist, kann z. B. eine Szene genau abbilden, die stark variierende Lichtbedingungen aufweist, ohne an einer Sättigung oder weiteren Erfassungsdefekten zu leiden.
Ein sehr häufiger Typ eines Bildsensors ist ein ladungsgekoppeltes Bauelement („CCD"). Ein CCD ist üblicherweise eine Matrix eng voneinander beabstandeter Metalloxid-Halbleiter-(„MOS"-)Kondensatoren und Photodioden auf einer Festkörperoberfläche. Jede Photodiode wird als ein Photo-Ort bezeichnet und leitet eine Ladung als Reaktion auf die einfallende Lichtintensität weiter.
1 z. B. ist ein Flussdiagramm, das einen CCD-Bildsensor 100 des Stands der Technik darstellt. Dargestellt ist eine zweidimensionale Matrix von Bildsensoren 110, wobei ein Sensor 112 ein Beispiel hierfür ist. Jede vertikale Matrix von Sensoren, wobei eine Matrix 113 ein Beispiel hierfür ist, ist mit einem Eingang eines Vertikal-CCD-Schieberegisters gekoppelt, wobei ein Schieberegister 114 ein Beispiel hierfür ist. Der Ausgang jedes Vertikal-CCD-Schieberegisters 114 ist mit einem Eingang eines Horizontal-CCD-Schieberegisters 116 gekoppelt. Der Ausgang des Horizontal-CCD-Schieberegisters 116 ist mit einem Verstärker 118 gekoppelt, dessen Ausgang mit dem Eingang eines Analog-Digital-(„A/D"-)Wandlers 120 gekoppelt ist.
In Verwendung wird die elektrische Ladung der Bildsensoren 112 in den vertikalen Matrizen 113 parallel in die jeweiligen Vertikal-CCD-Schieberegister 114 verschoben. Dann wird ein Ladungspaket von jedem Vertikal-CCD-Schieberegister 114 in das Horizontal-CCD-Schieberegister 116 verschoben. Jeweils ein Ladungspaket in dem Horizontal-CCD-Schieberegister 116 wird zu einem Zeitpunkt herausverschoben, von einer Ladung durch den Verstärker 118 in eine Spannung umgewandelt und durch den A/D-Wandler 120 in eine Serie digitaler Bits umgewandelt.
Der dynamische Bereich eines Bildsensors auf CCD-Basis liegt üblicherweise in dem Bereich von 8 bis 14 Bits. Auf Grund des gemeinschaftlich verwendeten Pixelsignalpfades und des außerhalb des Chips angeordneten A/D-Wandlers 120 ist es schwierig, den dynamischen Bereich eines Bildsensors auf CCD-Basis weiter zu vergrößern. Zusätzlich ist das Bildsignal anfällig für ein Rauschen und eine Verzerrung aufgrund des langen Analogsignalpfads. Ferner ist die CCD-Technologie ein relativ kleiner Markt und hat nicht gänzlich aus Kostenreduzierungen einer Massenproduktion profitiert.
Teilweise ansprechend auf die oben beschriebenen Probleme bei Bilddetektoren auf CCD-Basis besteht in jüngster Zeit erneutes Interesse an einer Bilderzeugung auf Komplementär-Metalloxid-Halbleiter-Basis („CMOS-Basis"). In einem CMOS-Typ-Bildsensor wird eine Photodiode oder ein Phototransistor (oder eine weitere geeignete Vorrichtung) als das lichterfassende Element verwendet, wobei die Leitfähigkeit des Elementes der Intensität von Licht, das auf das Element auftrifft, entspricht. Das variable so durch das lichterfassende Element erzeugte Signal ist ein analoges Signal, das eine Größe aufweist, die in etwa proportional (innerhalb eines bestimmten Bereichs) zu der Menge an Licht ist, das auf das Pixel auftrifft. CMOS-Bildsensoren sind als ein integrierter Schaltkreis gebildet und sind im allgemeinen sehr viel billiger als CCDs.
2 ist ein Blockdiagramm, das einen CMOS-Bildsensor 200 des Stands der Technik darstellt. Dargestellt ist eine zweidimensionale Matrix von Pixelbildsensoren 210, wobei ein Sensor 212 ein Beispiel hierfür ist. Jeder Bildsensor 212 ist mit einem Eingang eines Verstärkers mit fester Verstärkung gekoppelt, wobei ein Verstärker 214 ein Beispiel hierfür ist. Der Verstärker 214 mit fester Verstärkung liefert ein minimales Ausmaß an Verstärkung und wirkt hauptsächlich als ein Puffer. Die Ausgabe des Verstärkers 214 mit fester Verstärkung wird durch einen Schalter, wie z. B. einen Schalter 216, geleitet und in einen analogen Multiplexer („MUX") 218 eingegeben. Die Ausgänge der Schalter in jeder vertikalen Matrix, wie z. B. der Matrix 221, sind mit der gleichen Eingangsleitung des MUX 218 gekoppelt und ein Zeilendecodierer 217 ist mit jeder horizontalen Matrix von Schaltern gekoppelt, wie z. B. der Matrix 219. Die ausgewählte Eingabe in den MUX 218 wird zu einem Ausgangsverstärker 220 weitergeleitet. Die Ausgabe des Ausgangsverstärkers 220 wird zu einem A/D-Wandler 222 geleitet.
In Verwendung geben die Ausgaben des Zeilendecodierers 217 selektiv eine horizontale Matrix 219 von Schaltern 216 frei, was bewirkt, dass die Ausgangsspannungen der Verstärker 214 mit fester Verstärkung in der Matrix 219 zu den Eingängen des Analog-MUX 218 geleitet werden. Der MUX 218 leitet selektiv die Eingangsspannungen an den Ausgangsverstärker 220 und den A/D-Wandler 222 weiter.
Für große Pixelmatrizen jedoch sind die analogen Signale, die durch jedes lichterfassende Element erzeugt werden, variierenden Ausmaßen parasitärer Effekte, wie z. B. denjenigen, die durch parasitäre Kapazitäten und Widerstandswerte bewirkt werden, unterworfen. Diese parasitären Effekte sind schwierig zu steuern und führen zu einer Verschlechterung des Signal-Rausch-Verhältnis der Bildinformationen. Ferner liefern Bildsensoren auf CMOS-Basis üblicherweise einen kleineren dynamischen Bereich, als dies bei Sensoren auf CCD-Basis der Fall ist.
Zu diesem Zweck wurden Bildsensoren auf CMOS-Basis, wie z. B. diejenigen, die in dem U.S.-Patent Nr. 5,461,425 (dem „'425-Patent") durch einen Erfinder der vorliegenden Erfindung offenbart sind, entwickelt. Der CMOS-Bildsensor in dem '425-Patent ähnelt dem, der in 2 gezeigt ist, mit der Ausnahme, dass der Bildsensor des '425-Patents einen A/D-Wandler an jedem Pixel aufweist, wodurch die analogen parasitären Effekte anderer CMOS-Bildsensorentwürfe gelindert werden.
Dennoch liefert auch der CMOS-Bildsensor in dem '425-Patent nur einen dynamischen Bereich von 8 Bits. Folglich besteht Bedarf nach einem Bildsensor auf CMOS-Basis, der einen größeren dynamischen Bereich als existierende Bildsensoren liefert.
Das EP-Patent 0626784 beschreibt eine photoelektrische Matrix, in der die Detektoren mit Verstärkern mit variabler Verstärkung gekoppelt sind, die eine externe Steuerung aufweisen.
Zusammenfassung der Erfindung
Gemäß der Erfindung wird eine Bildsensorschaltung mit folgenden Merkmalen bereitgestellt: einer Matrix von Photonendetektoren, die sich innerhalb eines Bildsensorkerns auf einem integrierten Schaltkreischip befindet, wobei jeder Photonendetektor zum Erzeugen eines Signals als Reaktion auf Licht, das auf den Photonendetektor einfällt, dient, und einer Vielzahl von variablen Verstärkern, wobei jeder variable Verstärker mit mindestens einem der Photonendetektoren gekoppelt ist, um das Signal von dem gekoppelten Photonendetektor variabel zu verstärken, dadurch gekennzeichnet, dass jeder variable Verstärker eine Verstärkung aufweist, die von einem in diesen eingegebenen Steuersignal abhängt, wobei das Steuersignal durch das verstärkte Signal festgelegt wird, das durch den mit diesem variablen Verstärker gekoppelten Photonendetektor erzeugt wird.
Die Erfindung schafft ebenso ein Verfahren zum Erzeugen von elektrischen Signalen, die ein optisches Bild beschreiben, mit folgenden Schritten: Erzeugen eines ersten Signals entsprechend Licht, das auf ein Sensorelement auftrifft; Verstärken des ersten Signals um einen ersten Verstärkungspegel, um ein erstes verstärktes Signal zu erzeugen; Ändern des ersten Verstärkungspegels um ein Ausmaß, das von dem ersten verstärkten Signal abhängt, um einen zweiten Ver stärkungspegel zu erhalten; Erzeugen eines zweiten Signals entsprechend Licht, das auf das Sensorelement auftrifft; Verstärken des zweiten Signals um den zweiten Verstärkungspegel, um ein zweites verstärktes Signal zu erzeugen; und Umwandeln des zweiten verstärkten Signals und des zweiten Verstärkungspegels in einen digitalen Wert.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung weist einen Bildsensorkern (500) eines Computerchips auf, der unter Verwendung eines Komplementär-Metalloxid-Halbleiter-(„CMOS"-)Prozess hergestellt wird. Der Bildsensorkern weist eine Matrix von Bilderfassungselementen (510) auf. Jedes Element umfasst einen Photonendetektor (310), auch als Photodetektor bezeichnet, einen variablen Verstärker (312) und einen Analog-Digital-(„A/D"-)Wandler (314).
Der Photonendetektor (310) ist ein photoempfindliches Element, wie z. B. eine Photodiode, und erzeugt eine Photoladung als Reaktion auf Licht, das auf den Detektor (310) auftrifft. Die Photoladung wird durch den variablen Verstärker (312) verstärkt. Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird das Ausmaß einer Verstärkung, die durch den variablen Verstärker (312) bereitgestellt wird, steuerbar aus bis zu 32 Verstärkungspegeln durch ein 5-Bit-Steuersignal ausgewählt.
Die Spannungsausgabe durch den Verstärker (312) wird an den A/D-Wandler (314) geliefert, der einen digitalen Wert erzeugt, der den Photostrom beschreibt. Bei einem Ausführungsbeispiel der vorliegenden Erfindung erzeugt der A/D-Wandler (314) einen 12-Bit-Wert, der dann in einem Speicher gespeichert wird. Zusammen beschreiben der 5-Bit-Verstärkungspegel und der 12-Bit-Wert das Licht, das auf den Detektor (310) auftrifft, mit 17 Bits eines dynamischen Bereichs.
Der A/D-Wandler (314) weist vorzugsweise einen Komparator (512) auf, der mit einem 17-Bit-Latch/Schieberegister (514) gekoppelt ist. Der Komparator (512) empfängt die Ausgabe des variablen Verstärkers (312) und ein monotones Rampensignal und weist einen Ausgang auf, der mit dem Latch/Schieberegister (514) gekoppelt ist. Das Latch/Schieberegister 514 empfängt ein 12-Bit-Zählwertsignal, das auf das Rampensignal synchronisiert ist, und weist einen parallelen Ausgang auf, der die fünf höchstwertigen Bits des Schieberegisters (514) mit dem variablen Verstärker (312) koppelt, und einen seriellen Ausgang, durch den alle 17 Bits verschoben werden können. Wenn der Komparator (512) bestimmt, dass das Rampensignal die Ausgabe des variablen Verstärkers (312) überschritten hat, gibt der Komparator (512) das Latch/Schieberegister (514) frei und bewirkt, dass das Latch/Schieberegister (514) das Zählwertsignal zwischenspeichert. Das Zählwertsignal wird steuerbar in entweder den fünf höchstwertigen Bits oder den 12 niedrigstwertigen Bits des Schieberegisters (514) zwischengespeichert. Die fünf höchstwertigen Bits, die in dem Schieberegister (514) zwischengespeichert werden, bilden das Steuersignal für den variablen Verstärker (312).
Die vorliegende Erfindung verwendet vorzugsweise ein Zweiphasenverfahren, um 17 Bits eines dynamischen Bereichs bereitzustellen. Während der ersten Phase wird das photoempfindliche Element (310) für eine erste Integrationsperiode Licht ausgesetzt. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung beträgt die erste Integrationsperiode 1/32 der normalen Integrationsperiode. Der variable Verstärker (312) verstärkt die resultierende Photoladung auf die maximale Verstärkungseinstellung. Dann wird der verstärkte Photostrom durch den A/D-Wandler (314) von analog nach digital umgewandelt. Während der Umwandlung wird das Rampensignal 32 mal schneller als normal erhöht und die fünf höchstwertigen Bits des Zählwertsignals werden in die fünf höchstwertigen Bits des 17-Bit-Latch/Schieberegisters (514) zwischengespeichert.
Während der zweiten Phase wird das photoempfindliche Element (310) für die normale Integrationsperiode Licht ausgesetzt. Dann verstärkt der variable Verstärker (312) die resultierende Photoladung um ein Ausmaß, das aus den fünf Bits festgestellt wird, die in dem Latch/Schieberegister (514) zwischengespeichert sind. Der resultierende Photostrom wird an den A/D-Wandler (314) geleitet und das entsprechende 12-Bit-Zählwertsignal wird in die 12 niedrigstwertigen Bits des Latch/Schieberegisters (514) zwischengespeichert.
Am Ende der zweiten Phase kann der gesamte 17-Bit-Inhalt des Latch/Schieberegisters (514) seriell herausverschoben werden. Die fünf höchstwertigen Bits beschreiben den Exponent und die 12 niedrigstwertigen Bits beschreiben die Mantisse des digitalen Werts entsprechend der Intensität von Licht, das während der Integrationsperiode auf das Sensorelement auftrifft. Folglich weist der dynamische Bereich des Bildsensors gemäß der vorliegenden Erfindung 17 Bits an Genauigkeit auf.
Kurze Beschreibung der Zeichnungen
1 ist ein Blockdiagramm, das einen CCD-Bildsensor des Stands der Technik darstellt;
2 ist ein Blockdiagramm, das einen CMOS-Bildsensor des Stands der Technik darstellt;
3 ist ein Blockdiagramm, das ein einzelnes Pixel eines Bildsensors auf CMOS-Basis gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
4 ist ein Blockdiagramm, das eine Mehrzahl von Pixeln eines Bildsensors auf CMOS-Basis gemäß ei nem alternativen Ausführungsbeispiel der vorliegenden Erfindung darstellt;
5 ist ein Blockdiagramm eines Bildsensorchips, der eine Mehrzahl von Pixelsensoren gemäß der vorliegenden Erfindung aufweist, auf hoher Ebene; und
6 ist ein Zeitdiagramm, das die Funktionsweise des Bildsensorchips aus 5 darstellt, wenn eine Zweiphasen-Bilderfassung durchgeführt wird.
Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
3 ist ein Blockdiagramm, das ein einzelnes Pixel eines Bildsensors 300 auf Komplementär-Metalloxid-Halbleiter-(„CMOS"-)Basis gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung darstellt. 3 stellt einen Photonendetektor 310 dar, der mit einem variablen Verstärker 312 gekoppelt ist. Der Photonendetektor 310 ist vorzugsweise eine Photodiode. Jedes photoempfindliche Element auf CMOS-Basis jedoch kann ersetzt werden, wenn geeignete Einstellungen an dem Sensor durchgeführt werden. Wie in der Technik gut bekannt ist, ist der Photostrom, der durch die Photodiode fließt, proportional zu der Menge einer Lichtenergie, die auf den PN-Übergang der Photodiode einfällt.
Der Photostrom wird in den variablen Verstärker 312 eingegeben. Vorzugsweise ist der Verstärker 312 ein Transresistanz-Verstärker mit digital programmierbarer Rückkopplungskapazität. Die Verstärkung des Verstärkers 312 ist vorzugsweise in Potenzen von 2 abstufbar und empfängt vorzugsweise eine 5-Bit-Eingabe, die den Exponenten der Verstärkung beschreibt. Die Ausgabe des Verstärkers 312 wird zu einem A/D-Wandler 314 geleitet.
Der A/D-Wandler 314 wandelt die von dem Verstärker 312 empfangene analoge Spannung in einen repräsentativen digitalen Wert um und ist vorzugsweise ein 12-Bit-Einflankenpegel-Wandler. Der A/D-Wandler 314 umfasst vorzugsweise eine Abtast- und Halteschaltung, einen automatisch auf Null gestellten Komparator und eine Gray-zu-Binärcode-Wandlerschaltung. Die Funktionsweise des A/D-Wandlers 314 ist unten detaillierter beschrieben.
Die fünf höchstwertigen Bits der Ausgabe des A/D-Wandlers 314 sind vorzugsweise mit fünf Bits 316A eines 17-Bit-Schieberegisters 316 gekoppelt. Die fünf Bits 316A des Schieberegisters 316 sind parallel zu dem variablen Verstärker 312 geschaltet. Wie oben beschrieben ist, verwendet der variable Verstärker 312 den 5-Bit-Wert zur Bestimmung der Verstärkungseinstellung. Zusätzlich sind alle 12 Bits der Ausgabe des A/D-Wandlers 314 mit den anderen 12 Bits 316B des Schieberegisters 316 gekoppelt. Zwei Steuersignale, XFER1 bzw. XFER2, steuern, ob Daten in den 5-Bit-Abschnitt 316A oder den 12-Bit-Abschnitt 316B des Schieberegisters 316 geladen werden sollen. Das Schieberegister 316 weist eine 1-Bit-Ausgabe auf, durch die alle 17 Bits an Daten seriell verschoben werden können. Obwohl ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung ein 17-Bit-Schieberegister verwendet, das einen 5-Bit- und einen 12-Bit-Abschnitt aufweist, ist es wichtig anzumerken, dass alternative Ausführungsbeispiele der vorliegenden Erfindung einen Speicher verwenden können, der jede praktische Anzahl von Bits speichert. So sind Ausführungsbeispiele, die größere oder kleinere Anzahlen von Bits zur Darstellung von Verstärkungseinstellungen und Lichtintensitätswerten verwenden, klar innerhalb des Schutzbereichs der vorliegenden Erfindung. Zusätzlich können die relativen Positionen der zwei Datenabschnitte innerhalb des Schieberegisters 316 variieren.
Die Funktionsweise des Bildsensors aus 3 kann als zwei aufeinanderfolgende Phasen beschrieben werden. Die erste Phase bestimmt die geeignete Verstärkung für das Pixel. Die zweite Phase bestimmt die Ausgangsspannung des Pixels. Die Verstärkung und die Ausgangsspannung werden unter Verwendung einer wissenschaftlichen Notierung in einen einzelnen Binärwert kombiniert, der die Intensität des auf das Pixel einfallenden Lichts beschreibt, wobei die Verstärkungseinstellung der Exponent ist und die Ausgangsspannung die Mantisse ist.
Die Verstärkungseinstellung für das Pixel wird durch ein Setzen des Verstärkers 312 auf die maximale Verstärkungseinstellung und ein Belichten des Pixels mit einer festen Menge an Licht für eine verkürzte Integrationsperiode gemessen. Da der Verstärker 312 zu Beginn auf die maximale Verstärkung von 2⁵ = 32 Verstärkungseinstellungen gesetzt ist, beträgt die verkürzte Integrationsperiode vorzugsweise 1/32 der normalen Integrationsperiode von 4,7 ms. Andere anfängliche Verstärkungseinstellungen und Integrationsperioden können in alternativen Ausführungsbeispielen verwendet werden.
Der resultierende Photostrom wird an den A/D-Wandler 314 geleitet. Der A/D-Wandler 314 führt eine 12-Bit-A/D-Umwandlung in Bezug auf die Photoladung durch und die fünf höchstwertigen Bits des Ergebnis werden in den fünf Bits 316A des Schieberegisters 316 gespeichert, die mit dem Verstärker 312 gekoppelt sind, wodurch die Verstärkung des variablen Verstärkers 312 für die zweite Phase eingestellt wird.
Zu Beginn der zweiten Phase, dem Bestimmen der Ausgangsspannung an dem Pixel, wird die Photoladung auf den variablen Verstärker 312 für die normale Integrationsperiode integriert. Am Ende der Integrationsperiode wird die Ausgangsspannung aus dem Verstärker 312 unter Verwendung der 12 Bits an Auflösung, die durch den A/D-Wandler 314 bereitgestellt wird, von einem analogen in ein digitales Signal umgewandelt. Die 12-Bit-Ausgabe wird an den 12-Bit-Ab schnitt 316B des Schieberegisters 316 weitergeleitet. Am Ende der zweiten Phase können die 17 Bits an Pixeldaten seriell aus dem Schieberegister 316 gelesen werden. Fünf Bits der Daten spezifizieren die Pixelverstärkung (den Exponenten) und 12 Bits spezifizieren die Ausgangsspannung des Pixels (die Mantisse).
4 stellt ein alternatives Ausführungsbeispiel eines Bildsensors 400 gemäß der vorliegenden Erfindung dar. Bei diesem Ausführungsbeispiel sind Paare mehrerer Photonendetektoren 410A bis C und variabler Verstärker 412A bis C mit einem Multiplizierer („MUX") 414 gekoppelt. Der MUX 413 wählt aus, die Ausgabe welches Verstärkers 412 an den A/D-Wandler 414 weitergeleitet wird. Ähnlich wählt ein Demultiplexer („DMUX") 418 aus, welcher variable Verstärker 412 die 5-Bit-Verstärkungseinstellungsdaten empfängt, die in dem Schieberegister 416 gehalten werden. Dieses Ausführungsbeispiel kann die Komplexität eines CMOS-Sensorchips gegenüber einem Chip, der das in 3 dargestellte Ausführungsbeispiel verwendet, durch ein Reduzieren der Anzahl von A/D-Wandlern reduzieren.
Bei einer Implementierung dieses Ausführungsbeispiels verwendet der Bildsensor 400 den MUX 413 und den DMUX 418, um die 17-Bit-Daten von jedem Photonendetektor 410 auf eine serielle Art und Weise zu sammeln. Weitere Verfahren zum Betreiben des Bildsensors 400 sind für Fachleute auf diesem Gebiet ohne weiteres ersichtlich. Wenn z. B. die Gruppe von Photonendetektoren 410, die mit einem bestimmten A/D-Wandler 414 gekoppelt sind, geographisch nahe beieinander ist, kann es geeignet sein, eine einzelne Verstärkungseinstellung für die Verstärker 412 in der Gruppe zu verwenden.
5 ist ein Blockdiagramm eines CMOS-Bildsensorchips gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung auf hoher Ebene. Der Bildsensorkern 500 des Chips weist vorzugsweise eine Mehrzahl von Pixelsensoren auf, wobei der Pixelsensor 510 repräsentativ hierfür ist.
Obwohl nur vier Pixelsensoren in 5 dargestellt sind, kann ein Ausführungsbeispiel des Bildsensorkerns 500 viele Pixelsensoren aufweisen, entweder in einer ein- oder zweidimensionalen Matrix ausgerichtet. Bei einem Ausführungsbeispiel der vorliegenden Erfindung weist der Bildsensorkern 500 2.700 Pixelsensoren auf, die in einer eindimensionalen Matrix angeordnet sind. Jeder Pixelsensor 510 ist funktionsmäßig äquivalent zu dem in 3 dargestellten Sensor und enthält einen Photonendetektor 310, einen Verstärker 312 und einen A/D-Wandler 314.
In Betrieb wird ein Bild derart auf den Bildsensorkern 500 fokussiert, dass ein unterschiedlicher Abschnitt des fokussierten Bildes auf jeden Pixelsensor 510 auftrifft. Die durch jeden Photonendetektor 310 erzeugte Photoladung entspricht so der Intensität an Licht, das auf den Photonendetektor 310 auftrifft. Die analogen Signale von allen Pixelsensoren 510 in dem Kern 500 werden gemäß dem oben beschriebenen Zweiphasenvorgang gleichzeitig und variabel verstärkt und in Seriellbitströme umgewandelt. Die Seriellbitströme können dann verarbeitet werden, um ein Signal herzuleiten, das die Intensität von Licht darstellt, das auf den Photonendetektor 310 auftrifft.
Wie in 5 gezeigt ist, umfasst der A/D-Wandler 314 einen 1-Bit-Komparator 512, der eine Abtast- und Halteschaltung unter Verwendung einer korrelierten Doppelabtastung („CDS") zum Empfangen des Photostroms von dem Verstärker 312 aufweist. Der Komparator 512 weist zwei Steuereingänge auf, die die Signale „S1" bzw. „ramp" (Rampe) empfangen. Das S1-Signal bewirkt, dass der Komparator 512 die Ausgangsspannung aus dem Verstärker 312 hält. Wenn die Spannung des Rampensignals die abgetastete Ausgangsspannung überschreitet, schaltet die Ausgabe des Komparators 512 von hoch auf niedrig.
Der A/D-Wandler 314 weist außerdem ein 17-Bit-Latch/Schieberegister 514 auf, das die Ausgabe des Komparators 512 empfängt und die Funktion des 17-Bit-Schieberegisters durchführt, das in 3 gezeigt ist. Das Latch/Schieberegister 514 empfängt eine 12-Bit-Eingabe „Zählwert", der vorzugsweise einen inkrementierenden Gray-codierten Zählwert enthält, der mit dem Rampensignal synchronisiert ist, eine 1-Bit-Eingabe „shift register reset" (Schieberegisterrücksetzung), die den Inhalt des Latch/Schieberegisters 514 auf Null stellt, und weist vorzugsweise eine 1-Bit-Ausgabe auf, durch die der Inhalt verschoben werden kann. Das Latch/Schieberegister 514 weist außerdem eine 5-Bit-Ausgabe auf, die mit einem Eingang des Verstärkers 312 gekoppelt ist.
Der A/D-Wandler weist vorzugsweise außerdem eine 5-Bit-Gray-zu-Binärcode-Wandlerschaltung 516 auf. Diese Schaltung 516 wandelt vorzugsweise das durch das Latch/Schieberegister 514 erfasste 5-Bit-Graycodierungs-Exponentensignal in ein binäres Steuersignal für den variablen Verstärker 512 um.
6 ist ein Zeitdiagramm, das die Funktionsweise des Bildsensorchips aus 5 (und des in 3 dargestellten Ausführungsbeispiels) darstellt, wenn die oben beschriebene Zweiphasenbilderfassung durchgeführt wird. 6 stellt die Signale areset 610, S1 612, COMP. PHI1 613, COMP. PHI2 614; ramp 616, XFER1 618, XFER2 620, PHI1 622, PHI2 624 und Schieberegisterrücksetzen 626 auf. Das Steuersignal 616 ist vorzugsweise analog, während die anderen Signale vorzugsweise digital sind.
Zu Beginn der ersten Phase pulsiert areset 610 auf hoch, was die Pixelverstärker 312 auf die höchste Verstärkungseinstellung rücksetzt. Im wesentlichen zu der gleichen Zeit werden die Komparatoren 512 automatisch auf Null gestellt. Nachdem areset abfällt, kann sich jeder Pixelverstärker 310 einpendeln und die Rücksetzspannung von jedem Pixel wird in jeden jeweiligen Komparator 512 abgetastet. Die Komparatoren 512 verwenden die Signale COMP. PHI1 613 und COMP. PHI2 614, um einen Versatzausgleich/CDS durchzuführen. Während COMP. PHI1 613 hoch ist, werden die analoge Rücksetzspannung von dem Pixelverstärker 312 und der Versatz der ersten Stufe des Komparators 512 abgetastet. Dann werden, während COMP. PHI2 614 hoch ist, die Versätze automatisch von dem Ausgangsabtastwert des Pixelverstärkers 312 subtrahiert.
Im wesentlichen gleichzeitig geht areset 610 nach hoch, S1 612 geht ebenso nach hoch, um den Anfang der Integrationsperiode zu markieren. Da dies die erste Phase ist, beträgt die Integrationsperiode vorzugsweise 1/32 der normalen Integrationsperiode von 4,7 ms. Am Ende der Integrationsperiode fällt S1 612 ab und bewirkt, dass der Komparator 512 die Ausgangsspannung des Pixelverstärkers 312 abtastet.
Nach einer Abtast-zu-Rampe-Rücksetzzeit, die bei einem Ausführungsbeispiel 100 ns beträgt, pulsiert das Rampenrücksetzsignal 614 auf hoch und bewirkt, dass das Rampensignal 616 nach niedrig geht. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung steigt das Rampensignal 616 monoton über einen Zeitraum an. Jeder monotone Signalverlauf kann jedoch anstelle des Rampensignals verwendet werden. Da dies die erste Phase ist, steigt bei einem Ausführungsbeispiel das Rampensignal 616 in 1/32 der normalen Rampenzeit von 0,5 ms von einem Minimum auf ein Maximum. Wenn das Rampensignal 616 ansteigt, nimmt der 12-Bit-Gray-Codierungszählwert an dem Zählwerteingang zu dem Latch/Schieberegister zu. Wenn das Rampensignal die abgetastete Ausgangsspannung des Pixelverstärkers 312 überschreitet, wird das Signal XFER1 618 freigegeben, was bewirkt, dass ein Gray-Code an dem Zählwerteingang zu dem Latch/Schieberegister 514 in den 5-Bit-Abschnitt 316A des Latch/Schieberegisters 514 übertragen wird. Das binäre Äquivalent der übertragenen fünf Bits wird in eine Binärdarstellung umgewandelt und setzt den Verstärkungspegel des variablen Verstärkers 512.
Zu Beginn der zweiten Phase pulsiert areset 612 wieder auf hoch und stellt dieses Mal die Pixelverstärker 312 auf den Verstärkungspegel ein, der durch die fünf Bits spezifiziert wird, die in dem Latch/Schieberegister 514 gehalten werden. Zusätzlich werden die Komparatoren 512 automatisch auf Null gestellt und die Signale COMP. PHI1 613 und COMP. PHI2 614 führen einen Versatzausgleich/CDS durch. Im wesentlichen gleichzeitig steigt das Signal S1 612 wieder an und bleibt dieses Mal für die normale Integrationsperiode hoch.
Nach der Abtast-zu-Rampe-Rücksetzzeit pulsiert das Rampenrücksetzsignal 614 wieder nach hoch und bewirkt, dass das Rampensignal 616 nach niedrig geht. Dann steigt das Rampensignal allmählich an und das 12-Bit-Zählwertsignal steigt entsprechend an. Da dies die zweite Phase ist, steigt bei einem Ausführungsbeispiel das Rampensignal in 0,5 ms von einem Minimum auf ein Maximum an. Wenn das Rampensignal die abgetastete Ausgangsspannung des Pixelverstärkers 312 überschreitet, wird das Signal XFER2 620 freigegeben, was bewirkt, dass der Gray-Code an dem Zählwerteingang zu dem Latch/Schieberegister 514 zu dem 12-Bit-Abschnitt 316B des Latch/Schieberegisters 514 übertragen wird.
Nach der zweiten Phase enthält das Latch/Schieberegister 514 den 5-Bit-Exponenten und die 12-Bit-Mantisse, die die Intensität von Licht darstellt, das auf den Pixelsensor 310 auftrifft. Als nächstes verschiebt eine Serie von Pulsen bei PHI1 622 und PHI2 624, dem Zweiphasentakt für das Schieberegister, zwischengespeicherte Daten aus dem Latch/Schieberegister 514 heraus. Obwohl nur einige Pulse gezeigt sind, werden bei einem bevorzugten Ausführungsbeispiel 17 Verschiebungen zum Lesen aller Daten benötigt. Sobald die Daten in dem Schieberegister gelesen wurden, wird der Inhalt des Schieberegisters durch einen Puls auf dem Schieberegisterrücksetzsignal 626 rückgesetzt.
Gemeinsam stellen der 5-Bit-Exponent und die 12-Bit-Mantisse, die aus dem Latch/Schieberegister 514 herausgescho ben werden, die Intensität des Lichts, das auf das Pixel 310 einfällt, mit 17 Bits an Genauigkeit dar. Folglich ist der dynamische Bereich des Pixelsensors 300 oder das Verhältnis der maximalen zur minimalen Intensität von Licht, die ein Pixelsensor erfassen kann, sehr viel größer als bei einem herkömmlichen Bildsensor.

Claims

Bildsensorschaltung mit: einer Matrix von Photonendetektoren (310), die sich innerhalb eines Bildsensorkerns (500) auf einem integrierten Schaltkreischip befindet, wobei jeder Photonendetektor zum Erzeugen eines Signals als Reaktion auf Licht, das auf den Photonendetektor einfällt, dient, und einer Vielzahl von variablen Verstärkern (312), wobei jeder variable Verstärker mit mindestens einem der Photonendetektoren gekoppelt ist, um das Signals vom gekoppelten Photonendetektor variabel zu verstärken, dadurch gekennzeichnet, dass jeder variable Verstärker eine Verstärkung aufweist, die von einem in diesen eingegebenen Steuersignal abhängt, wobei das Steuersignal durch das verstärkte Signal festgelegt wird, das durch den mit diesem variablen Verstärker gekoppelten Photonendetektor erzeugt wird.
Bildsensorschaltung nach Anspruch 1, welche ferner eine Vielzahl von Analog-Digital-Wandlern (314) umfasst, wobei jeder Analog-Digital-Wandler mit mindestens einem der Vielzahl von variablen Verstärkern (312) gekoppelt ist, um das verstärkte Signal vom gekoppelten variablen Verstärker in eine digitale Darstellung des Signals umzuwandeln.
Bildsensorschaltung nach Anspruch 2, wobei die digitale Darstellung des Signals von jedem Analog-Digital-Wandler ein Steuersignal zum Festlegen eines Ausmaßes, um das der gekoppelte variable Verstärker das vom Photonendetektor erzeugte Signal verstärkt, umfasst.
Bildsensorschaltung nach Anspruch 1, wobei jeder Photonendetektor eine Photodiode umfasst.
Bildsensorschaltung nach Anspruch 3, wobei jeder der Vielzahl von Analog-Digital-Wandlern einen Speicher (514) zum Speichern einer digitalen Darstellung des Signals umfasst.
Bildsensorschaltung nach Anspruch 5, wobei der Speicher einen ersten Ausgang zum Ausgeben des Steuersignals an den gekoppelten variablen Verstärker und einen zweiten Ausgang zum Ausgeben der digitalen Darstellung des Signals umfasst.
Bildsensorschaltung nach Anspruch 1, wobei jeder variable Verstärker einen abstufbaren Verstärker zum Verstärken des Signals um eine von einer Vielzahl von Stufen umfasst.
Bildsensorschaltung nach Anspruch 2, wobei mindestens einer der variablen Verstärker einen variablen Verstärker zum Verstärken der elektrischen Eigenschaften um einen ausgewählten von einer Vielzahl von Verstärkungspegeln umfasst, wobei der Verstärkungspegel durch einen digitalen Wert ausgewählt wird, der von einem der Vielzahl von Analog-Digital-Wandlern empfangen wird.
Bildsensorschaltung nach Anspruch 2, wobei mindestens einer der Analog-Digital-Wandler einen Speicher (514) zum Speichern eines digitalen Werts, der die verstärkten elektrischen Eigenschaften beschreibt, und einen Ausgang zum Liefern mindestens eines Teils des gespeicherten digitalen Werts zu mindestens einem der variablen Verstärker umfasst, wobei der Teil des digitalen Werts, der zum Verstärker geliefert wird, ein Ausmaß der durch den variablen Verstärker durchgeführten Verstärkung festlegt.
Bildsensorschaltung nach Anspruch 9, wobei der Analog-Digital-Wandler ferner einen parallelen Ausgang zum parallelen Liefern des Teils des gespeicherten digitalen Werts zum variablen Verstärker und einen seriellen Ausgang zum Vorsehen eines seriellen Zugriffs auf den gespeicherten digitalen Wert umfasst.
Verfahren zum Erzeugen von elektrischen Signalen, die ein optisches Bild beschreiben, mit den Schritten: Erzeugen eines ersten Signals entsprechend Licht, das auf ein Sensorelement auftrifft; Verstärken des ersten Signals um einen ersten Verstärkungspegel, um ein erstes verstärktes Signal zu erzeugen; Ändern des ersten Verstärkungspegels um ein Ausmaß, das vom ersten verstärkten Signal abhängt, um einen zweiten Verstärkungspegel zu erhalten; Erzeugen eines zweiten Signals entsprechend Licht, das auf das Sensorelement auftrifft; Verstärken des zweiten Signals um den zweiten Verstärkungspegel, um ein zweites verstärktes Signal zu erzeugen; und Umwandeln des zweiten verstärkten Signals und des zweiten Verstärkungspegels in einen digitalen Wert.
Verfahren nach Anspruch 11, wobei der Schritt des Verstärkens des ersten Signals um einen ersten Verstärkungspegel den Schritt des Verstärkens des ersten Signals um einen maximalen Verstärkungspegel umfasst.
Verfahren nach Anspruch 11, wobei der Schritt des Festlegens eines zweiten Verstärkungspegels aus dem ersten verstärkten Signal die Schritte des Umwandelns des ersten verstärkten Signals in eine erste digitale Darstellung und des Speichers zumindest eines Teils der ersten digitalen Darstellung in einem ersten Speicher umfasst.
Verfahren nach Anspruch 13, welches ferner den Schritt 5 des parallelen Lesens der ersten digitalen Darstellung aus dem ersten Speicher umfasst.
Verfahren nach Anspruch 13, wobei der Schritt des Festlegens eines digitalen Werts die Schritte umfasst: Umwandeln des zweiten verstärkten Signals in eine zweite digitale Darstellung und Speichern der zweiten digitalen Darstellung in einem zweiten Speicher.
Verfahren nach Anspruch 15, welches ferner den Schritt des seriellen Lesens der ersten und der zweiten digitalen Darstellung, die im ersten bzw. im zweiten Speicher gespeichert sind, umfasst.
Verfahren nach Anspruch 11, wobei das erste Signal während eines ersten Zeitintervalls in einer ersten Phase erzeugt wird und das zweite Signal während eines zweiten Zeitintervalls in einer zweiten Phase erzeugt wird.
Verfahren nach Anspruch 17, wobei das erste Zeitintervall wesentlich kürzer ist als das zweite Zeitintervall.
Verfahren nach Anspruch 17, wobei die zweite Verstärkungsauswahl eine Vielzahl von Bits umfasst und die erste Phase ferner den Schritt des Speicherns der Vielzahl von Bits der zweiten Verstärkungsauswahl und des parallelen Lesens der Vielzahl von Bits der gespeicherten Verstärkungsauswahl umfasst.
Verfahren nach Anspruch 19, wobei der Wert eine Vielzahl von Bits umfasst und die zweite Phase ferner die Schritte des Speicherns der Vielzahl von Bits des Werts mit der Vielzahl von Bits der zweiten Verstärkungsauswahl und des Lesens der Vielzahl von Bits des Werts und der Vielzahl von Bits der zweiten Verstärkungsauswahl in Reihe umfasst.