-
ALLGEMEINER
STAND DER TECHNIK 1. Gebiet der Erfindung
-
Die
Erfindung bezieht sich generell auf ein Endgerät zur Verwendung in einem TDMA-Übertragungssystem
(Zeitmultiplexübertragungssystem), und
insbesondere auf ein Endgerät
mit der Funktion der Synchronisationsfeineinstellung durch Kompensieren
der internen Zeitverzögerung.
-
2. Beschreibung des Standes
der Technik
-
Im
TDMA-Übertragungssystem
kommuniziert eine Bezugs- oder
Basisstation mit einer Vielzahl von (N) Sekundär- oder Mobilstationen (das heißt, mit
Endgeräten)
einmal in einer Zeitdauer, die als Rahmen in bezeichnet wird. Jeder
Rahmen enthält
N Zeitschlitze, die jeweiligen Endgeräten zugeordnet sind. Als Reaktion
auf den Empfang eines Downlink-Signals für jedes Endgerät muss letzteres ein
Sendesignal daraus synchronisieren, so dass das Sendesignal von
der Bezugsstation in einem dem Endgerät zugeordneten Zeitschlitz
(Ts) empfangen wird, wie in 1 gezeigt.
-
Insbesondere
wird anhand 1 angenommen, dass wenn die
Bezugsstation ein Downlink-Signal (wird nachstehend als "DL-Signal" bezeichnet) in einem
speziellen Endgerät
zugeordneten Zeitschlitz sendet, das DL-Signal D/2 (s) einnimmt,
um die Antenne des Endgeräts zu
erreichen, und weiterhin α (s) beansprucht,
um durch den Empfangsabschnitt des Endgeräts hindurch zukommen. Hier
ist D/2 eine Ausbreitungszeitverzögerung zwischen der Bezugsstation
und dem Endgerät,
und α ist
eine interne Verzögerungszeit,
die durch Bauteile des Empfangsabschnitts vom Endgerät verursacht
werden. Auch wird angenommen, dass ein Uplink-Signal (UL-Signal) aus
der Radiostation gesendet wird, wobei β + D/2 (s) erforderlich sind,
um die Bezugsstation zu erreichen, wobei β eine interne Verzögerungszeit
ist, die durch Bauteile des Sendeabschnitts vom Endgerät beansprucht
werden. Ein TDMA-Verfahren erfordert von jedem Endgerät, das als
Bezugsstation dient, die Einstellung der Sendewartezeit T(s), um
folgender Gleichung zu genügen: Tf = T + D + α + βwobei
Tf eine Rahmenperiode oder ein Intervall zwischen Zeitschlitzen
ist, die einem jeden Endgerät
zugeordnet sind, und T ist eine Zeit von der Erkennung eines DL-Signals zum Anfang
der Sendeoperation oder einer Sendewartezeit. Mit anderen Worten,
jedes Endgerät
muss mit einer Sendeoperation
T (= Tf – D – (α + ß)) s nach Erkennen eines DL-Signals
starten.
-
Die
vorliegende Verbindung bezieht sich auf ein Verfahren und eine Vorrichtung
zum Korrigieren der Übertragungszeit
unter Verwendung der internen Gesamtverzögerungszeit α + β) in einem
Endgerät, das
in einem TDMA-Kommunikationssystem verwendet wird, und auf ein Endgerät, das solch
ein Verfahren und eine Vorrichtung beinhaltet.
-
Die
europäische
Patentveröffentlichung EP-A-0
690 593 beschreibt einen Sender zur Verwendung in einem TDMA/TDD-System,
das einen nicht-zugewiesenen Zeitschlitz zum Durchführen eines
Loopbacktests benutzt.
-
Das
Dokument U.S. 5 363 373, veröffentlicht am
8. November 1994, offenbart eine Digitalmobilstation, die einen
Voreinstellzeitschlitzzähler
verwendet, um die Ausbreitungszeitverzögerung zu kompensieren. Die
Mobilstation empfängt
ein TDM-Signal aus einem Zellenort und stellt eine Synchronisation,
ein Zeitschlitzzuordnungssignal und ein Signal fest, das die Ausbreitungszeitverzögerung (entspricht
D in 1) zuordnet. Aus einem zugeordneten Zeitschlitz wird
ein Zeitintervall einer erfassten Rahmensynchronisation zur Zeit
des Sendens eines Burstsignals aus der Mobilstation bestimmt (Tf
in 1). Eine Impulszählung entsprechend einer Subtraktion
(Tf – D) der
Ausbreitungsverzögerungszeit
aus dem bestimmten Zeitintervall wird von einem voreinstellbaren
Zähler
voreingestellt. Der Zähler
startet die Zählung,
wenn die Rahmensynchronisation aus dem empfangenen TDM-Signal festgestellt
ist, und erzeugt einen Zeitimpuls, wenn der Voreinstellimpulszählwert ein
zu sendendes Burstsignal veranlasst. Die Verzögerungszeit innerhalb der Mobilstation
(das heißt, α + β in 1)
wird jedoch nicht bei der Entscheidung der Sendezeit berücksichtigt.
-
Das
Dokument U.S. 4 346 470, veröffentlicht am
24. August 1982, offenbart ein Verfahren und ein Gerät zum Erfassen
einer Sendesynchronisation bei einer Sekundärstation mit periodischen Rahmenbezugsbursts
aus einer Bezugsstation in einem TDMR-Netzwerk. Ein Ausbreitungsverzögerungsfaktor
wird zunächst
gemessen, und dann wird ein Ausbreitungsverzögerungskorrekturfaktor unter
Verwendung des Ausbreitungsverzögerungsfaktors
bei der Satellitenübertragung
gemessen. Da die interne Verzögerungszeit
(α + β) relativ
kurz ist, verglichen mit der Ausbreitungsverzögerungszeit (D) bei der Satellitenübertragung,
kann die interne Verzögerungszeit mit
geringerer Genauigkeit gemessen werden. Die Messung des Ausbreitungsverzögerungsfaktors
oder des Korrekturfaktors erfordert eine Burstsendung. Das Synchronisationsschema
passt nicht zu zeitlichen Änderungen
in den Eigenschaften der Schaltungselemente, die das Endgerät aufbauen.
-
In
einigen Endgeräten
nach dem Stand der Technik wird die interne Gesamtverzögerungszeit
(α + β) geschätzt oder
gemessen in einer Auslegungs- oder Entwicklungsstufe, und wird dann
in einem Speicher eines jeden Produkts oder eines jeden hergestellten
Endgerätes
gespeichert. Die gespeicherte interne Gesamtverzögerungszeit α+ β wird verwendet
zur Berechnung der Übertragungszeit
im üblichen
Betrieb.
-
In
Funkübertragungssystemen,
die eine sehr hohe Genauigkeit der Synchronisation erfordern, ist die
Streuung der Eigenschaften von Schaltungselementen, die jedes Endgerät bilden,
Anlass zu internen Verzögerungszeiten α + β, die in
signifikanter Weise jedes Endgerät
variieren.
-
Von
daher ist es eine Aufgabe der vorliegenden Erfindung, ein Endgerät mit der
Genauigkeit verbesserter Synchronisation zu schaffen durch aktuelles
Messen der internen Gesamtverzögerungszeit
(α + β), die die
Sende- und Empfangsabschnitte
verursachen, und die Feinsynchronisation mit der gemessenen internen
Gesamtverzögerungszeit.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Nach
einem Aspekt der Erfindung wird die Aufgabe gelöst durch ein im Patentanspruch
1 angegebenes Endgerät.
-
Nach
einem anderen Aspekt der Erfindung wird die obige Aufgabe gelöst durch
ein im Patentanspruch 2 angegebenes Endgerät.
-
Vorausgesetzt,
dass ein Ein-/Aus-Schalter zwischen Antenne und Duplexer vorgesehen
ist, der dem Endgerät
das Messen der internen Verzögerungszeit
ohne Senden von Radiowellen gestattet.
-
Die
internen Verzögerungszeitmessungen, die
regelmäßig ausgeführt werden,
gestatten dem Endgerät,
zeitliche Änderungen
bei der internen Verzögerungszeit
aufgrund der Eigenschaften von Schaltelementen zu kompensieren,
die das Endgerät aufbauen.
-
KURZE BESCHREIBUNG
DER ZEICHNUNG
-
Weitere
Aufgaben und Vorteile der vorliegenden Erfindung werden aus der
nachstehenden Beschreibung bevorzugter Ausführungsbeispiele nach der Erfindung
deutlich, die in der anliegenden Zeichnung dargestellt sind.
-
1 ist
ein Diagramm, das die Art eines Bursts zeigt, der in einem TDMA-Übertragungssystem
gesendet wird;
-
2 ist
ein schematisches Blockdiagramm, das eine Anordnung eines Teils
eines Endgerätes
mit einer Sendezeitvorgabe-Feinjustagefähigkeit gemäß einem ersten veranschaulichenden
Ausführungsbeispiel
der Erfindung zeigt;
-
3 ist
ein schematisches Diagramm, das eine exemplarische Anordnung des
Empfangsabschnitts 105 von 2 zeigt;
-
4 ist
ein schematisches Diagramm, das eine exemplarische Anordnung vom
Sendeabschnitt 107 in 2 zeigt;
-
5 ist
ein schematisches Diagramm, das eine exemplarische Anordnung der
internen Verzögerungszählschaltung 110 von 2 zeigt;
-
6 und 7 sind
Diagramme, die zeigen, wie die Gesamtinternverzögerungszeit gemessen wird sowie
zwei Bezugssignalbeispiele;
-
8 ist
ein Partialblockdiagramm, das eine Taktschaltung des Endgerätes 100 zeigt;
-
9 ist
ein Partialblockdiagramm, das eine Antennenschaltung des Endgeräts 100 zeigt;
-
10 ist
ein schematisches Blockdiagramm, das eine Anordnung eines Teils
eines Endgeräts
zeigt, mit einer Sendezeitfeinjustierfähigkeit gemäß einem zweiten dargestellten
Ausführungsbeispiel
nach der Erfindung;
-
11 ist
ein schematisches Diagramm, das eine exemplarische Anordnung der
internen Verzögerungszählschaltung 110a von 10 zeigt;
-
12 ist
ein Ablaufdiagramm, das die Arbeitsweise zeigt, die die nicht dargestellte
CPU der Steuerung 240 beim Steuern einer Sendewartezeitzähleinstellunterroutine
ausführt;
-
13 ist
ein Blockdiagramm, das eine Anordnung eines anderen Ausführungsbeispiels
einer internen Verzögerungszählschaltung
zeigt, die anstelle der internen Verzögerungszählschaltung 110 oder 110a verwendet
werden kann;
-
14 ist
ein schematisches Blockdiagramm, das eine Anordnung eines Teils
eines Endgerätes
mit einer Sendezeitvorgabefeinjustierfähigkeit gemäß einer Modifikation des zweiten
dargestellten Ausführungsbeispiels
der Erfindung zeigt;
-
15 ist
ein schematisches Blockdiagramm, das eine Anordnung eines Teils
eines Endgerätes
mit einer Sendezeitvorgabefeinjustierfähigkeit gemäß einem dritten veranschaulichenden
Ausführungsbeispiels
der Erfindung zeigt;
-
16 ist
ein Blockdiagramm, das eine Anordnung eines veranschaulichenden
Ausführungsbeispiels
einer internen Verzögerungszählschaltung zeigt,
die das Sendedatengeneratorausgangssignal 106 als Bezugssignal
verwendet;
-
17 ist
ein Diagramm, das eine exemplarische Anordnung eines Systems 500 zum
Messen einer internen Gesamtverzögerungszeit
eines Endgerätes
beim Herstellungsort gemäß den Prinzipien der
Erfindung zeigt; und
-
18 ist
ein Diagramm, das eine exemplarische Anordnung eines anderen Systems 500 zum Messen
der internen Gesamtverzögerungszeit
des Endgerätes
beim Herstellungsort gemäß den Prinzipien
der Erfindung zeigt.
-
In
allen Zeichnungen sind die Bezugszeichen denselben Elementen zugeordnet.
-
DETAILLIERTE
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Ausführungsbeispiel I
-
2 zeigt
eine Anordnung eines Teils eines Endgerätes 100 mit einer
Sendezeitfeinjustagefähigkeit
gemäß einem
ersten veranschaulichten Ausführungsbeispiel
der Erfindung.
-
Das
Endgerät 100 ist
wenigstens ausgestattet mit:
einer Antenne 101;
einem
Duplexer 102, damit die Antenne 101 gemeinsam
für sowohl
Senden als auch Empfangen verwendet werden kann;
einem Taktgenerator,
der beispielsweise über
einen Quarzoszillator zur Taktsignalerzeugung verfügt;
einem
Synthesizer 104 mit PLL-Synthesizern (verriegelte Schleifensynthesizer)
zum Senden und Empfangen von jeweiligen Lokaloszillatorsignalen
unter Verwendung des Taktsignals;
einem Empfangsabschnitt 105 zum
Demodulieren eines Hochfrequenzsignals aus einem Empfangsausgangsanschluss 102a vom
Duplexer 102 unter Verwendung des Lokaloszillatorsignals
zum Empfang in ein demoduliertes Signal;
einem nicht dargestellter
TDMA-Decoder zum Datenauslesen aus einem Zeitschlitz im demodulierten
Signal, der dem Endgerät
zugeordnet ist;
einem Sendedatengenerator 106 zum
Einfügen
von Sendedaten in einen Zeitschlitz, der dem Endgerät zugewiesen
ist, als Reaktion auf ein Triggersignal; und
einem Sendeabschnitt 107 zum
Modulieren der Sendedaten in ein Modulationssignal und Frequenzumsetzung
des modulierten Signals mit dem Lokaloszillatorsignal aus dem Synthesizer 104 zur Zuführung zum
Multiplexer 102 durch einen Sendeeingangsanschluss 102b.
Das Endgerät 100 ist
weiterhin ausgestattet mit:
einer Stromversorgung 139,
die von einem Betriebsschalter 137 ein- und ausgeschaltet
wird, und die eine oder mehrere Spannzungen und ein Einschaltimpulssignal
(Pon-Impulssignal) als Reaktion auf das Einschalten des Betriebsschalters 137 liefert;
einem
internen Verzögerungszähler 110 zum
Messen der internen Gesamtverzögerungszeit
(α + β) durch Senden
eines Bezugssignals, Messen der Zeit vom Bezugssignal, das dieses
zur Rückkehr
durch den Sendeabschnitt 107, den Duplexer 102 und
dem Empfangsabschnitt benötigt;
einem
1-von-2-Wähler 120 zur üblichen
Belieferung des Sendeabschnitts 107 mit einem Sendedatengenerator 106 und
Beliefern mit dem Bezugssignal aus dem internen Verzögerungszähler 110 nur
für eine voreingestellte
kurze Zeit als Reaktion auf das Pon-Impulssignal aus der Stromversorgung 139;
einer
Zeitvorgabesteuerung 130, die über ein Nt-Register 131 zum
Speichern einer Impulszählung
Nd entsprechend der Zeit Tf – D
verfügt,
ein Nd-Register 132 zum Speichern einer Impulszählung entsprechend
der internen Gesamtverzögerungszeit α + β und ein
nicht dargestellter Zähler
zur Abgabe des Triggersignals an den Sendedatengenerator 106, wenn
bis Ntd-Nd aufgezählt
wird, nachdem das demoduliertes Signal aus dem Empfangsabschnitt 105 empfangen
ist; und
einem Nd-Registereinsteller 135 zum Übertragen
der Impulszählung
Nd aus der internen Verzögerungszählschaltung 110 an
das Nd-Register 132 von der Zeitschlitzzeitvorgabesteuerung 135 als
Reaktion auf ein Stoppsignal aus der internen Verzögerungszählschaltung 110.
-
Angemerkt
sei, dass die Zeitschlitzzeitvorgabesteuerung 130 auch
der Steuerung der Zeitschlitzempfangszeitvorgabe dient. Mit an deren
Worten, der Sendedatengenerator 106 und die Zeitschlitzzeitvorgabe
zur Steuerung 130 bilden einen TDMA-Codec.
-
Es
wird angenommen, dass der Duplexer 102 eine Isolation von
mehr als mehreren 10 dB zwischen dem Empfangsausgangsanschluss 102a und dem
Sendeeingangsanschluss 102b besitzt.
-
Der
Empfangsabschnitt 105 enthält beispielsweise einen Verstärker (AMP) 11 zum
Verstärken
des empfangenen Hochfrequenzsignals, einen Frequenzumsetzer 12 zur
Frequenzumsetzung des verstärkten
Hochfrequenzsignals mit dem Lokaloszillatorsignal aus dem Synthesizer 104 in
ein Basisbandsignal, und einen Basisbanddemodulator 13 zum
Demodulieren des Basisbandsignals in ein in 3 gezeigtes
Demodulationssignal. Der Basisbanddemodulator 13 enthält beispielsweise
einen Analog-Digital-Umsetzer 14 zum Umsetzen des analogen
Basisbandsignals in ein Digitalsignal und einen Digitaldemodulator 15 zum
Demodulieren des Digitalsignals in das Demodulationssignal.
-
Der
Sendeabschnitt 107 enthält
beispielsweise einen Basisbandmodulator 16 zur Orthogonalmodulation
mit dem Signal aus dem Wähler 120,
einen Frequenzumsetzer 17 zum Frequenzumsetzen des othogonalmodulierten
Signals unter Verwendung des Lokaloszillatorsignals zum Senden in
ein Hochfrequenzsignal, und einen Verstärker (AMP) 18 zum Verstärken und
Liefern des Hochfrequenzsignals an den Duplexersendeeingangsanschluss 102b.
-
5 ist
ein schematisches Diagramm, das eine exemplarische Anordnung der
internen Verzögerungszählschaltung 110 von 2 zeigt.
In 5 ist die Schaltung 110 ausgestattet
mit:
einem Bezugssignalgenerator 111 zum Erzeugen
eines vorbestimmten Bezugssignals als Reaktion auf das Pon-Signal
aus der Stromversorgung 139;
einem Signaldetektor 112 zum
Erzeugen eines Startsignals, wenn der Pegel des vorbestimmten Bezugssignals
einen ersten Schwellwert kreuzt;
einem Signaldetektor 113 zum
Erzeugen eines Stoppsignals, wenn der Pegel des demodulierten Signals
vom Empfangsabschnitt 105 einen zweiten Schwellwert kreuzt,
und
mit
einem Zähler 114 zum
Starten einer Zähloperation bezüglich des
Taktsignals aus dem Takt 103 als Reaktion auf das Startsignal
aus dem Signaldetektor 112 und Stoppen der Zähloperation
als Reaktion auf das Stoppsignal aus dem Signaldetektor 113.
-
6 ist
ein Diagramm, das zeigt, wie die interne Verzögerungszeit (α + β) gemessen
wird in der internen Verzögerungszählschaltung 110.
Es wird angenommen, dass das vorbestimmte Bezugssignal eines wie
ein in 6 gezeigter Impuls ist. In diesem speziellen Beispiel
stellen die Signaldetektoren 112 und 113 Ausgangssignale
bereit, wenn die Eingangssignale den ersten beziehungsweise zweiten Schwellwert überschreiten.
Beispielsweise enthalten die Signaldetektoren 112 und 113 einen
Vergleicher, der das Ausgangssignal auf H-Pegel bringt, wenn das
Eingangssignal größer als
der Schwellwert wird. Der erste Schwellwert für den Signaldetektor 112 wird
beispielsweise eingestellt auf eine Hälfte der Amplitude vom Bezugssignal.
Der zweite Schwellwert für
den Signaldetektor 113 wird beispielsweise eingestellt
auf die Hälfte
der Amplitude vom Demodulationssignal. Der Zähler 114 zählt die
Taktimpulse vom Takt 103 aus der Empfangszeit eines Startsignals
aus dem Signaldetektor 112 zur Zeit des Empfangs eines
Stoppsignals aus dem Signaldetektor 113. Wenn die Anzahl
der gezählte
Taktimpulse Nd und die Zeitdauer zwischen benachbarten Taktimpulsen
Tc ist, dann wird die Zeit zwischen dem Startsignal und dem Stoppsignal
gleich Nd × Tc,
das heißt α + β = Nd × Tc. Der
Zählwert
Nd vom Zähler 114 wird im
RAM 141 der Steuerung 140 gespeichert.
-
Nachstehend
beschrieben ist die Arbeitsweise vom Endgerät 100. Wird der Betriebsschalter 137 eingeschaltet
und veranlasst die Stromversorgung 130, das Pon-Signal
abzugeben, dann gibt der Bezugssignalgenerator 112 entsprechend
ein Bezugssignal einer Impulsform ab, die an einen b-Anschluss des
Wählers 120 und
den Signaldetektor 112 geliefert wird.
-
Da
der Wähler
so eingerichtet ist, dem gemeinsamen Anschluss "c" mit
dem b-Anschluss für eine
kurze Zeitdauer als Reaktion auf den Pon-Impuls zu verbinden, wird
das Bezugssignal aus dem Bezugssignalgenerator 111 an den
Sendeabschnitt 107 als zu modulierendes Signal gesandt.
Das Bezugssignal wird moduliert und frequenzumgesetzt in ein Sendebandsignal,
das über
den Duplexer 102 an die Antenne 101 geliefert
wird. Durch den Sendeeingangsanschluss 102b und den Empfangsausgangsanschluss 102a erfolgt
eine Isolation um mehrere dB, und ein bedämpftes Sendebandsignal wird
als Interferenzsignal von einem Empfangsabschnittsystem 105 aufgegriffen.
Das Interferenzsignal enthält
die Sendebandkomponente und eine Vielzahl von unerwünschten
Komponenten, die im Synthesizer 104 durch Verzerrungen
höherer
Ordnung erzeugt werden. Als Reaktion auf das Einschalten der Endeinrichtung 100 wählt der
Empfangsabschnitt 105 einen Kanal aus, der dem Sendeband
identisch ist, um ein Demodulationssignal bereitzustellen, welches
der Gruppenverzögerung
aufgrund verschiedener Filter unterzogen worden ist und folglich
mit einer internen Gesamtverzögerungszeit
(α + β) nach Erzeugen
des Bezugssignals auftritt.
-
Der
Signaldetektor 112 hat andererseits ein Startsignal an
den Zähler 114 abgegeben
nach Feststellung einer Anstiegsflanke des Bezugssignals aus dem
Bezugssignalgenerator 111. Als Reaktion auf das Startsignal
hat der Zähler 114 das
Zählen
von Taktimpulsen aus dem Takt 103 begonnen. Wenn eine Anstiegsflanke
des Demodulationssignals aus dem Empfangsabschnitt 105 vom
Signaldetektor 113 erfasst wird, gibt der Detektor 113 ein
Stoppsignal ab, was den Zähler 114 veranlasst,
das Zählen
einzustellen. Auf diese Weise zählt
der Zähler 114 die
Taktimpulse für
die interne Gesamtverzögerungszeit,
das heißt α + β s. Mit anderen
Worten, die Anzahl von Taktimpulsen für
α + β s beträgt Nd.
-
Als
Reaktion auf das Stoppsignal überträgt der Nd-Registereinsteller 135 den
Zählwert
Nd aus dem Zähler 114 an
das Nd-Register 132 der Zeitschlitzzeitvorgabesteuerung 130.
Es wird angenommen, dass die Steuerung 113 im Nt-Register 131 eine Impulszählung Nt
speichert, die der Zeitdauer vom Empfang, bei der Antenne 101,
von einem DL-Signal zur Sendung bei der Antenne 101 von
einem UL-Signal, das heißt,
der Sendezeitvorgabe nach Empfang bei der Antenne 101 (Tf – D) äquivalent
ist. Die Zeitschlitzzeitvorgabesteuerung 130 setzt dann
folglich die Differenz von den Nd-Registerinhalten 132 aus dem
Nt-Register 131 ein,
das heißt,
Nt – Nd
in ein nicht dargestelltes Register des nicht dargestellten Zählers von
der Steuerung 130 als Einstellwert für den nicht dargestellten Zähler. Eine
Sendewartezeit, die korrigiert ist mit einer aktuell gemessenen
internen Gesamtverzögerungszeit,
wird danach für
die Sendezeitvorgabesteuerung verwendet.
-
Wenn
in der aktuellen Übertragungsoperation
ein demoduliertes DL-Signal dem Endgerät 100 zugewiesen ist,
wird dieses an die Zeitschlitzzeitvorgabesteuerung 130 geliefert.
Die Steuerung 130 gibt folglich ein Triggersignal nach
der Zählung
von Nt – Nd
ab, das heißt,
Tf – D – (α + β) s nach
Empfang des demodulierten DL-Signals.
-
Nach
dem ersten Ausführungsbeispiel
der Erfindung wird die Sendezeitvorgabe mit hoher Genauigkeit gesteuert,
ohne dass es unter irgend einem Einfluss der Vielfalt von internen
Gesamtverzögerungszeiten
der Endgeräte
leidet.
-
Abwandlungen
-
Obwohl
das zuvor beschriebene Ausführungsbeispiel
die Signaldetektoren 112 und 113 einer Positivausgabelogik
verwendet, können
die Signaldetektoren jeweils eine Kombination von Negativlogikausgangssignaldetektor
und Inverter sein.
-
Der
Demodulator 15 kann einer der Art sein, der auch ein Demodulationsausgangszeitvorgabesignal
bereitstellt. Anstelle des Demdoulatorausgangssignals wird in diesem Falle
das Demodulationsausgangszeitvorgabesignal an den Signaldetektor 113 geliefert.
-
Beim
Messen der internen Gesamtverzögerungszeit
hat der Empfangsabschnitt 105 einen Kanal ausgewählt, der
mit dem Sendeband identisch ist. Der Empfangsabschnitt 105 kann
jedoch einen Kanal eines Bandes aussuchen, der mit einem der aufgenommenen
unerwünschten
Komponenten identisch ist.
-
Obwohl
das Bezugssignal ein impulsförmiges
Signal ist, kann der Bezug auch ein Signal mit vorbestimmter Dauer
sein, wie in 7 gezeigt.
-
Obwohl
der Basisbanddemodulator 13 eine Digitaldemodulation ausgeführt hat,
kann der Demodulator 13 auch eine Analogdemodulation durchführen.
-
Anstelle
des Taktsignals kann eine Multiplikationsversion vom Taktsignal
an die interne Verzögerungszählschaltung 110 geliefert
werden und an die Zeitschlitzzeitvorgabesteuerung 130 durch
Bereitstellen eines Frequenzmultiplizierers 136, wie in 8 gezeigt.
Dadurch kann die Meßgenauigkeit
der internen Gesamtverzögerungszeit
angehoben werden.
-
Das
Endgerät 100 kann
weiterhin einen Ein-/Ausschalter 122 enthalten,
der zwischen die Antenne 101 und den Duplexer 102 geschaltet
ist. Der Schalter 122 wird vom selben Steuersignal gesteuert,
wie es an den 1-aus-2-Schalter 120 gemäß 9 geliefert
wird. Der Schalter ist so eingerichtet, dass er schließt, während der
gemeinsame Anschluss 120c mit Anschluss 120a verbunden
ist, und öffnet,
während
der gemeinsame Anschluss 120c mit Anschluss 120b verbunden
ist. Dadurch lassen sich unerwünschte
Radiowellen hindern, von außen
hereinzukommen.
-
Ausführungsbeispiel
II
-
10 ist
ein schematisches Blockdiagramm, das eine Anordnung eines Teils
eines Endgerätes
mit einer Sendezeitvorgabefeinjustierfähigkeit gemäß einem zweiten veranschaulichenden
Ausführungsbeispiel
der Erfindung zeigt. Das Endgerät 200 von 10 ist
identisch mit demjenigen von 2, mit der
Ausnahme, dass die Zeitschlitzzeitvorgabesteuerung 230 und
der Nd-Registereinsteller 135 ersetzt
worden sind durch eine Kombination eines Zeitvorgabezählers 230 und
einer Steuerung 240, und ein TDMA-Decoder 108 ist
nach dem Empfangsabschnitt 105 angefügt. Die interne Verzögerungszählschaltung 110 ist
durch 110a ersetzt worden.
-
Der
TDMA-Decoder 108 ließt
Daten in einem Zeitschlitz im Demodulationssignal aus dem Empfangsabschnitt 105 aus,
welcher Schlitz dem Endgerät 200 zugewiesen
ist.
-
Der
Zeitvorgabezähler 230 hat
ein Register 231 zum Speichern einer Voreinstellzahl. Der
Zähler 230 wird
vom Ausgangssignal des TDMA-Decoders 108 gestartet und
gibt das zuvor beschriebene Triggersignal an den Sendedatengenerator 106 ab,
wenn die Voreinstellzahl aufgezählt
wird.
-
Die
Steuerung 140 ist nicht für die Steuerung der Sendezeitvorgabeeinstellung
vorgesehen, sondern wird verwendet für die Steuerung des gesamten Endgerätes. Die
Steuerung 140 enthält
vorzugsweise eine nicht dargestellte CPU (Zentraleinheit), einen nicht
dargestellten ROM (nur Lesespeicher) und einen RAM (Direktzugriffsspeicher) 241.
Der RAM speichert die zuvor erläuterten
Daten Tf, D, α + β, Nt, Nd
und Nt – Nd.
-
Angemerkt
sei jedoch, dass das Ausgangssignal vom TDMA-Decoder 108 als
Triggersignal für den
Zeitvorgabezähler 230 verwendet
wird. Die Impulszählung
gemäß der internen
Gesamtverzögerungszeit
Nd gleicht folglich Nd1 + Nd2, wobei Nd1 ein Impulszählwert vom
Zähler 114 ist
und Nd2 ein Impulszählwert
entsprechend der Zeitverzögerung aufgrund
des TDMA-Decoders 108 ist. Aus diesem Grund werden die
Verzögerungszeiten
Nd1 und Nd2 aktuell anstelle von Nd im RAM 241 gespeichert.
Die Steuerung 240 steuert den internen Verzögerungszähler 110 und
den Wähler 120,
um die interne Verzögerungszeitzählung Nd1
zu messen. Die Steuerung 240 ließt den Zählstand Nd1 aus dem Zähler 114 und
setzt die Sendezeitvorgabezählung
(Nt – Nd1 – Nd2) ein,
die der Sendewartezeit T für
das Register 231 des Zeitvorgabezählers 230 als Voreinstellzahl
entspricht.
-
Auch
angemerkt sei, dass die Sendezeitvorgabe auch korrigiert werden
muss mit der Ausbreitungsverzögerungszeit
D als (Tf – D),
weil die Ausbreitungsverzögerungszeit
D aufgrund des Sendewegs im Falle des Satellitenübertragungssystems nicht zu
vernachlässigen
ist. Wenn jedoch der Wert der Ausbreitungsverzögerungszeit D hinreichend klein
ist, verglichen mit der internen Gesamtverzögerungszeit wie im Falle des
terrestrischen Übertragungssystems,
bedarf es keiner Korrektur hinsichtlich der Ausbreitungsverzögerungszeit
D; folglich muss der RAM 214 den Wert D nicht speichern;
und die Impulszählung
Nd kann gleich Tf × Tc
anstelle von (Tf – D) × Tc sein
(Tc ist eine Taktsignalperiode vom Takt 103).
-
In
der internen Verzögerungszellschaltung 110a von 11 wird
das Stoppsignal nur an den Zähler 114 geliefert.
Der Bezugssignalgenerator 111 wird durch den Meßstart (MS)
aus der Steuerung 240 gestartet.
-
Der
Wähler 120 wird
vom Meßmodussignal (MM-Signal)
aus der Steuerung 240 gesteuert, anstelle vom Pon-Signal.
-
Wie
sich aus der obigen Beschreibung ergibt, wird das Messen der Verzögerungszeit
von Signalen aus der Steuerung 240 gesteuert, anstelle
von Pon-Signal, das als Reaktion auf den Einschaltvorgang erzeugt
wird. Aus diesem Grund kann die Messung nicht nur beim Inbetriebnehmen,
sondern auch zu einer beliebigen gewünschten Zeit gemäß einem Programm
erfolgen, das im nicht dargestellten ROM gespeichert ist.
-
12 ist
ein Ablaufdiagramm, das die Arbeitsweise zeigt, die die nicht dargestellte
CPU der Steuerung 240 unter Steuerung der Sendewartezeitzähleinstellunterroutine 300 erfolgt.
Ruft dieses Programm die Unterroutine 300 auf, dann setzt
zunächst die
CPU (nicht dargestellt) das MM-Signal auf logisch 1, um den gemeinsamen
Anschluss 120c mit dem Anschluss 120b im Schalter 120 in
Schritt 302 zu verbinden. In Schritt 304 gibt
die CPU einen Impuls auf die MS-Leitung, um den Bezugssignalgenerator 111 zu
aktivieren.
-
Dies
veranlasst den Generator 111, ein Bezugssignal zu erzeugen,
welches danach die Schalteranschlüsse 120b und 120c,
den Sendeabschnitt 107, den Empfangsabschnitt 105 durchläuft, um
ein Demodulationssignal zu werden, wie in Verbindung mit dem ersten
Ausführungsbeispiel
beschrieben. Das Demodulationssignal veranlasst den Zähler 114, eine
Impulszählung
Nd1 entsprechend der internen Verzögerungszeit aufgrund des Sendeabschnitts 107 und
des Empfangsabschnitts 105 zu stoppen. Um den Abschluss
des Prozesses sicherzustellen, wartet die CPU für eine vorbestimmte Zeitdauer,
die nicht kürzer
ist als die mögliche
maximale interne Zeitverzögerungszeit
in Schritt 306.
-
In
Schritt 308 setzt die CPU das MM-Signal auf logisch 0,
um den gemeinsamen Anschluss 120c mit dem Anschluss 120a für den normalen Übertragungsbetrieb
zu verbinden. In Schritt 310 ließt die CPU den Wert Nd1 vom
Zähler 114.
In Schritt 312 ließt
die CPU die Impulszählung
Nt und Nd2 aus dem RAM 241 und speichert Nt – Nd1 – Nd2 im
Register 231 vom Zeitvorgabezähler 230. Dann kehr
die CPU zum Programm zurück.
-
13 ist
ein Blockdiagramm, das eine Anordnung eines weiteren Ausführungsbeispiels
von einer internen Verzögerungszählschaltung
zeigt, die anstelle der internen Verzögerungszählschaltung 110 oder 110a verwendet
wird. In 13 wird angenommen, dass ein
Bezugssignal, das der Bezugssignalgenerator (RSG) 111 erzeugt,
ein Impuls vorbestimmter Dauer ist, wie in 7 gezeigt.
Unter der Annahme, dass die Signaldetektoren 112 und 113 beispielsweise
Vergleicher sind, werden dann Signaldetektoren 212 und 213 vom
flankenabfallempfindlichen Typ sein, beispielsweise Vergleicher
des Typs, der auf den Flankenabfall anspricht. Der Schwellwert der
Signaldetektoren 111 und 112, denen das Bezugssignal
angeliefert wird, wird beispielsweise auf die Hälfte der Amplitude des Bezugssignals
gesetzt. Gleichermaßen
wird der Schwellwert der Signaldetektoren 113 und 213,
denen das Demodulationssignal aus dem Empfangsabschnitt 105 angeliefert
wird, beispielsweise die halbe Amplitude des Demodulationssignals.
-
Wie
aus dem oberen Absatz und aus 13 hervorgeht,
bildet ein erster Teil mit den Elementen 111 bis 113 und
einem Zähler 114-1 eine
interne Verzögerungszählschaltung,
wie 110 oder 110a. Der erste Teil misst die Zeitdifferenz
zwischen den Anstiegsflanken des Bezugssignals und dem zurückkehrenden
Modulationssignal Td1, wie in 7 gezeigt.
-
Gleichermaßen bildet
ein zweiter Teil mit dem Bezugssignalgenerator 111, dem
auf die abfallende Flanke ansprechenden Detektoren 212 und 213 und
einem Zähler 113 und
ein Zähler 114-2 eine weitere
interne Verzögerungszählschaltung,
wie 110 oder 110a. Der zweite Teil misst die Zeitmessungsdifferenz
zwischen den abfallenden Flanken des Bezugssignals und dem zurückkehrenden
Modulationssignal Td2.
-
Der
Wert vom Zähler 114-1,
Nd1 und der Wert des Zählers 114-2,
Nd2, werden an die beiden Eingangsanschlüsse des Durchschnittsrechners (CAL.) 215 geliefert,
wobei Nd1 = Td1/Tc und Nd2 = Td2/Tc (Tc ist eine Periode des Taktsignals)
ist. Der Durchschnittsrechner 215 berechnet den arithmetischen
Durchschnitt der internen Gesamtverzögerungszeitzähler Nd1
und Nd2, gemessen an den Anstiegsflanken beziehungsweise den Abfallflanken. Das
heißt,
der Rechner 215 findet mit (Nd1 + Nd2)/2 die interne Gesamtverzögerungszeit
Nd.
-
Die
interne Verzögerungszählschaltung 110b ermöglicht das
Messen der internen Gesamtverzögerungszeit
in fehlerfreie Art aufgrund der Schwellwertänderungen.
-
Abwandlung
-
Im
ersten und zweiten veranschaulichten Ausführungsbeispiel ist das Ausgangssignal
aus dem Empfangsabschnitt 105 als Eingangssignal für den Signaldetektor 113 der
internen Verzögerungszählschaltung 110a verwendet
worden. Das Ausgangssignal aus dem Frequenzumsetzer 12 kann
jedoch ebenfalls als Eingangssignal für den Signaldetektor dienen,
wie als Beispiel in 14 gezeigt.
-
In
diesem Falle wird der Basisbanddemodulator 13 vorzugsweise
ein Digitaldemodulator sein, weil die Verzögerungszeit, die bei Digitaldemodulatoren
auftritt, kaum variiert, und folglich ist es leicht zuvor abschätzbar. Unter
der Annahme, dass die Impulszählung
vom Zähler 114 oder
vom Durchschnittsrechner 215 gleich Nd1 und die Verzögerungszeit aufgrund
des Basisbanddemodulators 13 und des Decoders 108 gleich
Nd2 beziehungsweise Nd3 sind, speichert die Steuerung 240 Nt – Nd1 – Nd2 – Nd3 in
das Register 231 vom Zeitvorgabezähler 230.
-
Ausführungsbeispiel
III
-
15 ist
ein schematisches Blockdiagramm, das die Anordnung eines Teils vom
Endgerät 400 mit
einer Sendezeitvorgabefeinjustierfähigkeit gemäß einem dritten darstellenden
Ausführungsbeispiel
der Erfindung zeigt. Das Endgerät 400 von 15 ist
identisch mit demjenigen von 10, mit der
Ausnahme, dass ein interner Verzögerungszähler 110c in
Fig. 400 hinzugekommen ist. Es wird angenommen, dass das
Endgerät 400 keine
Verkettungsübertragung
und keinen Downlinkempfang gleichzeitig ausführt, das heißt, das
Endgerät
ist kein Vollduplexgerät.
-
16 ist
ein Blockdiagramm, das eine Anordnung eines veranschaulichenden
Beispiels einer internen Verzögerungszählschaltung 110c zeigt,
die das Ausgangssignal vom Sendedatengenerator 106 als
Bezugssignal verwendet. Die interne Verzögerungszählschaltung 110c von 16 ist
identisch mit derjenigen von 11, mit
der Ausnahme, dass der Bezugssignalgenerator 111 ersetzt
ist durch einen Ein-/Ausschalter 411. Ein Schaltsignaleingang 411a ist
mit dem Sendedatengeneratorausgang 106 verbunden. Ein Umschaltsignalausgang 411b ist
mit dem Signaldetektor 112 verbunden. Ein Umschaltsteueranschluss 411c ist
mit einer MS2-Leitung aus der Steuerung 240 verbunden.
Der Umschalter 411 ist so eingerichtet, dass er die Eingangsimpulse
nur durchlässt,
wenn das MS-Signal aus der Steuerung auf logisch 1 ist.
-
Als
Reaktion auf das Einschalten vom Endgerät 400 führt die
Steuerung 400 eine Messung der internen Verzögerungszeit
durch unter Verwendung der internen Verzögerungszählschaltung 110a.
Da die Operation der Messung identisch mit derjenigen von 10 ist,
wird die Beschreibung hierfür
fortgelassen. (Obwohl das MS-Signal
umbenannt wurde in MS1).
-
Danach
macht die Steuerung 240 regelmäßig eine Messung der internen
Verzögerungszeit
unter Verwendung der internen Verzögerungszählschaltung 110c.
Bei dieser Messung wird der Zähler 114 von
einer Datenfolge gestartet, die der Generator 106 liefert,
während
das MS2-Signal aus der Steuerung 240 auf logisch 1 ist.
Die Datenserie durchläuft auch
den Wähler 120 und
den gesendeten Abschnitt 107, um den Duplexer 102 zu
erreichen, wobei ein bedämpftes Übertragungsbandsignal
vom Empfangssystem aufgenommen wird. Da die Steuersignale, die die
Steuerung 240 an den Synthesizer 104 liefert,
und der Empfangsabschnitt 105 den Empfangsabschnitt 105 zur
Auswahl eines identischen Kanals für das Sendeband veranlasst
hat, wird das aufgenommene Signal ausgewählt und in ein Demodulationssignal
demoduliert, woraufhin der Zähler 114 zum
Stoppen veranlasst wird. Danach wird die Impulszählung Nt – Nd1 – Nd2 in das Register 231 der
Zeitvorgabesteuerung 230 verbracht. Somit ist der Wert
vom Register 231 aktualisiert.
-
Gemäß dem erfindungsgemäßen Ausführungsbeispiel
wird die Sendewartezeit regelmäßig aktualisiert,
wodurch der Änderungseinfluss
aus der Umgebungstemperatur eliminiert wird. Die regelmäßige Messung
der internen Verzögerungszeit
durch die interne Verzögerungszählschaltung 110c erfolgt unter
Verwendung von Uplink-Übertragungen,
die unerwünschte
Radiowellen von der Abstrahlung vermeiden.
-
Ausführungsbeispiel
IV
-
17 ist
ein Diagramm, das eine exemplarische Anordnung eines Meßsystems
für die
interne Gesamtverzögerungszeit
eines Endgerätes
am Produktionsort entsprechend den Prinzipien der Erfindung zeigt.
Das Endgerät
kann ein beliebiges von jenen beschriebenen 100, 200, 200a und 400 sein.
Die Messung erfolgt, bevor die Antenne 101 mit dem Grundkörper des
Endgerätes
verbunden ist. Der antennenseitige Anschluss vom Duplexer 102 ist
mit dem gemeinsamen Anschluss vom 1-von-2-Schalter 420, 420c verbunden.
Der Schalteranschluss 420a ist mit einer Antenne 101 verbunden,
und der Schalteranschluss 420b ist mit einem Impedanzanpassungselement 430 verbunden,
welches eine Impedanzanpassung für
die Antenne 101 darstellt. Wird die Messung ausgeführt, dann
ist der gemeinsame Schaltanschluss 420c mit dem Anschluss 420b verbunden,
das heißt,
dem Impedanzanpassungselement 430. Die Arbeitsweise der
Messung ist identisch mit dem Fall des Messens vom Endgerät allein.
Die resultierende Impulszählung
Nd wird im Register 132 im Falle des Endgeräts 100 gespeichert.
Gleichermaßen
wird der resultierende Wert Nt – Nd
im Register 231 des Zeitvorgabezählers 230 im Falle
eines beliebigen der Endgeräte 200, 200a und 400 gespeichert.
-
Gemäß dem Ausführungsbeispiel
kann das Messen der internen Verzögerungszeit ohne unerwünschte Radiowellenabstrahlung
erfolgen.
-
18 zeigt
eine exemplarische Anordnung eines anderen Systems 500 zum
Messen der internen Gesamtverzögerungszeit
vom Endgerät
bei der Herstellungsstätte
gemäß den Prinzipien
der Erfindung.
-
Das
System 500 verfügt über eines
der zuvor beschriebenen Endgeräte 100, 200, 200a und 400, die
ihre Antenne 101 nicht angeschlossen hatten, einen 1-von-2-Schalter 420,
eine Antenne 101 und einen Frequenzumsetzer 450.
Der gemeinsame Schalteranschluss 420c ist abnehmbar und
mit dem antennenseitigen Anschluss vom Multiplexer 102 verbindbar.
-
Angemerkt
sei, dass die interne Verzögerungszählschaltung 110a nicht
im Endgerät
enthalten ist, sondern lösbar
zu verbinden mit dem Endgerät ist,
bei dem die interne Verzögerungszählschaltung 110a elektrisch
in derselben Weise wie im Falle des eingebauten Endgerätes verbunden
ist. Der Frequenzumsetzer 450 dient der Umsetzung des Sendebandausgangssignals
vom Duplexer 102 in einen vorbestimmten Kanal innerhalb
des Empfangsbandes und der Bedämpfung
des frequenzumgesetzten Sendebandsignals um eine vorbestimmte Amplitude und
Zuführen
dem Duplexer 102 mit dem bedämpften Sendebandsignal. Die
vorbestimmte Bedämpfungsamplitude
sieht so aus, dass das bedämpfte Sendebandsignal
nicht vom Verstärker
(AMP) 11 vom Empfangsabschnitt 105 durch Sättigung
verzerrt wird, und hat einen hinreichenden Pegel zur Modulation
im Empfangsabschnitt 105.
-
Beim
Messen der internen Gesamtverzögerungszeit
wird das gesendete Bezugssignal frequenzmäßig umgesetzt und bedämpft vom
Frequenzumsetzer, um dem Empfangsabschnitt 105 zurückgegeben
zu werden. Die anderen Operationen sind dieselbe wie in den zuvor
beschriebenen Ausführungsbeispielen.
-
Gemäß dem System
kann das Messen der internen Verzögerungszeit ohne unerwünschte Radiowellenabstrahlung
erfolgen. Ein Endgerät
muss auch keine interne Verzögerungszählschaltung 110a in
sich haben.
-
Es
gibt auch den Fall, bei dem die Verzögerung (Dfc) aufgrund des Frequenzumsetzers 450 nicht
zu vernachlässigen
ist. In einem derartigen Fall wird eine Impulszählung ΔN entsprechend der Verzögerung Dfc
vom Impulszählwert
des Zählers
Nd
(Dfc = Tc × ΔN) subtrahiert.
Im Falle des Endgerätes 100 wird
die Impulszählung
(Nd – ΔN) im Register 132 gespeichert.
Im Falle anderer Ausführungsbeispiele
wird die Sendewartezeit
Nt – (Nd – ΔN) im Register 231 gespeichert.
-
Ebenfalls
angemerkt sei, dass der Frequenzumsetzer 450 nicht notwendigerweise
verwendet werden muß.
Statt dessen kann die Messung in derselben Weise wie beim ersten
Ausführungsbeispiel erfolgen.
-
Viele
weitestgehend unterschiedliche Ausführungsbeispiele der vorliegenden
Erfindung lassen sich aufbauen, ohne vom Umfang der vorliegenden Ansprüche abzuweichen.
Es versteht sich, dass die vorliegende Erfindung nicht auf die speziellen
in der Beschreibung dargelegten Ausführungsbeispiele beschränkt ist,
mit der Ausnahme der Festlegung in den anliegenden Patentansprüchen.
-
Ein
TDMA-Endgerät
verfügt über einen
Sendeabschnitt und über
einen Empfangsabschnitt. Dem Sendeabschnitt wird ein Bezugssignal
zugeführt, während das
Abstimmen des Empfangsabschnitts erfolgt. Zur selben Zeit wird ein
interner Verzögerungszähler gestartet.
Die Zählerzähltaktimpulse
bis zum Bezugssignal kehren durch den Empfangsabschnitt zurück. Die
Impulszählung
betrage Nd, eine Sendewartezeit Nt – Nd. Nt ist eine Übertragungszeitvorgabe
der Antenne. Die Nd-Zähloperation
lässt sich
durch Einschalten eines Signals aus einer Steuerung triggern. Ein
Verfahren zum Bestimmen der Sendewartezeit auf der Herstellungsseite
ist ebenfalls offenbart.