-
Diese
Erfindung betrifft eine integrierte Schaltung mit u.a. einem Modul
zur so genannten erneuten Synchronisierung mit einem Uhreingang
für ein
Uhrsignal, einem Signaleingang für
ein Eingangsdatensignal und einem Ausgang, ein mit einem Flipflop
vom Typ D ausgestattetes Modul, dessen Signaleingang mit dem Signaleingang
des Moduls verbunden ist und dessen Uhreingang mit dem Uhreingang des
Moduls verbunden ist.
-
Sie
betrifft zugleich eine Anzeigevorrichtung mit Flüssigkristallen.
-
Die
Erfindung kommt zum Einsatz, wenn man zwei Signale benötigt, deren
Frequenzen zueinander multipel sind und deren Übergänge perfekt gleichphasig sind.
Sie kommt u.a. in einer Schnittstelle für eine Flüssigkristall-Anzeigevorrichtung
zum Erzeugen der Pixelfrequenz anhand des Zeilenuhrsignals zum Einsatz.
-
Ein
Modul zur Synchronisierung kann von einem einfachen Flipflop vom
Typ D gebildet werden. Eine komplexere Anordnung, ausgestattet mit
einem Flipflop D, deren Signaleingang und deren Uhreingang die homonymen
Eingänge
der Anordnung bilden, wird im Dokument
EP 0 716 501 beschrieben. Diese Anordnung
gibt anhand eines Signals und einer Uhr eine erste und eine zweite
Angabe zur Detektion eines Übergangs
des Signals aus, wobei diese beiden Angaben miteinander identisch
sind, wenn die Uhr mit dem Signal gleichphasig ist.
-
Eine
andere Anordnung ist bekannt aus dem Dokument „IBM TECHNICAL DISCLOSURE
BULLETIN", Vol.
38, Nr. 4,1. April 1995, Seiten 597–599. Diese andere Anordnung
verwendet insbesondere ein erstes Flipflop vom Typ D zum Empfangen
eines Eingangsdatensignals und Ausgeben eines Ausgangssignals, einen
Signalschalter für
die Ausgabe an ein zweites Flipflop vom Typ D entweder des besagten
Ausgangssignals oder des besagten Eingangsdatensignals.
-
Ein
Ziel der Erfindung ist der Erhalt einer Montage, die ausgehend von
einem Eingangssignal und einem Uhrsignal ein zum Eingangssignal
identisches Signal ausgibt, das jedoch mit dem Uhrsignal synchronisiert
ist, und dies selbst dann, wenn eine Flanke des Uhrsignals quasi
mit einer Flanke des Signals übereinstimmt
(in solch einem Fall kann mit einem einfachen Flipflop vom Typ D
die Zustandsänderung
nicht vorweggenommen werden und die Flanke läuft Gefahr, verfehlt zu werden).
-
Für diesen
Zweck enthält
das Modul zur erneuten Synchronisierung für die Ausgabe an seinem Ausgang
anhand des Eingangssignals und des Uhrsignals ein zum Eingangssignal
identisches Signal, jedoch mit dem Uhrsignal synchronisiert, ein
zweites Flipflop vom Typ D, deren Uhreingang über einen Inverter mit dem
der ersten Flipflop verbunden ist und deren Ausgang mit dem Ausgang
des Moduls verbunden ist, und der Ausgang des erstes Flipflops ist über einen
Multiplexer mit dem Datensignaleingang des zweiten Flipflops verbunden,
gesteuert von einem digitalen Steuersignal, das eine Information
enthält
zum Phaseverhältnis
zwischen dem Eingangsdatensignal und dem Uhrsignal, um auf das zweite Flipflop
entweder das Eingangsdatensignal oder das Signal aus dem ersten
Flipflop anzuwenden.
-
In
einer besonderen Anwendung enthält
die integrierte Schaltung außerdem
eine Vorrichtung zur Frequenzmultiplizierung vom so genannten PLL-Typ, gefolgt
von einem Phasenschieber, versehen mit:
- – Einem
Eingang, verbunden mit dem Ausgang der Multipliziervorrichtung,
- – einem
Ausgang
- – und
mit Mitteln für
die Ausgabe über
diesen Ausgang eines in Bezug auf das Signal an seinem Eingang phasenverschobenen
Signals,
die Multipliziervorrichtung enthält:
- – Einen
Oszillator, versehen mit einem Ausgang für die Ausgabe eines Signals,
dessen Frequenz über
eine Spannung regelbar ist, die einem Regeleingang zugeführt wird,
- – einen
Frequenzteiler, versehen mit einem Eingang, verbunden mit dem Ausgang
des Oszillators, und einem Ausgang für die Ausgabe eines Signals,
dessen Frequenz in Bezug auf die des Oszillatorsignals geteilt wird,
und
- – einen
Phasenvergleicher, versehen mit zwei Eingängen, wovon der eine dafür bestimmt
ist, ein Referenzsignal zu erhalten und der andere mit dem Ausgang
des Teilers verbunden ist, und einem Ausgang, verbunden mit dem
Regeleingang des Oszillators,
wobei der Uhreingang des Moduls
zur erneuten Synchronisierung mit dem Ausgang des Phasenschiebers
verbunden ist und sein Signaleingang mit dem Ausgang des Teilers
verbunden ist.
-
Derzeit
enthält
eine Anzeigevorrichtung mit Flüssigkristallen
im Allgemeinen eine programmierbare Verzögerungszeile, um die Phase
des Zeilensynchronisierungssignals regeln zu können, was die Optimierung des
Abgreifzeitpunkts der Videosignale ermöglicht, wobei die Verzögerungszeile
von einer Oszillatorschaltung mit phasenverriegelter Schleife, benannt
PLL, zum Erzeugen der Pixeluhr durch Multiplikation der Zeilenfrequenz
gefolgt wird.
-
Eine
solche Vorrichtung enthält
vorzugsweise eine integrierte Schaltung gemäß der Erfindung mit einem Multiplizierer
der Frequenz vom so genannten PLL-Typ, einhergehend mit dem Phasenschieber
und dem Modul zur erneuten Synchronisierung, wobei der Eingang des
Multiplizierers mit einem Anschluss verbunden ist, der eine Zeilensynchronisierungssignal
trägt,
um einerseits ein Pixelfrequenzsignal anhand des Zeilensynchronisierungssignals und
andererseits ein neues Zeilensynchronisierungssignal, synchronisiert
auf das Pixelfrequenzsignal, zu erzeugen.
-
Somit
findet die Steuerung der Phase der Pixeluhr nach der Multiplikation
der Frequenz statt, im Gegensatz zu den bekannten Systemen, wo die
Verzögerung
vor der Multiplikation der Frequenz eingebracht wird. Dies wird
ermöglicht
durch die Verwendung eines Moduls zur erneuten Synchronisierung gemäß der Erfindung
und gestattet einerseits die Vereinfachung der Ausführung der
Anzeigevorrichtungseinheit mit Flüssigkristallen und andererseits
die Verbesserung ihrer Leistungen.
-
Vorzugsweise
wird in der Vorrichtung mit Mitteln für die Verarbeitung von Farbsignalen
und mit einem Analog/Digital-Wandler für jedes Farbsignal das aus
dem Phasenschieber kommende Pixelfrequenzsignal diesem Analog/Digital-Wandler
für die
Steuerung der Abgreifzeitpunkte bereitgestellt.
-
Diese
Aspekte der Erfindung sowie noch detailliertere Aspekte werden dank
der folgenden Beschreibung einer Ausführungsform verdeutlicht, die ein
nicht erschöpfendes
Beispiel darstellt.
-
1 ist
ein Schema eines Teils einer integrierten Schaltung unter Verwendung
eines Moduls zur erneuten Synchronisierung gemäß der Erfindung, in Verbindung
mit einer Vorrichtung mit einer Phasenregelschleife.
-
2 zeigt
mehr im Detail ein Modul zur erneuten Synchronisierung.
-
3 zeigt
schematisch eine Farbanzeigevorrichtung mit Flüssigkristallen für Rechner.
-
Der
Teil einer integrierten Schaltung 10, gezeigt in 1,
gibt zwei Signale ab, von dem das eine in Bezug auf das andere eine
multiple Frequenz hat, deren Übergänge perfekt
gleichphasig sind, und wobei die Phasenverschiebung in Bezug auf
eine Uhr konstant bleibt, wenn die Frequenz der Signale variiert.
Sie enthält
eine Phasenregelschleife 7 mit der Bezeichnung PLL, die
enthält:
- – Einen
Oszillator 3 mit regelbarer Frequenz mittels einer Spannung,
geleitet an einen Anschluss 11, und dessen Ausgang ein
Oszillatorsignal ausgibt,
- – einen
Teiler 4, der das Oszillatorsignal in einem Verhältnis R
frequenzlich teilt,
- – einen
Phasenvergleicher 1, der die Phase der Signale vergleicht,
die dem einen und anderen seiner zwei Eingänge zugeführt werden, wovon einer mit
einem Referenzsignal „ck-ref" und der andere mit
dem Ausgang des Frequenzteilers 4 verbunden ist. Das Vergleichssignal,
kommend von diesem Vergleicher, wird über einen Tiefpassfilter 2 dem
Anschluss 11 zugeführt,
um die Frequenz des Oszillators 3 zu regeln.
-
Die
Vorrichtung enthält
außerdem
einen Phasenschieber 5, wobei die Phasenverschiebung programmierbar
ist. Dieser Phasenschieber hat einen mit dem Oszillatorsignal verbundenen
Eingang, und er gibt an seinem Ausgang „ckno" ein in Bezug auf das Eingangssignal
phasenverschobenes Signal aus, wobei die Größe dieser Verschiebung von
einem digitalen Steuersignal d-Ph gesteuert wird.
-
Die
Vorrichtung enthält
schließlich
ein Modul 6 zur erneuten Synchronisierung, das in Bezug
auf 2 mehr im Detail beschrieben wird; diese Modul enthält:
- – Einen
Uhreingang „clk", der mit dem Ausgang des
Phasenschiebers 5 verbunden ist,
- – einen
Signaleingang „data", der mit dem Ausgang
des Teilers 4 verbunden ist,
- – einen
Ausgang, der einen Ausgang „ck-ref0" der Vorrichtung
bildet, und
- – einen
Eingang für
das digitale Informationssignal d-Ph.
-
Das
Signal „d-Ph" steuert folglich
einerseits den gewünschten
Wert der Phasenverschiebung im Phasenschieber und andererseits das
Modul zur erneuten Synchronisierung 6.
-
Das
Modul zur erneuten Synchronisierung 6 wird in 2 gezeigt,
wobei dieselben Klemmen dieselben Bezeichnungen wie in 1 haben.
Dieses Modul hat dieselben Eingänge
und den Ausgang wie ein Flipflop vom Typ D, d.h. einen Eingang „data" für den Erhalt
der Daten, einen Eingang „clk" für den Erhalt
eines Uhrsignals und einen Ausgang „ck-ref0" für die
Ausgabe der abgegriffenen Daten.
-
Das
Modul enthält
ein erstes Flipflop 63 vom Typ D und ein zweites Flipflop 65 desselben
Typs. Der Uhreingang des Flipflops 63 erhält das Uhrsignal „clk". Hier ist ein Inverter 61 zwischen
den Uhreingang CP des Flipflops und den Uhreingang „clk" eingefügt; dieser
Inverter ist nicht immer notwendig, was vom verfügbaren Vorzeichen der Uhr clk
abhängt. Der
Uhreingang des Flipflops 65 erhält dieselbe Uhr nach einer
zweiten Inversion in einem Inverter 62. Der Datensignaleingang
des Flipflops 63 ist mit dem Eingang „data" des Moduls verbunden. Der Ausgang des
Flipflops 65 bildet den Ausgang „ck-ref0" des
Moduls, und sein Eingang ist mit dem Ausgang eines Multiplexers 64 verbunden.
Dieser letztere wird von dem Signal d-Ph gesteuert, das eine Information
enthält
zum Phaseverhältnis
zwischen dem Signal am Eingang „data" und dem am Eingang „clk", was bewirkt, entweder das Datensignal
vom Eingang „data" oder das Signal
Q1 aus dem Flipflop 63 auszuwählen. Wenn die Signale „data" und „clk" übereinstimmen, wird das Signal „data" zuerst in dem Flipflop 63 auf
eine absteigende Flanke der Uhr synchronisiert, was das Signal Q1
ergibt, das in dem Flipflop 65 auf eine aufsteigende Flanke
der Uhr erneut synchronisiert wird. Wenn „data" und „clk" nicht übereinstimmen, was von einem
besonderen Wert des Signals d-Ph angezeigt wird, wählt der
Multiplexer 64 das Signal am Eingang „data", wobei dieses Signal dann von dem Flipflop 65 erneut
synchronisiert wird. Obwohl synchron haben die Signale „clk" und „ck-ref0" im Allgemeinen nicht
dieselbe Frequenz: Die Uhr hat beispielsweise eine multiple Frequenz
zu der des Datensignals.
-
Das
Signal d-Ph kann spezifisch erzeugt werden, um es diesem Modul bereitzustellen,
beispielsweise mithilfe einer Anordnung, die von der in dem weiter
oben aufgeführten
Dokument abgeleitet wurde, das erkennt, ob Signale gleichphasig
sind. In den meisten Fällen
ist dies jedoch nicht notwendig, denn ein adäquates Signal ist bereits in
einem anderen Teil der Schaltung vorhanden: Dies ist der Fall bei der
in 1 dargestellten Schaltung, die eine Anwendung
des Moduls der 2 zeigt.
-
Ein
Rechner wie der mit dem Verweis 21 in 3,
beispielsweise der Art eines so genannten „PCs", enthält üblicherweise ultraschnelle
Digital/Analog-Wandler, wovon einer mit 22 bezeichnet wird,
um anhand von Farbsignalen R, G, B, im Rechner in digitaler Form
verfügbar,
Analogsignale auszugeben, die für
eine Anzeigevorrichtung beliebigen Typs bestimmt sind. Dabei werden
auch Signale zur Zeilensynchronisierung Hsync bereitgestellt (sowie nicht
dargestellte Rastersignale, die von der Schaltung der Erfindung
nicht verarbeitet werden).
-
Hier
ist die Anzeigevorrichtung vom Typ mit Flüssigkristallen. Ein Steuermodul 26 verarbeitet
die Analogsignale für
deren Anpassung an das eigentliche Anzeigemodul mit Flüssigkristallen 25,
und wird gebildet aus:
- – Einer Schaltung 24 zur
Konvertierung der Zeit und zur digitalen Verarbeitung, an sich bekannt, die
anhand eines Pixeluhrsignals Ckp, eines Zeilensynchronisierungssignals
Hsync0 und von digitalen Farbsignalen R, G, B eine Uhr Ckp' und Farbsignale
R, G, B bereitstellt, die an das Anzeigemodul mit Flüssigkristallen 25 angepasst
sind,
- – und
einer Schnittstellenschaltung 23, die insbesondere enthält:
- – Für jede Farbe
- – eine
Schaltung, wovon eine mit 27 bezeichnet ist, mit einem
Mittel für
die Schwarzausrichtung (clamp) und einem Verstärker mit regelbarer Verstärkung,
- – gefolgt
von einem Analog/Digital-Wandler, wovon einer mit 28 bezeichnet
ist, der Farbsignale R, G, B wiederum in digitaler Form ausgibt,
- – bezüglich der
Zeilensynchronisierung eine Schaltung 10, die der der 1 ähnelt und
zwei Signale ausgibt, von denen das eine in Bezug auf das andere
eine multiple Frequenz hat und deren Übergänge perfekt gleichphasig sind.
-
In
der Schaltung 10 hat der Teiler 4 ein Teilerverhältnis gleich
dem Verhältnis
zwischen der Pixelfrequenz und der Frequenz Hsync, und er erhält an seinem
Eingang das Signal Hsync (ck-ref in 1) und stellt
an seinem Ausgang bereit:
- – Eine Uhr Ckp (ckno in 1),
deren Phase man verändern
kann, und die außerdem
zu den Analog/Digital-Wandlern 28 geführt wird, um ihren Abgreifzeitpunkt
zu steuern, und
- – ein
Zeilensynchronisierungssignal Hsync0 (ck-ref0 in 1),
erneut auf das Signal Ckp synchronisiert.
- data
- = Signaleingang
- re-sync
- = erneute Synchronisierung
- ck-ref0
- = Datenausgang
- clk
- = Uhreingang
- d-Ph
- = Steuersignal
- VCO
- = Oszillator mit regelbarer
Frequenz
- ckno
- = Ausgang für in der
Phase verschobenes Signal
- R
- = Frequenzteiler
- D
- = Flipflop vom Typ
D
- Q(Q1)
- = Ausgang (Ausgangssignal)
- MUX
- = Multiplexer
- CP
- = Uhreingang
- PC
- = Personalcomputer
- Hsync
- = Zeilensynchronisierungssignal
- Ckp
- = Uhrsignal
- R
- = rot
- G
- = gelb
- B
- = blau
- TC
- = Uhrprüfung
- DP
- = Datenverarbeitung
- LCD
- = Flüssigkristall-Anzeigevorrichtung